JPH0955404A - Tab tape and semiconductor device - Google Patents
Tab tape and semiconductor deviceInfo
- Publication number
- JPH0955404A JPH0955404A JP7204432A JP20443295A JPH0955404A JP H0955404 A JPH0955404 A JP H0955404A JP 7204432 A JP7204432 A JP 7204432A JP 20443295 A JP20443295 A JP 20443295A JP H0955404 A JPH0955404 A JP H0955404A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- lead
- lead group
- vicinity
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業の属する技術分野】この発明は、ＴＡＢテープ及
びこのＴＡＢテープを用いた半導体装置に関し、特にフ
ィルムキャリアのリード構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TAB tape and a semiconductor device using the TAB tape, and more particularly to a lead structure of a film carrier.
【０００２】[0002]
【従来の技術】近年、半導体装置の高機能化や高速化が
進み、入力信号や電源電圧を供給するためのパッド数が
増加している。こうしたパッド数の増加に対し、高集積
化によって半導体チップの面積は縮小されているため、
パッドピッチの縮小化が不可欠となる。しかし、従来の
ワイヤーボンディグ技術では、そのパッドピッチは１０
０μｍ程度が限界であった。2. Description of the Related Art In recent years, the number of pads for supplying input signals and power supply voltages has been increasing with the advancement of higher performance and higher speed of semiconductor devices. With the increase in the number of pads, the area of semiconductor chips has been reduced due to higher integration.
It is essential to reduce the pad pitch. However, in the conventional wire bonding technology, the pad pitch is 10
The limit was about 0 μm.
【０００３】そこで、このような問題を解決するため、
長尺上の絶縁性フィルム上に銅などからなる金属薄膜で
配線を形成し、この配線と接続用の金、ハンダなどの突
起電極（バンプ）を上部に備えた半導体チップのパッド
とを接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）技術が提唱され開発が進められてい
る。このＴＡＢ技術により、パッドピッチが１００μｍ
以下の半導体装置の実装が可能となった。Therefore, in order to solve such a problem,
Wiring is formed from a thin metal film made of copper or the like on a long insulating film, and the wiring is connected to a pad of a semiconductor chip having bump electrodes such as gold and solder for connection on the top. TAB (Tape Automated)
Bonding) technology has been proposed and is being developed. With this TAB technology, the pad pitch is 100 μm
The following semiconductor devices can be mounted.
【０００４】図２は上記ＴＡＢ技術で用いられるＴＡＢ
テープ（フィルムキャリア）の概略図、図３（ａ）は図
２の一部の領域５を拡大して示すもので、半導体チップ
を実装した状態を示している。フィルムキャリアは、ポ
リイミド樹脂やポリエステルなどの絶縁性フィルム４の
表面に、接着剤をラミネートし、Ｃｕなどの金属パター
ンからなるリード２、３を形成したものである。この絶
縁性フィルム４の両端にはＴＡＢテープに半導体チップ
を実装する工程で用いられる送り用の穴６が長手方向に
沿って設けられている。各リード２、３の先端は、デバ
イスホール１内に突出して形成されており、図３（ａ）
に示すように半導体チップ７上に千鳥状に配置された各
ボンディングパッド８、９とリード２、３の先端の位置
がそれぞれ合うように配置されている。そして、半導体
チップ７をデバイスホール１内に配置した後、前記リー
ド２、３の先端を前記パッド８、９に位置合わせして加
熱押圧することにより、リード２、３とパッド８、９と
をバンプを介して接合する。この際、リード２は半導体
チップ７の外側に配置されたパッド８に接合され、リー
ド３は内側に配置されたパッド９に接合される。その
後、この半導体チップ７とリード２、３のインナーリー
ド部を周知の方法で樹脂封止し、フィルムキャリアを切
断して個々の半導体装置に分離する。FIG. 2 shows a TAB used in the TAB technology.
FIG. 3A is a schematic view of a tape (film carrier) showing an enlarged region 5 of a part of FIG. 2, showing a state in which a semiconductor chip is mounted. The film carrier is formed by laminating an adhesive on the surface of an insulating film 4 such as a polyimide resin or polyester and forming leads 2 and 3 having a metal pattern such as Cu. At both ends of the insulating film 4, feed holes 6 used in the process of mounting the semiconductor chip on the TAB tape are provided along the longitudinal direction. The tips of the leads 2 and 3 are formed so as to project into the device hole 1, as shown in FIG.
As shown in FIG. 3, the bonding pads 8 and 9 arranged in a staggered manner on the semiconductor chip 7 and the tips of the leads 2 and 3 are arranged so as to be aligned with each other. Then, after the semiconductor chip 7 is arranged in the device hole 1, the tips of the leads 2 and 3 are aligned with the pads 8 and 9 and heated and pressed, whereby the leads 2 and 3 and the pads 8 and 9 are connected. Join via bumps. At this time, the lead 2 is joined to the pad 8 arranged outside the semiconductor chip 7, and the lead 3 is joined to the pad 9 arranged inside. Then, the semiconductor chip 7 and the inner lead portions of the leads 2 and 3 are resin-sealed by a known method, and the film carrier is cut to be separated into individual semiconductor devices.
【０００５】しかしながら、上記のような構成では、加
熱押圧する工程で図３（ｂ）に示すようにコーナー部の
リード３ａやセンター部のリード３ｂが曲り易く、イン
ナリードボンディング（以下、ＩＬＢと略す）時に位置
ずれが発生する。特に、内側のリード３は、外側のリー
ド２に比して自由に動く部分が長いので曲りやすい。こ
の結果、内側のリード３の接合面積が減少して接合強度
が低下し、半導体装置の信頼性が著しく低下するなどの
問題があった。However, in the above-mentioned structure, the leads 3a at the corners and the leads 3b at the center are easily bent as shown in FIG. 3B in the step of heating and pressing, and inner lead bonding (abbreviated as ILB hereinafter). ) Sometimes misalignment occurs. In particular, the inner lead 3 has a longer freely moving portion than the outer lead 2 and is therefore easily bent. As a result, there is a problem in that the bonding area of the inner lead 3 is reduced, the bonding strength is reduced, and the reliability of the semiconductor device is significantly reduced.
【０００６】[0006]
【発明が解決しようとする課題】上記のようにデバイス
ホール内に突出するリードの先端部の長さが異なる従来
のＴＡＢテープは、内側のリードにおいて十分なリード
強度と信頼性を確保することが難しいという問題があっ
た。As described above, the conventional TAB tape in which the tips of the leads projecting into the device holes have different lengths can ensure sufficient lead strength and reliability in the inner leads. There was a problem that it was difficult.
【０００７】また、このＴＡＢテープを用いた従来の半
導体装置は、リードとボンディングパッドとのずれによ
って接合面積が減少するため接合強度が低下し、信頼性
が著しく低下するという問題があった。Further, the conventional semiconductor device using this TAB tape has a problem in that the bonding area is reduced due to the displacement between the lead and the bonding pad, the bonding strength is reduced, and the reliability is significantly reduced.
【０００８】この発明は上記のような事情を考慮してな
されたもので、その目的とするところは、内側のリード
において十分なリード強度と信頼性を確保できるＴＡＢ
テープを提供することにある。また、この発明の他の目
的は、リードとボンディングパッドとの接合強度が低下
するのを防止でき、信頼性を確保できる半導体装置を提
供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a TAB that can secure sufficient lead strength and reliability in the inner lead.
To provide the tape. Another object of the present invention is to provide a semiconductor device capable of preventing a decrease in bonding strength between leads and bonding pads and ensuring reliability.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決し、目的
を達成するために、この発明のＴＡＢテープ及び半導体
装置は以下の特徴を有した構成になっている。 （１）請求項１に記載した本発明のＴＡＢテープは、絶
縁性フィルムと、この絶縁性フィルム上に形成され、半
導体チップ上に千鳥状に配置されたパッドに対応する位
置に各々の先端部が配置されるリードとを備え、前記リ
ードは、前記半導体チップ上の外側に配置されたパッド
に接合される第１のリード群と、これら第１のリード群
の各々のリードと交互に配列され、前記半導体チップ上
の内側に配置されたパッドに接合される第２のリード群
とから成り、前記第２のリード群における各パッドとの
接合部近傍の面積はそれぞれ、前記第１のリード群にお
ける各パッドとの接合部近傍の面積より大きいことを特
徴とする。In order to solve the above problems and achieve the objects, the TAB tape and the semiconductor device of the present invention have the following features. (1) The TAB tape of the present invention according to claim 1 is provided with an insulating film and a tip portion of each of the insulating film and a position corresponding to a pad arranged in a staggered manner on a semiconductor chip. And a first lead group bonded to a pad arranged on the outside of the semiconductor chip, and leads arranged alternately with the respective leads of the first lead group. , A second lead group bonded to a pad arranged inside the semiconductor chip, and an area in the vicinity of a bonding portion with each pad in the second lead group has a first lead group. It is characterized by being larger than the area in the vicinity of the joint with each pad in.
【００１０】請求項２に示すように、前記第２のリード
群における各パッドとの接合部近傍の幅は、前記第１の
リード群における各パッドとの接合部近傍の幅より大き
く、且つ他の部分の幅は前記第１のリード群と等しいこ
とを特徴とする。According to a second aspect of the present invention, the width of the second lead group in the vicinity of the joint with each pad is larger than the width of the first lead group in the vicinity of the joint with each pad, and The width of the portion is equal to that of the first lead group.
【００１１】また、請求項３に示すように、前記第１の
リード群の幅及び前記第２のリード群の各パッドとの接
合部近傍以外の部分の幅は、製造プロセスで決定される
最小値であることを特徴とする。 （２）請求項４に記載した本発明の半導体装置は、千鳥
状に配置されたパッドを有する半導体チップと、この半
導体チップが実装されるフィルムキャリアとを備え、前
記フィルムキャリアは、絶縁性フィルムと、この絶縁性
フィルム上に形成され、前記半導体チップ上の外側に配
置されたパッドに接合される第１のリード群と、前記絶
縁性フィルム上に前記第１のリード群の各々のリードと
交互に形成され、前記半導体チップ上の内側に配置され
たパッドに接合される第２のリード群とから成り、前記
第２のリード群における各パッドとの接合部近傍の面積
はそれぞれ、前記第１のリード群における各パッドとの
接合部近傍の面積より大きいことを特徴とする。Further, as described in claim 3, the width of the first lead group and the width of the portion other than the vicinity of the joint with each pad of the second lead group are the minimum determined by the manufacturing process. It is characterized by being a value. (2) The semiconductor device of the present invention according to claim 4 comprises a semiconductor chip having pads arranged in a staggered pattern and a film carrier on which the semiconductor chip is mounted, and the film carrier is an insulating film. A first lead group formed on the insulating film and bonded to a pad arranged on the outside of the semiconductor chip; and a lead of each of the first lead groups on the insulating film. Second lead groups that are alternately formed and are joined to pads arranged on the inner side of the semiconductor chip, and areas in the vicinity of joints with the respective pads in the second lead group are respectively the first and second areas. It is characterized in that it is larger than the area in the vicinity of the joint with each pad in one lead group.
【００１２】請求項５に示すように、前記第２のリード
群における各パッドとの接合部近傍の幅は、前記第１の
リード群における各パッドとの接合部近傍の幅より大き
く、且つ他の部分の幅は前記第１のリード群と等しいこ
とを特徴とする。According to a fifth aspect of the present invention, the width of the second lead group in the vicinity of the joint with each pad is larger than the width of the first lead group in the vicinity of the joint with each pad, and The width of the portion is equal to that of the first lead group.
【００１３】また、請求項６に示すように、前記第１の
リード群の幅及び前記第２のリード群の各パッドとの接
合部近傍以外の部分の幅は、製造プロセスで決定される
最小値であることを特徴とする。According to a sixth aspect of the present invention, the width of the first lead group and the width of the portion other than the vicinity of the joint with each pad of the second lead group are the minimum determined in the manufacturing process. It is characterized by being a value.
【００１４】上記のような構成によれば、次のような作
用が生じる。 （１）本発明のＴＡＢテープにおいては、第２のリード
群における各パッドとの接合部近傍の面積がそれぞれ、
第１のリード群における各パッドとの接合部近傍の面積
より大きくなっている。よって、リードとボンディング
パッドとの位置ずれが発生しても接合面積の減少による
接合強度の低下を抑制でき、信頼性を確保できる。According to the above structure, the following operation occurs. (1) In the TAB tape of the present invention, the area in the vicinity of the joint with each pad in the second lead group is
The area is larger than the area in the vicinity of the joint with each pad in the first lead group. Therefore, even if the lead and the bonding pad are displaced from each other, it is possible to suppress the decrease in the bonding strength due to the decrease in the bonding area and ensure the reliability.
【００１５】また、強度が低下しやすい第２のリード群
における各パッドとの接合部近傍の幅を、第１のリード
群における各パッドとの接合部近傍の幅より大きくすれ
ば、リード強度を高くできる。If the width in the vicinity of the joint with each pad in the second lead group, which tends to lower in strength, is made larger than the width in the vicinity of the joint with each pad in the first lead group, the lead strength is increased. Can be higher
【００１６】更に、第１のリード群の幅及び第２のリー
ド群の各パッドとの接合部近傍以外の部分の幅を、製造
プロセスで決定される最小値にすれば、第２のリード群
における各パッドとの接合部近傍の面積を大きくしても
リード間のピッチが大きくなることはない。 （２）本発明の半導体装置においては、上記（１）記載
のＴＡＢテープを用いることによって、インナーリード
ボンディング時に、リードとボンディングパッドとの位
置ずれが発生しても接合面積を大きくできるので十分な
接合強度が得られ、信頼性を確保できる。Further, if the width of the first lead group and the width of the portion other than the vicinity of the joint with each pad of the second lead group are set to the minimum value determined in the manufacturing process, the second lead group is formed. The pitch between the leads does not increase even if the area in the vicinity of the joint with each pad is increased. (2) In the semiconductor device of the present invention, by using the TAB tape described in (1) above, it is possible to increase the bonding area even if the lead and the bonding pad are misaligned during inner lead bonding. Bonding strength can be obtained and reliability can be secured.
【００１７】また、接合強度が低下しやすい第２のリー
ド群における各パッドとの接合部近傍の幅を、前記第１
のリード群における各パッドとの接合部近傍の幅より大
きくすれば、リードとボンディングパッドとの位置ずれ
の原因となる第２のリード群の先端部の変形を防止でき
る。In addition, the width in the vicinity of the joint with each pad in the second lead group, where the joint strength is likely to decrease, is set to the first
If the width is larger than the width in the vicinity of the joint between each lead group and each pad, it is possible to prevent the deformation of the tip end portion of the second lead group that causes the positional deviation between the lead and the bonding pad.
【００１８】更に、第１のリード群の幅及び第２のリー
ド群の各パッドとの接合部近傍以外の部分の幅を、製造
プロセスで決定される最小値にすれば、第２のリード群
における各パッドとの接合部近傍の面積を大きくしても
半導体チップ上に形成された各パッドピッチの縮小化に
十分対応できる。Further, if the width of the first lead group and the width of the portion of the second lead group other than the vicinity of the joint with each pad are set to the minimum value determined in the manufacturing process, the second lead group is formed. Even if the area in the vicinity of the joint with each pad is increased, it is possible to sufficiently deal with the reduction of the pitch of each pad formed on the semiconductor chip.
【００１９】[0019]
【発明の実施の形態】以下、この発明の一実施の形態に
ついて図面を参照して説明する。図１（ａ）は、本発明
の一実施の形態について説明するためのもので、フィル
ムキャリアを用いた半導体装置の一部を示しており、図
２に示したＴＡＢテープにおける領域５に対応する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1A is for explaining one embodiment of the present invention, and shows a part of a semiconductor device using a film carrier, and corresponds to a region 5 in the TAB tape shown in FIG. .
【００２０】この実施の形態のＴＡＢテープ（フィルム
キャリア）は、例えばポリイミド樹脂からなる厚さ７５
〜１２５μｍの絶縁性フィルム上に接着剤をラミネート
し、Ｃｕなどの金属パターンからなる厚さ３５μｍのリ
ード１１、１２を形成したもので、基本的には図２と同
様である。そして、デバイスホール１内に突出する内側
のリード１１（第２のリード群）の先端部の幅を、他の
領域及び外側のリード１２（第１のリード群）の幅より
大きくしている。また、言い換えると、内側のリード１
１のボンディングパッドとの接合部近傍の面積を、外側
のリード１２のボンディングパッドとの接合部近傍の面
積より大きくしている。The TAB tape (film carrier) of this embodiment has a thickness of 75, for example, made of polyimide resin.
An adhesive is laminated on an insulating film having a thickness of up to 125 μm to form leads 11 and 12 having a thickness of 35 μm and made of a metal pattern such as Cu, which is basically the same as in FIG. The width of the tip of the inner lead 11 (second lead group) protruding into the device hole 1 is made larger than the width of the other region and the outer lead 12 (first lead group). In other words, the inner lead 1
The area in the vicinity of the joint with the first bonding pad is set larger than the area in the vicinity of the joint with the bonding pad of the outer lead 12.
【００２１】上記内側のリード１１の形状は、金属パタ
ーンの形成時に内側のリード１１の先端部の幅Ｗ１が外
側のリード１２の先端部の幅Ｗ２の１．１〜２．０倍と
なるようにエッチングして形成する。この際、内側のリ
ード１１の接合部近傍以外の幅は、外側のリード１２の
幅Ｗ２と実質的に等しく、且つデザインルールで決定さ
れる最少の幅及び間隔にしている。The shape of the inner lead 11 is such that the width W1 of the tip of the inner lead 11 is 1.1 to 2.0 times the width W2 of the tip of the outer lead 12 when the metal pattern is formed. Formed by etching. At this time, the width of the inner lead 11 other than the vicinity of the joint portion is substantially equal to the width W2 of the outer lead 12 and is set to the minimum width and spacing determined by the design rule.
【００２２】このような構成のＴＡＢテープでは、リー
ドとボンディングパッドとの位置ずれが発生しても接合
面積の減少による接合強度の低下を抑制でき、信頼性を
確保できる。また、強度が低下しやすい内側のリード１
１における各パッド１４との接合部近傍の幅を、外側の
リード１２における各パッド１３との接合部近傍の幅よ
り大きくしているのでリード強度を高くできる。更に、
外側のリード１２の幅及び内側のリード１１の各パッド
１４との接合部近傍以外の部分の幅を、製造プロセスで
決定される最小値にしているので、内側のリード１１に
おける各パッド１４との接合部近傍の面積を大きくして
もリード１１、１２間のピッチが大きくなることはな
い。上記リード１１、１２は、金属パターンの形成時の
マスクを変更すれば従来と同じ工程で形成できるので、
製造工程数を増加することなく、従来と同じ設備で容易
に生産可能である。In the TAB tape having such a structure, even if the lead and the bonding pad are displaced from each other, it is possible to suppress the decrease in the bonding strength due to the decrease in the bonding area and ensure the reliability. Also, the inner lead 1 whose strength is likely to decrease
Since the width in the vicinity of the joint with each pad 14 of No. 1 is larger than the width of the outside lead 12 in the vicinity of the joint with each pad 13, the lead strength can be increased. Furthermore,
Since the width of the outer lead 12 and the width of a portion of the inner lead 11 other than the vicinity of the joint with each pad 14 are set to the minimum value determined by the manufacturing process, the width of the inner lead 11 with each pad 14 is Even if the area in the vicinity of the joint is increased, the pitch between the leads 11 and 12 does not increase. Since the leads 11 and 12 can be formed in the same process as in the conventional case by changing the mask when forming the metal pattern,
It can be easily produced with the same equipment as before without increasing the number of manufacturing steps.
【００２３】次に、上記ＴＡＢテープを用いた半導体装
置について説明する。まず、上記のような構成のフィル
ムキャリアにおけるデバイスホール１内に半導体チップ
７を配置した後、前記リード１１、１２の先端を前記パ
ッド１３、１４に位置合わせして加熱押圧することによ
り、リード１１、１２とパッド１３、１４とをバンプを
介して接合する。この際、リード１１は半導体チップ７
上の外側に配置されたパッド１３に接合し、リード１２
は前記半導体チップ７上の内側に配置されたパッド１４
に接合する。その後、この半導体チップ７とリード２、
３のインナーリード部を周知の方法で樹脂封止し、フィ
ルムキャリアを切断して個々の半導体装置に分離する。Next, a semiconductor device using the TAB tape will be described. First, after arranging the semiconductor chip 7 in the device hole 1 in the film carrier having the above-mentioned structure, the tips of the leads 11 and 12 are aligned with the pads 13 and 14 and heated and pressed, whereby the leads 11 are formed. , 12 and the pads 13, 14 are bonded via bumps. At this time, the lead 11 is connected to the semiconductor chip 7
The lead 12 is bonded to the pad 13 arranged on the upper outer side.
Is a pad 14 disposed inside the semiconductor chip 7.
To join. After that, the semiconductor chip 7 and the leads 2,
The inner lead portion of No. 3 is resin-sealed by a known method, and the film carrier is cut into individual semiconductor devices.
【００２４】上述した構成の半導体装置では、ずれ量が
多くなる可能性の高い内側のリード１１の接合部近傍の
リード幅を大きく（面積を大きく）したので、リード１
１の強度を高めて曲がり難くするとともに接合面積を広
くできる。図１（ｂ）は、ＩＬＢ時にリードがずれた時
の、リードとボンディングパッドの接合の様子を示して
いる。図示する如くリード１１ａ、１１ｂが曲がった場
合でもリード１１ａ、１１ｂの先端部の幅が大きいため
十分な接合面積が得られている。よって、位置ずれによ
る接合不良を防止でき、半導体装置の信頼性を向上でき
る。この際、外側のリード１２の幅及び内側のリード１
１の接合部近傍以外の幅はデザインルールで決定される
最少の幅にしたので、接合部近傍の面積を大きくしても
パッドピッチの縮小化を制限することはない。In the semiconductor device having the above-described structure, the lead width in the vicinity of the joint portion of the inner lead 11 where the displacement amount is likely to be large is increased (the area is increased).
It is possible to increase the strength of No. 1 to make it difficult to bend and to widen the joint area. FIG. 1B shows how the leads are bonded to the bonding pads when the leads are displaced during ILB. As shown in the drawing, even if the leads 11a and 11b are bent, a sufficient joining area is obtained because the widths of the tips of the leads 11a and 11b are large. Therefore, defective bonding due to misalignment can be prevented, and the reliability of the semiconductor device can be improved. At this time, the width of the outer lead 12 and the inner lead 1
Since the widths other than the vicinity of the joint portion of 1 are set to the minimum width determined by the design rule, even if the area near the joint portion is increased, the reduction of the pad pitch is not limited.
【００２５】なお、上記実施の形態では、デバイスホー
ル１内に突出した内側のリード１１の先端部の形状が長
円状の場合を例にとって説明したが、本発明はこの形状
に限定されるものではない。例えば円形状や楕円状でも
よい。また、形状の歪み、誤差の範囲の凸部凹部があっ
ても実施の形態の効果に変わりはない。更に、ＴＡＢテ
ープの基本的な構造は上記実施の形態の構造に限らず、
リード先端が千鳥状に配置されるＴＡＢテープならば同
様に適用可能でり、絶縁性フィルムの材質と厚さ、及び
リードの材質と厚さも上述した例に限られるものではな
いのは勿論である。In the above embodiment, the case where the shape of the tip of the inner lead 11 projecting into the device hole 1 is elliptical has been described as an example, but the present invention is not limited to this shape. is not. For example, it may be circular or elliptical. Further, the effect of the embodiment remains the same even if there is a distortion of the shape and a convex / concave portion within the error range. Further, the basic structure of the TAB tape is not limited to the structure of the above embodiment,
The TAB tape in which the tips of the leads are arranged in a zigzag manner can be similarly applied, and the material and thickness of the insulating film and the material and thickness of the leads are not limited to the above examples. .
【００２６】[0026]
【発明の効果】以上説明したように、この発明によれ
ば、内側のリードにおいて十分なリード強度と信頼性を
確保できるＴＡＢテープを提供できる。また、リードと
ボンディングパッドとの接合強度が低下するのを防止で
き、信頼性を確保できる半導体装置を提供できる。As described above, according to the present invention, it is possible to provide the TAB tape which can secure sufficient lead strength and reliability in the inner leads. In addition, it is possible to provide a semiconductor device which can prevent deterioration in the bonding strength between the lead and the bonding pad and ensure reliability.
【図１】本発明の一実施の形態に係るＴＡＢテープ及び
このＴＡＢテープを用いた半導体装置について説明する
ための図。FIG. 1 is a diagram for explaining a TAB tape according to an embodiment of the present invention and a semiconductor device using the TAB tape.
【図２】従来及び本発明のＴＡＢテープを示す概略図。FIG. 2 is a schematic view showing TAB tapes of the related art and the present invention.
【図３】図２の一部を拡大して示すもので、従来のＴＡ
Ｂテープ及びこのＴＡＢテープを用いた半導体装置につ
いて説明するための図。FIG. 3 is an enlarged view of a part of FIG. 2, showing a conventional TA.
9A and 9B are views for explaining a B tape and a semiconductor device using the TAB tape.
７…半導体チップ、１１…内側のリード（第２のリード
群）、１２…外側のリード（第１のリード群）、１３…
内側のボンディングパッド、１４…外側のボンディング
パッド。7 ... Semiconductor chip, 11 ... Inner lead (second lead group), 12 ... Outer lead (first lead group), 13 ...
Inner bonding pad, 14 ... Outer bonding pad.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細美 英一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 蛭田 陽一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor, Eiichi Hosomi, Komukai-shi, Kawasaki-shi, Kanagawa Prefecture, No. 1, Toshiba Research and Development Center, Ltd. TOSHIBA-Cho No. 1 Inside Toshiba Research & Development Center Co., Ltd. (72) Inventor Koji Shibasaki 25-1 Ekimaehonmachi, Kawasaki-ku, Kawasaki-shi, Kanagawa
Claims (6)
に形成され、半導体チップ上に千鳥状に配置されたパッ
ドに対応する位置に各々の先端部が配置されるリードと
を備え、 前記リードは、前記半導体チップ上の外側に配置された
パッドに接合される第１のリード群と、これら第１のリ
ード群の各々のリードと交互に配列され、前記半導体チ
ップ上の内側に配置されたパッドに接合される第２のリ
ード群とから成り、 前記第２のリード群における各パッドとの接合部近傍の
面積はそれぞれ、前記第１のリード群における各パッド
との接合部近傍の面積より大きいことを特徴とするＴＡ
Ｂテープ。1. A lead comprising an insulating film and a lead formed on the insulating film and having tip portions at positions corresponding to pads arranged in a staggered manner on a semiconductor chip. Are arranged alternately with a first lead group bonded to a pad arranged on the outer side of the semiconductor chip and each lead of the first lead group, and are arranged on the inner side of the semiconductor chip. A second lead group bonded to the pad, and an area in the vicinity of a bonding portion with each pad in the second lead group is smaller than an area in the vicinity of a bonding portion with each pad in the first lead group. TA characterized by being large
B tape.
接合部近傍の幅は、前記第１のリード群における各パッ
ドとの接合部近傍の幅より大きく、且つ他の部分の幅は
前記第１のリード群と等しいことを特徴とする請求項１
記載のＴＡＢテ−プ。2. The width of the second lead group in the vicinity of the joint with each pad is larger than the width of the first lead group in the vicinity of the joint with each pad, and the widths of other portions are the same. 2. The same as the first lead group.
TAB tape described.
ード群の各パッドとの接合部近傍以外の部分の幅は、製
造プロセスで決定される最小値であることを特徴とする
請求項１または請求項２記載のＴＡＢテ−プ。3. The width of the first lead group and the width of a portion other than the vicinity of a joint with each pad of the second lead group are minimum values determined by a manufacturing process. The TAB tape according to claim 1 or 2.
チップと、この半導体チップが実装されるフィルムキャ
リアとを備え、 前記フィルムキャリアは、絶縁性フィルムと、この絶縁
性フィルム上に形成され、前記半導体チップ上の外側に
配置されたパッドに接合される第１のリード群と、前記
絶縁性フィルム上に前記第１のリード群の各々のリード
と交互に形成され、前記半導体チップ上の内側に配置さ
れたパッドに接合される第２のリード群とから成り、 前記第２のリード群における各パッドとの接合部近傍の
面積はそれぞれ、前記第１のリード群における各パッド
との接合部近傍の面積より大きいことを特徴とする半導
体装置。4. A semiconductor chip having pads arranged in a zigzag pattern, and a film carrier on which the semiconductor chip is mounted, the film carrier being an insulating film and formed on the insulating film. First lead groups bonded to pads arranged on the outer side of the semiconductor chip, and leads of the first lead group are alternately formed on the insulating film, and inner leads on the semiconductor chip are formed. And a second lead group bonded to the pad arranged in the second lead group, and the area of the vicinity of the joint part with each pad in the second lead group has a joint part with each pad in the first lead group. A semiconductor device having a larger area than a neighboring area.
接合部近傍の幅は、前記第１のリード群における各パッ
ドとの接合部近傍の幅より大きく、且つ他の部分の幅は
前記第１のリード群と等しいことを特徴とする請求項４
記載の半導体装置。5. The width of the second lead group in the vicinity of the joint with each pad is larger than the width of the first lead group in the vicinity of the joint with each pad, and the widths of other portions are the same as described above. 5. The same as the first lead group.
13. The semiconductor device according to claim 1.
ード群の各パッドとの接合部近傍以外の部分の幅は、製
造プロセスで決定される最小値であることを特徴とする
請求項４または請求項５記載の半導体装置。6. A width of the first lead group and a width of a portion of the second lead group other than the vicinity of a joint with each pad are minimum values determined in a manufacturing process. The semiconductor device according to claim 4 or 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20443295A JP3297262B2 (en) | 1995-08-10 | 1995-08-10 | TAB tape and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20443295A JP3297262B2 (en) | 1995-08-10 | 1995-08-10 | TAB tape and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955404A true JPH0955404A (en) | 1997-02-25 |
| JP3297262B2 JP3297262B2 (en) | 2002-07-02 |
Family
ID=16490448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20443295A Expired - Fee Related JP3297262B2 (en) | 1995-08-10 | 1995-08-10 | TAB tape and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297262B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183660B2 (en) | 2003-10-04 | 2007-02-27 | Samsung Electronics Co., Ltd. | Tape circuit substrate and semicondutor chip package using the same |
| US8106309B2 (en) | 2007-12-11 | 2012-01-31 | Samsung Electronics Co., Ltd. | Flexible printed circuit, display device including the same, and manufacturing method thereof |
| JP2013239652A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
| JP2014027126A (en) * | 2012-07-27 | 2014-02-06 | Seiko Epson Corp | Semiconductor device |
-
1995
- 1995-08-10 JP JP20443295A patent/JP3297262B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183660B2 (en) | 2003-10-04 | 2007-02-27 | Samsung Electronics Co., Ltd. | Tape circuit substrate and semicondutor chip package using the same |
| US8106309B2 (en) | 2007-12-11 | 2012-01-31 | Samsung Electronics Co., Ltd. | Flexible printed circuit, display device including the same, and manufacturing method thereof |
| JP2013239652A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
| JP2014027126A (en) * | 2012-07-27 | 2014-02-06 | Seiko Epson Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297262B2 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| US6664618B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| JPH09129686A (en) | Tape carrier and its mounting structure | |
| JP4819335B2 (en) | Semiconductor chip package | |
| JPH11121543A (en) | Chip scale package | |
| JPH0697237A (en) | Semiconductor device and manufacture thereof | |
| JP3184014B2 (en) | Semiconductor device | |
| JPH0955404A (en) | Tab tape and semiconductor device | |
| JP3773679B2 (en) | Tape carrier package | |
| JP2002343836A (en) | Semiconductor device and its manufacturing method | |
| JPH0831879A (en) | Semiconductor device, tab tape and production thereof | |
| JP2003023243A (en) | Wiring board | |
| JP2869587B2 (en) | Intermediate board for mounting circuit components and method of manufacturing the same | |
| JPS623978B2 (en) | ||
| JP2005026630A (en) | Semiconductor device and its manufacturing method | |
| JPH1140728A (en) | Lead frame and electronic component using the same, and manufacture thereof | |
| JPS63164226A (en) | Manufacture of tape carrier element | |
| JP2001085475A (en) | Tape film and semiconductor package | |
| JPH047850A (en) | Tape carrier | |
| JP2806816B2 (en) | Bonding apparatus and bonding method using the same | |
| JP2609663B2 (en) | Tape carrier | |
| JP2836597B2 (en) | Film carrier tape and semiconductor device using the same | |
| JP3453900B2 (en) | Film carrier tape | |
| JP2777114B2 (en) | Tape carrier | |
| JPH05283473A (en) | Film carrier semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |