JPH0954747A

JPH0954747A - コンピュータシステム

Info

Publication number: JPH0954747A
Application number: JP7205685A
Authority: JP
Inventors: Nobutaka Nakamura; 伸隆中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-08-11
Filing date: 1995-08-11
Publication date: 1997-02-25

Abstract

(57)【要約】【課題】ターゲットリトライの発生によるＤＭＡ転送の
誤動作を防止できるようにし、ＤＭＡ転送処理の信頼性
の向上を図る。【解決手段】ＩＳＡＤＭＡＣ１５２１は、内部ＰＣＩ
バス２がリソースロック状態か否かを検出し、リソース
ロック状態でないときにのみＤＡＣＫ＃を発行して、Ｄ
ＭＡ転送サイクルを開始する。このため、ＤＭＡ転送の
ためのバスサイクル中にターゲットリトライが発生して
も、それはリソースロック以外の原因となる。よって、
ターゲットリトライによってＩＳＡＤＭＡＣ１５２１
がバス使用権を解放しなくても、それによってメモリデ
バイスが永久にロックされてしまうなどの不具合は発生
しないので、ターゲットリトライの発生によるＤＭＡ転
送の誤動作を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はコンピュータシス
テムに関し、特にトランザクションを開始したバスマス
タに対してそのトランザクションのリトライおよびバス
解放を指示する機能を持つコンピュータシステムに関す
る。

【０００２】

【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
ＳｔａｎｄａｒｄＡｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（ＥｘｔｅｎｄｅｄＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、デスクトップ型のパーソナルコンピュータを中心
に、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎ
ｔＩｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始めて
いる。

【０００３】ＰＣＩバスにおいては、全てのデータ転送
はブロック転送を基本としており、これら各ブロック転
送はバースト転送を用いて実現されている。これによ
り、例えばＰＣＩバスでは最大１３３Ｍバイト／秒（デ
ータバスが３２ビット幅の時）のデータ転送速度を実現
できる。

【０００４】したがって、ＰＣＩバスを採用すると、Ｉ
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。

【０００５】最近では、デスクトップ型のパーソナルコ
ンピュータだけでく、ノートブックタイプまたはデスク
トップタイプなどのポータブルパーソナルコンピュータ
においても、ＰＣＩバスの採用が検討され始めている。

【０００６】ところで、ＰＣＩバスの仕様はＤＭＡ転送
をサポートしてないため、従来のＩＳＡデバイスをその
ＰＣＩバスシステムで使用できるようにするためには、
ＤＭＡＣ（直接メモリアクセスコントローラ）を設ける
ことが必要となる。

【０００７】

【発明が解決しようとする課題】しかし、ＰＣＩバスシ
ステムにＤＭＡＣを設けた場合には、ＰＣＩバスシステ
ムアーキテクチャの特徴の１つであるターゲットリトラ
イによって、正常なＤＭＡ転送が損なわれる危険があ
る。

【０００８】すなわち、ＰＣＩバスシステムにおいて
は、ターゲットが現在のトランザクションに応答できな
い場合、そのトランザクションを開始したイニシエータ
に対してリトライおよびトランザクションの終結が通知
される。このようなターゲットリトライは、ターゲット
に指定されたメモリなどのデバイスが他のバスマスタに
よる排他的アクセスのためにロックされている時や、Ｏ
Ｓ管理下で排他的に使用されているとき、あるいはＤＲ
ＡＭリフレッシュ時などに発生する。リトライが通知さ
れたイニシエータ、つまりバスマスタは、ＰＣＩバスを
解放しなければならない。リトライが通知された時の通
常のバスマスタの動作は図８の通りである。

【０００９】すなわち、バスマスタは、バスアクセス要
求信号ＲＥＱ＃を出力してＰＣＩバスアービタにバス使
用権を要求し、ＰＣＩバスアービタからバス使用許可を
示す信号ＧＮＴ＃が与えられるのを待つ。ＧＮＴ＃を受
け取ると、バスマスタはフレーム信号ＦＲＡＭ＃をアク
ティブにしてトランザクションを開始する。

【００１０】この時、バスマスタから出力されたアドレ
スによって指定されたターゲットがそのトランザクショ
ンに応答できない場合には、そのターゲットによってＰ
ＣＩバス上のターゲットレディー信号ＴＲＤＹ＃、スト
ップ信号ＳＴＯＰ＃、およびデバイスセレクト信号ＤＥ
ＶＳＥＬ＃は図示のように“Ｈ”、“Ｌ”、“Ｌ”に設
定され、これによってバスマスタにリトライが通知され
る。

【００１１】バスマスタは、ＲＥＱ＃をインアクティブ
にしてＧＮＴ＃を無効化し、ＰＣＩバスを一旦解放す
る。これにより、他のバスマスタによるＰＣＩバスの使
用が可能となる。リトライが通知されてから一定期間経
過した時、バスマスタは終結されたトランザクションを
リトライする。このトランザクションにおいてターゲッ
トリトライが発生しなければ、バスマスタとターゲット
間のデータ転送が正常に実行される。必要な全てのデー
タ転送（図においては、２回のデータ転送）が完了する
と、バスマスタはＲＥＱ＃をインアクティブにしてＰＣ
Ｉバスを解放する。

【００１２】しかし、ＤＭＡＣがバスマスタとして動作
しているときは、ターゲットリトライによってＰＣＩバ
スを一旦解放してしまうと、ＤＭＡ転送を要求したＩＳ
Ａデバイスに対するＤＭＡアクノリッジが予期しないタ
イミングで落ちてしまい、これによって正常なＤＭＡ転
送が損なわれてしまう。

【００１３】この問題は、ターゲットリトライが発生し
てもＤＭＡＣがＰＣＩバスを解放しないようにすれば、
解決することができる。ところが、ターゲットリトライ
の原因が他のバスマスタによるロックであった場合、も
しＤＭＡＣがＰＣＩバスを解放しないと、ＤＭＡ転送が
永久に実行不可能となってしまう。なぜなら、ＤＭＡＣ
がＰＣＩバスを獲得している限り、他のバスマスタがロ
ックを解放するためのアクセスを実行できないからであ
る。

【００１４】この発明はこのような点に鑑みてなされた
もので、ターゲットリトライの発生によるＤＭＡ転送の
誤動作を防止できるようにし、ＤＭＡ転送処理の信頼性
の向上を図ることができるコンピュータシステムを提供
することを目的とする。

【００１５】

【課題を解決するための手段】この発明によるコンピュ
ータシステムは、リソースに対するアクセスが排他的に
実行されているか否かを示すロック信号（ＬＯＣＫ＃）
線が定義されたＰＣＩバスと、前記ＰＣＩバス上に定義
され、バスマスタ毎に１組ずつ割り当てられているバス
アクセス要求信号（ＲＥＱ＃）およびバスアクセス許可
信号（ＧＮＴ＃）を利用してバスアクセスを調停するバ
スアービタ（ＰＢＡ）と、前記ＰＣＩバスに結合され、
直接メモリアクセス（ＤＭＡ）のためのトランザクショ
ンを実行するＤＭＡコントローラであって、ＤＭＡ転送
要求に応答して前記バスアクセス要求信号（ＲＥＱ＃）
を発生することによって前記バスアービタにバス使用権
を要求し、前記バスアービタからのバスアクセス許可信
号（ＧＮＴ＃）の受信に応答して前記ＤＭＡ転送のため
のトランザクションを開始するＤＭＡコントローラとを
具備し、前記ＤＭＡコントローラには、前記ロック信号
（ＬＯＣＫ＃）を利用して前記ＰＣＩバスがリソースロ
ック状態か否かを検出し、リソースロック状態のときに
前記ＤＭＡ転送のためのトランザクションの開始を禁止
するリソースロック検出手段と、前記ＤＭＡ転送のため
のトランザクション実行期間中にそのトランザクション
によってアドレス指定された前記ＰＣＩバス上のターゲ
ットからリトライが通知されたとき、前記ＰＣＩバスが
解放されないように前記バスアクセス要求信号（ＲＥＱ
＃）を出力し続けた状態で、前記トランザクションを所
定時間経過後にリトライするリトライ手段とを具備する
ことを特徴とする。

【００１６】このコンピュータシステムにおいては、Ｄ
ＭＡコントローラは、ＰＣＩバスがリソースロック状態
か否か、つまりＰＣＩバス上に他のバスマスタによって
ロック状態にされているリソースが存在するか否かを検
出し、リソースロック状態のときはＤＭＡ転送のための
トランザクションは実行されず、ＰＣＩバスがリソース
ロック状態でないときのみＤＭＡ転送のためのトランザ
クションが実行される。このため、ＤＭＡ転送のための
トランザクション中に発生するリトライは、リソースロ
ック以外の原因によるターゲットリトライのみである。
よって、ターゲットリトライによってＤＭＡコントロー
ラがバス使用権を解放しなくても、それによってメモリ
デバイスが永久にロックされてしまうなどの不具合は発
生しない。したがって、ターゲットリトライの発生によ
るＤＭＡ転送の誤動作を防止することができる。

【００１７】また、リソースロック状態のときに、ＤＭ
Ａコントローラからのバスアクセス要求信号（ＲＥＱ
＃）の発生そのものを禁止するように構成しても良い。
この場合でも、ＤＭＡ転送のためのトランザクションは
実行されないので、ターゲットリトライの発生によるＤ
ＭＡ転送の誤動作を防止することができる。

【００１８】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、ＰＣＩバスシステムを採
用したノートブックタイプまたはラップトップタイプの
ポータブルパーソナルコンピュータであり、そのシステ
ムボード上には３種類のバス、つまりプロセッサバス
１、内部ＰＣＩバス２、および内部ＩＳＡバス３が配設
されており、またこのポータブルパーソナルコンピュー
タ本体のＤＳコネクタに接続可能なドッキングステーシ
ョン内には、外部ＰＣＩバス４と外部ＩＳＡバス５が配
設されている。

【００１９】システムボード上には、ＣＰＵ１１、ホス
ト／ＰＣＩブリッジ装置１２、システムメモリ１３、各
種ＰＣＩマスターデバイス１４、内部ＰＣＩ−ＩＳＡブ
リッジ装置１５、ＰＣＩ−ＤＳ（ＤＳ：ドッキングステ
ーション）ブリッジ装置１６、ＰＣカードコントローラ
１７、ＰＣＩＤＭＡデバイス１８などが設けられてい
る。また、ドッキングステーション内には、ＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ装置２０が設けられている。

【００２０】ＣＰＵ１１は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Ｐｅｎｔ
ｉｕｍ”などによって実現されている。このＣＰＵ１１
の入出力ピンに直結されているプロセッサバス１は、６
４ビット幅のデータバスを有している。

【００２１】システムメモリ１３は、オペレーティング
システム、デバイスドライバ、実行対象のアプリケーシ
ョンプログラム、および処理データなどを格納するメモ
リデバイスであり、複数のＤＲＡＭによって構成されて
いる。このシステムメモリ１３は、３２ビット幅または
６４ビット幅のデータバスを有する専用のメモリバスを
介してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。

【００２２】ホスト／ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、メモリバスを介してシステムメモリ１３のアクセス
制御する機能、およびシステムメモリ１３を排他的に使
用するためのロッキング機能などを有している。このロ
ッキング機能は、ＰＣＩバス２上のバスマスタや、ＣＰ
Ｕ１１などによって使用される。

【００２３】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。

【００２４】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、または３２ビットのデータが
出力される。

【００２５】ＰＣＩバス２上には、データ転送のターゲ
ットに指定されたデバイスに対するアクセスが排他的に
実行されている（リソースロック）か否かを示すロック
信号ＬＯＣＫ＃が定義されている。排他的に使用されて
いるロック中のターゲット以外のターゲットに対するア
クセスは、他のバスマスタに許可される。

【００２６】また、現在のトランザクション（アドレ
ス、およびデータフェーズ）にターゲットが応答できな
いときは、ターゲットリトライが発生され、そのトラン
ザクションを開始したバスマスタに対してそのトランザ
クションのリトライおよびバスの解放が指示される。

【００２７】ＰＣＩマスターデバイス１４は、ホスト／
ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバスマ
スタの１つであり、イニシエータまたはターゲットとし
て動作する。ＰＣＩバス２上の全てのデバイスは、たと
えバスマスタとしての機能を持たなくても、ターゲット
としては動作する。ターゲットとは、バスマスタ、つま
りトランザクションを開始したイニシエータによってア
ドレス指定されたリソースを意味している。

【００２８】内部ＰＣＩ−ＩＳＡブリッジ装置１５は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩである。内部ＩＳＡバス３には、メモリ、複
数のＩＳＡＩ／Ｏデバイス３１，３２，…が接続され
ている。これらＩ／Ｏデバイス３１，３２は、内部ＰＣ
Ｉ−ＩＳＡブリッジ装置１５内蔵のＤＭＡＣにＤＭＡ転
送を要求するデバイス、つまりＤＭＡスレーブである。

【００２９】この内部ＰＣＩ−ＩＳＡブリッジ装置１５
には、ＰＣＩバスアービタ（ＰＢＡ）１５１、ＤＭＡＣ
コア（ＭＰＰＤＭＡ）１５２、および内部ＩＳＡバスブ
リッジ（ＩＩＢＢ）１５３が内蔵されている。

【００３０】ＰＣＩバスアービタ（ＰＢＡ）１５１は、
内部ＰＣＩバス２に結合される全てのバスマスタデバイ
ス間でバス使用権の調停を行う。この調停には、バスマ
スタデバイス毎に１ペアずつ割り当てられる内部ＰＣＩ
バス２上の信号線（バスリクエスト信号ＲＥＱ＃線、グ
ラント信号ＧＮＴ＃線）が用いられる。

【００３１】バスリクエスト信号ＲＥＱ＃は、それに対
応するデバイスが内部ＰＣＩバス２の使用を要求してい
ることをＰＣＩバスアービタ（ＰＢＡ）１５１に通知す
るための信号である。グラント信号ＧＮＴ＃は、バスリ
クエスト信号ＲＥＱ＃を発行したデバイスに、バス使用
を許可することを通知する信号である。

【００３２】また、このシステムでは、内部ＰＣＩバス
２上に定義された複数組のＲＥＱ＃，ＧＮＴ＃線のう
ち、所定の１組のＲＥＱ＃，ＧＮＴ＃線は、ＤＭＡスレ
ーブ等との間でＤＲＥＱ，ＤＡＣＫ＃を授受するＤＭＡ
シリアルチャネルプロトコルの実現のために使用され
る。

【００３３】ＰＣＩバスアービタ（ＰＢＡ）１５１に
は、内部ＰＣＩバス２上のほとんど全てのバスリクエス
ト信号ＲＥＱ＃線およびグラント信号ＧＮＴ＃線が接続
されており、バス使用権の調停はそのＰＣＩバスアービ
タ（ＰＢＡ）１５１によって集中的に制御される。

【００３４】ＤＭＡＣコア（ＭＰＰＤＭＡ）１５２は、
ＩＳＡＤＭＡＣ１５２１、バスリクエストおよびグラ
ントマネージャ（ＲＧＭ；ＲＥＱ＃，ＧＮＴ＃Ｍａｎ
ａｇｅｒ）１５２２、および内部ＩＳＡＤＭＡルータ
（ＩＩＤＲ；ＩｎｔｅｒｎａｌＩＳＡＤＭＡＲｏ
ｕｔｅｒ）１５２３の３つのブロックから構成されてい
る。このＤＭＡＣコア（ＭＰＰＤＭＡ）１５２は内部Ｐ
ＣＩ−ＩＳＡブリッジ装置１５内の独立した機能ブロッ
クであり、ＤＭＡ以外の機能については、ＤＭＡＣコア
（ＭＰＰＤＭＡ）１５２は使用されず、他のブロックだ
けが動作する。

【００３５】ＩＳＡＤＭＡＣ１５２１、バスリクエス
トおよびグラントマネージャ（ＲＧＭ）１５２２、およ
び内部ＩＳＡＤＭＡルータ（ＩＩＤＲ）１５２３の具
体的な接続関係を図２に示す。

【００３６】ＩＳＡＤＭＡＣ１５２１は、内部ＰＣＩ
バス２に接続されたバスマスタの１であり、ＤＭＡ転送
を必要とするデバイス（ＤＭＡスレーブなど）からの要
求に応じてＤＭＡ転送を実行する。

【００３７】ＤＭＡスレーブは、論理的には内部ＰＣＩ
バス２に接続されている（実際には、ブリッジ１５また
は２０経由で内部ＩＳＡバス３または外部ＩＳＡバス５
に接続されている場合がほとんどである）。

【００３８】ＩＳＡＤＭＡＣ１５２１は、内部ＤＲＥ
Ｑ０〜７が入力されるＤＲＥＱ入力ポートと、内部ＤＡ
ＣＫ＃０〜７を出力するＤＡＣＫ＃出力ポートを有して
おり、それらＤＲＥＱ入力ポートおよびＤＡＣＫ＃出力
ポートの双方はＲＧＭ１５２２およびＩＩＤＲ１５２３
にそれぞれ接続されている。内部ＩＳＡバス３上のＤＭ
Ａスレーブ３１，３２…とＩＳＡＤＭＡＣ１５２１と
の間のＤＲＥＱおよびＤＡＣＫ＃の授受は、ＩＩＤＲ１
５２３を介して実行される。また、外部ＩＳＡバス５上
のＩＳＡマスタ５１、ＤＭＡスレーブ５２，５３…とＩ
ＳＡＤＭＡＣ１５２１との間のＤＲＥＱおよびＤＡＣ
Ｋ＃の授受は、ＲＧＭ１５２２を介してＤＭＡシリアル
チャネルプロトコルによって行われる。

【００３９】ＩＳＡＤＭＡＣ１５２１は内部ＰＣＩバ
ス２に接続され、またＤＭＡ転送を要求するデバイスは
内部ＩＳＡバス３または外部ＩＳＡバス５に接続されて
いるため、ＩＳＡＤＭＡＣ１５２１によるＤＭＡ転送
では、リードサイクル（Ｉ／Ｏリードまたはメモリリー
ド）とライトサイクル（メモリライトまたはＩ／Ｏライ
ト）とは、時間的に同時には発生しない。すなわち、ま
ずリードサイクルが行われ、そのときのリードデータが
ＩＳＡＤＭＡＣ１５２１内のバッファにラッチされ
る。つぎに、ライトサイクルが実行され、さきほどラッ
チしておいたデータがライトデータとして出力される。

【００４０】リードサイクル、ライトサイクルとも、メ
モリ、Ｉ／Ｏを問わず、内部ＰＣＩバス２上で発生さ
れ、必要な場合はその内部ＰＣＩバス２上のバスサイク
ルがブリッジ装置１５、または２０によってＩＳＡバス
サイクルに変換される。すなわち、ＩＳＡＤＭＡＣ１
５２１は、メモリサイクルとＤＭＡ専用Ｉ／Ｏサイクル
のどちらもＰＣＩバス２上に発生し、ＩＳＡバスサイク
ルについては関知しない。

【００４１】ＩＳＡＤＭＡＣ１５２１は、ＩＳＡバス
システムアーキテクチャで標準となっている８２Ｃ３７
互換の機能を有しており、内部ＤＲＥＱ０〜７と内部Ｄ
ＡＣＫ＃０〜７とによってＤＭＡチャンネルＣＨ０〜Ｃ
Ｈ７をサポートしている。このうち、ＤＭＡチャンネル
ＣＨ４は２つのＤＭＡＣコントローラをカスケード接続
するために使用されるため、ＤＭＡ転送には使用されな
い。このため、内部ＤＲＥＱ０〜７および内部ＤＡＣＫ
＃０〜７のうち、ＤＲＥＱ４およびＤＡＣＫ＃４は、実
際には、ＲＧＭ１５２２とＩＩＤＲ１５２３のどちらに
も接続されない。

【００４２】ＩＳＡＤＭＡＣ１５２１は、ＤＭＡチャ
ンネル毎に１ペアずつ用意された内部ＤＲＥＱ０〜７お
よびＤＡＣＫ＃０〜７を用いて、ＤＭＡチャネルの調停
を行う。内部ＤＲＥＱは、ＤＭＡスレーブが、ＩＳＡ
ＤＭＡＣ１５２１にＤＭＡ転送の実行を要求しているこ
とを通知するために使用されるＤＭＡリクエスト信号で
ある。ＤＡＣＫ＃は、ＩＳＡＤＭＡＣ１５２１がＤＭ
Ａ転送を要求したＤＭＡスレーブに対してＤＭＡサイク
ルが実行されることを通知するためのＤＭＡアクノリッ
ジ信号である。

【００４３】ＤＭＡチャネルの割り当ては、内部ＩＳＡ
バス３上のデバイスと外部ＩＳＡバス５上のデバイスと
の間で排他的に行われる。各デバイスは、それに割り当
てられたＤＭＡチャネルに対応するＤＲＥＱ、ＤＡＣＫ
＃を用いてＩＳＡＤＭＡＣ１５２１と送受信する。

【００４４】この場合、外部ＩＳＡバス５上のデバイス
とＩＳＡＤＭＡＣ１５２１との間のＤＲＥＱおよびＤ
ＡＣＫ＃の送受信は、１組のシリアルＲＥＱ＃，シリア
ルＧＮＴ＃信号線（以下、シリアルＲＥＱ＃，シリアル
ＧＮＴ＃と称する）を使用したＤＭＡシリアルチャネル
プロトコルに従って実行される。

【００４５】ＤＭＡシリアルチャネルプロトコルは、ド
ッキングステーションに導出すべき信号線数を抑制し、
且つＰＣＩ拡張カードとＩＳＡ拡張カードの双方を利用
できるようにするためのものである。

【００４６】このＤＭＡシリアルチャネルプロトコルで
は、シリアルＲＥＱ＃によってＤＳ−ＰＣＩ／ＩＳＡブ
リッジ装置２０から最新のＤＲＥＱの状態が送信され、
それがＲＧＭ１５２２に送られる。ＲＧＭ１５２２で
は、シリアルＲＥＱ＃が分解されてＩＳＡＤＭＡＣ１
５２１への内部ＤＲＥＱ０〜７に変換される。

【００４７】また、ＩＳＡＤＭＡＣ１５２１から出力
される内部ＤＡＣＫ＃０〜７によって指定されるＤＭＡ
転送対象のチャネル情報は、ＲＧＭ１５２２が実行する
シリアルＧＮＴ＃信号線を利用したシリアルデータ転送
によって、ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０に送
られる。

【００４８】ＩＳＡＤＭＡＣ１５２１は、ＲＧＭ１５
２２およびＩＩＤＲ１５２３から提供される最新のＤＲ
ＥＱチャンネル情報に基づき、ＤＲＥＱチャンネルマス
クの設定および調停方式の設定に従って、８２Ｃ３７互
換の、ＤＲＥＱチャンネル間調停を行う。有効なＤＭＡ
要求（ＤＲＥＱ）があれば、自身に割り当てられている
ＲＥＱ＃をアクティブにしてＰＣＩバスアービタ（ＰＢ
Ａ）１５１に対してバス使用権を要求し、ＰＢＡ１５１
からＧＮＴ＃が与えられるのを待つ。

【００４９】ＰＢＡ１５１からＧＮＴ＃が与えられる
と、ＩＳＡＤＭＡＣ１５２１は、まず、内部ＰＣＩバ
ス２が現在リソースロック状態であるか否かを検出す
る。この検出は、ＩＳＡＤＭＡＣ１５２１内に設けら
れているリソースロック検出ロジックによって行われ
る。

【００５０】すなわち、リソースロック検出ロジック
は、内部ＰＣＩバス２上に定義されたＬＯＣＫ＃、およ
びＦＲＡＭＥ＃信号を常時モニタしており、それら信号
の状態に応じてリソースロック状態であるか否かを決定
する。ＬＯＣＫ＃は、内部ＰＣＩバス２上のリソースに
対して排他的なアクセスが実行されているか否かを示す
インタフェース制御信号である。ＬＯＣＫ＃は、例えば
システムメモリ１３の排他的アクセスを必要とするイニ
シエータなどによって利用される。ＦＲＡＭＥ＃は、ト
ランザクションの開始および期間を示す信号であり、そ
の発生はイニシエータによって制御される。

【００５１】ここで、図３を参照して、リソースロック
の検出方法について説明する。図３の状態遷移図から分
かるように、ＰＣＩバス２はリソースロック状態と非ロ
ック状態の２つの状態を有しており、イニシエータによ
ってＬＯＣＫ＃が“０”に設定されると、非ロック状態
からリソースロック状態に遷移する。リソースロック状
態は、ＬＯＣＫ＃が“０”、またはＦＲＡＭＥ＃が
“０”である限り維持される。ＬＯＣＫ＃とＦＲＡＭＥ
＃が共に“１”に設定された時、ＰＣＩバス２はリソー
スロック状態から非ロック状態に遷移する。非ロック状
態は、ＬＯＣＫ＃が“１”で有る限り維持される。な
お、ＰＣＩバスシステムにおけるリソースロックの詳細
については、文献（“ＰＣＩＬｏｃａｌＢｕｓＳ
ｐｅｃｉｆｉｃａｔｉｏｎ”１９９４１０月２１Ｐ
Ｐ６８〜６９ＰＣＩＳｐｅｃｉａｌｉｎｔｅｒｅ
ｓｔＧｒｏｕｐ著）に記載されている。

【００５２】リソースロック検出ロジックは、ＬＯＣＫ
＃、およびＦＲＡＭＥ＃が共にインアクティブ“１”で
あれば、内部ＰＣＩバス２はリソースロック状態でない
（リソースロックされたターゲットが存在しない）と判
断し、それ以外の場合はリソースロック状態であると判
断する。

【００５３】リソースロックが検出された場合のＩＳＡ
ＤＭＡＣ１５２１の動作タイミングを図４に示す。図
４に示されているように、ＰＢＡ１５１からＧＮＴ＃が
与えられると、ＩＳＡＤＭＡＣ１５２１は、リソース
ロック検出ロジックに対してＰＣＩバス２が現在リソー
スロック状態か否かを問い合わせる。リソースロック検
出ロジックは、ＬＯＣＫ＃およびＦＲＡＭＥ＃を利用し
て図３で説明したようなステータスの遷移状態を管理し
ており、問い合わせがあった時に、ＰＣＩバス２がリソ
ースロック状態であれば、それを通知して、ＩＳＡＤ
ＭＡＣ１５２１がＤＭＡ転送のためのトランザクション
を実行するのを禁止する。具体的には、リソースロック
検出ロジックは、ＩＳＡＤＭＡＣ１５２１からのＤＡ
ＣＫ＃出力、およびＦＲＡＭＥ＃出力を禁止すると共
に、ＲＥＱ＃をインアクティブにしてＧＮＴ＃を無効化
する。

【００５４】リソースロックで無い場合のＩＳＡＤＭ
ＡＣ１５２１の動作タイミングは図５の通りである。す
なわち、リソースロック検出ロジックは、ＰＣＩバス２
が現在リソースロック状態でないことを検出した時（Ｌ
ＯＣＫ＃＝“１”、ＦＲＡＭＥ＃＝“１”）は、ＩＳＡ
ＤＭＡＣ１５２１によるＤＭＡトランザクションの実
行が許可される。すなわち、ＩＳＡＤＭＡＣ１５２１
は、調停の結果選択したＤＭＡチャンネル番号に対応す
る内部ＤＡＣＫ＃をアクティブにして、ＤＭＡ転送対象
のＤＭＡチャンネル番号をＲＧＭ１５２２とＩＩＤＲ１
５２３へ返す。そして、ＩＳＡＤＭＡＣ１５２１は、Ｆ
ＲＡＭＥ＃をアクティブにして、選択されたＤＭＡチャ
ンネルのセットアップ情報によって規定されるＤＭＡ転
送モード（シングル転送モード、ブロック転送モード、
デマンド転送モード、カスケードモード）に対応するＤ
ＭＡバスサイクルを実行する。この場合、ＩＳＡＤＭ
ＡＣ１５２１は、前述したようにメモリ、Ｉ／Ｏサイク
ルとも、ＰＣＩバス２のバスサイクルのみをサポート
し、ＩＳＡバスのバスサイクルについてはブリッジ装置
１５または２０によってエミュレートされる。

【００５５】ＰＣＩバス２上に発生したメモリサイクル
はホスト−ＰＣＩブリッジ１２によってＤＲＡＭアクセ
スサイクルに変換されて、システムメモリ１３のリード
／ライトアクセスが実行される。

【００５６】このように、ＩＳＡＤＭＡＣ１５２１
は、ＰＣＩバス２のロック状態を管理しており、ＰＣＩ
バス２がリソースロック状態でない、つまりリソースロ
ックされたターゲットが存在しないときにのみ、ＤＡＣ
Ｋ＃をアクティブにしてＤＭＡ転送を開始するように構
成されている。

【００５７】また、ＩＳＡＤＭＡＣ１５２１は、ＤＭ
Ａ転送のためのトランザクション実行中は内部ＰＣＩバ
ス２上の信号ＴＲＤＹ＃，ＳＴＯＰ＃，ＤＥＶＳＥＬ＃
をモニタし、それら信号の組み合わせによって（ＴＲＤ
Ｙ＃＝インアクティブ、ＳＴＯＰ＃＝アクティブ，ＤＥ
ＶＳＥＬ＃＝アクティブ）、ターゲットからリトライが
通知されたことを検出する。たとえば、ホスト−ＰＣＩ
ブリッジ１２がＯＳなどのソフトウェアによってロック
された場合などには、ホスト−ＰＣＩブリッジ１２がＩ
ＳＡＤＭＡＣ１５２１のトランザクションに応答でき
ないため、ホスト−ＰＣＩブリッジ１２からＩＳＡＤ
ＭＡＣ１５２１にリトライが通知される。

【００５８】ここで、ＴＲＤＹ＃は、ターゲットが現在
のデータフェーズを完了してレディー状態になったこと
を通知するための信号である。ＳＴＯＰ＃は、ターゲッ
トがイニシエータに対して現在のドランザクションの停
止を要求するために使用される信号である。ＤＥＶＳＥ
Ｌ＃は、アドレス指定されたターゲットから出力される
信号であり、ターゲットが選択されたことを示す。

【００５９】ターゲットリトライを検出した時、ＩＳＡ
ＤＭＡＣ１５２１は、適当な時間待ってから、ターゲ
ットリトライによって終結されたバスサイクルと同じバ
スサイクルをリトライする。ただし、ＩＳＡＤＭＡＣ
１５２１は、内部ＰＣＩバス２を解放しない。つまり、
ＩＳＡＤＭＡＣ１５２１は、ターゲットリトライによ
って実行中のバスサイクルが終了されてもＲＥＱ＃をア
クティブ状態にしたままリトライを行う。これは、ＤＭ
Ａスレーブとシステムメモリ１３との間のＤＭＡ転送を
正常に完了するためである。ＯＳによるメモリデバイス
の排他アクセスが終了していれば、リトライは成功す
る。

【００６０】図６には、ターゲットリトライが発生した
時のＩＳＡＤＭＡＣ１５２１の動作タイミングが示さ
れている。ＩＳＡＤＭＡＣ１５２１は、ＲＥＱ＃を出
力してＰＢＡ１５１にバス使用権を要求し、ＰＢＡ１５
１からＧＮＴ＃が与えられるのを待つ。ＧＮＴ＃を受け
取ると、ＩＳＡＤＭＡＣ１５２１は、ＦＲＡＭ＃をア
クティブにしてトランザクションを開始する。

【００６１】この時、ＩＳＡＤＭＡＣ１５２１から出
力されたアドレスによって指定されたターゲット（例え
ば、ブリッジ１２）がそのトランザクションに応答でき
ない場合には、そのターゲットによってＰＣＩバス２上
のＴＲＤＹ＃、ＳＴＯＰ＃、およびＤＥＶＳＥＬ＃は図
示のように“Ｈ”、“Ｌ”、“Ｌ”に設定され、これに
よってＩＳＡＤＭＡＣ１５２１にリトライが通知され
る。

【００６２】ＩＳＡＤＭＡＣ１５２１は、ＲＥＱ＃を
アクティブ状態にしたままバスサイクルを一旦終結し、
そしてリトライが通知されてから一定期間経過した時、
終結されたバスサイクルと同じバスサイクルをリトライ
する。このバスサイクルにおいてターゲットリトライが
発生しなければ、ＩＳＡＤＭＡＣ１５２１とターゲッ
ト間のデータ転送が正常に実行される。必要な全てのデ
ータ転送（図においては、２回のデータ転送）が完了す
ると、ＩＳＡＤＭＡＣ１４２１はＲＥＱ＃をインアク
ティブにしてＰＣＩバス２を解放する。

【００６３】次に、図１のＲＧＭ１５２２について説明
する。ＲＧＭ１５２２は、複数のＤＭＡチャネルをシリ
アル化して転送するというＤＭＡシリアルチャネルプロ
トコルに関する処理を行うために設けられたものであ
り、ＤＭＡシリアルチャネルプロトコルと、ＩＳＡＤ
ＭＡＣ１５２１に対するＩＳＡスタイルのＤＲＥＱ／Ｄ
ＡＣＫ＃プロトコルとの間の変換を行う。

【００６４】ＲＧＭ１５２２には、複数のＲＥＱ＃信号
を入力することができる。また、各ＲＥＱ＃信号毎に、
そのＲＥＱ＃信号のプロトコルをプログラムすることが
できる。したがって、シリアルＲＥＱ＃およびシリアル
ＧＮＴ＃として使用されるＲＥＱ＃およびＧＮＴ＃信号
線のペアを複数用意すれば、ＤＳ−ＰＣＩ／ＩＳＡブリ
ッジ装置２０経由で行われる外部ＩＳＡバス５上のデバ
イスとの間のＤＲＥＱ，ＤＡＣＫ＃の授受だけでなく、
例えばＰＣカードコントローラ１７のＰＣカード６１，
６２とＩＳＡＤＭＡＣ１５２１との間のＤＲＥＱ，Ｄ
ＡＣＫ＃の授受についてもＤＭＡシリアルチャネルプロ
トコルによって行うことができる。

【００６５】また、ＲＧＭ１５２２は、ＤＭＡシリアル
チャネルプロトコルと、ＰＢＡ１５１がサポートする標
準ＰＣＩスタイルのＲＥＧ＃／ＧＮＴ＃プロトコルとの
間の変換も行う。

【００６６】すなわち、外部ＩＳＡバス５上のデバイス
との間のＤＲＥＱ，ＤＡＣＫ＃の授受だけでなく、外部
ＰＣＩバス４上のＰＣＩマスタ４１との間のＲＥＱ＃，
ＧＮＴ＃の授受もＤＭＡシリアルチャネルプロトコルを
使用して行われる。この場合のＲＥＱ＃，ＧＮＴ＃の処
理は、ＲＧＭ１５２２によって次のように行われる。

【００６７】外部ＰＣＩバス４上のＰＣＩマスタ４１
（ＬＡＮボード、ＳＣＳＩボードなど）は、ＲＥＱ＃を
アクティブにすることによって、バス使用要求をＤＳ−
ＰＣＩ／ＩＳＡブリッジ装置２０に知らせる。ＤＳ−Ｐ
ＣＩ／ＩＳＡブリッジ装置２０は、シリアルＲＥＱ＃を
利用したシルアルデータ転送によって、バス使用要求を
ＲＧＭ１５２２へ知らせる。この場合、そのバス使用要
求の通知には、ＩＳＡデバイスによって使用されていな
いＤＭＡチャネルであるＤＲＥＱ４が用いられる。

【００６８】ＲＧＭ１５２２は、シリアルＲＥＱ＃信号
を分解し、シリアルＲＥＱ＃によってＤＲＥＱ４が通知
されたことを検出すると、ＲＥＱ＃をアクティブにして
ＰＢＡ１５１に対してバス使用を要求する。ＰＢＡ１５
１は、標準ＰＣＩのルールによって調停を行い、ＧＮＴ
＃によってＲＧＭ１５２２に対してバス使用を許可す
る。

【００６９】ＲＧＭ１５２２は、ＰＢＡ１５１からのＧ
ＮＴ＃を受け取ると、シリアルＧＮＴ＃を使用したシリ
アルデータ転送によって、バス使用が許可されたことを
ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０に通知する。こ
の通知には、ＤＡＣＫ４が使用される。ＤＳ−ＰＣＩ／
ＩＳＡブリッジ装置２０は、ＲＧＭ１５２２が送信した
シリアルＧＮＴ＃信号を分解し、ＰＣＩマスタ４１にＧ
ＮＴ＃を与える。ＰＣＩマスタ４１は、ＧＮＴ＃を受け
取るとバスサイクルを開始する。

【００７０】次に、内部ＩＳＡＤＭＡルータ（ＩＩＤ
Ｒ）１５２３について説明する。内部ＩＳＡＤＭＡル
ータ（ＩＩＤＲ）１５２３は、プログラムされたマッピ
ング情報にしたがって、内部ＩＳＡバス３上のＤＭＡス
レーブ３１，３２，…にマッピングされるＤＭＡチャネ
ルを変更する。ＩＩＤＲ１５２３は、ＤＭＡスレーブ３
１，３２，…からのＤＲＥＱ信号の状態を、マッピング
情報に従って、それらデバイスのＤＭＡチャネル番号に
対応する内部ＤＲＥＱに変換して、ＩＳＡＤＭＡＣ１５
２１に伝える。また、ＩＩＤＲ１５２３は、ＩＳＡＤ
ＭＡＣ１５２１からの内部ＤＡＣＫ＃を、マッピング情
報に従って、ＤＭＡスレーブ３１，３２が実際に使用し
ているＤＡＣＫ＃に変換して、内部ＩＳＡバス３上に出
力する。

【００７１】内部ＩＳＡバスブリッジ（ＩＩＢＢ）１５
３は、内部ＰＣＩバス２と内部ＩＳＡバス３とを繋ぐブ
リッジであり、メモリおよびＩ／Ｏなどの内部ＩＳＡバ
ス３上の全てのデバイスを制御する。このＩＩＢＢ１５
３は、ＩＳＡＤＭＡＣ１５２１がＤＭＡ転送のために
ＰＣＩバス２上に発生するメモリまたはＩ／Ｏサイクル
をプロトコル変換して、内部ＩＳＡバス３上へ伝える。

【００７２】ＰＣＩ−ＤＳブリッジ装置１６は、内部Ｐ
ＣＩバス２と、ドッキングステーションに導出されるＰ
ＣＩバス相当のドッキングバスとを繋ぐブリッジＬＳＩ
であり、ＰＣＩバス２上のエージェントとして機能す
る。このＰＣＩ−ＤＳブリッジ装置１６には、ＤＭＡシ
リアルチャンネルプロトコルによるシリアルＲＥＱ＃／
ＧＮＴ＃の転送の同期化のためのバッファが設けられて
いる。

【００７３】ＰＣカードコントローラ１７は、内部ＰＣ
Ｉバス２上のエージェントであり、ＤＭＡシリアルチャ
ネルプロトコルをサポートしている。このＰＣカードコ
ントローラ１７によって制御されるＰＣカード６１，６
２がＤＭＡ転送を要求した時、そのＤＭＡ要求すなわち
ＤＲＥＱは、シリアルＲＥＱ＃よってＲＧＭ１５２２に
送信される。また、ＲＧＭ１５２２からのシリアルＧＮ
Ｔ＃はＰＣカードコントローラ１７によってＤＡＣＫ＃
に分解されて、ＰＣカード６１または６２に渡される。

【００７４】ＰＣＩＤＭＡ１８は、ＰＣカードコントロ
ーラ１７と同様、内部ＰＣＩバス２上のエージェントで
あり、且つＤＭＡシリアルチャネルプロトコルをサポー
トしている。このＰＣＩＤＭＡ１８によって制御される
ＤＭＡスレーブ１９がＤＭＡ転送を要求した時、そのＤ
ＭＡ要求、すなわちＤＲＥＱはシリアルＲＥＱ＃よって
ＲＧＭ１５２２に送信される。また、ＲＧＭ１５２２か
らのシリアルＧＮＴ＃はＰＣＩＤＭＡ１８によってＤＡ
ＣＫ＃に分解されてＤＭＡスレーブ１９に通知される。

【００７５】ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０
は、ＤＳコネクタを介してコンピュータ本体からドッキ
ングステーションに導出されるドッキングバス（ＰＣＩ
バス相当）と外部ＰＣＩバス４および外部ＩＳＡバス５
とを繋ぐブリッジＬＳＩである。このＤＳ−ＰＣＩ／Ｉ
ＳＡブリッジ装置２０は、ＰＣカードコントローラ１７
およびＰＣＩＤＭＡ１８等と同じく、ＰＣＩバス２上の
エージェントであり、且つＤＭＡシリアルチャネルプロ
トコルをサポートしている。

【００７６】ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置２０に
は、外部ＰＣＩバスブリッジ（ＥＰＢＢ；Ｅｘｔｅｒｎ
ａｌＰＣＩＢｕｓＢｒｉｄｇｅ）２０１、外部Ｉ
ＳＡバスブリッジ（ＥＩＢＢ；ＥｘｔｅｒｎａｌＩＳ
ＡＢｕｓＢｒｉｄｇｅ）２０２、ローカルバスアー
ビタ（ＬＢＡ；ＬｏｃａｌＢｕｓＡｒｂｉｔｅｒ）
２０３、および外部ＩＳＡＤＭＡルータ（ＥＩＤＲ；
ＥｘｔｅｒｎａｌＩＳＡＤＭＡＲｏｕｔｅｒ）２
０４が設けられている。これらの接続関係を図７に示
す。

【００７７】ＥＰＢＢ２０１は、内部ＰＣＩバス２上に
ＩＳＡＤＭＡＣ１５２１が発生するメモリサイクルお
よびＩ／ＯサイクルをＰＣＩ−ＤＳブリッジ１６を経由
して受け取り、それを外部ＰＣＩバス４上へ伝える。ま
た、外部ＰＣＩバス４上のＰＣＩマスタデバイス４１に
バス使用権が与えられた場合は、ＥＰＢＢ２０１は、外
部ＰＣＩバス４上のバストランザクションをドッキング
バス上に発生させる。

【００７８】ＥＩＢＢ２０２は、内部ＰＣＩバス２上に
ＩＳＡＤＭＡＣ１５２１が発生するメモリサイクルお
よびＩ／ＯサイクルをＰＣＩ−ＤＳブリッジ１６を経由
して受け取り、それをプロトコル変換して外部ＩＳＡバ
ス５上へ伝える。また、外部ＩＳＡバス５上のＩＳＡマ
スタデバイス４１にバス使用権が与えられた場合は、Ｅ
ＩＢＢ２０２は、外部ＩＳＡバス５上のバストランザク
ションをドッキングバス上に発生させる。

【００７９】ＬＢＡ２０３およびＥＩＤＲ２０４は、Ｄ
ＭＡシリアルチャネルプロトコルをサポートするために
設けられたものであり、それらの接続関係を図３に示
す。ＬＢＡ２０３は、外部ＰＣＩバス４上のＰＣＩバス
マスタ４１からのバス使用要求ＲＥＱ＃と、外部ＩＳＡ
バス５上のＩＳＡマスタ５１およびＤＭＡスレーブ５
２，５３からのＤＲＥＱ信号（基本的にＩＳＡのＤＭＡ
チャンネル分ある）の状態の変化を監視しており、最新
の状態をシリアルＲＥＱ＃を利用したビット列のシリア
ル転送によって、ＰＣＩ−ＤＳブリッジ１６経由でＲＧ
Ｍ１５２２へ伝える。

【００８０】シリアルＲＥＱ＃で送信されるビット列の
フォーマットは次の通りである。ＬＢＡ２０３は、アクティブにされたＲＥＱ＃の前縁を
スタートｂｉｔ（Ｓ）とし、以後、ＤＭＡチャンネルの
０から７までを１クロックフレームづつ使用して、シリ
アルに伝える。チャンネル４のフレームは、ＰＣＩマス
タ４１のバス要求状態の変化を伝えるために使用され、
それ以外は、ＩＳＡマスタ５１，ＤＭＡスレーブ５２，
５３のＤＭＡ要求の状態変化を伝えるために使用され
る。

【００８１】各フレームは、“Ｌ”で要求なしを意味
し、“Ｈ”で要求ありを意味する。上述の例では、ＤＲ
ＥＱ０、２、７がアクティブであり、且つＰＣＩマスタ
４１がバス使用を要求している状態（ＤＲＥＱ４がアク
ティブ）に対応している。

【００８２】ＬＢＡ２０３は、２つの動作状態（プロシ
ード、フリーズ）を有する。ＲＧＭ１５２２からのシリ
アルＧＮＴ＃を受け取るまでは、ＬＢＡ２０３は、プロ
シード状態であり、常に最新の状態をＲＧＭ１５２２へ
伝えるように努力する。すなわち、プロシード状態で
は、ＰＣＩバスマスタ４１のＲＥＱ＃、またはＩＳＡマ
スタ５１、およびＤＭＡスレーブ５２，５３のＤＲＥＱ
状態の変化が発生する度に、それをＤＭＡシリアルチャ
ンネルプロトコルによってＲＧＭ１５２２に通知する。

【００８３】ＲＧＭ１５２２からのシルアルＧＮＴ＃を
受け取ると、ＬＢＡ２０３は、そのシルアルＧＮＴ＃に
含まれるビット列をデコードし、ＤＡＣＫ＃をＥＩＤＲ
２０４へ返すか、あるいは外部ＰＣＩバス４にＧＮＴ＃
を返す。

【００８４】シリアルＧＮＴ＃でＲＧＭ１５２２から送
信されるビット列のフォーマットは次の通りである。ＲＧＭ１５２２は、アクティブにされたＧＮＴ＃の前縁
をスタートｂｉｔ（Ｓ）とし、以後、ＤＭＡチャンネル
のＤＡＣＫ＃０から７までのどれかひとつを３ｂｉｔで
コード化した情報を、ＬＳＢから順番に、各ｂｉｔに１
クロックフレームづつ割り当てて、シリアルに伝える。
チャンネル４のコードは、ＰＣＩマスタ４１のバス要求
状態に応答するＧＮＴ＃を伝えるために使用され、それ
以外は、ＩＳＡマスタ５１，ＤＭＡスレーブ５２，５３
のＤＭＡ要求に対するＤＡＣＫ＃を伝えるために使用さ
れる。

【００８５】上述の例では、チャンネルコード＝１であ
り、ＤＭＡチャンネル１が選択された（ＤＡＣＫ１＃が
与えられた）ことを意味する。一旦、ＧＮＴ＃を受け取
ると、ＬＢＡ２０３の動作状態はプロシード状態からフ
リーズ状態に切り換えられる。フリーズ状態は、そのＧ
ＮＴ＃に対応するデバイス（ＰＣＩマスター、ＩＳＡマ
スター、ＤＭＡスレーブ）がバスの使用要求を取り下げ
るまで維持され、その期間では、たとえ他のデバイスに
状態変化が生じても、それを通知するためのシリアルＲ
ＥＱ＃サイクルの実行は凍結され、ＲＥＱ＃はアクティ
ブ状態に維持され続ける。

【００８６】このシステムのＤＭＡシリアルチャンネル
プロトコルでは、ＰＣＩマスタ用に割り当てられたフレ
ームはチャネル４だけである。このため、外部ＰＣＩバ
ス４上に複数のＰＣＩマスタが存在する場合には、それ
ら複数のＰＣＩマスタからのＲＥＱ＃間の調停もＬＢＡ
２０３によって行われる。

【００８７】ＥＩＤＲ２０４は、プログラムされたマッ
ピング情報にしたがって、外部ＩＳＡバス５上のＩＳＡ
マスタ５１およびＤＭＡスレーブ５２，５３それぞれに
マッピングされるＤＭＡチャネルを変更する。このＥＩ
ＤＲ２０４と前述のＩＩＤＲ１５２３との共同作用によ
り、内部ＩＳＡバス３上のデバイスと外部ＩＳＡバス５
上のデバイスとにＤＭＡチャネルを排他的に割り当てる
ことができる。

【００８８】ＥＩＤＲ２０４は、ＩＳＡマスタ５１およ
びＤＭＡスレーブ５２，５３それぞれからのＤＲＥＱ信
号の状態を、マッピング情報に従って、それらデバイス
のＤＭＡチャネル番号に対応するＤＲＥＱ信号に変換し
てＬＢＡ２０３に伝える。また、ＥＩＤＲ２０４は、Ｌ
ＢＡ２０３からのＤＡＣＫ＃を、マッピング情報に従っ
て、ＩＳＡマスタ５１およびＤＭＡスレーブ５２，５３
が実際に使用しているＤＡＣＫ＃に変換して、外部ＩＳ
Ａバス５上に出力する。

【００８９】次に、ＩＳＡＤＭＡＣ１５２１によって
実行されるＤＭＡ転送処理の全体の流れを説明する。（１）ＩＳＡ互換のＤＲＱ調停ＩＳＡＤＭＡＣ１５２１は、ＩＳＡ互換のＤＲＥＱ信
号を、ＩＩＤＲ１５２３とＲＧＭ１５２２とから受け取
る。これをもとに、調停を行い、有効な（マスクされて
いない）ＤＭＡ要求があるか、どのＤＭＡチャンネルへ
ＤＡＣＫ＃を返すか、を決定する。（２）内部ＰＣＩバスの使用要求の発生有効なＤＭＡ要求があると、ＩＳＡＤＭＡＣ１５２１
は、ＲＥＱ＃をＰＢＡ１５１に対して発生する。ただ
し、この時点では、ＤＡＣＫ＃を与えるＤＭＡチャンネ
ルは決定しない。（３）内部ＰＣＩバス使用権の獲得ＩＳＡＤＭＡＣ１５２１は、ＰＢＡ１５１からのＧＮ
Ｔ＃を獲得すると、内部ＰＣＩバス２がリソースロック
状態か否かを調べる、リソースロック状態のときは、Ｄ
ＡＣＫ＃は出力されず、またＲＥＱ＃がインアクティブ
にされてＧＮＴ＃が無効化される。（４）ＤＡＣＫ＃アサートリソースロック状態でなければ、ＩＳＡＤＭＡＣ１５
２１は、ＤＡＣＫ＃を与えるＤＭＡチャンネルを決定す
る。ＤＡＣＫ＃を、ＲＧＭ１５２２とＩＩＤＲ１５２３
へ送る。ＤＡＣＫ＃をアクティブにした時点で、ＤＭＡ
チャンネルが固定される。そして、ＩＳＡＤＭＡＣ１
５２１は、必要なＤＭＡ転送（一般的に、複数回のＰＣ
Ｉバスサイクルが発生）がすべて終了するまで、バス使
用要求ＲＥＱ＃を出し続ける。途中で、ターゲットリト
ライによるバスサイクル終了があっても、バスを解放し
ない。

【００９０】リトライする時は、再度ＰＣＩバス２のロ
ック状態を調べ、ロック状態であれば、ＤＡＣＫ＃は出
力されず、またＲＥＱ＃がインアクティブにされてＧＮ
Ｔ＃が無効化される。（５）バスサイクルの発生とその繰り返しＩＳＡＤＭＡＣ１５２１は、ＤＡＣＫ＃をアサートし
てから、内部ＰＣＩバス２にバスサイクルを発生する。
ただし、選択されたＤＭＡチャンネルが、カスケードモ
ードにプログラムされている場合は、バスサイクルは発
生しない。

【００９１】バスサイクルの種類は、選択されたＤＭＡ
チャンネルのモードレジスタの内容（転送タイプ）によ
り、ライト転送、リード転送、ベリファイ転送の３種類
に分類される。

【００９２】ここでは、ライト転送（Ｉ／Ｏリード→メ
モリライト）について具体的に説明する。ライト転送
は、次の２つのバスサイクルを１組とし、それを必要回
数繰り返すことによって実行される。

【００９３】・ＤＭＡ専用Ｉ／Ｏサイクル（リード）・メモリライトサイクルＤＭＡ専用Ｉ／Ｏサイクル（リード）は、標準のＰＣＩ
バスのＩ／Ｏリードサイクルと全く同じである。ただ
し、Ｉ／Ｏアドレスが特別の意味を持つ。

【００９４】Ｉ／Ｏアドレスは、００００００００ｈ…ＴＣなし０００００００４ｈ…ＴＣありのいづれかである。このアドレスは、８２Ｃ３７（ＤＭ
ＡＣ）に割り当てられており、ＩＳＡＤＭＡＣ１５２
１以外のターゲットが応答することはない。ＴＣは転送
カウント値が尽きた事、つまり転送終了を示す信号であ
る。

【００９５】Ｉ／Ｏターゲットとなるエージェントは、
ＤＡＣＫ＃をもらっている経路にあるすべてのブリッジ
である。例えば、シリアルＧＮＴ＃によって外部ＩＳＡ
バス５上のＤＭＡスレーブにＤＡＣＫ＃が与えられた場
合には、ＰＣＩ−ＤＳブリッジ１６、およびＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ２０のＥＩＢＢ２０２が応答する。

【００９６】ブリッジ２０は、ＩＳＡバス５上にコマン
ド（ＩＯＲ＃）を出力する。アドレスがＴＣを指定して
いるとき（０００００００４ｈ）は、ＩＳＡバス５上へ
ＴＣを出力する。このとき、ＤＡＣＫ＃は、ＥＩＤＲ２
０４によりすでに出力されている。従って、ＩＳＡバス
５上には、ＤＡＣＫ＃で選択されたＤＭＡスレーブから
リードデータが出力される。ブリッジ２０は、このデー
タをＩＳＡバス５から内部ＰＣＩバス２へ伝える。

【００９７】リードされたデータは、ＩＳＡＤＭＡＣ
１５２１にラッチされる。このデータは、ＩＳＡＤＭ
ＡＣ１５２１が直後に発生するメモリライトサイクル
で、ライトデータとして使用される。

【００９８】メモリライトサイクルは、標準のＰＣＩバ
スのメモリライトサイクルと全く同じである。メモリア
ドレスは、ＩＳＡＤＭＡＣ１５２１に内蔵されたカレ
ントアドレスレジスタとページレジスタとから作られ
る。ライトデータは、ＩＳＡＤＭＡＣ１５２１が直前
に発生したＤＭＡ専用Ｉ／Ｏサイクル（リード）でラッ
チされたものが使用される。１回の転送で、１バイト
（８ｂｉｔＤＭＡ）または２バイト（１６ｂｉｔＤＭ
Ａ）を発生する。

【００９９】ターゲットとなるホスト−ＰＣＩブリッジ
１２は、通常のＰＣＩマスターからのメモリライトと全
く同じように応答し、システムメモリ１３をライトアク
セスする。リトライで終了した場合でも、ＩＳＡＤＭ
ＡＣ１５２１は多少の待ち時間をおいてから、再度同じ
メモリサイクルを発生してくる。この間、ＩＳＡＤＭ
ＡＣ１５２１はバス２を解放しない。

【０１００】以上説明したように、この実施例では、Ｉ
ＳＡＤＭＡＣ１５２１は、内部ＰＣＩバス２上に他の
バスマスタによってロック状態にされているリソースが
存在するか否かを検出し、ロック状態のリソースが存在
しないときにのみＤＡＣＫ＃をＤＭＡスレーブ等に返却
して、ＤＭＡ転送を開始する。このため、ＤＭＡ転送の
ためのトランザクション中にターゲットリトライが発生
しても、それはバスロック以外の原因となる。よって、
ターゲットリトライによってＩＳＡＤＭＡＣ１５２１
がバス使用権を解放しなくても、それによってメモリデ
バイスが永久にロックされてしまうなどの不具合は発生
しないので、ターゲットリトライの発生によるＤＭＡ転
送の誤動作を防止することができる。

【０１０１】なお、この実施形態では、ＰＢＡ１５１か
らＧＮＴ＃を受け取った時にＰＣＩバス２がリソースロ
ックか否かをリソースロック検出ロジックに問い合わせ
たが、ＰＢＡ１５１にＲＥＱ＃を発行する前に、ＰＣＩ
バス２がリソースロックか否かをリソースロック検出ロ
ジックに問い合わせ、リソースロックであればＲＥＱ＃
の発生を禁止するようにしてもよい。この場合でも、Ｄ
ＭＡ転送のためのトランザクションは実行されないの
で、ターゲットリトライの発生によるＤＭＡ転送の誤動
作を防止することができる。

【０１０２】

【発明の効果】以上の説明したように、この発明によれ
ば、ＤＭＡコントローラにバスロック状態の監視機能を
持たせ、且つリトライが発生してもバス使用権を解放し
ないように構成したので、ターゲットリトライの発生に
よるＤＭＡ転送の誤動作を防止できるようになり、ＤＭ
Ａ転送処理の信頼性の向上を図ることができる。

【図面の簡単な説明】

【図１】この発明の一実施形態に係るポータブルコンピ
ュータのシステム構成を示すブロック図。

【図２】同実施形態のシステムに設けられたＤＭＡＣコ
アの構成を示すブロック図。

【図３】同実施形態のシステムで使用されるリソースロ
ック検出原理を説明するための図。

【図４】同実施形態のシステムにおいてリソースロック
が検出された場合のＩＳＡＤＭＡＣの動作を説明する
タイミングチャート。

【図５】同実施形態のシステムにおいてリソースロック
が検出されなかった場合のＩＳＡＤＭＡＣの動作を説
明するタイミングチャート。

【図６】同実施形態のシステムにおいてターゲットリト
ライが発生した場合のＩＳＡＤＭＡＣの動作を説明する
タイミングチャート。

【図７】同実施形態のシステムに設けられたＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ装置の構成を示すブロック図。

【図８】通常のＰＣＩバスマスタによって実行されるタ
ーゲットリトライ時の動作を説明するタイミングチャー
ト。

【符号の説明】

１…プロセッサバス、２…内部ＰＣＩバス、３…内部Ｉ
ＳＡバス、４…外部ＰＣＩバス、５…外部ＩＳＡバス、
１１…ＣＰＵ、１２…ホスト／ＰＣＩブリッジ装置、１
３…システムメモリ、１４…内部ＰＣＩバス上のＰＣＩ
マスタデバイス、１５…内部ＰＣＩ−ＩＳＡブリッジ装
置、１６…ＰＣＩ−ＤＳブリッジ装置、１７…ＰＣカー
ドコントローラ、２０…ＤＳ−ＰＣＩ／ＩＳＡブリッジ
装置、３１，３２…内部ＩＳＡバス上のＩ／Ｏ（ＤＭＡ
スレーブ）、４１…外部ＰＣＩバス上のＩ／Ｏ（ＰＣＩ
マスタ）、５１，５２，５３…外部ＩＳＡバス上のＩ／
Ｏ（ＩＳＡマスタ、ＤＭＡスレーブ）、１５１…ＰＣＩ
バスアービタ（ＰＢＡ）、１５２…ＤＭＡＣコア（ＭＰ
ＰＤＭＡ）、１５３…内部ＩＳＡバスブリッジ（ＩＩＢ
Ｂ）、２０１…外部ＰＣＩバスブリッジ（ＥＰＢＢ）、
２０２…外部ＩＳＡバスブリッジ（ＥＩＢＢ）、２０３
…ローカルバスアービタ（ＬＢＡ）、２０４…外部ＩＳ
ＡＤＭＡルータ（ＥＩＤＲ）、１５２１…ＩＳＡＤ
ＭＡＣ、１５２２…バスリクエストおよびグラントマネ
ージャ（ＲＧＭ）、１５２３…内部ＩＳＡＤＭＡルー
タ（ＩＩＤＲ）、ＤＲＥＱ…ＤＭＡ要求信号、ＤＡＣＫ
＃…ＤＭＡアクノリッジ信号、ＲＥＱ＃…バスリクエス
ト信号、ＧＮＴ＃…バス使用許可信号、ＬＯＣＫ＃…ロ
ック信号、ＦＲＡＭＥ＃…フレーム信号。

Claims

【特許請求の範囲】

【請求項１】リソースに対するアクセスが排他的に実
行されているか否かを示すロック信号（ＬＯＣＫ＃）線
が定義されたＰＣＩバスと、前記ＰＣＩバス上に定義され、バスマスタ毎に１組ずつ
割り当てられているバスアクセス要求信号（ＲＥＱ＃）
およびバスアクセス許可信号（ＧＮＴ＃）を利用してバ
スアクセスを調停するバスアービタ（ＰＢＡ）と、前記ＰＣＩバスに結合され、直接メモリアクセス（ＤＭ
Ａ）のためのトランザクションを実行するＤＭＡコント
ローラであって、ＤＭＡ転送要求に応答して前記バスア
クセス要求信号（ＲＥＱ＃）を発生することによって前
記バスアービタにバス使用権を要求し、前記バスアービ
タからのバスアクセス許可信号（ＧＮＴ＃）の受信に応
答して前記ＤＭＡ転送のためのトランザクションを開始
するＤＭＡコントローラとを具備し、前記ＤＭＡコントローラは、前記ロック信号（ＬＯＣＫ＃）を利用して前記ＰＣＩバ
スがリソースロック状態か否かを検出し、リソースロッ
ク状態のときに前記ＤＭＡ転送のためのトランザクショ
ンの開始を禁止するリソースロック検出手段と、前記ＤＭＡ転送のためのトランザクション実行期間中に
そのトランザクションによってアドレス指定された前記
ＰＣＩバス上のターゲットからリトライが通知されたと
き、前記ＰＣＩバスが解放されないように前記バスアク
セス要求信号（ＲＥＱ＃）を出力し続けた状態で、前記
トランザクションを所定時間経過後にリトライするリト
ライ手段とを具備することを特徴とするコンピュータシ
ステム。
【請求項２】前記リソースロック検出手段は、前記ＰＣＩバスに定義されたフレーム信号（ＦＲＡＭＥ
＃）および前記ロック信号（ＬＯＣＫ＃）の状態を監視
し、それらが共にインアクティブのときは前記ＰＣＩバ
スがリソースロック状態でないと判断し、それ以外の場
合はリソースロック状態であると判断することを特徴と
する請求項１記載のコンピュータシステム。
【請求項３】前記ＤＭＡ転送のためのトランザクショ
ンでは、ＤＭＡ転送を要求したＩ／Ｏデバイスに対する
ＤＭＡアクノリッジ（ＤＡＣＫ＃）の発生、および前記
ＰＣＩバスのバスサイクルが実行され、前記リソースロック検出手段は、リソースロック状態を検出したとき、前記ＤＭＡアクノ
リッジ（ＤＡＣＫ＃）の発生を禁止し、且つ前記バスサ
イクルが実行されないように前記バスアクセス要求信号
（ＲＥＱ＃）をインアクティブにして、前記バスアービ
タ（ＰＢＡ）から前記ＤＭＡコントローラに与えられる
バスアクセス許可信号（ＧＮＴ＃）を無効化する手段を
含むことを特徴とする請求項１記載のコンピュータシス
テム。
【請求項４】前記リトライ手段は、前記ＰＣＩバス上に定義され現在のターゲットによって
駆動されるターゲットレディー信号（ＴＲＤＹ＃）、ス
トップ信号（ＳＴＯＰ＃）、およびデバイスセレクト信
号（ＤＥＶＳＥＬ＃）を利用して、ターゲットからリト
ライが通知されたか否かを検出することを特徴とする請
求項１記載のコンピュータシステム。
【請求項５】前記リトライ手段は、前記リトライが通知されてから所定時間経過したとき、
前記ロック信号（ＬＯＣＫ＃）を利用して前記ＰＣＩバ
スがリソースロック状態か否かを再度検出し、リソース
ロック状態でないときに前記トランザクションのリトラ
イを開始することを特徴とする請求項１記載のコンピュ
ータシステム。
【請求項６】リソースに対するアクセスが排他的に実
行されているか否かを示すロック信号（ＬＯＣＫ＃）線
が定義されたＰＣＩバスと、前記ＰＣＩバス上に定義され、バスマスタ毎に１組ずつ
割り当てられているバスアクセス要求信号（ＲＥＱ＃）
およびバスアクセス許可信号（ＧＮＴ＃）を利用してバ
スアクセスを調停するバスアービタ（ＰＢＡ）と、前記ＰＣＩバスに結合され、直接メモリアクセス（ＤＭ
Ａ）のためのトランザクションを実行するＤＭＡコント
ローラであって、ＤＭＡ転送要求に応答して前記バスア
クセス要求信号（ＲＥＱ＃）を発生することによって前
記バスアービタにバス使用権を要求し、バスアクセス許
可信号（ＧＮＴ＃）を受け取った後に前記ＤＭＡ転送を
要求したＩ／Ｏデバイスに対するＤＭＡアクノリッジ
（ＤＡＣＫ＃）を出力すると共に、前記ＤＭＡ転送のた
めのトランザクションを開始するＤＭＡ転送のためのト
ランザクションを開始するＤＭＡコントローラとを具備
し、前記ＤＭＡコントローラは、前記ロック信号（ＬＯＣＫ＃）を利用して前記ＰＣＩバ
スがリソースロック状態か否かを検出し、リソースロッ
ク状態のときは、前記ＤＭＡアクノリッジ（ＤＡＣＫ
＃）の発生を禁止し、且つ前記バスアクセス要求信号
（ＲＥＱ＃）をインアクティブにして、前記バスアービ
タ（ＰＢＡ）から前記ＤＭＡコントローラに与えられる
バスアクセス許可信号（ＧＮＴ＃）を無効化するリソー
スロック検出手段を具備することを特徴とするコンピュ
ータシステム。
【請求項７】前記ＤＭＡコントローラは、前記ＤＭＡ転送のためのトランザクション実行期間中に
そのトランザクションによってアドレス指定された前記
ＰＣＩバス上のターゲットからリトライが通知されたと
き、前記ＰＣＩバスが解放されないように前記バスアク
セス要求信号（ＲＥＱ＃）を出力し続けた状態で、前記
トランザクションを所定時間経過後にリトライするリト
ライ手段をさらに具備することを特徴とする請求項６記
載のコンピュータシステム。
【請求項８】リソースに対するアクセスが排他的に実
行されているか否かを示すロック信号（ＬＯＣＫ＃）線
が定義されたＰＣＩバスと、前記ＰＣＩバス上に定義され、バスマスタ毎に１組ずつ
割り当てられているバスアクセス要求信号（ＲＥＱ＃）
およびバスアクセス許可信号（ＧＮＴ＃）を利用してバ
スアクセスを調停するバスアービタ（ＰＢＡ）と、前記ＰＣＩバスに結合され、直接メモリアクセス（ＤＭ
Ａ）のためのトランザクションを実行するＤＭＡコント
ローラであって、ＤＭＡ転送要求に応答して前記バスア
クセス要求信号（ＲＥＱ＃）を発生することによって前
記バスアービタにバス使用権を要求し、前記バスアービ
タからのバスアクセス許可信号（ＧＮＴ＃）の受信に応
答して前記ＤＭＡ転送のためのトランザクションを開始
するＤＭＡコントローラとを具備し、前記ＤＭＡコントローラは、前記ロック信号（ＬＯＣＫ＃）を利用して前記ＰＣＩバ
スがリソースロック状態か否かを検出し、リソースロッ
ク状態のときに前記バスアクセス要求信号（ＲＥＱ＃）
の発生を禁止するリソースロック検出手段を具備するこ
とを特徴とするコンピュータシステム。
【請求項９】前記ＤＭＡコントローラは、前記ＤＭＡ転送のためのトランザクション実行期間中に
そのトランザクションによってアドレス指定された前記
ＰＣＩバス上のターゲットからリトライが通知されたと
き、前記ＰＣＩバスが解放されないように前記バスアク
セス要求信号（ＲＥＱ＃）を出力し続けた状態で、前記
トランザクションを所定時間経過後にリトライするリト
ライ手段をさらに具備することを特徴とする請求項８記
載のコンピュータシステム。