JPH09512668A - Tape application platform and manufacturing method thereof - Google Patents

Tape application platform and manufacturing method thereof

Info

Publication number
JPH09512668A
JPH09512668A JP7528453A JP52845395A JPH09512668A JP H09512668 A JPH09512668 A JP H09512668A JP 7528453 A JP7528453 A JP 7528453A JP 52845395 A JP52845395 A JP 52845395A JP H09512668 A JPH09512668 A JP H09512668A
Authority
JP
Japan
Prior art keywords
tape
base
chip
integrated circuit
platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7528453A
Other languages
Japanese (ja)
Inventor
フェルプス，ダグラス，ダブリュ．，ジュニア
ジェイ． ドムブロスキイ，エドワード
ウオード，ウイリアム，シー．
Original Assignee
フェルプス，ダグラス，ダブリュ．，ジュニア
ジェイ． ドムブロスキイ，エドワード
ウオード，ウイリアム，シー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェルプス，ダグラス，ダブリュ．，ジュニア, ジェイ． ドムブロスキイ，エドワード, ウオード，ウイリアム，シー． filed Critical フェルプス，ダグラス，ダブリュ．，ジュニア
Publication of JPH09512668A publication Critical patent/JPH09512668A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Cleaning Implements For Floors, Carpets, Furniture, Walls, And The Like (AREA)
  • Adhesive Tapes (AREA)

Abstract

(57)【要約】 プラットフォームは、ワイヤーボンディングまたはテープ自動ボンディング作業を通じて集積回路（ＩＣ）（２０）を取扱いおよび整合させるために担持し、相互接続を行い、均一な調整した接着材厚さでもって遮蔽されたＩＣを支持する。プラットフォームベース（１０）は平坦部分を有し、この平坦部分はワイヤーボンドパッド（１４０）のあるチップの長さを延在するスロット（３０）を有することができる。ＩＣはキャストまたはコンテインド接着材、エポキシやテープ（５０）でプラットフォームベースに取付けられるのであり、これは少なくとも１つの接着面を備えている。幾つかの列のワイヤーボンドパッドのために、幾つかのスロットが備えられる。プラットフォームが１以上のチップを担持するならば、プラットフォームベースはチップ当り１以上のスロット（３０，４０）を有する。プラットフォームは他の要素（１１０，１２０）を担持できる。回路（９０）はプラットフォームベースの片面または両面にプリント形成されることができ、雑音信号のリンギングを減衰するために中間的な抵抗率を有する。ワイヤーボンドはスロット（３０）を通して備えられ、ＩＣパッドを回路に接続する。プラットフォームベースは導電面積部分（９０）を片面または両面に有することができ、シールドまたはワイヤーボンドにより接続されたバスを形成する。 (57) [Summary] The platform carries, interconnects and provides uniform and adjusted adhesive thickness to handle and align integrated circuits (ICs) (20) through wire bonding or tape automated bonding operations. Supports the shielded IC. The platform base (10) has a flat portion, which may have a slot (30) extending the length of the chip with the wire bond pads (140). The IC is attached to the platform base with cast or contained adhesive, epoxy or tape (50), which has at least one adhesive surface. Several slots are provided for several rows of wire bond pads. If the platform carries more than one chip, the platform base will have more than one slot (30, 40) per chip. The platform can carry other elements (110, 120). The circuit (90) can be printed on one or both sides of the platform base and has an intermediate resistivity to dampen the ringing of the noise signal. Wirebonds are provided through the slots (30) to connect the IC pads to the circuit. The platform base may have conductive area portions (90) on one or both sides, forming a bus connected by shields or wire bonds.

Description

【発明の詳細な説明】 テープ貼付けプラットフォームおよびその製造方法 技術分野 本発明は集積回路の製造方法、製造作業に有用な物品、およびその方法を用い て製造される物品に関する。特に、本発明は集積回路にテープを貼付ける及び、 回路との接続にワイヤーボンドまたはテープ自動ボンド（ＴＡＢ）を用いる形式 の集積回路を担持するプラットフォーム、このようなプラットフォームを製造工 程で使用する方法、およびこのような方法で製造される集積回路組立体に関する 。 背景技術 集積回路（ＩＣ）チップをその外部回路と接続するために各種の様々な方法お よび基板が開発されてきており、ワイヤーボンディング、「フリップ−チップ」 (flip chip)応用の場合のはんだ材料のリフローバンプ（reflowing bumps）、テ ープ自動ボンディング（ＴＡＢ）装置などを含む。ＩＣに生じた密度の増大は、 各ＩＣに更なる論理ゲートまたは更なるメモリービットのような更に多くの機能 を備えることを可能にした。この機能の増大は、多くの場合、ＩＣチップ１つ当 りの相互接続を必然的により多く備えねばならなくなる。密度の増大にも拘らず 、ＩＣチップは機能拡大のために必要なより多数の個別の回路、ゲートまたはビ ットを内蔵するために寸法も大きくなった。ＩＣチップは長さおよび幅のみなら ず、厚さにおいても寸法を増大してきた。相互接続のためにワイヤーボンディン グまたはテープ自動ボンディングを使用するこのような集積回路チップに関して は、これらの流れはＩＣが用いられる製品の製造において幾つかの問題点を生じ ている。例えば、大きなＩＣチップの中央線に沿って位置されるワイヤーボンド パッドは該チップから離れた回路またはボンディングパッドに達するまでに比較 的長いワイヤーを必要とする。チップ面が該回路面よりも高い位置にあれば、例 えば、恐らくチップ自体の基板に接触することでチップ縁部にワイヤーが短絡す る危険性がある。長いボンドワイヤーは撓む傾向があり、短絡回路を形成する更 なる危険性を生じる。長いボンドワイヤーはまた、トランスファー成形によるカ プセル 封じ作業においてしばしば動きまわりを生じる。中心軸線とともに周辺面積部分 に沿って位置されたボンディングパッドを有するＩＣチップに関しては、各種の パッド組のパッドに結合されるワイヤー間に干渉を生じる潜在的な問題点がある 。幾つかの集積回路設計は、ボンドワイヤーの長さにおける変動性の高いことに 影響される。大きく且つ厚いチップは、ダイ−ボンドの「接着線」を、すなわち ＩＣチップダイを所定位置に保持する層の厚さを良好に調整することを必要とす る。 高速メモリーのような高性能集積回路では、スイッチング周波数が高いほどリ ードのインダクタンスによる問題点が増大し、短いリード長さの相互接続を有す ることが重要となる。高性能集積回路に生じる雑音は、相互接続のインダクタン スがリンギング（ringing）を生じるために厄介である。或る種の環境において は、接地が不適当であったり、及び／又は外部の電磁界干渉（ＥＭＩ）源からの 信号相互接続の遮蔽が不適当であると、電磁界干渉が雑音を誘起し得る。電磁界 干渉では通常は考慮しないが、ＩＣチップ環境からのα粒子による照射もまたＩ Ｃ性能に影響を及ぼす。このようなα粒子の影響を防止するには、α粒子バリヤ が必要である。 ＩＣチップを各種パッケージに結合する製造工程において、結合されるＩＣチ ップに損傷を生じ得る機械的応力がしばしば存在し、これはワイヤーボンディン グ後に電気的機能を果し得ないＩＣチップを生じる。他の厄介な問題点は、ＩＣ チップと接続される回路、例えば第１レベルパッケージ、との間の熱膨張係数の 不適合による応力である。このような熱膨張応力は相互接続の信頼性を損い、熱 消散及び／又は大気温度の変化によって使用中にＩＣチップが加熱または冷却さ れたときに相互接続の破壊を生じる。 ビー・アール・クリザニフスキー（B.R.Kryzaniwsky）氏による米国特許第５ ０９９３０９号（1992）および第５２２７３３８号（1993）は、信号層および電 源層を積層する前にＩＣチップが構造内部に配置された３次元メモリーカード構 造を開示している。これらの特許における伝熱面および電源コアは銅−アンバー −銅導電材料を使用し、この材料はシリコンＩＣチップと調和可能な熱膨張係数 を有することができ、したがって上述の問題点の幾つかを解決している。ケー・ ヒンリッヒスメイヤー（K.Hinrichsmeyer）氏他による米国特許第４９９６５８ ７号（1991）は、ＩＣチップ用に底面に凹部を有するキャリヤと、該凹部に通じ た頂面スロットとを使用した集積半導体チップパッケージを開示している。スロ ット領域の接触パッドはキャリヤの頂面側の導体と接続され、多数のキャリヤが 積層されてＳクリップで互いに相互接続されることができる。ヒンリッヒスメイ ヤー氏他の特許によるパッケージもまた上述の問題点の幾つかを解決する。 発明の説明 本発明の目的は、ワイヤーボンディングまたはテープ自動ボンディングの作業 時にＩＣチップの取扱および整合を容易化するためのプラットフォームを提供す ることである。本発明の他の目的は、ＩＣチップに機械的な損傷を与える危険性 を減少させて、ＩＣチップの面にテープまたは接着層を付与する方法を提供する ことである。他の目的は、ＩＣチップを内蔵した組立体の製造時に、適当なイン ターフェース位置に付与される電気絶縁テープを提供することである。本発明の 他の目的は、テープ貼付けプラットフォームを使用してＩＣチップを他の回路と 相互接続する方法を提供することである。本発明の更に他の目的は、最終用途の 環境にＩＣチップを保持できるプラットフォームを提供することである。本発明 の更に他の目的は、製造時にテープ貼付けプラットフォームとして作用した後、 ＩＣチップの有効寿命を通じて電気的、機械的、熱的な性能の向上を提供するこ とである。本発明の他の目的は、製造作業時に発生した機械的応力を吸収でき、 またＩＣチップと該ＩＣチップが接続される回路との間の熱膨張係数の不適合に よって生じる応力を吸収できるプラットフォームを提供することである。本発明 の他の目的は、ＩＣチップの熱膨張係数と調和した熱膨張係数を有するプラット フォームを提供することである。他の目的は、短く且つ一層均一なボンディング ワイヤー長さの適応である。他の目的は、ＩＣチップに密接に接近して他の素子 の電気的接続を行うことである。本発明の更に他の目的は、ＩＣチップに密接に 接近した電源バス、接地バス、及び／又は電磁遮蔽を提供することである。他の 目的は、α粒子の照射からＩＣチップを保護するバリヤを形成することを含む。 他の目的は、ＩＣチップの相互接続に誘起され、それらのインダクタンスに関係 した雑音信号のリンギングを減少させる手段を提供することである。他の目的は 、 ＩＣチップに接近した相互接続のインダクタンスを減少させることである。更に 他の目的は、減少され予測可能な体積の一貫した組立体用の全厚を均一に調整さ れたテープ貼付けプラットフォームを提供することである。本発明のこれらの、 および他の目的はテープ貼付けプラットフォームによって達成される。 テープ貼付けプラットフォームが上述した問題点の多くを軽減できること、同 時にＩＣチップの取扱いを容易にし、相互接続工程での歩留り損失を防止できる ことを見い出した。特定形式のテープ貼付けプラットフォームの実施例は特定の 問題点を目標とすることができる。このようなテープ貼付けプラットフォームは 、最終的にＩＣチップを最終用途の環境中に保持することができる。最終用途の 環境において、本明細書に記載の方法を用いて製造された製品の信頼性を改良す るために機械的および熱的な応力の吸収が持続でき、その一方で電気的性能を改 良し、選択的に他の素子の担持を可能にする。特に、チップ自体にできるだけ接 近させてテープ貼付けプラットフォームに取付けられる抵抗および減結合キャパ シタのような個別素子を有することが有用である。 プラットフォームは、ワイヤーボンディングまたはテープ自動ボンディングの 作業を通じて取扱いおよび整合のために集積回路チップを担持するように作用し 、少なくとも１つの相互接続を行い、またＩＣチップをその使用環境の中で支持 する。プラットフォームは実質的に平面のベースを有し、ベースを通ってＩＣチ ップ（１列以上のワイヤーボンディングパッドを有し、幾つかのパッドはチップ 軸線の近くに配置されている）のほぼ全長を延在する少なくとも１つのスロット が形成されている。このような集積回路チップはテープでプラットフォームのベ ースに取付けられ、テープは電気的絶縁を行い、また好ましくは少なくとも１つ の接着面を形成する。集合的に「テープ」と記載するものには多くの適当な材料 および形態がある。テープは、熱または圧力で活性化される接着材またはエポキ シ接着材を有してカプトン・ポリイミド材料、アプレックス・ポリイミド材料、 テフロンＰＴＦＥ材料などで作られることができる。支持層を有し、または有さ ない、キャスト（cast）接着材またはコンテインド(contained)接着材又はエポ キシとされるか、または熱可塑性または熱硬化性のプラスティック製成形体とさ れることができる。ワイヤーボンディングパッドの配列またはＩＣチップ軸線が プ ラットフォームのスロットと整合される。チップがボンディングパッドの１以上 の配列を有するならば、プラットフォームは１以上のスロットを有することがで きる（パッドの各配列に１つのスロット）。１以上のチップがプラットフォーム に取り付けられるならば、プラットフォームのベースは各チップに対して１以上 のスロットを有するのが適当である。回路はプラットフォームの片方または両方 の主面、例えばチップがテープで取付けられる側と反対側のプラットフォームの 側にプリントされる。幾つかの高速適用例では、相互接続回路のインダクタンス により雑音信号が有するリンギングを吸収できる抵抗と組合わせるために、回路 は比較的高いシートの抵抗率を有するように作られることが好ましい。他の応用 例では、回路は銅、または銅とタングステン、鉄、またはニッケルとを含有する 合金のような小抵抗金属で作られるのが好ましい。ワイヤーボンディングはＩＣ チップのパッドとプリント回路との間で行われる。したがって各ボンディングワ イヤーはスロットを通される。 プラットフォームは片面または両面に導電面を有し、シールド又は接地面及び ／又は集積回路のための電源バスを形成するようになされる。１以上のワイヤー ボンディングが集積回路チップの適当パッドとこの導電面部分とを接続できる。 プラットフォームはプリント回路カードまたは基板のような回路の高いレベル位 置と接続されるように端子を有することができる。好ましい実施例では、これら の端子は縁部コネクタ端子とされる。集積回路チップ以外の素子もテープ貼付け プラットフォームに担持されることができる。 多くの実施例では、プラットフォームのベースはエポキシ−ガラスのプリント ワイヤリング基板の積層材のシートで作られることが好ましい。導電層（プリン ト回路または連続導体の層）は上述した大きな抵抗、およびＩＣチップ材料の熱 膨張係数と調和した熱膨張係数を有する積層複合層で作られることが好ましい。 他の応用例に好ましい代替実施例は金属化セラミックガラス／金属または金属化 プラスチックのベースを含む。いずれの実施例も、実質的に平面状であるが、ス ロットを取囲む凹部を組入れることができる。凹部を含む場合、その凹部はＩＣ チップを受入れるように十分広くされ、チップ底面がプラットフォーム底面と同 一面内に位置されるような深さでないことが好ましい。凹んだチップを有する実 施例は組立体の全厚を小さくでき、ＩＣチップが機械的な損傷から良好に保護さ れるという利点を有する。 簡略化されたプラットフォームの実施例においては接地及び／又は電源用の導 体以外に回路は全くなく、またそのような実施例においては、銅含有合金のよう な金属のシートからプラットフォームが打刻加工されるか、または好ましくは例 えば銅−アンバー−銅、銅−タングステン合金、モリブデン、銅とモリブデンと のクラッド材料などのような熱膨張率の適当なクラッド材料すなわち積層複合金 属からプラットフォームが打刻加工されることができる。組立ておよびボンディ ングの後、ＩＣチップ、そのボンド、およびテープ貼付けプラットフォームの周 辺部分はエポキシまたは同様材料でカプセル封じされる。適当ならば、プラット フォームおよびＩＣチップを取巻く回路の次の高さレベルの部分がカプセル封じ に含められ得る。プラットフォームのベースがその１つまたは複数のスロットを 取巻く凹部を有する場合、カプセル封じは凹部全体、および片面の周辺ベースお よびボンド、スロット、および他面の周辺ベースを覆うことができる。したがっ て、凹部を形成されたベースはカプセル封じにも有利である。 このプラットフォームを使用した製造工程は、スロット（選択的に凹部内側の ）を有する実質的に平面状のプラットフォームベースの準備、プラットフォーム ベースに接着するのに適当なテープの準備、ベースに対するテープの積層、スロ ット（必要ならば凹部の内側の）に対するＩＣチップの整合、テープに対するＩ Ｃチップの積層（必要ならばテープの硬化または切断）、ワイヤーボンディング またはテープ自動ボンディング装置に対するプラットフォームの整合、および従 来のワイヤーボンディングまたはテープ自動ボンディングの方法によるＩＣチッ プに対する相互接続のボンディングを含む。ＩＣチップおよびテープ貼付けプラ ットフォームの周辺部分のカプセル封じがこの工程を終結する。 本発明のこれらのおよび他の目的、利点および特徴は、添付図面に示されるよ うな本発明の好ましい実施例の以下の説明から明確になろう。 図面の簡単な説明 第１図は本発明によるテープ貼付けプラットフォームの第１実施例の分解斜視 図（部分的に切除）を表す。 第２図はテープ貼付けプラットフォームの第２実施例の斜視図を表す。 第３図は第２図に示された第２実施例の分解斜視図を表す。 第４図は第３の好適実施例の斜視図を表す。 第５図は第４の好適実施例の斜視図を表す。 第６図は本発明の第２の好適実施例に使用したベースのセグメントの平面図を 表す。 第７図は本発明の第３の好適実施例に使用したベースのセグメントの平面図を 表す。 第８図は本発明による製造工程の段階を示すフローチャートである。 第９Ａ図は使用状態にあるテープ貼付けプラットフォームを示す頂面図を表す 。 第９Ｂ図は使用状態にあるテープ貼付けプラットフォームを示す横断面図を表 す。 第１０Ａ図および第１０Ｂ図はテープ貼付けプラットフォームの第５実施例を 示すそれぞれ頂面図および横断面図を表す。 第１１Ａ図および第１１Ｂ図はテープ貼付けプラットフォームの第６実施例を 示すそれぞれ頂面図および横断面図を表す。 第１１Ｃ図は第６実施例の詳細を示す立面図を表す。 第１２Ａ図および第１２Ｂ図はテープ貼付けプラットフォームの第７実施例を 示すそれぞれ頂面図および分解横断面図を表す。 定義 以下の用語は、示された意味において本明細書で使用されている。 含有接着材：通常の付着方法（例えばシルクスクリーニング、プリンティング 、スタンプ転写など）により予め定めたパターン（例えば菱形または点配列）の もとに基板上に付着されている予め定めた量の接着材。 ＩＣ ：集積回路 アンバー ：約６４％の鉄および３６％のニッケルを含み、約０．２％の炭素 を含み得る既知合金。 Ｅ−ガラス：従来のガラス−エポキシのプリント回路材料であり、多数の層お よび銅などのプリント回路を有し得る。 この材料は、例えば「エレクトロニック・マテリアルズ・ハンド ブック」（ＴＭ）、第１巻パッケージング（1989）ＩＳＢＮ0- 87170-285-1、ＡＳＭインターナショナルマテリアルズパーク、 オハイオ州４４０７３により発行、に掲載されている。 ＦＲ−４ ：同じ文献に掲載されている特に従来の４機能エポキシ積層材料。 ＰＴＦＥ ：ポリテトラフルオロエチレン ＴＡＢ ：テープ自動ボンディング テープ ：片面または両面を接着材で被覆された薄い可撓基板を含む従来の 意味に加えて、この用語は本明細書では熱可塑性または熱硬化性 プラスチック、キャストまたはコンテインド接着材又はエポキシ 、または硬化されるか圧力、熱、放射線または他の手段で活性化 される接着材の成形体を含めることを意図する。 本発明を実施するための最適形態 本明細書に記載されたテープ貼付けプラットフォームの各種の好適実施例は、 幾つかの非常に簡単な実施例から、幾つかの非常に複雑で１つの実施例に貴重な 特徴の全てまたはほぼ全てを組入れたものまで範囲が及ぶ。第１図に示された好 適実施例は、本発明の複雑な実施例の１つであり、特徴および利点の多くを示す 。第１図はテープ貼付けプラットフォームの第１の好適実施例の分解された部分 的に切除された斜視図を表している。第１図の分解図は互いに組付けられようと する各種素子を概略的に表している。テープ貼付けプラットフォームの実際の組 立て工程は第１図におけるように配置された各種素子のない状態で達成されるが 、その代りに幾つかの素子をまず最初に副組立体に組付け、その後にそれらの副 組立体を互いに一緒にすることができる。 第１図に示されるように、テープ貼付けプラットフォームはベース１０を有し 、ベース１０はその主面の両方とも全体的に平面状とされるか、または主面の一 方または両方に凹部１３０を有することができる。第１図において、選択的な凹 部１３０はＩＣチップ２０が取付けられるベース１０の側に好ましく配置されて 示されている。好適実施例のベース１０は少なくとも１つの平面状の主面を有し 、この主面は第１図の実施例で頂面として示されている。 ＩＣチップ２０はボンディングパッド１４０（第１図の実施例にはほぼ列をな して配置されて示されているが、ボンディングパッド１４０の列をなす配列は本 発明に不可欠ではない）を有する。スロット３０が一方の主面からベース１０を 通って他方の主面へ延在しており、テープ貼付けプラットフォームの組立て時に ボンディングパッド１４０にアクセスできるようにしている。選択的に、付加的 なスロット４０がベース１０を通して延在され、他の付加的なボンディングパッ ド1５０に対するアクセスを可能にする。この状況においては、ボンディングパ ッド１４０とボンディングパッド１５０との間に重大な相違はなく、付加的なス ロット４０を選択的に備えるための理由を一層明確に指摘するために別々に識別 されている。好ましくは、スロット３０はＩＣチップ２０の１寸法と実質的に同 じである、すなわちチップとほぼ同じ長さである。スロット３０はそれが整合さ れるボンディングパッド１４０の何れかの列と少なくとも同じ長さであるのが好 ましい。第１図は部分的に切除されているので、読取り機に近いスロット３０の 端部は見られない。第１図に示された好適実施例において、テープストリップ５ ０はスロット３０のおのおのの側でベース１０に貼付けられる。導電金属バス素 子６０，７０は銅、または銅合金クラッド材とされるか、貴金属のような他種金 属と積層またはメッキされることができる。バス素子６０は、例えばＩＣ電源の １つの電圧に接続するために備えられ、またバス素子７０は他の電圧に接続する ために備えられる。または、これに代えてバス素子６０，７０の一方は電気的接 地の接続のために備えられる。付加的ストリップ８０はバス素子６０，７０の残 る主面に貼付けられる。ワイヤーボンド（図示せず）は、第１０Ａ図，第１０Ｂ 図を参照して以下に説明するように、選択されたパッド１４０または１５０およ びバス６０または７０の間に設けられる。ＩＣチップ２０はスロット３０および 選択的なスロット４０と整合され、両方のテープストリップ８０に貼付けられる 。好ましくは、ＩＣチップ２０をスロット３０に整合するにおいて、ボンディン グパッド１４０はスロット３０の中心線に整合される。第１図はテープ５０を単 層テープとして、またテープ８０を２層テープとして示しているが、他の各種の 構造を特定の応用例に関して選択できる。例えば、テープ５０は熱可塑性または キャスト接着材、またテープ８０は片面接着材テープとされることができる。 ベース１０は片方または両方の主面に導電面を担持でき、導電面は第１図の実 施例に示されるようにベース１０に積層された伝導面、およびプリント回路９０ のようなパターン成形された通常の伝導面とされ得る。第１図において、プリン ト回路９０はベース１０の縁部に位置したエッジコネクタ接点１００で終端する 。ワイヤーボンド（図示せず）は選択されたパッド１４０及び／又は１５０をプ リント回路９０に接続するために設けられる。貫通穴１６０がベース１０の片側 の回路を他側の回路に接続するために設けられることができ、貫通穴はメッキす ることができる。プリント回路９０及び／又はエッジコネクタ接点１００は貴金 属のような金属を積層され、クラッド加工され、またはメッキされることができ る。或る簡単な応用例において、プリント回路９０はプリント回路のようにパタ ーン化されていないか、２つの電気的に離れた面積部分（例えばベース１０の片 側または両側の主面に電源供給電圧バスと接地バスを形成するように）とするた めに間隙で単に分離することで最少限にパターン化された連続した導電層と置換 できる。選択的にメッキされた貫通穴がベース１０に形成されているベース１０ の導体でバス機能が与えられる場合には、バス素子６０及び／又は７０を省略す ることが可能であり、またテープ層５０または８０を省略してＩＣチップ２０を １つのテープ、例えば８０で取付けるようにすることも可能である。 ベース１０はＩＣチップ２０に加えて更に他の要素を担持するようにもできる 。これらの付加される要素は抵抗および減結合キャパシタのような個別の要素を 含むか、または第１図に示されるように表面取付けデバイス１１０，１２０とさ れることができる。ベース１０の片側または両側の主面のプリント回路（第１図 には示されていない）は、デバイス１１０，１２０のような付加される要素とＩ Ｃチップ２０との相互接続を行うために備えられ得る。 第１図に示された好適実施例は、第１図に示されるように１以上の列に沿って 整合されたボンディングパッド１４０，１５０を有する１６メガビットメモリー チップのようなメモリーＩＣチップ２０に特に有用である。ベース１０に用いら れるのが好ましい材料はＥ−ガラス／エポキシ積層材、ＦＲ−４四機能エポキシ 積層材、Ｅ−ガラス／ＢＴ−ブレンド積層材、Ｅ−ガラス／ポリイミド積層材、 およびｅ−ＰＴＦＥ／エポキシ積層材（後者はダブリュ・エル・ゴア＆アソシエ ーツ社から購入できる）を含む。調和する率熱膨張に関しては、ケヴラーのよう なポリイミド材料はベース１０に用いることができる。これらの材料の導電層と の積層、ドリル加工、メッキ、およびプリント回路のカード材料上でのパターン 化に関する従来方法はベース１０を作るのに使用できる。必要ならば凹部１３０ は積層する前に可動材料の層を事前パンチングすることで形成できる。スロット ３０及び／又は４０は従来の方法によって作ることができる。 より厳しい環境中での応用例に関しては、アルミニウムセラミックスのような 他の材料がベース１０の材料として選択され得る。ベース１０がスロット３０を 及び／又は４０を取囲む凹部１３０を必要とするならば、異なる寸法、例えば１ つの寸法がスロット３０の寸法で、それを取囲むように大きな寸法が凹部１３０ の寸法、のスロットをパンチ加工されたグリーンシートを２層以上に積層し、そ の後、積層スタックを共に焼成（co-firing）することで作ることができる。各 種ガラスまたはガラスセラミックスもベース１０の材料として用いられることが できる。テープ貼付けプラットフォームの各種の他の実施例において、ベース１ ０の材料の他の選択を以下に説明する。 テープ貼付けプラットフォームの多くの好適実施例において、ベース１０（或 る応用例ではバス素子６０，７０も）の片側または両側の主面でプリント回路９ ０がパターン化され得る導電層は、比較的大きな抵抗率を有する導電材料である 。特に高速メモリーの応用例に関して、回路に雑音が誘起され、その回路が相互 接続のインダクタンスを含むときに生じるリンギングを大きな抵抗率の導電材料 が減少できる。各々の導電層は０．００３ｍｍ〜０．３ｍｍの間の厚さを有する ことが好ましく、０．０１５〜０．０６５ｍｍであるのが更に好ましい。従来の プリント回路導体仕様に関して、好ましい範囲は０．００２８４ｋｇ〜０．２８ ４ｋｇ（１／１０オンス〜１０オンス）であるが、０．０１４２ｋｇ〜０．０５ ４８ｋｇ（１／２オンス〜２オンス）であるのが更に好ましい。これらの好まし い厚さの範囲によれば、留意した高速メモリーの応用例のための導体の抵抗率の 好ましい範囲は1０オーム−センチメートルより大きく、７５オーム−センチメ ートルより大きいことが更に好ましい。導電層のシートの抵抗率に関しては、１ ０，０００オーム／ｃｍ2〜１００，０００オーム／ｃｍ2の範囲が好ましく、１ ５， ０００オーム／ｃｍ2〜５０，０００オーム／ｃｍ2の範囲が更に好ましい。勿論 、低速回路および多くの他の応用例に関しては、プリント回路９０がパターン形 成される導電層の抵抗率を最少限にすることが好ましい。 その抵抗率に加えて、テープ貼付けプラットフォームに用いられる導電材料の 重要な特性は熱膨張係数であり、これはＩＣチップ２０の熱膨張と調和すること が好ましい。各種ＩＣチップの熱膨張に関する主な材料は、ケイ素、ゲルマニウ ムおよびガリウム砒化物のような半導体である。テープ貼付けプラットフォーム の好適実施例は、前述の半導体材料と合致する熱膨張係数を有した導電層を用い る。更に好ましいのは、膨張係数がＩＣチップ半導体の膨張係数と次のレベル位 置の回路の膨張係数との中間値で、異なる膨張を許容する助けとなるような導電 層である。これらの目的に合致する好ましい導電材料は、所望される熱膨張を得 るために適当な比率で組合わされた異なる金属層を有する複合薄膜である。幾つ かの応用例に関しては、２つの金属複合材が使用され、このような複合材の両側 の異なる膨張により生じる曲げを許容するために、予防対策の取られた２金属複 合材が使用され得る。好ましい導電材料は、２つの外側層に同一金属を有する３ つの層を備えたクラッドまたは積層された複合材である。特に好ましい複合材は 、銅、アンバー合金、および銅をそれぞれの３層を有する。更に好ましいのは、 銅、アンバー、および銅が積層（クラッド加工により）され、その比率が１％〜 ２５％の銅、５０％〜９８％のアンバー、および１％〜２５％の銅であるクラッ ドまたは積層された複合材である。最も好ましいのは、５％〜１２．５％の銅、 ７５％〜９０％のアンバー、および５％〜１２．５％の銅で構成されたクラッド 積層材である。用いることのできる他の材料には、例えば焼結銅−タングステン が含まれ、この焼結銅−タングステンは調和した熱膨張率を有して作ることがで きる。熱膨張に関して好ましい材料はまた、既に上述した抵抗率の好ましい範囲 も与える。熱膨張に対するのと同じ考えを第１図のバス素子６０，７０に拡げる ことができ、バス素子６０，７０もまた好ましいクラッドまたは積層された複合 金属材料で作られることができる。 適当なカプセル封じ材料には、１または２部エポキシ樹脂、アクリルコンフォ ーマルコーティング、ペレットカプセル封じ材料などのような多くの通常のカプ セル封じ材料が含まれる。高いガラス転移および小さな熱膨張率を有する低応力 のカプセル封じ材料が好ましい。 第１図は、単一のＩＣチップ２０が第１図に明確に示されているが、同じテー プ貼付けプラットフォーム上に付加されるＩＣチップ２０のための付加的スロッ ト３０，４０も示している。基本的に、いずれの個数のＩＣチップ２０も同じテ ープ貼付けプラットフォームに取り付けることができる。メモリーチップとして は、プラットフォーム当りのチップの好ましい個数はメモリーＩＣチップのメモ リー構成およびビット構成によって定められる。 第２図はテープ貼付けプラットフォームの特に簡単な第２実施例の斜視図を示 している。この実施例は、銅、銀、ステンレス鋼、モリブデン、銅−タングステ ン、アンバー、または他の合金のような金属導体で全体を作られたベース１０を 有しており、これは貴金属のような他の金属を積層、クラッド、またはメッキさ れることができる。この実施例のベース１０は、上述した好ましい複合導電材料 で作られることが好ましい。この実施例では、ベース１０はプリント回路を有し ておらず、両方の主面は全面にわたり導電性である。第３図は第２図に示した同 じ第２実施例の分解斜視図を示す。第２図および第３図を参照すれば、第３図は この実施例の以下の説明を明確にするように補助する。 第２図および第３図の実施例において、ベース１０は１つのスロット３０を有 し、このスロット３０はＩＣチップ２０のボンディングパッド１４０と整合され る。ベース１０は選択的な伸長部分３４０を有し、この伸長部分３４０は図に示 したようにベース１０の主面から外れるように曲げられる。勿論、ベース１０の 主部は伸長部分３４０が平面から外れるように曲げられた後も平面内に維持され る。伸長部分３４０はベース１０を回路の次のレベル高さ位置の接地バス（図示 せず）に接続するために用いられる。伸長部分３４０はＩＣチップ２０および第 ２図に示される組立体の他の部分も支持できる。テープ片８０は、ベース１０お よびＩＣチップ２０の両者に対して接着される両面接着テープとされ得る。テー プ片５０は、ベース１０に接着され、ボンディングワイヤー２１０，２２０がベ ース１０の導電面に接触するのを防止するように作用する片面接着テープとされ 得る。ボンディングワイヤー２１０はスロット３０を通してボンディングパッド １４０をプリント回路ランド９０に接続する。選択的なボンディングワイヤー２ ２０は特定のボンディングパッド１４０をベース１０に接続し、またスロット３ ０を通過する。 第４図は、第３実施例の斜視図を示している。この実施例は第２図に示された 実施例と同じである。第２図の実施例とは、組立て、整合、位置決め、ボンディ ング、および切除作業の後、第４図のテープ貼付けプラットフォームのベース１ ０が２つの分離した部品に分けられることのみ相違する。この実施例は、残る２ つの分離した導電ベース１０の部品をＩＣチップ２０のための２つの異なる電圧 バスとして用いることができるという利点を有する。これらの２つのバスは供給 電圧バスおよび接地バスであり、または例えば２つの異なる極性の供給電圧であ る。切断作業によるベース１０の分割を除いて、第４図に示された他の素子は第 ２図に示した対応する符号の素子と同じ関係および機能を有する。第２図および 第４図の類似および相違は第６図および第７図を参照して以下に詳細に更に説明 する。 第５図は本発明の第４の好適実施例の斜視図を示している。これは第２図に示 された第２実施例に類似するが、テープ片５０の個数および配置およびボンディ ングワイヤー２２０の置換において第２実施例とは相違する。第５図で、２つの 平行なテープ片５０がスロット３０の各側に位置する。各側の隣接するテープ片 ５０の間隔空間は多数の短いボンディングワイヤー２２０をベース１０の導電面 に接触させることを可能にするために備えられている。これらの多数のボンディ ングワイヤー２２０は特定のパッド１４０をベース１０の導電面に接続しており 、短いワイヤー長さを有し、テープ片５０により支持および絶縁が行われる。他 の（長い）ボンディングワイヤー２１０は各側のテープ片５０の両方を超えて特 定のボンディングパッド１４０をプリント回路ランド９０に接続する。他の実施 例（図示せず）は第５図のテープ片５０の個数および配置を第４図の分割された ベース構造と組合わせるものである。第４図のような２つの分離したバスは、し たがって各側の２つのテープ片５０の一方の上だけを通過して特定のボンディン グパッド１４０からの比較的短いボンディングワイヤー２２０に別々に接続され ることができる。 第６図は本発明の第２の好適実施例に用いられた連結ストリップベースのセグ メントの平面図を示す。第６図に示された構造は、均一に薄い平面状ストリップ である。第６図は連続したストリップにおける多数の同じセグメントのうちの１ つのセグメントと隣接セグメントの小部分とを示している。チップは通常のリー ドフレーム取扱い装置および方法によって用いられる。第６図に示すように、ス トリップは側方レール３００を有し、側方レール３００は全長に沿って連続した 間隔を隔てたスプロケット穴３１０を有している。各セグメントは少なくとも１ つのバー３２０を有し、バー３２０は側方レール３００の間を延在する。バー３ ２０には１以上の伸長部分３４０が取付いており、伸長部分３４０がスロット３ ０を有するベース１０の平面状の部分を支持している（第２図のベース１０およ びスロット３０に同じ）。伸長部分３４０は狭い部分３５０を有し、部分１０， ３４０を伸長部分のストリップの残りの部分から容易に分離できるようにしてい る。第６図の連続したストリップ全体はベース１０に好適な均一肉厚の材料、好 ましくは上述のように好適な抵抗率および熱膨張係数を有する好適な積層複合金 属材料で作られている。ストリップは他にＩＣチップ用のリードフレームを作る のに用いられるような通常方法で作られる。使用時に、テープストリップ５０及 び／又は８０は第６図のストリップの片側または両側に貼付けられ、ＩＣチップ ２０は整合され（スロット３０に整合されたボンディングパッドと）、ストリッ プの各セグメントにおいてテープ片５０または８０に対して配置される。所望の ボンディング位置に各々のＩＣチップ２０を整合させた後、ワイヤーボンド２１ ０および選択的なワイヤーボンド２２０が結合され、セグメントが切断される。 （伸長部分３４０におけるような必要とされる曲げ、または物理的なオフセット が工程の適当段階で必要に応じて行われる。） 第７図は第６図に類似の本発明の第３の好適実施例に用いられた連続ストリッ プベースのセグメントの平面図を示している。第７図に示された連続ストリップ の実施例は第４図の第３実施例に対応する。第６図の説明は第７図に等しく適用 され、対応する素子は同じ関係および機能を有する。切断されるときにのみ、第 ７図のベース１０は２つの分離した部分に分割される。何故ならば、第７図のス ロット３０はバー３２０から隣接セグメントの次のバー３２０へ実際に延在して いるからである。 比較的簡単な第２図または第４図の実施例（第６図または第７図の連続ストリ ップアプローチの使用が選択的に行われる）が、第１図の実施例の副組立体を組 立てるために、本発明の二重貼付けに使用できることは理解されよう。したがっ て、第１図のバス素子６０，７０は例えば第４図のベース部品１０で形成される ことができる。本発明の二重貼付けにおいて、第１図のベース１０に取付けるた めに、例えば第４図の伸長部分３４０を第４図に示された方向と反対の方向へ曲 げるなどの僅かな変形がなされ得る。 第８図は本発明による製造工程の段階を示すフローチャートであり、テープ貼 付けプラットフォームの使用が示されている。第８図において、段階Ｓ１でベー ス１０が準備されるのであり、ベースはスロット３０およびプリント回路９０ま たは導電面または狭いリードを有する。段階Ｓ２で、テープ５０または８０が分 配され、パンチ加工され、または連続ストリップから切断され、または成形体で 準備されるのであり、また段階Ｓ３で、ベースの片側に貼付けられる。テープセ グメントのパンチ加工（段階Ｓ２）は貼付け（段階Ｓ３およびＳ６）と同時に行 われる。テープがベースの第２側にも必要とされるならば（段階Ｓ４）付加的な テープ５０または８０が準備されて（段階Ｓ５）、貼付けられる（段階Ｓ６）。 段階Ｓ５およびＳ６に用いられるテープは段階Ｓ２およびＳ３に用いられるテー プとは異なる。例えば、段階Ｓ６のテープは両側に接着材を有するもので、段階 Ｓ３用のテープは片側だけに接着材を有すか、これと逆関係とされる。または、 これらのいずれのテープもキャスト接着材またはコンテインド接着材またはエポ キシ、または熱可塑性層または熱硬化性プラスチック成形体とされ得る。 第８図の段階Ｓ７において、ベース１０がＩＣチップ２０と整合される。特に 、ベース１０の１以上のスロット３０及び／又は４０はＩＣチップ２０のボンデ ィングパッド１４０及び／又は１５０と整合される。整合されると、ＩＣチップ ２０が段階Ｓ３またはＳ６で貼付けられたテープの選択された１つに対して配置 される（Ｓ８）。何れかのテープを硬化しなければならない場合は、硬化は段階 Ｓ８およびＳ９の間の補完的な工程段階（第８図に示していない）として行われ ることが好ましい。段階Ｓ９で、ワイヤーボンド（またはテープ自動ボンディン グ など）接続２１０及び／又は２２０がスロットを通して形成される。ワイヤーボ ンド２１０及び／又は２２０は、段階Ｓ１でＩＣチップ２０のボンディングパッ ド１４０及び／又は１５０をベース１０のプリント回路９０または導電面部分に 接続するか、またはそうでなければ回路（例えば回路基板）の次に高いレベル位 置のプリント回路ランドヘ接続する。第８図の工程は段階Ｓ１０で完了し、段階 Ｓ１０においてＩＣチップ２０、および段階Ｓ９で形成されたボード２１０及び ／又は２２０がカプセル封じされる。これは、エポキシ成形体を配置して硬化さ せたり、通常のトランスファー成形する方法を含む適当なカプセル封じ材料の塗 布および硬化の各種の従来方法によって、行われる。ＩＣチップ２０およびその ボード２１０および２２０を有害な環境の液から保護するために、カプセル封じ 材料はチップ２０全体の両側、そのボード２１０および２２０の全て、ベース１ ０の取囲む部分、および（適当とされるならば）次に高いレベル位置の回路を覆 うようになされるのが好ましい。 第９Ａ図および第９Ｂ図はテープ貼付けプラットフォームの実施例の使用を示 している。第９Ａ図は頂面図であり、第９Ｂ図は断面Ｂ−Ｂに沿う側断面図であ る。第９Ａ図および第９Ｂ図の両図において、回路カード９００は空所（キャビ ティ）９１０を有しており、空所はカード９００の厚さを通して延在できる。空 所９１０はこれに代えて凹部を形成するようにカード９００内に部分的に延在す ることができる。平面状テープ貼付けプラットフォーム１０は空所９１０の縁部 を超えて延在している。（第９Ａ図および第９Ｂ図において、ベース１０は第７ 図に示される形式のテープ貼付けプラットフォームのベースセグメントから切断 することで互いに分離できるが、伸長部分３４０は必然的に必要とされることは ない）。テープ片８０（本願では両面テープ）は空所９１０の縁部を超えても延 在する。ＩＣチップ２０はボンディングワイヤー２１０および２２０のボンディ ング中はテープ貼付けプラットフォームにより空所９１０内に保持され、またＩ Ｃチップ２０はワイヤーボンド後にテープ貼付けプラットフォームによって支持 されたままとなる。ＩＣチップ２０、テープ貼付けプラットフォーム、およびカ ード９００の取囲み部分のカプセル封じは第９Ａ図および第９Ｂ図に示されてい ない。 第１０Ａ図および第１０Ｂ図はテープ貼付けプラットフォームの第５実施例を 示しており、第５実施例ではバス素子６０，７０は主面の両方に両面テープ片５ ０，８０を有しており、またこれらのテープは回路カードとされ得るプラットフ ォームベース１０のスロット３０の下方にＩＣチップ２０を保持する。この実施 例では、素子６０および７０は導電体で作られるか、または少なくとも頂面に導 電層を有する。第１０Ａ図および第１０Ｂ図のテープ貼付けプラットフォームは 電気的遮蔽、またはＩＣチップ２０の電源及び／又は接地バスとして作用する。 第１０Ａ図および第１０Ｂ図に示された実施例では、バス素子６０，７０は金メ ッキしたニッケル材料、またはセラミックスまたはプラスチックを基材とし、従 来のワイヤーボンディング技術で結合可能な最約的な導電層を含めて金属層（単 数または複数）でメタライジング処理した材料により構成されることが好ましい 。当業者には、第１０Ａ図および第１０Ｂ図のバス素子６０，７０が接地および 供給電源として分離した電気的に分けられた素子とされるか、または両方とも例 えば接地に対して共通した電気的接続を有することができる。第１図を参照して 説明したように、電圧及び／又は接地バスの機能を与えてバス素子６０及び／又 は７０を省略できるようにするために、ベース１０の表面の導電面部分は幾つか の応用例においてベース１０のメッキした貫通穴とともに使用することができる 。 第１１Ａ図および第１１Ｂ図は使用時の本発明による第６実施例の頂面図およ び立面図をそれぞれ示している。第１１Ａ図および第１１Ｂ図において、テープ 貼付けプラットフォームはＩＣチップデバイス２０の全長および全幅の下側を延 在する電気的遮蔽として作用し、均一な調整された「接着線」（すなわちプラッ トフォームベース１０およびテープ５０，８０の厚さ）を維持し、ＩＣチップ２ ０と、またテープが接着される基板との熱膨張係数の調和を与える。この実施例 では、テープ５０，８０はエポキシのような接着層とされることができ、ベース １０は上述で説明したクラッド複合金属材料のような中実導電体とされることが でき、またはメタライジング処理されたプラスチックまたはセラミックスとされ ることができる。第１１Ｃ図は第１１Ｂ図に示された実施例の代替的な細部を示 しており、これにおいて第１１Ｂ図のテープ５０，８０はいずれも両面接着テー プ５０，８０と置換できる。 第１２Ａ図および第１２Ｂ図はテープ貼付けプラットフォームにリードフレー ムを組合せて組立体（以降リードパドル組立体と称する）としたテープ貼付けプ ラットフォームの第７実施例を示しており、これは独特の利点を有している。第 １２Ａ図および第１２Ｂ図のリードパドル組立体は２つのテープ貼付けプラット フォームを互いに向合わせて組合せることを概念としている。第１２Ａ図は頂面 図で、第１２Ｂ図は分解横断面図である。第１２Ａ図および第１２Ｂ図において 、リードフレーム１２１０はＩＣチップ２０の表面に積層されていない。ＩＣチ ップ２０は、例えば通常の低融点共晶合金またはエポキシダイ−ボンド接着材１ ２３０を用いて「下方設置」（down set）のベース１０に対して背面結合される 。この代りに、接着材１２３０は両面テープとされることができる。両面テープ 片５０はベース１０およびリードフレーム１２１０の両方に接着する。下側の片 面テープ片８０は頂面にだけ接着材を有し、バス素子６０の底面にだけ接着して 、バス素子６０をＩＣチップ２０から絶縁する。上側の片面または両面テープ片 ８０はバス素子６０をリードフレーム１２１０のリードフィンガ１２２０から絶 縁し、またリードフレーム１２１０のフィンガ１２２０上のワイヤーボンド可能 な面積部分に対してＩＣチップ２０のボンディングパッド１４０及び／又は１５ ０を接続するワイヤーボンド（図示せず）から絶縁する。ワイヤーボンドはまた リードフィンガ１２２０をバス部材６０に接続する。この実施例は、被加工材の 保持クランピングおよびワイヤーボンディングのためのリードフレームフィンガ が所定位置にしっかりと保持された比較的剛性なリードパドル組立体を形成する 。リードフレーム材料の対称的な配置は機械的応力を有利に分布させる。バス素 子６０はＩＣチップ２０の全長を延在して、接地、遮蔽、または電源接続のため の全長に及ぶ連続したボンディング面積部分を形成する。幾つかの応用例におい てはバス素子６０はまた第１２Ｂ図の上側テープ片５０とともに省略されること ができ、このような場合は片面テープ８０がリードフィンガ１２２０に接着され てＩＣチップ２０から絶縁するようになされる。 第１２Ａ図および第１２Ｂ図に示された実施例を用いる工程は、プラットフォ ームベース組立体を形成するために、テープ１２３０，５０をベース１０に貼付 け、ＩＣチップ２０をテープ１２３０に整合させて配置する段階を含む。テープ ５０，８０がバス素子６０（使用されるならば）に貼付けられて選択的にバス素 子組立体を形成するようになされる。このバス素子組立体は、リードフィンガ１ ２２０に整合されて貼付けられる。リードフィンガ１２２０はプラットフォーム ベース組立体上のＩＣチップ２０に整合され、両面接着テープ５０に押圧するこ とでプラットフォームベース組立体にリードフレームフィンガ１２２０を取付け る。テープ５０及び／又は８０が硬化を必要とするものならば、硬化される。そ の後、ワイヤーボンド相互接続（第１２Ａ図および第１２Ｂ図に示されていない ）は、ＩＣチップ２０のボンディングパッド１４０及び／又は１５０とリードフ レーム１２２０との間に形成される。選択的に、ボンディング相互接続はバス素 子６０と、ＩＣチップ２０のパッド１４０及び／又は１５０、及び／又はリード フィンガ１２２０との間に形成される。典型的にエポキシ（図示せず）のような カプセル封じ材料によるＩＣチップ２０およびリードパドル組立体の取巻き部品 のカプセル封じで、この工程が完結される。 産業上の利用可能性 理解を高め、更に経済的なプレゼンテーションを行うために、本発明が行われ て用いられる方法が各種実施例の図面および説明を参照して上述で説明された。 主な応用例を要約すれば、テープ貼付けプラットフォームはワイヤーボンドまた はテープ自動ボンディング作業を通じての取扱いおよび整合のためにＩＣチップ を担持し、相互接続を行い、また均一に調整された接着材厚さで遮蔽されたＩＣ を支持する。特に簡単な実施例では、プラットフォームベースは連続ストリップ から打刻形成された複合金属シートとされることができ、プラットフォームセグ メントは組立て時に切除される。他の実施例は、２つのテープ貼付けプラットフ ォームがＩＣを剛性組立体として保持するリードパドル組立体を形成する。 本発明は幾つかの特定の実施例を参照して説明したが、この説明は本発明を解 説するものであって、本発明を限定するように解釈すべきでない。請求の範囲の 欄で定義される本発明の精神および範囲から逸脱することなく、各種の代替、追 加および修正が当業者に明らかとなろう。例えば、工程段階が遂行される順序は 変化され、また副組立体が別作業で組立てられ得る。多くの等価の材料が幾つか の図示した実施例の説明に記載した特定材料の代りに使用できる。例えば、メタ ライジング加工したポリイミドや、マイラー（商標）フィルムのような可撓回路 材料をＩＣチップが接続されるベース１０及び／又はプリント回路カードまたは 基板に代用することができる。Description: TECHNICAL FIELD The present invention relates to a method of manufacturing an integrated circuit, an article useful in a manufacturing operation, and an article manufactured using the method. In particular, the present invention provides a platform for tape mounting on integrated circuits and carrying integrated circuits in the form of using wire bonds or tape automated bonds (TAB) to connect to the circuits, and methods of using such platforms in manufacturing processes. , And an integrated circuit assembly manufactured by such a method. BACKGROUND OF THE INVENTION Various different methods and substrates have been developed for connecting integrated circuit (IC) chips to their external circuits, including wire bonding, solder material for "flip-chip" applications. Includes reflowing bumps and automated tape bonding (TAB) equipment. The increased density that has occurred in the ICs has allowed each IC to have more functionality, such as additional logic gates or additional memory bits. This increase in functionality often necessitates having to provide more interconnects per IC chip. Despite the increased density, IC chips have also grown in size to accommodate the larger number of individual circuits, gates or bits required to expand functionality. IC chips have increased in size not only in length and width, but also in thickness. For such integrated circuit chips that use wire bonding or tape automated bonding for interconnections, these streams have created some problems in the manufacture of products where ICs are used. For example, a wire bond pad located along the centerline of a large IC chip requires a relatively long wire to reach a circuit or bond pad away from the chip. If the chip surface is higher than the circuit surface, there is a risk of shorting the wire to the edge of the chip, perhaps by contacting the substrate of the chip itself. Long bond wires tend to bend, creating an additional risk of forming a short circuit. Long bond wires also often move around in transfer molding encapsulation operations. For IC chips having bonding pads located along the peripheral area along with the central axis, there is the potential problem of interfering between the wires coupled to the pads of various pad sets. Some integrated circuit designs are susceptible to high variability in bond wire length. Larger and thicker chips require better control of the die-bond "bond line", ie the thickness of the layer that holds the IC chip die in place. In high performance integrated circuits such as high speed memories, the higher switching frequency causes more problems due to lead inductance and it is important to have short lead length interconnections. The noise generated in high performance integrated circuits is annoying because the inductance of the interconnect causes ringing. In some environments, improper grounding and / or improper shielding of signal interconnections from external sources of electromagnetic interference (EMI) can cause electromagnetic field interference to induce noise. obtain. Although not normally considered in electromagnetic field interference, irradiation with alpha particles from the IC chip environment also affects IC performance. In order to prevent the influence of such α particles, an α particle barrier is necessary. During the manufacturing process for bonding IC chips to various packages, mechanical stresses that can cause damage to the IC chips to be bonded are often present, which results in the IC chips failing to function electrically after wire bonding. Another annoying problem is the stress due to the thermal expansion coefficient mismatch between the IC chip and the circuitry connected, eg, the first level package. Such thermal expansion stresses impair the reliability of the interconnects and cause the interconnects to break when the IC chips are heated or cooled during use due to heat dissipation and / or changes in ambient temperature. B.K.Kryzhanivsky (B. R. US Pat. Nos. 5,099,309 (1992) and 5,227,338 (1993) by Kryzaniwsky disclose a three-dimensional memory card structure in which an IC chip is placed inside the structure before stacking the signal and power layers. There is. The heat transfer surfaces and power cores in these patents use a copper-amber-copper conductive material, which can have a coefficient of thermal expansion that is compatible with silicon IC chips, thus eliminating some of the above-mentioned problems. Has been resolved. K. Hinrichsmeyer (K. U.S. Pat. No. 4,996,587 (1991) to Hinrichsmeyer et al. Discloses an integrated semiconductor chip package that uses a carrier having a recess in the bottom for an IC chip and a top slot that communicates with the recess. The contact pads in the slot area are connected to the conductors on the top side of the carriers, and multiple carriers can be stacked and interconnected with S-clips. The package according to Hinrich Meyer et al. Also solves some of the problems mentioned above. DESCRIPTION OF THE INVENTION It is an object of the present invention to provide a platform for facilitating IC chip handling and alignment during wire bonding or tape automated bonding operations. Another object of the present invention is to provide a method of applying a tape or adhesive layer to the face of an IC chip with a reduced risk of mechanical damage to the IC chip. Another object is to provide an electrically insulating tape that is applied to the appropriate interface locations during the manufacture of the assembly containing the IC chip. Another object of the present invention is to provide a method of interconnecting an IC chip with other circuits using a tape application platform. Yet another object of the present invention is to provide a platform that can hold an IC chip in an end use environment. Yet another object of the present invention is to provide improved electrical, mechanical and thermal performance throughout the useful life of an IC chip after acting as a tape application platform during manufacturing. Another object of the present invention is to provide a platform capable of absorbing mechanical stress generated during manufacturing operation and absorbing stress caused by mismatch of thermal expansion coefficient between an IC chip and a circuit to which the IC chip is connected. It is to be. Another object of the present invention is to provide a platform having a coefficient of thermal expansion that matches that of the IC chip. Another object is the adaptation of short and more uniform bond wire lengths. Another purpose is to make an electrical connection to other elements in close proximity to the IC chip. Yet another object of the present invention is to provide a power bus, ground bus, and / or electromagnetic shield in close proximity to the IC chip. Other purposes include forming a barrier that protects the IC chip from alpha particle irradiation. Another object is to provide a means of reducing the ringing of noise signals induced in the interconnections of IC chips and related to their inductance. Another purpose is to reduce the inductance of interconnects close to the IC chip. Yet another object is to provide a total thickness uniformly adjusted tape application platform for consistent assembly of reduced and predictable volumes. These and other objects of the invention are accomplished by a tape application platform. It has been found that a tape application platform can alleviate many of the problems mentioned above while at the same time facilitating IC chip handling and preventing yield loss during the interconnect process. Embodiments of specific types of tape application platforms can target specific issues. Such a tape application platform can ultimately hold the IC chip in the end use environment. In the end-use environment, mechanical and thermal stress absorption can be sustained to improve the reliability of products manufactured using the methods described herein, while improving electrical performance. , Selectively enables the carrying of other elements. In particular, it is useful to have discrete elements such as resistors and decoupling capacitors mounted on the tape application platform as close as possible to the chip itself. The platform acts to carry integrated circuit chips for handling and alignment through wire bonding or tape automated bonding operations, making at least one interconnect, and supporting the IC chip in its environment of use. The platform has a substantially planar base through which the IC chip (having one or more rows of wire bonding pads, some of which are located near the chip axis) extends substantially the entire length. At least one slot is present that is present. Such integrated circuit chips are attached to the base of the platform with a tape, which provides electrical insulation and preferably forms at least one adhesive surface. There are many suitable materials and configurations for what are collectively referred to as "tapes." The tape may be made of Kapton polyimide material, Aplex polyimide material, Teflon PTFE material, etc. with heat or pressure activated adhesive or epoxy adhesive. It can be a cast or contained adhesive or epoxy with or without a backing layer, or a thermoplastic or thermoset plastic molding. . The array of wire bonding pads or the IC chip axis is aligned with the slot in the platform. If the chip has more than one array of bonding pads, the platform can have more than one slot (one slot for each array of pads). If more than one chip is attached to the platform, the base of the platform suitably has more than one slot for each chip. Circuitry is printed on one or both major surfaces of the platform, eg, the side of the platform opposite the side where the chips are taped. In some high speed applications, the circuit is preferably made to have a relatively high sheet resistivity in order to combine with a resistor that can absorb the ringing of the noise signal due to the inductance of the interconnect circuit. In other applications, the circuit is preferably made of a low resistance metal such as copper or alloys containing copper and tungsten, iron, or nickel. Wire bonding is performed between the pad of the IC chip and the printed circuit. Therefore, each bonding wire is threaded through the slot. The platform has a conductive surface on one or both sides and is adapted to form a shield or ground plane and / or a power bus for an integrated circuit. One or more wire bonds can connect the appropriate pads of the integrated circuit chip to this conductive surface portion. The platform can have terminals for connection to higher level locations of circuits such as printed circuit cards or boards. In the preferred embodiment, these terminals are edge connector terminals. Devices other than integrated circuit chips can also be carried on the tape application platform. In many embodiments, the base of the platform is preferably made of a sheet of laminate of epoxy-glass printed wiring board. The conductive layers (layers of printed circuits or continuous conductors) are preferably made of laminated composite layers that have the large resistances described above and a coefficient of thermal expansion that matches that of IC chip materials. Alternative preferred embodiments for other applications include metallized ceramic glass / metal or metallized plastic bases. Both embodiments are substantially planar, but may incorporate recesses surrounding the slots. If a recess is included, it is preferably wide enough to receive the IC chip and not deep enough so that the bottom surface of the chip is coplanar with the bottom surface of the platform. The embodiment with a recessed chip has the advantage that the total thickness of the assembly can be reduced and the IC chip is better protected from mechanical damage. In the simplified platform embodiment, there are no circuits other than conductors for grounding and / or power, and in such embodiments the platform is stamped from a sheet of metal, such as a copper-containing alloy. Or preferably the platform is stamped from a suitable cladding material, i.e., a laminated composite metal, having a coefficient of thermal expansion such as, for example, copper-amber-copper, copper-tungsten alloy, molybdenum, copper-molybdenum cladding material, and the like. You can After assembly and bonding, the IC chip, its bond, and the periphery of the tape application platform are encapsulated with epoxy or similar material. If appropriate, the next higher level portion of the circuit surrounding the platform and IC chip may be included in the encapsulation. If the base of the platform has a recess surrounding its one or more slots, the encapsulation can cover the entire recess and the peripheral base and bond on one side, the slot, and the peripheral base on the other side. Therefore, the recessed base is also advantageous for encapsulation. Manufacturing processes using this platform include preparing a substantially planar platform base with slots (optionally inside the recess), preparing a tape suitable for bonding to the platform base, laminating tape to the base, Aligning IC chips to slots (if necessary inside the recess), stacking IC chips to tape (curing or cutting tape if necessary), platform alignment to wire bonding or tape automated bonding equipment, and conventional wire Includes bonding of interconnects to IC chips by methods of bonding or tape automated bonding. Encapsulation of the IC chip and the peripheral portion of the tape application platform completes the process. These and other objects, advantages and features of the present invention will become apparent from the following description of preferred embodiments of the invention as illustrated in the accompanying drawings. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 represents an exploded perspective view (partially cut away) of a first embodiment of a tape application platform according to the invention. FIG. 2 shows a perspective view of a second embodiment of the tape application platform. FIG. 3 shows an exploded perspective view of the second embodiment shown in FIG. FIG. 4 represents a perspective view of the third preferred embodiment. FIG. 5 represents a perspective view of the fourth preferred embodiment. FIG. 6 represents a plan view of a segment of the base used in the second preferred embodiment of the present invention. FIG. 7 represents a plan view of a segment of the base used in the third preferred embodiment of the present invention. FIG. 8 is a flow chart showing the steps of the manufacturing process according to the present invention. Figure 9A represents a top view showing the tape application platform in use. FIG. 9B shows a cross-sectional view of the tape application platform in use. Figures 10A and 10B represent a top view and a cross-sectional view, respectively, showing a fifth embodiment of a tape application platform. Figures 11A and 11B represent a top view and a cross-sectional view, respectively, showing a sixth embodiment of a tape application platform. FIG. 11C shows an elevation view showing details of the sixth embodiment. Figures 12A and 12B represent a top view and an exploded cross-sectional view, respectively, showing a seventh embodiment of a tape application platform. Definitions The following terms are used herein in the meanings indicated. Contained Adhesive: A predetermined amount of adhesive that is adhered onto a substrate in a predetermined pattern (eg, rhombus or dot array) by conventional attachment methods (eg, silk screening, printing, stamp transfer, etc.). IC: integrated circuit Amber: containing about 64% iron and 36% nickel, about 0. Known alloys that may contain 2% carbon. E-Glass: A conventional glass-epoxy printed circuit material, which may have multiple layers and printed circuits such as copper. This material is published, for example, in the Electronic Materials Handbook (TM), Volume 1, Packaging (1989) ISBN 0-87170-285-1, published by ASM International Materials Park, Ohio 44073. There is. FR-4: A particularly conventional four-function epoxy laminate material, which is published in the same literature. PTFE: Polytetrafluoroethylene TAB: Tape Automated Bonding Tape: In addition to its conventional meaning, including thin flexible substrate coated on one or both sides with an adhesive, this term is used herein in a thermoplastic or thermosetting plastic. , Cast or contained adhesives or epoxies, or adhesive moldings that are cured or activated by pressure, heat, radiation or other means. BEST MODE FOR CARRYING OUT THE INVENTION Various preferred embodiments of the tape application platform described herein range from some very simple embodiments to several very complex and one embodiments. The range extends to include all or nearly all of the valuable features. The preferred embodiment shown in FIG. 1 is one of the more complex embodiments of the present invention and exhibits many of its features and advantages. FIG. 1 depicts an exploded, partially cutaway perspective view of a first preferred embodiment of a tape application platform. The exploded view of FIG. 1 schematically represents the various elements that are to be assembled together. The actual assembly process of the tape application platform is accomplished without the various elements arranged as in FIG. 1, but instead some elements are first assembled into the subassembly and then the Sub-assemblies can be brought together. As shown in FIG. 1, the tape application platform has a base 10 that is generally planar on both of its major surfaces or has a recess 130 on one or both of its major surfaces. be able to. In FIG. 1, the selective recess 130 is shown preferably arranged on the side of the base 10 to which the IC chip 20 is attached. The base 10 of the preferred embodiment has at least one planar major surface, which is designated as the top surface in the embodiment of FIG. The IC chip 20 has bonding pads 140 (although in the embodiment of FIG. 1 they are shown arranged substantially in rows, but the row-wise arrangement of the bonding pads 140 is not essential to the invention). Slots 30 extend from one major surface through the base 10 to the other major surface to provide access to the bond pads 140 during assembly of the tape application platform. Optionally, additional slots 40 extend through the base 10 to allow access to other additional bond pads 150. In this situation, there is no significant difference between bond pad 140 and bond pad 150 and they have been separately identified to more clearly point out the reason for selectively providing additional slots 40. Preferably, the slot 30 is substantially the same as one dimension of the IC chip 20, ie, about the same length as the chip. Slot 30 is preferably at least as long as any row of bonding pads 140 with which it is aligned. Since FIG. 1 has been partially cut away, the end of slot 30 near the reader is not visible. In the preferred embodiment shown in FIG. 1, tape strip 50 is affixed to base 10 on each side of slot 30. The conductive metal bus elements 60 and 70 may be made of copper or a copper alloy clad material, or may be laminated or plated with another metal such as a noble metal. Bus element 60 is provided for connecting to one voltage of an IC power supply, for example, and bus element 70 is provided for connecting to another voltage. Alternatively, one of the bus elements 60, 70 is provided instead for electrical ground connection. The additional strip 80 is attached to the remaining major surfaces of the bus elements 60, 70. Wire bonds (not shown) are provided between selected pads 140 or 150 and buses 60 or 70, as described below with reference to Figures 10A and 10B. IC chip 20 is aligned with slot 30 and optional slot 40 and affixed to both tape strips 80. Preferably, in aligning IC chip 20 with slot 30, bonding pad 140 is aligned with the centerline of slot 30. Although FIG. 1 shows tape 50 as a single layer tape and tape 80 as a double layer tape, various other constructions may be selected for particular applications. For example, tape 50 can be a thermoplastic or cast adhesive and tape 80 can be a single sided adhesive tape. The base 10 can carry conductive surfaces on one or both major surfaces, the conductive surfaces being laminated to the base 10 as shown in the embodiment of FIG. 1 and patterned such as printed circuit 90. It can be a normal conducting surface. In FIG. 1, the printed circuit 90 terminates with an edge connector contact 100 located at the edge of the base 10. Wire bonds (not shown) are provided to connect selected pads 140 and / or 150 to printed circuit 90. Through holes 160 can be provided to connect circuitry on one side of the base 10 to circuitry on the other side, and the through holes can be plated. The printed circuit 90 and / or edge connector contacts 100 can be laminated, clad, or plated with a metal, such as a noble metal. In one simple application, the printed circuit 90 is either unpatterned like the printed circuit, or has two electrically separated areas (eg, a power supply voltage bus on one or both major surfaces of the base 10). A minimally patterned continuous conductive layer can be substituted by simply separating with a gap to form a ground bus). The bus elements 60 and / or 70 can be omitted if the conductors of the base 10 having selectively plated through holes formed in the base 10 provide the bus function, and the tape layer 50 can be omitted. Alternatively, it is possible to omit 80 and attach the IC chip 20 with one tape, for example, 80. In addition to the IC chip 20, the base 10 can carry other elements. These added elements can include discrete elements such as resistors and decoupling capacitors, or can be surface mount devices 110, 120 as shown in FIG. Printed circuits on one or both major surfaces of base 10 (not shown in FIG. 1) are provided to provide interconnection of IC chip 20 with additional elements such as devices 110 and 120. Can be done. The preferred embodiment shown in FIG. 1 is particularly suitable for a memory IC chip 20, such as a 16 Mbit memory chip having bond pads 140, 150 aligned along one or more columns as shown in FIG. It is useful. The preferred materials used for the base 10 are E-glass / epoxy laminate, FR-4 tetrafunctional epoxy laminate, E-glass / BT-blend laminate, E-glass / polyimide laminate, and e-PTFE /. Includes epoxy laminates (the latter can be purchased from W El Gore & Associates). For consistent thermal expansion, polyimide materials such as Kevlar can be used for the base 10. Conventional methods of laminating these materials with conductive layers, drilling, plating, and patterning printed circuits on card material can be used to make base 10. If desired, the recess 130 can be formed by pre-punching a layer of movable material prior to lamination. Slots 30 and / or 40 can be made by conventional methods. For applications in more demanding environments, other materials such as aluminum ceramics may be selected as the base 10 material. If the base 10 requires a recess 130 surrounding the slot 30 and / or 40, different dimensions, for example one dimension of the slot 30 and a larger dimension surrounding it of the recess 130, The slot can be made by stacking two or more layers of punched green sheets, and then co-firing the stacked stack together. Various types of glass or glass ceramics can also be used as the material of the base 10. Other selections of materials for the base 10 in various other embodiments of the tape application platform are described below. In many preferred embodiments of the tape application platform, the conductive layer on which the printed circuit 90 can be patterned on one or both major surfaces of the base 10 (and bus elements 60, 70 in some applications) is relatively large. It is a conductive material having a resistivity. Particularly for high speed memory applications, conductive materials with high resistivity can reduce the ringing that occurs when noise is induced in the circuit and the circuit includes interconnect inductance. Each conductive layer has a thickness of 0. 003 mm to 0. It is preferred to have a thickness of between 3 mm and 0. 015-0. More preferably, it is 065 mm. For conventional printed circuit conductor specifications, the preferred range is 0. 00284kg-0. 284 kg (1/10 oz to 10 oz), but 0. 0142 kg to 0. More preferably it is 05 48 kg (1/2 ounce to 2 ounces). With these preferred thickness ranges, the preferred range of conductor resistivity for the noted high speed memory applications is greater than 10 ohm-centimeters, and more preferably greater than 75 ohm-centimeters. With respect to the resistivity of the sheet of conductive layer, 10,000 ohm / cm 2 100,000 ohm / cm 2 The range is preferably 15,000 ohm / cm 2 ~ 50,000 ohm / cm 2 Is more preferable. Of course, for low speed circuits and many other applications, it is preferable to minimize the resistivity of the conductive layer on which printed circuit 90 is patterned. In addition to its resistivity, an important property of the conductive material used in the tape application platform is its coefficient of thermal expansion, which is preferably in tune with the thermal expansion of the IC chip 20. The main materials for thermal expansion of various IC chips are semiconductors such as silicon, germanium and gallium arsenide. The preferred embodiment of the tape application platform uses a conductive layer having a coefficient of thermal expansion that matches the semiconductor materials described above. Even more preferred is a conductive layer whose coefficient of expansion is intermediate between the coefficient of expansion of the IC chip semiconductor and the coefficient of expansion of the circuit at the next level, which helps to accommodate different expansions. A preferred conductive material that meets these purposes is a composite thin film having different metal layers combined in appropriate proportions to obtain the desired thermal expansion. For some applications, two metal composites may be used, and preventative two metal composites may be used to allow bending caused by different expansions on both sides of such composites. . The preferred conductive material is a clad or laminated composite with three layers with the same metal in the two outer layers. A particularly preferred composite has three layers each of copper, amber alloy, and copper. More preferred is a clad in which copper, amber, and copper are laminated (by clad processing) in proportions of 1% to 25% copper, 50% to 98% amber, and 1% to 25% copper. Alternatively, it is a laminated composite material. Most preferred is a clad laminate composed of 5% to 12.5% copper, 75% to 90% amber, and 5% to 12.5% copper. Other materials that can be used include, for example, sintered copper-tungsten, which can be made with a matched coefficient of thermal expansion. The preferred materials for thermal expansion also provide the preferred range of resistivity already mentioned above. The same idea for thermal expansion can be extended to the bus elements 60, 70 of Figure 1, which can also be made of the preferred clad or laminated composite metal materials. Suitable encapsulation materials include many conventional encapsulation materials such as one or two part epoxy resins, acrylic conformal coatings, pellet encapsulation materials and the like. Low stress encapsulation materials with high glass transition and low coefficient of thermal expansion are preferred. FIG. 1 shows a single IC chip 20 clearly shown in FIG. 1, but also shows additional slots 30, 40 for the IC chips 20 added on the same tape application platform. Basically, any number of IC chips 20 can be attached to the same tape application platform. As a memory chip, the preferable number of chips per platform is determined by the memory configuration and bit configuration of the memory IC chip. FIG. 2 shows a perspective view of a particularly simple second embodiment of the tape application platform. This embodiment has a base 10 made entirely of a metal conductor such as copper, silver, stainless steel, molybdenum, copper-tungsten, amber, or other alloys, which is otherwise a precious metal. The metal can be laminated, clad, or plated. The base 10 of this embodiment is preferably made of the preferred composite conductive material described above. In this embodiment, the base 10 has no printed circuitry and both major surfaces are electrically conductive over its entire surface. FIG. 3 shows an exploded perspective view of the same second embodiment shown in FIG. Referring to FIGS. 2 and 3, FIG. 3 helps clarify the following description of this embodiment. In the embodiment of FIGS. 2 and 3, the base 10 has one slot 30, which is aligned with the bonding pad 140 of the IC chip 20. The base 10 has an optional extension 340 that is bent out of the major surface of the base 10 as shown. Of course, the main portion of the base 10 remains in the plane even after the extension 340 is bent out of the plane. Extension 340 is used to connect base 10 to a ground bus (not shown) at the next level high in the circuit. Extended portion 340 can also support IC chip 20 and other portions of the assembly shown in FIG. The tape piece 80 may be a double-sided adhesive tape that is adhered to both the base 10 and the IC chip 20. The tape piece 50 may be a single-sided adhesive tape that is adhered to the base 10 and acts to prevent the bonding wires 210, 220 from contacting the conductive surface of the base 10. Bonding wire 210 connects bonding pad 140 to printed circuit land 90 through slot 30. Selective bond wires 220 connect specific bond pads 140 to the base 10 and pass through slots 30. FIG. 4 shows a perspective view of the third embodiment. This embodiment is the same as the embodiment shown in FIG. It differs from the embodiment of FIG. 2 only in that after assembly, alignment, positioning, bonding and cutting operations, the base 10 of the tape application platform of FIG. 4 is divided into two separate parts. This embodiment has the advantage that the remaining two separate conductive base 10 components can be used as two different voltage buses for the IC chip 20. These two buses are the supply voltage bus and the ground bus, or for example two different polarity supply voltages. Other than the division of the base 10 by the cutting operation, the other elements shown in FIG. 4 have the same relationships and functions as the correspondingly numbered elements shown in FIG. Similarities and differences between FIGS. 2 and 4 are further described below in detail with reference to FIGS. 6 and 7. FIG. 5 shows a perspective view of a fourth preferred embodiment of the present invention. This is similar to the second embodiment shown in FIG. 2, but differs from the second embodiment in the number and arrangement of the tape pieces 50 and the replacement of the bonding wires 220. In FIG. 5, two parallel strips 50 of tape are located on each side of the slot 30. Spaces between adjacent tape strips 50 on each side are provided to allow a number of short bonding wires 220 to contact the conductive surface of base 10. These multiple bonding wires 220 connect the particular pad 140 to the conductive surface of the base 10, have a short wire length, and are supported and insulated by the tape strip 50. The other (long) bond wire 210 connects the particular bond pad 140 to the printed circuit land 90 over both of the tape strips 50 on each side. Another embodiment (not shown) combines the number and arrangement of tape strips 50 of FIG. 5 with the split base structure of FIG. The two separate buses as in FIG. 4 are thus separately connected to the relatively short bond wires 220 from a particular bond pad 140 by passing over only one of the two tape strips 50 on each side. be able to. FIG. 6 shows a plan view of a segment of the connecting strip base used in the second preferred embodiment of the present invention. The structure shown in FIG. 6 is a uniformly thin planar strip. FIG. 6 shows one of a number of the same segments in successive strips and a small portion of the adjacent segments. The chips are used by conventional leadframe handling equipment and methods. As shown in FIG. 6, the strip has side rails 300, which have continuous spaced sprocket holes 310 along their length. Each segment has at least one bar 320, which extends between the side rails 300. Attached to bar 320 are one or more extensions 340, which support a planar portion of base 10 having slots 30 (same as base 10 and slots 30 in FIG. 2). . The extension portion 340 has a narrow portion 350 to allow the portions 10, 340 to be easily separated from the rest of the extension strip. The entire continuous strip of FIG. 6 is made of a material of uniform wall thickness suitable for the base 10, preferably a laminated metal composite material having a suitable resistivity and coefficient of thermal expansion as described above. The strip is otherwise made in the usual manner as used to make lead frames for IC chips. In use, the tape strips 50 and / or 80 are affixed to one or both sides of the strip of FIG. 6, the IC chip 20 is aligned (with the bonding pads aligned in the slots 30), and the tape strip 50 is in each segment of the strip. Or it is arranged with respect to 80. After aligning each IC chip 20 to the desired bonding location, wire bonds 210 and optional wire bonds 220 are bonded and the segments are cut. (The required bending, such as in extension 340, or the physical offset is made as needed at appropriate stages of the process.) FIG. 7 is a third preferred embodiment of the invention similar to FIG. Figure 2 shows a plan view of a continuous strip based segment used in the example. The continuous strip embodiment shown in FIG. 7 corresponds to the third embodiment of FIG. The description of FIG. 6 applies equally to FIG. 7, with corresponding elements having the same relationships and functions. Only when cut is the base 10 of FIG. 7 split into two separate parts. This is because the slot 30 of FIG. 7 actually extends from the bar 320 to the next bar 320 in the adjacent segment. The relatively simple embodiment of FIG. 2 or 4 (where the use of the continuous strip approach of FIG. 6 or 7 is optionally performed) is for assembling the subassembly of the embodiment of FIG. It will be understood, in particular, that it can be used for the double-sticking of the invention. Therefore, the bus elements 60 and 70 of FIG. 1 can be formed by the base component 10 of FIG. 4, for example. In the double application of the present invention, slight modifications may be made for attachment to the base 10 of FIG. 1, such as bending the extension 340 of FIG. 4 in a direction opposite to that shown in FIG. . FIG. 8 is a flow chart showing the steps of the manufacturing process according to the present invention, showing the use of a tape application platform. In FIG. 8, the base 10 is prepared in step S1, which has slots 30 and printed circuits 90 or conductive surfaces or narrow leads. In step S2, the tape 50 or 80 is dispensed, punched or cut from a continuous strip or prepared in the form of a body, and also applied in step S3 to one side of the base. The punching of the tape segment (step S2) is performed simultaneously with the attachment (steps S3 and S6). If tape is also required on the second side of the base (step S4), an additional tape 50 or 80 is prepared (step S5) and applied (step S6). The tape used in steps S5 and S6 is different than the tape used in steps S2 and S3. For example, the tape of step S6 has adhesive on both sides, and the tape for step S3 has adhesive on only one side or vice versa. Alternatively, any of these tapes can be cast or contained adhesives or epoxies, or thermoplastic layers or thermoset moldings. In step S7 of FIG. 8, the base 10 is aligned with the IC chip 20. In particular, one or more slots 30 and / or 40 of base 10 are aligned with bonding pads 140 and / or 150 of IC chip 20. Once aligned, the IC chip 20 is placed against the selected one of the tapes applied in step S3 or S6 (S8). If either tape must be cured, curing is preferably performed as a complementary process step (not shown in Figure 8) between steps S8 and S9. At step S9, wire bond (or tape automated bonding, etc.) connections 210 and / or 220 are formed through the slots. The wire bonds 210 and / or 220 connect the bonding pads 140 and / or 150 of the IC chip 20 to the printed circuit 90 or conductive surface portion of the base 10 in step S1 or otherwise a circuit (eg, a circuit board). To the next highest level printed circuit land. The process of FIG. 8 is completed in step S10, in which the IC chip 20 and the boards 210 and / or 220 formed in step S9 are encapsulated. This can be done by a variety of conventional methods of applying and curing the appropriate encapsulating material, including placing and curing the epoxy molding and conventional transfer molding. In order to protect the IC chip 20 and its boards 210 and 220 from harmful environmental liquids, encapsulating material is provided on both sides of the entire chip 20, all of its boards 210 and 220, the surrounding portion of the base 10, and (suitably It is preferred to cover the circuit at the next higher level (if specified). Figures 9A and 9B show the use of an embodiment of the tape application platform. FIG. 9A is a top view and FIG. 9B is a side sectional view taken along section BB. In both FIGS. 9A and 9B, the circuit card 900 has a cavity 910, which can extend through the thickness of the card 900. The void 910 can alternatively extend partially into the card 900 to form a recess. The planar tape application platform 10 extends beyond the edge of the cavity 910. (In FIGS. 9A and 9B, the bases 10 can be separated from each other by cutting from the base segment of a tape application platform of the type shown in FIG. 7, but the extension 340 is not necessarily required. Absent). The strip 80 (double-sided tape in the present application) extends beyond the edge of the void 910. The IC chip 20 is held in the cavity 910 by the tape application platform during bonding of the bonding wires 210 and 220, and the IC chip 20 remains supported by the tape application platform after wire bonding. Encapsulation of the IC chip 20, the tape application platform, and the surrounding portion of the card 900 is not shown in FIGS. 9A and 9B. 10A and 10B show a fifth embodiment of the tape application platform, in which the bus elements 60, 70 have double-sided tape pieces 50, 80 on both main surfaces, These tapes also hold the IC chip 20 below the slot 30 in the platform base 10, which may be a circuit card. In this embodiment, elements 60 and 70 are made of a conductive material or have a conductive layer on at least the top surface. The tape application platform of FIGS. 10A and 10B acts as an electrical shield or power and / or ground bus for the IC chip 20. In the embodiment shown in FIGS. 10A and 10B, the bus elements 60, 70 are based on a gold-plated nickel material, or ceramic or plastic, and are the most conductive layers that can be bonded by conventional wire bonding techniques. It is preferable that it is made of a metallized material including one or more metal layers. Those skilled in the art will appreciate that the bus elements 60, 70 of FIGS. 10A and 10B may be separate electrically separated elements for ground and power supply, or both may have common electrical characteristics, for example to ground. You can have a connection. As described with reference to FIG. 1, some conductive surface portions of the surface of the base 10 are provided to provide the function of a voltage and / or ground bus so that the bus elements 60 and / or 70 can be omitted. Can be used with the plated through holes of the base 10 in this application. 11A and 11B show respectively a top view and an elevation view of a sixth embodiment according to the invention in use. 11A and 11B, the tape application platform acts as an electrical shield that extends underneath the entire length and width of the IC chip device 20, and provides a uniform, adjusted "bond line" (ie, platform base 10 and The thickness of the tapes 50 and 80) is maintained, and the coefficient of thermal expansion of the IC chip 20 and the substrate to which the tapes are adhered are matched. In this embodiment, the tapes 50, 80 can be an adhesive layer such as epoxy, the base 10 can be a solid conductor such as the clad composite metal material described above, or a meta-material. It can be a risen plastic or a ceramic. FIG. 11C shows an alternative detail of the embodiment shown in FIG. 11B, in which both tapes 50, 80 of FIG. 11B can be replaced with double-sided adhesive tapes 50, 80. FIGS. 12A and 12B show a seventh embodiment of a tape application platform in which a lead frame is combined with a tape application platform to form an assembly (hereinafter referred to as a lead paddle assembly), which has unique advantages. are doing. The lead paddle assembly of FIGS. 12A and 12B is based on the concept of combining two tape application platforms facing each other. FIG. 12A is a top view and FIG. 12B is an exploded cross-sectional view. In FIGS. 12A and 12B, the lead frame 1210 is not laminated on the surface of the IC chip 20. The IC chip 20 is back bonded to the "down set" base 10 using, for example, a conventional low melting eutectic alloy or epoxy die-bond adhesive 1230. Alternatively, the adhesive 1230 can be a double sided tape. The double-sided tape piece 50 adheres to both the base 10 and the lead frame 1210. The lower single-sided tape piece 80 has an adhesive only on the top surface and is adhered only on the bottom surface of the bus element 60 to insulate the bus element 60 from the IC chip 20. The upper one-sided or double-sided tape piece 80 insulates the bus element 60 from the lead fingers 1220 of the lead frame 1210, and the bonding pads 140 of the IC chip 20 and the bonding pads 140 and / Or Insulate from wire bonds (not shown) connecting 150. The wire bonds also connect the lead fingers 1220 to the bus member 60. This embodiment forms a relatively rigid lead paddle assembly in which lead frame fingers for holding and clamping the work piece and wire bonding are held securely in place. The symmetrical placement of the leadframe material advantageously distributes mechanical stress. The bus element 60 extends the entire length of the IC chip 20 and forms a continuous bonding area portion for grounding, shielding, or power connection. In some applications, the bus element 60 may also be omitted with the upper tape strip 50 of FIG. 12B, in which case a single-sided tape 80 is glued to the lead fingers 1220 to insulate it from the IC chip 20. Is done like this. The process using the embodiment shown in FIGS. 12A and 12B attaches the tapes 1230, 50 to the base 10 and places the IC chip 20 in alignment with the tape 1230 to form a platform base assembly. Including stages. Tapes 50, 80 are applied to the bus element 60 (if used) to selectively form the bus element assembly. The bus element assembly is aligned and attached to the lead fingers 1 220. The lead fingers 1220 are aligned with the IC chips 20 on the platform base assembly and pressed against the double sided adhesive tape 50 to attach the lead frame fingers 1220 to the platform base assembly. If the tape 50 and / or 80 requires curing, it is cured. Thereafter, wire bond interconnects (not shown in FIGS. 12A and 12B) are formed between bonding pads 140 and / or 150 of IC chip 20 and lead frame 1220. Optionally, bonding interconnects are formed between bus element 60 and pads 140 and / or 150 of IC chip 20 and / or lead fingers 1220. This process is completed by encapsulating the IC chip 20 and the surrounding components of the lead paddle assembly, typically with an encapsulating material such as epoxy (not shown). INDUSTRIAL APPLICABILITY In order to enhance understanding of the invention and to make a more economical presentation, the method in which the present invention is carried out and used is described above with reference to the drawings and the description of various embodiments. To summarize the main applications, tape application platforms carry IC chips for interconnection and interconnection through wire bond or tape automated bonding operations, interconnects, and evenly adjusted adhesive thickness. Supports the shielded IC. In a particularly simple embodiment, the platform base can be a composite metal sheet stamped and formed from a continuous strip and the platform segments cut off during assembly. In another embodiment, two tape application platforms form a lead paddle assembly that holds the IC as a rigid assembly. Although the invention has been described with reference to some specific embodiments, the description is illustrative of the invention and should not be construed as limiting the invention. Various alternatives, additions and modifications will be apparent to those skilled in the art without departing from the spirit and scope of the invention as defined in the claims section. For example, the order in which the process steps are performed may be changed and the subassemblies may be assembled separately. Many equivalent materials can be used in place of the specific materials described in the description of some of the illustrated embodiments. For example, flexible circuit materials such as metallized polyimide or Mylar (TM) film can be substituted for the base 10 and / or the printed circuit card or substrate to which the IC chip is connected.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェルプス，ダグラス，ダブリュ．，ジュ ニア アメリカ合衆国05451 バーモント州，バ ーリントン，リチャードソン ストリート 21 (72)発明者 ドムブロスキイ，エドワード ジェイ. アメリカ合衆国05465 バーモント州，ジ ェリコ，ボックス 407 ルーラル ロー ド ２ (72)発明者 ウオード，ウイリアム，シー. アメリカ合衆国05451 バーモント州，バ ーリントン，ビロドー コート 28 【要約の続き】 ット（３０）を通して備えられ、ＩＣパッドを回路に接 続する。プラットフォームベースは導電面積部分（９ ０）を片面または両面に有することができ、シールドま たはワイヤーボンドにより接続されたバスを形成する。────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Phelps, Douglas, W. , Ju             near             05451 Vermont, United States             Lynton, Richardson Street               twenty one (72) Inventor Dombroski, Edward Jay.             United States 05465 Vermont, The             Jericho, Box 407 Rural Law             Do 2 (72) Inventor Ward, William, C.             05451 Vermont, United States             Clinton, Bildo Court 28 [Continued summary] The IC pad is connected to the circuit. Continue. The platform base has a conductive area part (9 0) on one side or on both sides, and Alternatively, a bus connected by wire bonds is formed.

Claims (1)

【特許請求の範囲】 １． ａ） 第１および第２のベース面を有し、前記第１および第２のベース 面の両方に通じた少なくとも１つのスロットを有するベースと、 ｂ） 第１および第２のテープ面を有し、少なくとも１つの集積回路チップお よび前記ベースに接着される接着材を前記第１および第２のテープ面の少なくと も一方に有するテープと、 ｃ） 前記スロットを通って前記集積回路チップに結合され、前記集積回路チ ップを回路に対して相互接続するようになす少なくとも１つのワイヤーとを含む 、少なくとも１つの集積回路チップを保持して回路に相互接続するテープ貼付け プラットフォーム。 ２． 前記テープが電気的絶縁材料からなる請求の範囲第１項に記載されたテ ープ貼付けプラットフォーム。 ３． 前記スロットが少なくとも第１方向に沿って前記チップと同じ広がりで ある請求の範囲第１項に記載されたテープ貼付けプラットフォーム。 ４． 前記第１および第２のベース面の少なくとも一方に前記チップを受入れ る十分な寸法の少なくとも１つの凹部を前記ベースが有し、前記凹部は前記スロ ット含んでいる請求の範囲第１項に記載されたテープ貼付けプラットフォーム。 ５． 前記ベースがその上に保持される各々のチップのために１以上の前記ス ロットを有している請求の範囲第１項に記載されたテープ貼付けプラットフォー ム。 ６． 前記ベースがその上に保持される各々のチップのために２つの前記スロ ットを有している請求の範囲第５項に記載されたテープ貼付けプラットフォーム 。 ７． 前記ベースがその上に保持される各々のチップのために３つの前記スロ ットを有している請求の範囲第５項に記載されたテープ貼付けプラットフォーム 。 ８． 前記ベースが少なくとも１つの導電面を前記第１および第２のベース面 の少なくとも一方に有する請求の範囲第１項に記載されたテープ貼付けプラット フォーム。 ９． １０オーム−センチメートルより大きな抵抗率を有する表面層を前記導 電面が含んでいる請求の範囲第８項に記載されたテープ貼付けプラットフォーム 。 １０． ７５オーム−センチメートルより大きな抵抗率を有する表面層を前記 導電面が含んでいる請求の範囲第８項に記載されたテープ貼付けプラットフォー ム。 １１． １０，０００オーム／平方より小さいシートの抵抗率を前記導電面が 有している請求の範囲第８項に記載されたテープ貼付けプラットフォーム。 １２． 約１０，０００オーム／平方〜１００，０００オーム／平方の間のシ ートの抵抗率を前記導電面が有している請求の範囲第８項に記載されたテープ貼 付けプラットフォーム。 １３． 約１５，０００オーム／平方〜５０，０００オーム／平方の間のシー トの抵抗率を前記導電面が有している請求の範囲第８項に記載されたテープ貼付 けプラットフォーム。 １４． ０．００３ｍｍ〜０．３ｍｍの間の厚さの層を前記導電面が含んでい る請求の範囲第８項に記載されたテープ貼付けプラットフォーム。 １５． ０．０１５ｍｍ〜０．０６５ｍｍの間の厚さの層を前記導電面が含ん でいる請求の範囲第８項に記載されたテープ貼付けプラットフォーム。 １６． 前記導電面が２以上の金属層を含んでいる請求の範囲第８項に記載さ れたテープ貼付けプラットフォーム。 １７． 前記導電面が３つの金属層を含んでいる請求の範囲第１６項に記載さ れたテープ貼付けプラットフォーム。 １８． 複合された熱膨張係数が保持される集積回路チップの熱膨張係数と調 和するような比率で組合わされた金属を前記金属層が含んでいる請求の範囲第１ ６項に記載されたテープ貼付けプラットフォーム。 １９． 複合された熱膨張係数がけい素、ゲルマニウムまたはガリウム砒化物 の熱膨張係数と調和するような比率で組合わされた金属を前記金属層が含んでい る請求の範囲第１６項に記載されたテープ貼付けプラットフォーム。 ２０． 複合された熱膨張係数が５部／１００万／１℃および１５部／１００ 万／１℃の間の熱膨張係数となるような比率で組合わされた金属を前記金属層が 含んでいる請求の範囲第１６項に記載されたテープ貼付けプラットフォーム。 ２１． 前記金属層が銅およびアンバー合金を含んでいる請求の範囲第１６項 に記載されたテープ貼付けプラットフォーム。 ２２． 前記３つの金属層の少なくとも２つが銅およびアンバー合金を含んで いる請求の範囲第１７項に記載されたテープ貼付けプラットフォーム。 ２３． 前記３つの金属層が第１銅層、アンバー層および第２銅層を含んでい る請求の範囲第１７項に記載されたテープ貼付けプラットフォーム。 ２４． 前記第１銅層が前記導電面層の１％〜２５％、前記アンバー層が５０ ％〜９８％、および前記第２銅層が１％〜２５％を含んでいる請求の範囲第２３ 項に記載されたテープ貼付けプラットフォーム。 ２５． 前記第１銅層が前記導電面層の５％〜１２．５％、前記アンバー層が ７５％〜９０％、および前記第２銅層が５％〜１２．５％を含んでいる請求の範 囲第２３項に記載されたテープ貼付けプラットフォーム。 ２６． 前記ベースが金属材料を含んでいる請求の範囲第１項に記載されたテ ープ貼付けプラットフォーム。 ２７． 前記ベースがアンバー合金またはステンレス鋼を含んでいる請求の範 囲第２６項に記載されたテープ貼付けプラットフォーム。 ２８． 前記ベースが銅、銀、銅合金または銀合金を含んでいる請求の範囲第 ２６項に記載されたテープ貼付けプラットフォーム。 ２９． 前記ベースがアンバー合金、モリブデン、銅−タングステン、銅鉄合 金またはステンレス鋼を含み、前記導電面が銅、銀、または銅、銀または貴金属 を含んでいる請求の範囲第８項に記載されたテープ貼付けプラットフォーム。 ３０． 前記スロットが長い寸法および短い寸法を有し、前記導電面が前記長 い寸法に沿って前記スロットと同じ広がりである請求の範囲第８項に記載された テープ貼付けプラットフォーム。 ３１． 前記導電面が２以上の分離した導電面を含んでいる請求の範囲第８項 に記載されたテープ貼付けプラットフォーム。 ３２． 前記分離した導電面の１つが接地電位に接続された請求の範囲第３１ 項に記載されたテープ貼付けプラットフォーム。 ３３． 前記分離した導電面の１つが接地電位以外の電位に接続された請求の 範囲第３１項に記載されたテープ貼付けプラットフォーム。 ３４． 前記ベースが前記第１および第２のベース面の少なくとも一方にプリ ント回路を担持している請求の範囲第１項に記載されたテープ貼付けプラットフ ォーム。 ３５． 前記ベースがガラス−エポキシ材料またはポリイミド材料を含んでい る請求の範囲第１項に記載されたテープ貼付けプラットフォーム。 ３６． 前記ベースがガラス−エポキシ材料またはポリイミド材料を含んでい ることを特徴とする請求の範囲第８項に記載されたテープ貼付けプラットフォー ム。 ３７． 前記ベースが導電層で分離された多数の絶縁層を含んでいることを特 徴とする請求の範囲第１項に記載されたテープ貼付けプラットフォーム。 ３８． 前記ベースが導電層で分離された多数の絶縁層を含んでいることを特 徴とする請求の範囲第８項に記載のテープ貼付けプラットフォーム。 ３９． ０．２５ｍｍ〜１．５ｍｍの間の厚さの層を前記ベースが含んでいる 請求の範囲第１項に記載されたテープ貼付けプラットフォーム。 ４０． 前記ガラス−エポキシまたはポリイミド材料がプリント回路としてパ ターン形成された銅の層で分離された多数のガラス−エポキシ層を含んでいる請 求の範囲第３５項に記載されたテープ貼付けプラットフォーム。 ４１． 前記ベースがプリント回路としてパターン形成された銅層で分離され た多数のガラス−エポキシ層を含んでいる請求の範囲第２２項に記載されたテー プ貼付けプラットフォーム。 ４２． 前記ベースがプリント回路としてパターン形成された銅層で分離され た多数のガラス−エポキシ層を含み、前記導電層の各々が２以上の副層を含んで いる請求の範囲第２２項に記載されたテープ貼付けプラットフォーム。 ４３． 前記ベースがプリント回路としてパターン形成された銅層で分離され た多数のガラス−エポキシ層を含み、前記導電層の各々が更に銅、アンバー、お よび銅副層を含んでいる請求の範囲第２３項に記載されたテープ貼付けプラット フォーム。 ４４． 前記プリント回路が個々の要素を担持して相互接続する請求の範囲第 ３４項に記載されたテープ貼付けプラットフォーム。 ４５． 前記個々の要素がキャパシタおよび抵抗を含んでいる請求の範囲第４ ４項に記載されたテープ貼付けプラットフォーム。 ４６． ａ） 第１および第２のベース面を有し、少なくとも前記第１面に導 電面を有し、少なくとも第１方向に沿って前記チップと同じ広がりの少なくとも １つのスロットを有し、前記スロットは前記第１および第２ベース面の両方と通 じているベースを準備し、 ｂ） 第１および第２のテープ面を有し、前記第１および第２テープ面の少な くとも一方に接着材を有する少なくとも１つのテープを準備し、 ｃ） 前記テープを前記ベースの前記第２面に貼付け、 ｄ） 前記スロットを集積回路チップのボンディングパッドと整合し、 ｅ） 前記チップを前記テープに対して保持し、および ｆ） 前記チップワイヤーボンドパッド、前記導電面および前記カード、ボー ドまたはリードフィンガの選ばれたパッドのなかの前記スロットを通してワイヤ ーボンドを行う諸段階を含む、ボンディングパッドを用いる形式の集積回路チッ プを回路基板またはボードまたはリードフィンガに相互接続する工程。 ４７． ａ） 第１および第２の面を有し、前記第１および第２の面の少なく とも一方に少なくとも１つの導電面を有し、前記第１および第２の面の間を連通 している少なくとも１つのスロットを有するベースと、 ｂ） 前記ベースの前記第１面に積層され、前記ベースの前記スロットと同じ 広がりで、前記ベースに対して前記集積回路を保持する少なくとも１つの接着層 とを有する電子装置の組立て時に集積回路を担持する集積回路チッププラットフ ォーム。 ４８． 第１および第２の面を有し、前記第１および第２の面の少なくとも一 方に導電面を有するベース材料のストリップであって、前記ストリップに沿って 均等間隔を隔てられた多数の同一セグメントを有する前記ストリップを含み、前 記セグメントの各々は、 ａ） 前記ストリップを移動させて割出すための一対の平行なスプロケットレ ールと、 ｂ） 前記スプロケットレールに連結され、そのレールの間を延在する少なく とも１つのバーと、 ｃ） 前記スプロケットレールの間に位置し、前記バーに連結されて支持され たプラットフォームベースとを更に含んでいる、集積回路チッププラットフォー ムベースの連続ストリップ。 ４９． 前記プラットフォームベース（ｃ）が、 前記集積回路チップと実質的に同じ広がりの１以上のスロットを有するベース を更に含んでいる請求の範囲第４８項に記載された集積回路チッププラットフォ ームセグメントの接続ストリップ。 ５０． 前記プラットフォームベース（ｃ）が、 集積回路チップよりもそれぞれ長い一対のベースを更に含んでいる請求の範囲 第４８項に記載された集積回路チッププラットフォームベースの連続ストリップ 。 ５１． 前記集積回路チップの熱膨張と調和する熱膨張係数を有するような比 率で第１銅層、アンバー層および第２銅層を含んでなる３つの層を前記ストリッ プが更に含んでいる請求の範囲第４８項に記載された集積回路チッププラットフ ォームベースの接続ストリップ。 ５２． 少なくとも一つの主面に積層された接着テープを有する集積回路プラ ットフォームの継続したストリップを準備し、 ｂ） その長さに沿って前記ストリップを駆動し、 ｃ） 前記プラットフォームの１つを予め定めた位置に位置決めし、 ｄ） 前記集積回路チップの１つを前記プラットフォームの１つに整合させ、 ｅ） 前記１つのプラットフォームにて前記接着材に集積回路チップの前記１ つを積層し、 ｆ） 必要に応じて前記接着テープを硬化させ、 ｇ） 前記集積回路チップと前記プラットフォームとの間の相互接続を接着し て接着プラットフォームを形成する諸段階を含む、高レベル回路の製造時に集積 回路チップを取扱う方法。 ５３． ｈ） 前記高レベル回路に接着プラットフォームを整合し、 ｉ） 前記プラットフォームを前記高レベル回路に接続する間、前記プラット フォームを前記ストリップから切断し、および ｊ） 前記集積回路チップをカプセル封じを行う諸段階を更に含む請求の範囲 第５２項に記載された高レベル回路の製造時に集積回路チップを取扱う方法。 ５４． 前記カプセル封じを行う段階（ｊ）が、 ｋ） 予め定めた量のカプセル封じ材料をトランスファー成形または付与し、 ｌ） 前記カプセル封じ材料を硬化させる諸段階を更に含んでいる請求の範囲 第５３項に記載された高レベル回路の製造時に集積回路チップを取扱う方法。 ５５． ａ） プリント形成された導電体を担持するプリント回路と、 ｂ） 前記プリント形成された導電体に接続された複数のコネクタと、 ｃ） 前記コネクタと組合う集積回路チップの複数のプラットフォームであっ て、前記プラットフォームの各々が、 ｉ） 前記第１および第２のベース面を有し、前記第１および第２のベー ス面の両方と連通した少なくとも１つのスロットを有するベース、 ｉｉ） 前記第１および第２のベース面の少なくとも一方の導電面層、 ｉｉｉ） 第１および第２のテープ面を有し前記チップおよび前記ベース の少なくとも一方に接着した前記第１および第２のテープ面の少なくとも一方の 位置する接着材を有するテープ、および ｉｖ） 前記スロットを通り、前記集積回路チップに接着された少なくと も１つのワイヤーを含む複数のプラットフォームとを含むメモリーカード。 ５６． ａ） 第１および第２の主面を有し、前記第１および第２の主面の少 なくとも一方が導電面を含み、また前記主面の間を連通したベーススロットを有 するベースと、 ｂ） 第１テープ主面の両方に接着材を有し、前記第１ベース面に接着して実 質的にそれを覆い、これにより前記ベースの前記集積回路チップに対する取付け を可能にした第１テープと、 ｃ） 第２テープ主面の両方に接着材を有し、前記スロットに隣接した部分を 除いて前記第２主ベース面の一部に接着して前記回路カードに付着できるように なし、これによりワイヤーボンドがベーススロットを通して回路カード、導電面 および前記集積回路チップと相互接続されるようになされる第２テープとを含む 、 ワイヤーボンドを用いて集積回路チップを回路カードに取付けて相互接続するた めの遮蔽プレフォーム。 ５７． 縁部、背面およびボンディングパッドを備えた能動面を有する集積回 路チップを保持し取扱うための集積回路リードパドル組立体であって、 ａ） 前記集積回路チップの背面に取り付けられ、前記チップの縁部を超えて 延在するベース部分を有し、該部分は両面第１テープを担持しているプラットフ ォームベースと、 ｂ） 前記両面第１テープで前記ベース部分に取付けられ、前記ボンディング パッドに隣接して配置された複数のリードフィンガを有するリードフレームと、 ｃ） 前記チップおよび前記リードフィンガの間の絶縁第２テープ部分であっ て、前記チップには接着されず、前記チップを前記リードフレームから絶縁し、 また前記リードフレームを前記ワイヤーボンドパッドに相互接続するのに用いら れるワイヤーから絶縁する前記絶縁第２テープ部分とを含む集積回路リードパド ル組立体。 ５８． 前記絶縁第２テープ部分が接着テープまたは両面接着テープの層を含 む請求の範囲第５７項に記載された集積回路リードパドル組立体。 ５９． 前記絶縁第２テープ部分に接着され、前記チップおよび前記リードフ レームから絶縁されて、前記チップに対してワイヤー結合が行われたときにバス 相互接続部を形成する１以上の導電部材を更に含む請求の範囲第５７項に記載さ れた集積回路リードパドル組立体。 ６０． 前記絶縁第２テープ部分が接着テープまたは両面接着テープの層を含 む請求の範囲第５８項に記載された集積回路リードパドル組立体。 ６１． 縁部、背面、およびボンディングパッドのある能動面を有する相互接 続された集積回路チップを保持し取扱うための集積回路リードパドル組立体であ って、 ａ） 前記チップの前記背面が基準面位置で取り付けられ、前記プラットフォ ームの部分が前記基準面から外れるように変形されるようになされる請求の範囲 第２６項に記載されたテープ貼付けプラットフォームと、 ｂ） 前記ボンディングパッドに隣接した前記チップと整合される複数のリー ドフィンガと、 ｃ） 前記基準面から変形した前記部分の位置で前記テープ貼付けプラットフ ォームに前記複数のリードフィンガを取付けるように配置された第２テープと、 ｄ） 前記リードフィンガに接着されるが前記チップには接着されず、前記チ ップの能動面を前記リードフレームから絶縁するように配置された第３テープと を含み、 これにより前記ボンディングパッドの選ばれたパッドを前記複数のリードフィ ンガの選ばれた前記リードフィンガと相互接続するワイヤーボンドを可能にした 集積回路リードパドル組立体。 ６２． ｅ） 前記リードフィンガと前記チップの前記能動面との間に配置さ れ、露出された少なくとも一部分を有する１以上の導電素子と、 ｆ） 各導電素子に接着するが、前記チップには接着されず、各々の前記導電 素子を前記チップから絶縁するテープとを更に含み、 これにより前記チップの前記ボンディングパッドの選ばれたパッドに対して、 また前記複数のリードフィンガの選ばれたフィンガに対してワイヤーボンディン グを行うための前記露出部分を形成するようになされた請求の範囲第６１項に記 載された集積回路リードパドル組立体。 ６３． ａ） プラットフォーム、第１および第２の両面接着テープ、および 複数のリードフィンガを準備し、 ｂ） １以上の導電バス素子、第３両面接着テープ、および片面接着材を有す る第４テープを選択的に準備し、 ｂ） 前記第１および第２の接着テープを前記プラットフォームベースに貼付 け、 ｃ） 前記集積回路チップを前記プラットフォームベースに整合し、 ｄ） 前記集積回路チップを前記プラットフォームベース上の前記第１の両面 接着テープに対して置き、それにより前記チップを取り付け、ベース組立体を形 成し、 ｅ） 選択的なバス素子組立体を形成するために準備されたならば、第３およ び第４のテープを前記導電バス素子に貼付け、 ｆ） 前記複数のリードフィンガに形成されるならば、前記選択的なバス素子 組立体を整合して貼付け、 ｇ） 前記複数のリードフィンガを前記プラットフォームベース組立体の前記 チップと整合し、 ｈ） 前記第２両面接着テープに押圧して前記ベース組立体に前記複数のリー ドフィンガを取付けてリードパドル組立体を形成するようにし、 ｉ） 前記テープを必要に応じて硬化させ、 ｊ） 前記集積回路チップおよび前記リードフィンガの間の相互接続部を接着 し、 ｋ） 前記バス素子、前記集積回路チップ、および前記リードフィンガの間の 相互接続部を選択的に接着し、 ｌ） 前記集積回路チップをカプセル封じして取扱いおよび相互接続工程を完 結する諸段階を含む、製造作業時に集積回路チップを取扱い相互接続する方法。[Claims]   1. a) having first and second base surfaces, said first and second bases A base having at least one slot communicating with both sides,   b) having at least one integrated circuit chip having first and second tape surfaces. And an adhesive material adhered to the base on at least the first and second tape surfaces. Tape on one side,   c) coupled to the integrated circuit chip through the slot, the integrated circuit chip At least one wire adapted to interconnect the circuit to the circuit. , Tape pasting for holding at least one integrated circuit chip and interconnecting to the circuit platform.   2. The tape according to claim 1, wherein the tape is made of an electrically insulating material. Looping platform.   3. The slot is coextensive with the chip along at least a first direction. A tape application platform as set forth in claim 1.   4. Receiving the chip on at least one of the first and second base surfaces The base has at least one recess of sufficient size that the recess is A tape application platform according to claim 1 including a cot.   5. One or more of the spacers for each chip on which the base is held. The tape application platform according to claim 1, which has a lot. M   6. Two said slots for each chip on which the base is held. A tape application platform according to claim 5, wherein the tape application platform comprises: .   7. Three said slots for each chip on which the base is held. A tape application platform according to claim 5, wherein the tape application platform comprises: .   8. The base has at least one electrically conductive surface on the first and second base surfaces. The tape adhering platform according to claim 1, which is provided in at least one of Form.   9. The surface layer having a resistivity of greater than 10 ohm-centimeter is said to be conductive. The tape application platform according to claim 8, wherein the electric surface includes .   10. Said surface layer having a resistivity of greater than 75 ohm-centimeter 9. The tape application platform according to claim 8, wherein the electrically conductive surface is included. M   11. The conductive surface has a sheet resistivity of less than 10,000 ohms / square. 9. A tape application platform according to claim 8 having.   12. Between about 10,000 ohms / square and 100,000 ohms / square The tape application according to claim 8, wherein the conductive surface has a sheet resistivity. Attachment platform.   13. Sea between about 15,000 ohms / square to 50,000 ohms / square 9. The tape application according to claim 8, wherein the conductive surface has a resistivity of Platform.   14． Said conductive surface comprises a layer with a thickness between 0.003 mm and 0.3 mm The tape application platform according to claim 8.   15. The conductive surface comprises a layer having a thickness between 0.015 mm and 0.065 mm. The tape application platform according to claim 8, wherein:   16. 9. The method of claim 8 wherein the conductive surface comprises two or more metal layers. Tape application platform.   17． 17. The method of claim 16 wherein the conductive surface comprises three metal layers. Tape application platform.   18. The coefficient of thermal expansion and adjustment of the integrated circuit chip that retains the combined coefficient of thermal expansion. Claim 1 wherein said metal layer comprises metals combined in a proportion that is compatible The tape application platform described in item 6.   19. Combined coefficient of thermal expansion silicon, germanium or gallium arsenide The metal layer contains a metal combined in a proportion that is compatible with the coefficient of thermal expansion of The tape application platform according to claim 16.   20. Combined thermal expansion coefficient is 5 parts / 1,000,000 / 1 ° C and 15 parts / 100 The metal layer combines metals combined in a ratio such that the coefficient of thermal expansion is between 10,000 and 1 ° C. A tape application platform as set forth in claim 16 including.   21. The method of claim 16 wherein the metal layer comprises copper and amber alloy. The tape application platform described in.   22. At least two of the three metal layers include copper and amber alloy A tape application platform as set forth in claim 17.   23. The three metal layers include a first copper layer, an amber layer and a second copper layer A tape application platform as set forth in claim 17.   24. The first copper layer is 1% to 25% of the conductive surface layer, and the amber layer is 50%. % To 98%, and the second copper layer comprises 1% to 25%. The tape application platform described in Section.   25. The first copper layer is 5% to 12.5% of the conductive surface layer, and the amber layer is 75% to 90%, and the second copper layer comprises 5% to 12.5%. The tape application platform according to Item 23.   26. The TE according to claim 1, wherein the base comprises a metallic material. Looping platform.   27. Claims where the base comprises amber alloy or stainless steel A tape application platform according to item 26.   28. A method according to claim 1, wherein the base contains copper, silver, a copper alloy or a silver alloy. The tape application platform described in paragraph 26.   29. The base is amber alloy, molybdenum, copper-tungsten, copper-iron alloy Gold or stainless steel, the conductive surface is copper, silver, or copper, silver or noble metal 9. A tape application platform according to claim 8 including.   30. The slot has a long dimension and a short dimension, and the conductive surface has the long dimension. 9. The method according to claim 8, which is coextensive with the slot along a certain dimension. Tape application platform.   31. The method of claim 8 wherein the conductive surface comprises two or more separate conductive surfaces. The tape application platform described in.   32. 31. A method according to claim 31, wherein one of the separated conductive surfaces is connected to a ground potential. The tape application platform described in Section.   33. Wherein one of said separate conductive surfaces is connected to a potential other than ground potential. Scope A tape application platform as set forth in paragraph 31.   34. The base is pre-formed on at least one of the first and second base surfaces. 6. The tape adhering platform according to claim 1, which carries a printed circuit. Home   35. The base comprises a glass-epoxy material or a polyimide material The tape application platform according to claim 1.   36. The base comprises a glass-epoxy material or a polyimide material 9. The tape sticking platform according to claim 8, characterized in that M   37. The base includes a number of insulating layers separated by conductive layers. The tape application platform according to claim 1.   38. The base includes a number of insulating layers separated by conductive layers. The tape application platform according to claim 8, which is a characteristic.   39. The base comprises a layer with a thickness between 0.25 mm and 1.5 mm The tape application platform according to claim 1.   40. The glass-epoxy or polyimide material is used as a printed circuit. A contract containing multiple glass-epoxy layers separated by a layer of turned copper. Scope of application The tape application platform described in Item 35.   41. The base is separated by a patterned copper layer as a printed circuit 24. A tape according to claim 22 including a number of glass-epoxy layers. Platform to attach.   42. The base is separated by a patterned copper layer as a printed circuit A plurality of glass-epoxy layers, each of the conductive layers including two or more sublayers. A tape application platform as set forth in claim 22.   43. The base is separated by a patterned copper layer as a printed circuit A plurality of glass-epoxy layers, each of said conductive layers further comprising copper, amber, and 24. A tape application platform according to claim 23 including a copper sublayer. Form.   44. The printed circuit carrying individual elements and interconnecting the elements. The tape application platform described in paragraph 34.   45. The fourth element of claim 4 wherein the individual elements include capacitors and resistors. The tape application platform described in item 4.   46. a) having first and second base surfaces, at least leading to said first surface An electric surface and at least coextensive with the chip along at least a first direction. A slot, the slot communicating with both the first and second base surfaces. Prepare the same base,   b) having first and second tape faces, with less of the first and second tape faces. Prepare at least one tape with adhesive on at least one side,   c) affixing the tape to the second surface of the base,   d) aligning the slot with a bonding pad of an integrated circuit chip,   e) holding the chip against the tape, and   f) the chip wire bond pad, the conductive surface and the card, bow Wire through the slot in the selected pad of the lead or lead finger -Bonding pad type integrated circuit chip, including bonding steps. Interconnecting the cable to the circuit board or board or lead fingers.   47. a) having first and second faces, less of said first and second faces And at least one conductive surface on one side, and communicating between the first and second surfaces A base having at least one slot   b) laminated to the first surface of the base, the same as the slot of the base At least one adhesive layer that extends and holds the integrated circuit to the base Integrated circuit chip platform for carrying an integrated circuit during assembly of an electronic device having Home   48. A first and a second surface, at least one of the first and second surfaces A strip of base material having a conductive surface on one side, along which strip Including the strip having a number of evenly spaced identical segments, Each of the segments   a) A pair of parallel sprocket racks for moving and indexing the strip. And   b) At least a few connected to the sprocket rails and extending between the rails. With one bar,   c) Located between the sprocket rails and connected to and supported by the bar. Integrated circuit chip platform Mubas continuous strip.   49. The platform base (c) is   A base having one or more slots substantially coextensive with the integrated circuit chip The integrated circuit chip platform of claim 48, further comprising: Connecting strips of the arm segments.   50. The platform base (c) is   Claims further comprising a pair of bases each longer than the integrated circuit chip Continuous strip based on integrated circuit chip platform as set forth in paragraph 48. .   51. A ratio having a coefficient of thermal expansion that matches that of the integrated circuit chip. At a rate of three layers comprising a first copper layer, an amber layer and a second copper layer. 49. The integrated circuit chip platform according to claim 48, further comprising: Home-based connection strip.   52. Integrated circuit plastic having adhesive tape laminated on at least one major surface Prepare a continuous strip of foam,   b) driving the strip along its length,   c) positioning one of said platforms in a predetermined position,   d) aligning one of the integrated circuit chips with one of the platforms,   e) the one of the integrated circuit chips on the adhesive on the one platform Stack one and   f) curing the adhesive tape if necessary,   g) gluing the interconnection between the integrated circuit chip and the platform Integrated during manufacturing of high-level circuits, including steps to form a bonded platform How to handle circuit chips.   53. h) aligning the adhesive platform with the high level circuit,   i) The platform while connecting the platform to the high level circuit. Cutting the foam from the strip, and   j) The method further comprising the steps of encapsulating the integrated circuit chip. A method of handling an integrated circuit chip during manufacture of a high level circuit as described in paragraph 52.   54. The step (j) of encapsulating comprises:   k) transfer molding or applying a predetermined amount of encapsulating material,   l) The method further comprising the steps of curing the encapsulating material. A method of handling integrated circuit chips during manufacture of the high level circuit as described in paragraph 53.   55. a) a printed circuit carrying printed conductors,   b) a plurality of connectors connected to the printed conductors,   c) Multiple platforms of integrated circuit chips that mate with the connector. And each of the platforms       i) having said first and second base surfaces, said first and second base surfaces Base having at least one slot in communication with both of the surfaces,       ii) a conductive surface layer on at least one of the first and second base surfaces,       iii) the chip and the base having first and second tape surfaces Of at least one of the first and second tape surfaces adhered to at least one of A tape with adhesive located, and       iv) at least a portion bonded to the integrated circuit chip through the slot A memory card that also includes multiple platforms, including one wire.   56. a) having first and second main surfaces, and having less than the first and second main surfaces; At least one includes a conductive surface and has a base slot that connects between the main surfaces. And the base   b) An adhesive material is provided on both main surfaces of the first tape, and the adhesive is applied to the first base surface to implement the adhesive. Qualitatively covering it, thereby attaching the base to the integrated circuit chip The first tape that enabled   c) An adhesive is provided on both main surfaces of the second tape, and the portion adjacent to the slot is Except for adhering to a part of the second main base surface so that it can be attached to the circuit card None, which allows wirebonds to pass through the base slot through the circuit card, conductive surface And a second tape adapted to be interconnected with said integrated circuit chip , Use wire bonds to attach integrated circuit chips to circuit cards for interconnection Shield preform for.   57. Integrated circuit with active surface with edges, back surface and bonding pads An integrated circuit lead paddle assembly for holding and handling a road chip, comprising:   a) attached to the backside of the integrated circuit chip and beyond the edge of the chip A platform having an extending base portion, the portion carrying a double-sided first tape. Home base,   b) Attached to the base part with the double-sided first tape, A lead frame having a plurality of lead fingers disposed adjacent to the pad,   c) an insulating second tape portion between the chip and the lead finger. Is not adhered to the chip and insulates the chip from the lead frame, Also used to interconnect the leadframe to the wire bond pads. Integrated circuit lead pad including said insulating second tape portion insulating from a wire Le assembly.   58. The insulating second tape portion includes a layer of adhesive tape or double-sided adhesive tape. 58. An integrated circuit lead paddle assembly as set forth in claim 57.   59. The chip and the lead foil are bonded to the insulating second tape portion. Insulated from the ram and the bus when the wire bond is made to the chip. 58. The method of claim 57, further including one or more conductive members forming an interconnect. Integrated circuit lead paddle assembly.   60. The insulating second tape portion includes a layer of adhesive tape or double-sided adhesive tape. An integrated circuit lead paddle assembly as set forth in claim 58.   61. Interconnect with edges, backside, and active surface with bond pads An integrated circuit lead paddle assembly for holding and handling a series of integrated circuit chips. I mean   a) The back surface of the chip is attached at the reference plane position, and the platform is mounted. A portion of the dome is adapted to be deformed so as to deviate from the reference plane. A tape application platform as described in paragraph 26,   b) a plurality of leads aligned with the chip adjacent to the bonding pad. Dofinga,   c) The tape sticking platform at the position of the portion deformed from the reference plane. A second tape arranged to attach the plurality of lead fingers to the arm,   d) bonded to the lead fingers but not to the chips, And a third tape arranged to insulate the active surface of the tape from the lead frame. Including   As a result, the pads selected from the bonding pads are connected to the plurality of lead wires. Enables wire bonds to interconnect with the selected lead finger Integrated circuit lead paddle assembly.   62. e) located between the lead finger and the active surface of the chip And one or more conductive elements having at least a portion exposed.   f) Adhering to each conductive element but not to the chip, Further comprising a tape that insulates the element from the chip,   By this, for the selected pad of the bonding pads of the chip, A wire bonder is provided for the selected finger of the plurality of lead fingers. 62. The method according to claim 61, which is adapted to form the exposed portion for performing Mounted integrated circuit lead paddle assembly.   63. a) platform, first and second double-sided adhesive tape, and Prepare multiple lead fingers,   b) having one or more conductive bus elements, a third double-sided adhesive tape, and a single-sided adhesive Selectively prepare the fourth tape,   b) Affixing the first and second adhesive tapes to the platform base Ke   c) aligning the integrated circuit chip with the platform base,   d) mounting the integrated circuit chip on the first side of the platform base. Place it against the adhesive tape to attach the chip and shape the base assembly. And   e) If prepared to form a selective bus element assembly, a third and And a fourth tape on the conductive bus element,   f) The selective bus element if formed on the plurality of lead fingers. Align and paste the assembly,   g) connecting the plurality of lead fingers to the platform base assembly. Aligned with the chip,   h) pressing the second double-sided adhesive tape to attach the plurality of leads to the base assembly. Attach the fingers to form the lead paddle assembly,   i) curing the tape as required,   j) Adhesive interconnection between the integrated circuit chip and the lead fingers. Then   k) between the bus element, the integrated circuit chip, and the lead finger Selectively glue interconnects,   l) Encapsulate the integrated circuit chip to complete handling and interconnection process A method of handling and interconnecting integrated circuit chips during a manufacturing operation, including the steps of bonding.
JP7528453A 1994-05-03 1995-05-01 Tape application platform and manufacturing method thereof Pending JPH09512668A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/237,025 US5661336A (en) 1994-05-03 1994-05-03 Tape application platform and processes therefor
US08/237,025 1994-05-03
PCT/US1995/005360 WO1995030243A1 (en) 1994-05-03 1995-05-01 Tape application platform and processes therefor

Publications (1)

Publication Number Publication Date
JPH09512668A true JPH09512668A (en) 1997-12-16

Family

ID=22892040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7528453A Pending JPH09512668A (en) 1994-05-03 1995-05-01 Tape application platform and manufacturing method thereof

Country Status (6)

Country Link
US (4) US5661336A (en)
EP (1) EP0758487A4 (en)
JP (1) JPH09512668A (en)
KR (1) KR970702579A (en)
CA (1) CA2178646A1 (en)
WO (1) WO1995030243A1 (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
JP3513333B2 (en) * 1995-09-29 2004-03-31 キヤノン株式会社 Multilayer printed wiring board and electronic equipment mounting the same
US6551845B1 (en) * 1996-01-02 2003-04-22 Micron Technology, Inc. Method of temporarily securing a die to a burn-in carrier
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5892270A (en) * 1997-05-23 1999-04-06 Samsung Electronics Co., Ltd. Chip on board assembly without wire bonding
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
TW362342B (en) * 1997-10-27 1999-06-21 Sony Video Taiwan Co Ltd Method for combining e-mail network with pager
DE19752195A1 (en) * 1997-11-25 1999-06-17 Siemens Ag Semiconductor component has a two-sided adhesive coated lead-on-chip tape with an aluminum oxide support
US5869895A (en) * 1997-12-15 1999-02-09 Micron Technology, Inc. Embedded memory assembly
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6300687B1 (en) 1998-06-26 2001-10-09 International Business Machines Corporation Micro-flex technology in semiconductor packages
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6543512B1 (en) 1998-10-28 2003-04-08 Micron Technology, Inc. Carrier, method and system for handling semiconductor components
JP2000183249A (en) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp Power semiconductor module
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6361146B1 (en) 1999-06-15 2002-03-26 Lexmark International, Inc. Adhesive bonding laminates
US6210522B1 (en) 1999-06-15 2001-04-03 Lexmark International, Inc. Adhesive bonding laminates
JP3397725B2 (en) * 1999-07-07 2003-04-21 沖電気工業株式会社 Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor device mounting tape
JP2001286035A (en) * 2000-03-31 2001-10-12 Yazaki Corp Bus-bar wiring board of electrical connection box
US20030127183A1 (en) * 2000-07-17 2003-07-10 Saldanha Singh Jeanne Marie Method and apparatus for adhesively securing ink jet pen components using thin film adhesives
EP1187190A1 (en) * 2000-09-11 2002-03-13 Marconi Communications GmbH Method for monitoring the length of constant-wire-length bonds & apparatus therefor
SE522948C2 (en) * 2001-03-14 2004-03-16 Bjoern Flodin Device for a respirator
TW501384B (en) * 2001-03-27 2002-09-01 Hannstar Display Corp Monitoring device and method for tape automated bonding
US7679245B2 (en) 2001-09-17 2010-03-16 Beacon Power Corporation Repulsive lift systems, flywheel energy storage systems utilizing such systems and methods related thereto
DE60217059T2 (en) * 2002-02-18 2007-06-21 Stmicroelectronics S.R.L., Agrate Brianza Mounting structure for an electronic power integrated circuit, which is formed on a semiconductor chip, and a corresponding manufacturing method
US6949992B2 (en) * 2002-03-20 2005-09-27 Powerwave Technologies, Inc. System and method of providing highly isolated radio frequency interconnections
US7102217B2 (en) * 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7081667B2 (en) * 2004-09-24 2006-07-25 Gelcore, Llc Power LED package
US7326591B2 (en) * 2005-08-31 2008-02-05 Micron Technology, Inc. Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US9082762B2 (en) * 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
KR101770823B1 (en) * 2010-03-18 2017-08-24 삼성전자주식회사 Large capacity memory module mounting device for portable terminal
US8084300B1 (en) 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1339660A (en) * 1971-11-20 1973-12-05 Ferranti Ltd Supports for semiconductor devices
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US4446375A (en) * 1981-10-14 1984-05-01 General Electric Company Optocoupler having folded lead frame construction
DE3151408C1 (en) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München ID card with an IC module
FR2524247A1 (en) * 1982-03-23 1983-09-30 Thomson Csf METHOD FOR MANUFACTURING PRINTED CIRCUITS WITH INDIVIDUAL CONDUCTIVE RIGID METAL SUPPORT
JPS59175149A (en) * 1983-03-24 1984-10-03 Matsushita Electronics Corp Semiconductor device
US5001546A (en) * 1983-07-27 1991-03-19 Olin Corporation Clad metal lead frame substrates
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4539472A (en) * 1984-01-06 1985-09-03 Horizon Technology, Inc. Data processing card system and method of forming same
US4598308A (en) * 1984-04-02 1986-07-01 Burroughs Corporation Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die
JPS60252992A (en) * 1984-05-30 1985-12-13 Toshiba Corp Ic card
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
CA1278618C (en) * 1987-07-20 1991-01-02 George Erdos Plastic encapsulated integrated circuit package with electrostatic shield
JP2522524B2 (en) * 1988-08-06 1996-08-07 株式会社東芝 Method for manufacturing semiconductor device
JPH07120740B2 (en) * 1988-09-13 1995-12-20 株式会社三井ハイテック Lead frame for semiconductor and its manufacturing method
DE3911711A1 (en) * 1989-04-10 1990-10-11 Ibm MODULE STRUCTURE WITH INTEGRATED SEMICONDUCTOR CHIP AND CHIP CARRIER
DE68916784T2 (en) * 1989-04-20 1995-01-05 Ibm Integrated circuit pack.
JPH038352A (en) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd Semiconductor device
SG49886A1 (en) * 1989-06-30 1998-06-15 Texas Instruments Inc Balanced capacitance lead frame for integrated circuits
US5237201A (en) * 1989-07-21 1993-08-17 Kabushiki Kaisha Toshiba TAB type semiconductor device and method of manufacturing the same
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
JPH03129870A (en) * 1989-10-16 1991-06-03 Nec Kyushu Ltd Lead frame
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
US5170328A (en) * 1990-04-24 1992-12-08 Delco Electronics Corporation Packaging for molded carriers of integrated circuits
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
US5075252A (en) * 1990-05-14 1991-12-24 Richard Schendelman Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction
JPH04348045A (en) * 1990-05-20 1992-12-03 Hitachi Ltd Semiconductor device and manufacture thereof
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH04124846A (en) * 1990-09-14 1992-04-24 Nippon Steel Corp Tape carrier
US5250839A (en) * 1990-09-26 1993-10-05 Dai Nippon Printing Co., Ltd. Multi-layer leadframes, electrically conductive plates used therefor and production of such conductive plates
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
DE9017041U1 (en) * 1990-12-18 1991-03-07 Akyürek, Altan, Dipl.-Ing., 8560 Lauf Semiconductor module
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5218229A (en) * 1991-08-30 1993-06-08 Micron Technology, Inc. Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5349234A (en) * 1992-05-29 1994-09-20 Eastman Kodak Company Package and method for assembly of infra-red imaging devices
KR100269281B1 (en) * 1992-12-17 2000-10-16 윤종용 Semiconductor device
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor

Also Published As

Publication number Publication date
KR970702579A (en) 1997-05-13
WO1995030243A1 (en) 1995-11-09
AU680142B2 (en) 1997-07-17
AU2430695A (en) 1995-11-29
US6043557A (en) 2000-03-28
CA2178646A1 (en) 1995-11-09
EP0758487A1 (en) 1997-02-19
US5661336A (en) 1997-08-26
US5889320A (en) 1999-03-30
EP0758487A4 (en) 1998-09-16
US5696032A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
JPH09512668A (en) Tape application platform and manufacturing method thereof
US6031729A (en) Integral heater for reworking MCMS and other semiconductor components
US5895967A (en) Ball grid array package having a deformable metal layer and method
CA1229155A (en) High density lsi package for logic circuits
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US4891687A (en) Multi-layer molded plastic IC package
US4835120A (en) Method of making a multilayer molded plastic IC package
US4612601A (en) Heat dissipative integrated circuit chip package
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP3879033B2 (en) Stacked semiconductor package and manufacturing method thereof
CA1037615A (en) Functional package for complex electronic systems and method of fabrication
JPH10200012A (en) Package of ball grid array semiconductor and its manufacturing method
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH06224246A (en) High multiterminal package for semiconductor element
JPH0325023B2 (en)
WO1987004316A1 (en) Ultra high density pad array chip carrier
JPH05211275A (en) Semiconductor device and manufacture thereof
JP3413147B2 (en) Multi-line grid array package
US6351389B1 (en) Device and method for packaging an electronic device
JPH05121644A (en) Electronic circuit device
US20020063331A1 (en) Film carrier semiconductor device
JP3450477B2 (en) Semiconductor device and manufacturing method thereof
JPH1145977A (en) Multichip module and manufacture thereof
AU680142C (en) Tape application platform and processes therefor