JPH09512117A

JPH09512117A - データ記憶用キャッシュメモリ装置

Info

Publication number: JPH09512117A
Application number: JP7526710A
Authority: JP
Inventors: リードテケ，ジョヘン
Original assignee: ゲーエムデー−フォルシュングスツェントルムインフォルマチオンシュテクニクゲーエムベーハー
Priority date: 1994-04-15
Filing date: 1995-04-12
Publication date: 1997-12-02
Also published as: WO1995028678A1; EP0755541A1; US5913222A

Abstract

(57)【要約】仮想的にアドレスされ物理的に索引付けされたキャッシュメモリにおいて、各キャッシュエントリに対するカラー情報を指示することにより、キャッシュエントリのカラーの配置が、仮想及び物理ページのカラー配置に対して変更可能であり、これにより第２キャッシュアドレス動作が、不成功の第１キャッシュアドレス動作の後に実行される。依然としてキャッシュヒットとならない場合、カラー補正、即ちそれらの中で物理カラーを使用してキャッシュメモリを索引付けることにより、さらなるキャッシュアドレッシングが試みられる。このキャッシュアドレス動作もキャッシュヒットとならない場合はキャッシュミスとなる。

Description

【発明の詳細な説明】データ記憶用キャッシュメモリ装置本発明は、そのキャッシュエントリが物理（実）アドレスでタグ付けされて、仮想的に索引付けされたキャッシュメモリを備えたキャッシュメモリ装置に関する。近年のプロセッサは、高速なプロセッサと低速なメインメモリとのギャップを埋めるためにキャッシュメモリを必要としている。物理索引キャッシュ及び仮想索引キャッシュは公知である。物理索引キャッシュ（図７）においては、先ずプロセッサによって与えられた仮想アドレスが、トランスレーションルックアサイドバッファ（ＴＬＢ）によって物理アドレスに変換される。そしてキャッシュはこの物理アドレスを使用してアドレスされる。仮想索引キャッシュ（図８）においては、キャッシュは仮想アドレスによって直接アドレスされる。キャッシュミスである場合、対応する物理アドレスへの変換が単に行われる。仮想索引キャッシュは、ＴＬＢによる変換ステップが省略されるためにより高速であるという利点がある。但し類語，別名に直面した場合は不利である。直接配置されたキャッシュは、物理アドレス又は仮想アドレスａからキャッシュ索引を計算するために、またそれを用いてキャッシュの行を選択するためにマップ関数（図７，８に示す）を使用する。それからａは、このキャッシュラインと結合しているメモリ領域（キャッシュエントリのタグ）のアドレスと比較される。これらが一致している場合がヒットであり（そしてキャッシュラインがメインメモリの代わりに使用され）、そうでない場合がミスである。大抵、（ａ修正キャッシュサイズ）／ラインサイズはマップ関数として使用される。この最後には、完全な仮想アドレスがキャッシュに記憶されなくてもよいが、ａ／キャッシュサイズは充分である。直接配置されたキャッシュは、n-way キャッシュより単純であるがミスする確率が高い。基本的にこれらはｎ個の相応じてより小さい直接配置されたキャッシュブロックからなる。各メインメモリ素子は多くとも１つのブロックに配置されるようになしてある。マップ関数はｎ行のキャッシュラインを指示するので、キャッシュはマップ相当のアドレスを備えたｎ個までの素子を含むことができる。このようにｎ個を組み合わせて結合させることは不一致の確率を低下させ、従ってヒット率を上昇させる。このタイプのキャッシュは、仮想索引−実（物理）タグキャッシュである。これは仮想索引−仮想タグキャッシュと同じ位高速であり、しかもその欠点の多くを回避することができ、特にマルチプロセッサシステム，類語，共有，コヒーレンスにおける問題を回避することができる。物理索引キャッシュが同様の欠点を持たないことは事実であるが、キャッシュアクセスが始まる前にＴＬＢによる完全な変換ステップ（仮想→実）を必要とする。一方、仮想索引−物理タグキャッシュはＴＬＢとキャッシュとを平行にアクセスすることができる（図９参照）。これによりプロセッサの命令パイプラインがより短くなるので、一般に命令のアイドルタイムが１クロック分短縮され、プロセッサの性能が向上する。キャッシュの索引付けに必要なアドレスビット（ｉ）の全てがアドレスオフセットの範囲内（１ページ内のアドレス）に配置されている限り、簡単な機構が維持される。このアドレス部は、仮想アドレスを物理アドレスへ変換することによって変化しないので、ＴＬＢの変換ステップの前であってもキャッシュはアドレス（索引付け）されることができる。キャッシュアクセスと平行ＴＬＢ変換ステップの最後においてのみ、キャッシュエントリに関連した物理アドレス（タグ）がＴＬＢにより与えられた物理アドレスと同一であるかがチェックされる。この処理においては、（ｉ）と索引付けされたキャッシュエントリは（ｉ）の索引ビットのアドレスにのみ関連しているので、索引部（ｉ）に隣接したアドレスの最大有効ビットのみが比較されなければならない。従って最大有効ビットのみがタグ（物理アドレス）としてキャッシュに記憶される必要がある。このタイプのｎ方向結合型キャッシュのサイズは、ｎ×２^Pまでのみ可能である。ここで２^Pはページサイズである。キャッシュサイズは、ページを大きくするか、また結合を増やして大きくしてもよい。しかしながらページカラリングは重要な技術である。これは、仮想／物理ページアドレスの最小有効アドレスビットが一致するように、常に実メモリ内のページをセットアップする方法が採られている（図１０参照）。ここで仮想ページ番号（ｖｐｎ）とキャッシュ索引（ｉ）とが重複する。この重複部分は図１０において黒く塗りつぶした部分である。仮想アドレスの対応する部分は仮想カラーｃと称し、物理アドレスの対応する部分は物理カラーｃ’と称する。良好にカラー配置された場合、即ち仮想カラーと物理カラーとが一致している場合、上述したサイズ限界ｎ×２^Pは無くなる。図１１に示すように仮想カラーと物理カラーとをさらに比較する場合は、対応するカラービットを記憶することなくタグ付け（物理アドレス）が行われてもよく、物理ページ番号の最大有効ビット（ｒ’）のみがタグと比較されなければならない。本発明の目的は、ページカラー付けが悪い場合でも高速なキャッシュアクセスを可能とする、仮想索引−物理タグキャッシュメモリを備えたキャッシュメモリ装置を提供することにある。しかしながら類語はアライメント制限無しに認容されるべきであり、１アドレス（メインアドレス）を介したアクセスのみが高速である必要がある。他のアドレス（類語）を介したアクセスは遅くともよいが、各類語アドレスは確実にメインアドレスとして選択されなければならない。特にメインアドレスの仮想カラーは物理カラーと異ならせることを可能とするべきである。この目的は、請求項１記載の特徴を有したキャッシュメモリ装置によって解決され、このキャッシュメモリ装置の有用な実施例の特徴は各従属請求項にて記載されている。既に述べたように、所謂ページカラリングにおいては、仮想アドレス空間が、異なるページグループ（“カラー”と呼ぶ）に再分されており、一般に仮想ページの物理ページへの配置は充分カラー付けされている。言い換えると、赤色の仮想ページは赤色の物理ページに配置されている。仮想カラーが仮想アドレスに含まれるのと同様に、物理カラーは物理アドレスに含まれる。本発明のキャッシュメモリ装置は、第１カラーの仮想ページに属する仮想アドレスを、第１カラーとは異なるカラーの物理ページに属するキャッシュエントリに配置する場合の問題を解決する。 1)本発明に係るキャッシュメモリ装置においてキャッシュアドレスを行う場合、先ず仮想アドレスのキャッシュ索引部とそのグループ情報（仮想カラー）によって索引付けされる。このグループ情報は仮想ページ番号を表すページ番号アドレス部の一部である。これにより１つのキャッシュエントリが方向毎にアドレスされる（キャッシュメモリは１方向でも多方向結合型でもどちらでもよい）。アドレスされたキャッシュエントリ毎に、タグが、（例えばＴＬＢによって）仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部と一致しているかをチェックされる。従ってキャッシュメモリの方向毎に１つのタグ比較器が存在する。しかしながらグループ情報の比較器もまたキャッシュメモリの方向毎に存在する。このグループ情報比較器は、物理アドレスのグループ情報（物理カラー）を、方向毎にアドレスされたキャッシュエントリのグループ情報と比較する。さらに各キャッシュエントリは状態フラグを有する。状態フラグがセットされている場合、そのキャッシュエントリはメインエントリであり、状態フラグがセットされていない場合、このキャッシュエントリのグループ情報はメインエントリを指示する。アドレスされたキャッシュエントリに関して、タグが残余物理アドレスに一致しており、グループ情報がページアドレスの物理ページ番号のグループ情報に一致しており、状態フラグもセットされている場合、キャッシュヒットであり、これによりキャッシュアドレッシングを終了し、タグによって特定された各キャッシュエントリのデータ領域にデータが書き込まれ、またここからデータが読み出される。この場合１つがメインエントリとなる。 2)しかしながらアドレスされたキャッシュエントリの１つに関して、タグが残余物理アドレス部に一致しているが、状態フラグがセットされていない場合、そしてさらに仮想グループ情報（仮想アドレスのグループ情報）が物理グループ情報（物理アドレスのグループ情報）と同じである場合、キャッシュメモリの参照エントリが充分カラー付けされてアクセスされこの参照エントリのグループ情報がメインエントリを指示する。キャッシュメモリのこのメインエントリを確保するためにキャッシュメモリは仮想アドレスのキャッシュ索引部と参照エントリのグループ情報とによって再度索引付けされる。グループ情報を記憶するキャッシュエントリ毎に一定のビット位置が設けられていてもよいし、又はデータ領域自体にグループ情報を記憶することも可能である。これは対応するキャッシュエントリが参照エントリである場合に、書き込み又は読み出しのためにこのデータ領域を必要としないからである。この新たなキャッシュ索引付けの後に、アドレスされたキャッシュエントリが、残余物理アドレス部に一致しているか、及びアドレスされたキャッシュエントリのグループ情報に物理グループ情報が一致しているかを再度チェックされる。いずれの場合も、セットされた状態フラグを有する、アドレスされたキャッシュエントリと、残余物理アドレス部に対応するタグと、物理グループ情報に対応するグループ情報とのうち１つが存在する。このようにしてキャッシュヒットとなる。 3)キャッシュヒットとならず、仮想グループ情報が物理グループ情報と異なる場合、“カラー補正”が試みられる。このカラー補正においては、キャッシュメモリが、仮想アドレスのキャッシュ索引部及び物理アドレスのグループ情報（物理カラー）の使用を指示し、アドレスされたキャッシュエントリのタグが残余物理アドレス部に一致しているか、及びこれらのグループ情報が物理アドレスのグループ情報に一致しているかをチェックする。その後の動作は上述した機構に従う（上の１）から参照、該当する場合は2)を含む）。このキャッシュアクセスがキャッシュヒットとならない場合、アドレッシングはそれ自体で取り消され、キャッシュミスを知らせる。本発明のキャッシュメモリ装置を使用すると、仮想ページ及び物理ページの配色、又はカラー配置に関する限りでは、キャッシュメモリが機能的に改善され得る。この機能的改善によって共通の物理ページの異なるキャッシュエントリが、異なる“カラー”（グループ情報）を使用して高速にてアドレスされ、自由にそして個々に選択され得る単一のカラーの使用が常に適用可能である。以下、図面を用いて本発明の実施例を詳細に述べる。各図は以下のものを示す。図１は本発明に係る着色不良キャッシュの準備ステップ、図２は着色不良キャッシュをアクセスするステップ、図３は着色不良キャッシュの迂回／索引ステップ、図４はカラー補正ステップ、図５はキャッシュメモリにおける一般的なカラー補正ステップ、図６はキャッシュメモリにおけるアクセスステップ及びカラー補正ステップ、図７は物理索引キャッシュメモリの構成、図８は仮想索引−仮想タグキャッシュメモリの構成、図９は仮想索引−物理タグキャッシュメモリの構成、図１０は着色良配置に基づいたキャッシュメモリの構成、図１１は図１０のキャッシュメモリにおける良着色をチェックするステップ。以下の符号はその後の説明において用いられる（図も参照）。各キャッシュエントリ（ライン）は、タグ用の領域ｒ_i，ｃ_iと、1-ビット領域ｍａｉｎ_iと、データ領域ｄ_iと、さらにここでは記載しない状態領域とを含む。現行のキャッシュラインは、索引ｉによって選択され、その上位カラーのビット番号は等しい。キャッシュにおいて、メインエントリと参照エントリとは区別さ場合、ｄ_iは現行データを含み、ｃ_iは物理カラーを含み、ｒ_iはデータの物理アドレスの上位部を含む。メインエントリは上述した仮想メインアドレスを介して高速にてアドレスされる。一方（ｍａｉｎ_iで確認された）参照エントリは、データを含まないが、ｃ_iにおいて対応するメインエントリ、即ちその索引カラーに対応するリファレンスを含む。参照エントリの場合、ｒ_iは関連データの物理アドレスの上位部も含む。上述したことに関係なく、着色良エントリ及び着色不良エントリは区別されている。着色良エントリでは索引カラー及び物理カラーが同一であり、着色不良エントリではそれらが一致していない。着色良メインエントリと、着色不良メインエントリと着色良参照エントリとがある。着色不良参照エントリはここでは生じない。以下の不変事項が適用される。１．キャッシュが着色良参照エントリを含む場合、その参照された位置に対応する着色不良メインエントリをも含む。２．各着色不良メインエントリに関しては、それに参照している１つの着色良参照エントリが確実に存在する。直接配置されたキャッシュのアドレッシングについて図１〜４を参照しながら以下に述べる。が仮想アドレスからロードされる（図１参照）。同時にＴＬＢは入力としてｖｐｎのアドレス変換を開始する。それがメインエントリである場合、即ちｍａｉｎ_iがセットされ、両方の比較において等しい場合は、キャッシュヒットである、即ちキャッシュのデータが送出される（読み出しアクセス）、又は新たなデータがキャッシュへ書き込まれる（書き込みアクセス）。そしてキャッシュアクセスは終了する。 3.ステップ２において参照エントリが読み出された場合、即ち別なステップ２が実行される（迂回ステップ）。（変形(a)又は参照索引だけでなく参照方向がデータ領域に記憶されている場合−直接配置されたキャッシュについてのみ−：（物理アドレス，カラー，及びメインエントリか否かの）チェックはこの迂回ステップにおいては実行されない。変形(b)：リファレンスはｃ_iからではなくｄ_iから読まれる） 4.ステップ２においてメインエントリが読み出された場合、即ちステップ２が実行される。 5.他の場合、キャッシュアクセスは失敗であり、キャッシュミスを知らせる。上述した動作は多方向結合型（ｎ方向結合型）キャッシュに相応じて適用されてもよい。ｎ方向結合型キャッシュにおいては、ｎ個のエントリが同時に選択される。個々のエントリは以下の説明において追加索引ｊ、例えばｃ_i,jによって区別される。以下において、右側に記載された動作の前処理は→の左側に記載してある。選択肢を選択する場合、記載された全ての条件に適合している必要がある（論理ＡＮＤ動作）。カンマで区切られた全ての号及び／又はビットのセットを示す。信号及び／又はビットは、否定信号（ｓｔｅｐ２！のような）に付与された“！”でリセットされる。Ｄはデータバスを示す。１〜ｎの全てのｊに関しては、以下の処理が平行に実行される。全てのｎブロックを結合すると、以下の処理が実行される。この場合、□はキャッシュ動作の終了を示し、その結果、ヒット択しない場合、同様の処理に従う次サイクルにて処理が続行される。ｎ方向結合型キャッシュにおいて、図式Ｂの下側の前に記載したステップにおける一方向のエントリのための第１サイクルの間に“ｈｉｔ”の信号が出力された場合、第１ステップの後の図式Ａの上部にポイントマークされた“＊”に１つが達する。続いて、図式Ｂの第１段がこれに続き、キャッシュアクセスがポイントマークされた“＊＊”で（首尾よく）終了する。このようにメインエントリは１回目でヒットとなり、キャッシュメモリがアドレスされる。しかしながら１回目のキャッシュメモリのアドレッシングにおいて参照エントリ（上述のステップ３参照）が見つかった場合、第１サイクルの後のポイントマークされた“＊＊＊”に１つが達し、キャッシュメモリの全ての方向に対して再度図式Ａを用いて処理が続行される。上記した図式Ａに基づいてキャッシュメモリが再度アドレスされた後、ヒット信号が未だセットされていない場合、キャッシュアクセスは失敗である。上述した方法Ａに基づいてキャッシュメモリをアドレスした後で、ヒット信号及び信号ｓｔｅｐ２の両方がセットされていない場合、索引カラーが物理カラーと一致しているときに、キャッシュアクセスは失敗でありミスとなる（ポイントマーク“＊＊＊＊”参照）。しかしながら索引カラーが物理カラーと一致していないとき、カラー補正が実行される（図式Ｂの下段の“＊＊＊＊＊”参照）。これにより図式Ａの始めからアクセスが再実行される。以上は、全てのキャッシュエントリの読み出し及び書き込みについてのみ記述したものであることを明らかにしておく。下位アドレスビットに関して、エントリの部分のみが通常の公知の手順で読み出されまた書き込まれることはいうまでもない。ここで述べた着色不良キャッシュの制御ロジックにおける影響は発生しない。上述したキャッシュは、メインエントリ毎の着色不良参照エントリ及び幾つかの参照エントリに展開することも可能である。そのとき参照エントリのうち少なくとも１つのエントリは、（参照エントリではデータ用とされない）そのデータ領域における関連する全てのリストを保持する。この代わりに，又はこれに加えて、参照エントリもデータを含み、これによってこのデータを読み出す際に、これらが迂回ステップなしに直接送出されてもよい。読み出しでは、他の各エントリも更新されるか、そのデータ領域が無効であるとマークされるかする必要がある。上述したキャッシュアドレッシングのためのページ着色法は、配置が完全に着色良好でない場合でも機能するようになしてあることはいうまでもない。本発明にあっては、カラー補正されたキャッシュアクセス（図５参照）は、キャッシュ索引部及び仮想アドレスのグループ情報を使用した第１のキャッシュアクセスがキャッシュミスとなり、ＴＬＢによって与えられた物理カラーｃ’が仮想カラーｃと異なる場合に実行される。新たな（カラー補正された）キャッシュ索引付けは、仮想アドレスのキャッシュ索引部と物理アドレスに関連したグループ情報ｃとを用いて行われる。着色不良のページはこのように使用されるにもかかわらず、キャッシュにアクセスする際に追加ステップを要する（図６参照）。場合によっては着色不良の配置は厳然たるものである。例えば異なるカラーの２つの仮想ページは、同一の物理ページに配置されなければならない。このようにキャッシュメモリによって処理されるべき着色不良のページ配置は常に発生する。第１の変形では、キャッシュをアドレスする際に、先ず、キャッシュメモリは、キャッシュ索引部と仮想アドレスのグループ情報とを用いて索引付けされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされる。このアドレスされた全てのキャッシュエントリのタグは、仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部に一致しているかどうかをチェックするために読み出される。さらに仮想アドレスのグループ情報は、物理アドレスのグループ情報と比較される。これら２つのグループ情報が一致している場合、アドレスされたキャッシュエントリのタグのうちのどれが、仮想アドレスから変換された物理アドレスの残余物理アドレス部に一致しているかをチェックされ、残余物理アドレス部に一致しているタグを有するキャッシュエントリがキャッシュヒットとなる。これによりキャッシュアドレス動作を終了し、このキャッシュエントリのデータ領域にデータが書き込まれ、またここからデータが読み出される。残余物理アドレス部に一致しているタグを有する、アドレスされたキャッシュエントリが存在しない場合、キャッシュアドレス動作を終了し、キャッシュミスとなる。しかしながら２つのグループ情報が異なる（と上述した比較によって確定された）場合、キャッシュメモリは、仮想アドレスのキャッシュ索引部と物理アドレスのグループ情報とを用いて索引付けされる。ここでアドレスされたキャッシュエントリのタグのうちどれが、仮想アドレスから変換された物理アドレスの残余物理アドレス部に一致しているかをチェックされ、残余物理アドレス部に一致しているタグを有するキャッシュエントリがキャッシュヒットとなる。これによりキャッシュアドレス動作を終了し、このキャッシュエントリのデータ領域にデータが書き込まれ、またここからデータが読み出される。残余物理アドレス部に一致しているタグを有する、アドレスされたキャッシュエントリが存在しない場合、キャッシュアドレス動作を終了し、キャッシュミスとなる。カラー補正されたキャッシュ索引が可能な第２のキャッシュアクセスにおいては、先ず、キャッシュ索引部と仮想アドレスのグループ情報とを使用して（カラー補正無しに）キャッシュがアドレスされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされる。ここでアドレスされた全てのキャッシュエントリのタグが、仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部に一致しているか否かをチェックするために読み出される。さらにここでアドレスされた全てのキャッシュエントリのグループ情報が、仮想アドレスから変換された物理アドレスのグループ情報に対応するかをチェックするために読み出される。そしてキャッシュエントリのうちのどれが、仮想アドレスから変換された物理アドレスの残余物理アドレス部と、物理アドレスのグループ情報に一致しているグループ情報とに一致しているタグを有するかがチェックされ、このキャッシュエントリがキャッシュヒットとなり、そしてキャッシュアドレス動作を終了し、このキャッシュエントリのデータ領域へデータが書き込まれ、またここからデータが読み出される。残余物理アドレス部と物理アドレスのグループ情報に一致しているグループ情報とに一致しているタグを有するキャッシュエントリが存在しない場合、仮想アドレスのグループ情報は物理アドレスのグループ情報と比較される。両グループ情報が一致する場合、キャッシュアドレス動作を終了し、キャッシュミスとなる。しかしながら２つのグループ情報が異なる場合、キャッシュメモリは、仮想アドレスのキャッシュ索引部と物理アドレスのグループ情報とを用いて再度索引付けされる。ここでアドレスされた全てのキャッシュエントリのタグ及びグループ情報が、残余物理アドレス部及び／又は物理アドレスのグループ情報に対応するかをチェックするために読み出される。その後、アドレスされたキャッシュエントリのうちどれが、仮想アドレスから変換された物理アドレスに一致しているタグと物理アドレスのグループ情報に一致しているグループ情報とを有するかが再度チェックされ、このキャッシュエントリがキャッシュヒットとなる。これによりキャッシュアドレス動作を終了し、このキャッシュエントリのデータ領域にデータが書き込まれ、またここからデータが読み出される。残余物理アドレス部に一致しているタグと物理アドレスのグループ情報に一致しているグループ情報とを有するキャッシュエントリが再度存在しない場合、キャッシュアドレス動作を終了し、キャッシュミスとなる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＵＳ

Claims

【特許請求の範囲】１．キャッシュ索引部と、仮想ページ番号を表し、仮想アドレスのページ番号アドレス部によって表された仮想ページが属する、複数のグループのうちの１つを指示するグループ情報を有する、ページ番号アドレス部とを含む仮想アドレスによって索引付けされる一方向又は多方向結合型キャッシュメモリを備え、前記仮想アドレスは、グループ情報と残余物理アドレス部とを含む物理ページ番号を表すページ番号アドレス部を用いて物理アドレスへ変換可能であり、前記グループ情報は、物理アドレスのページ番号アドレス部によって表された物理ページが属する、複数のグループのうち１つを指示し、前記キャッシュメモリはキャッシュ索引部と仮想アドレスのグループ情報とによって索引付け可能な複数のキャッシュエントリを有し、各キャッシュエントリは少なくとも１つのタグと１つのグループ情報と１つのセット及びリセット可能な状態フラグと少なくとも１つのデータ領域とを有し、キャッシュアドレッシングは、ａ）キャッシュメモリがキャッシュ索引部と仮想アドレスのグループ情報とを使用して索引付けされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされるステップと、ｂ）アドレスされた全てのキャッシュエントリのタグが、仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部への対応をチェックするために読み出されるステップと、ｃ）アドレスされた全てのキャッシュエントリのグループ情報が、仮想アドレスから変換された物理アドレスのグループ情報への対応をチェックするために読み出されるステップと、ｄ）ステップｂ),ｃ）において読み出されたキャッシュエントリのうちどれが、セットされた状態フラグを有するかがチェックされるステップと、ｅ）ステップｄ）において、キャッシュエントリが、セットされた状態フラグと、物理アドレスの残余物理アドレス部に一致しているタグと、グループ情報に一致しているグループ情報とを有する場合、キャッシュヒットとなり、キャッシュアドレス動作を終了し、各キャッシュエントリのデータ領域へのデータの書き込み及びここからのデータの読み出しを可能とするステップ、又はｆ）仮想アドレスのグループ情報が物理アドレスのグループ情報と同一であるかを判定し、アドレスされたキャッシュエントリのうちの１つが、物理ページ番号の残余物理アドレス部に一致しているタグとセットされていない状態フラグとを有するかを判定するステップと、ｇ）ステップｆ）において、キャッシュエントリのための条件が与えられた場合、キャッシュメモリがキャッシュ索引部とこのキャッシュエントリのグループ情報とを使用して索引付けされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされ、ステッブｂ),ｃ),ｄ）が実行されるステップと、ｈ）アドレスされたキャッシュエントリのうち、セットされた状態フラグと、物理アドレスの残余物理アドレス部に一致しているタグと、物理アドレスのグループ情報に一致しているグループ情報とを有するキャッシュエントリがキャッシュヒットとなり、キャッシュアドレス動作を終了し、各キャッシュエントリのデータ領域へのデータの書き込み及びここからのデータの読み出しを可能とするステップと、ｉ）ステップｆ）において、条件が１つも与えられない場合、仮想アドレスのグループ情報が物理アドレスのグループ情報と異なるかがチェックされるステップと、ｊ）ステップｉ）において、条件が与えられた場合、キャッシュメモリがキャッシュ索引部と物理アドレスのグループ情報とを使用して索引付けされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされてステップｂ）〜ｈ）が実行され、そしてステップｆ）がその処理で実行され、ステップｆ）の条件が１つも達成されない場合、キャッシュアドレス動作を終了してキャッシュミスとなるステップと、ｋ）ステップｉ）における条件が達成されない、又はステップｈ）においてキャッシュヒットとならない場合、キャッシュアドレス動作を終了し、キャッシュミスとなるステップとのいずれかとによって実施されるデータ記憶用キャッシュメモリ装置。２．単方向用の直接配置されたキャッシュメモリの場合、唯一アドレスされたキャッシュエントリに関して、状態フラグとタグとグループ情報とのチェックがステップｈ）において省略され、この唯一アドレスされたキャッシュエントリがキャッシュヒットとなることを特徴とする請求項１記載のキャッシュメモリ装置。３．キャッシュ索引部と、仮想ページ番号を表し、仮想アドレスのページ番号アドレス部によって表された仮想ページが属する、複数のグループのうちの１つを指示するグループ情報を有する、ページ番号アドレス部とを含む仮想アドレスによって索引付けされる一方向又は多方向結合型キャッシュメモリを備え、前記仮想アドレスは、グループ情報と残余物理アドレス部とを含む物理ページ番号を表すページ番号アドレス部を用いて物理アドレスへ変換可能であり、前記グループ情報は、物理アドレスのページ番号アドレス部によって表された物理ページが属する、複数のグループのうち１つを指示し、前記キャッシュメモリはキャッシュ索引部と仮想アドレスのグループ情報とによって索引付け可能な複数のキャッシュエントリを有し、各キャッシュエントリは少なくとも１つのタグと少なくとも１つのデータ領域とを有し、キャッシュアドレッシングは、ａ）キャッシュメモリがキャッシュ索引部と仮想アドレスのグループ情報とを使用して索引付けされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされるステップと、ｂ）アドレスされた全てのキャッシュエントリのタグが、仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部への対応をチェックするために読み出されるステップと、ｃ）仮想アドレスのグループ情報が物理アドレスのグループ情報と比較されるステップと、ｄ）ステップｃ）において両グループ情報が同一である場合、アドレスされたキャッシュエントリのタグのうちどれが物理アドレスの残余物理アドレス部に一致しているかがチェックされ、残余物理アドレス部に一致しているタグを有するキャッシュエントリがキャッシュヒットとなり、これによりキャッシュアドレス動作を終了し、データが各キャッシュエントリのデータ領域へ書き込まれまたここから読み出され得るステップと、ｅ）ステップｄ）において一致していない場合、キャッシュアドレス動作を終了し、キャッシュミスとなるステップと、ｆ）ステップｃ）において両グループ情報が異なる場合、仮想アドレスのキャッシュ索引部と物理アドレスのグループ情報とを使用してキャッシュメモリが索引付けされるステップと、ｇ）アドレスされたキャッシュエントリのタグのうち、何れが、仮想アドレスから変換された物理アドレスの残余物理アドレス部に一致しているかがチェックされ、残余物理アドレス部に一致しているタグを有するキャッシュエントリがキャッシュヒットとなり、これによりキャッシュアドレス動作を終了し、データが各キャッシュエントリのデータ領域へ書き込まれまたここから読み出され得るステップと、ｈ）ステップｇ）において、再度一致していない場合、キャッシュアドレス動作を終了し、キャッシュミスとなるステップとによって実施されるデータ記憶用キャッシュメモリ装置。４．キャッシュ索引部と、仮想ページ番号を表し、仮想アドレスのページ番号アドレス部によって表された仮想ページが属する、複数のグループのうちの１つを指示するグループ情報を有する、ページ番号アドレス部とを含む仮想アドレスによって索引付けされる一方向又は多方向結合型キャッシュメモリを備え、前記仮想アドレスは、グループ情報と残余物理アドレス部とを含む物理ページ番号を表すページ番号アドレス部を用いて物理アドレスへ変換可能であり、前記グループ情報は、物理アドレスのページ番号アドレス部によって表された物理ページが属する、複数のグループのうち１つを指示し、前記キャッシュメモリはキャッシュ索引部と仮想アドレスのグループ情報とによって索引付け可能な複数のキャッシュエントリを有し、各キャッシュエントリは少なくとも１つのタグと１つのグループ情報と１つのセット及びリセット可能な状態フラグと少なくとも１つのデータ領域とを有し、キャッシュアドレッシングは、ａ）キャッシュメモリはキャッシュ索引部と仮想アドレスのグループ情報とを使用して索引付けされ、１つのキャッシュエントリがキャッシュメモリの方向毎にアドレスされるステップと、ｂ）アドレスされた全てのキャッシュエントリのタグが、仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部への対応をチェックするために読み出されるステップと、ｃ）アドレスされた全てのキャッシュエントリのグループ情報が仮想アドレスから変換された物理アドレスのグループ情報への対応をチェックするために読み出されるステップと、ｄ）アドレスされたキャッシュエントリのうちどれが、仮想アドレスから変換された物理アドレスの物理ページ番号の残余物理アドレス部に一致しているタグと、物理アドレスのグループ情報に一致しているグループ情報とを有するかがチェックされ、このキャッシュエントリがキャッシュヒットとなり、これによりキャッシュアドレス動作を終了し、データが各キャッシュエントリのデータ領域へ書き込まれまたここから読み出され得るステップと、ｅ）ステップｄ）において一致していない場合、仮想アドレスのグループ情報が物理アドレスのグループ情報と比較されるステップと、ｆ）両グループ情報が一致している場合、キャッシュアドレス動作を終了し、キャッシュミスとなるステップと、ｇ）両グループ情報が異なる場合、仮想アドレスのキャッシュ索引部と物理アドレスのグループ情報とを使用してキャッシュメモリが再度索引付けされるステップと、ｈ）ステップｇ）に基づいて索引付けされたキャッシュメモリに対してステップｄ）が実行されるステップと、ｉ）ステップｈ）に基づいて実行されステップｄ）において再度一致していない場合、キャッシュアドレス動作を終了し、キャッシュミスとなるステップとによって実施されるデータ記憶用キャッシュメモリ装置。