JPH0950971A - 自己整合フィールド注入および方法 - Google Patents

自己整合フィールド注入および方法

Info

Publication number
JPH0950971A
JPH0950971A JP8219253A JP21925396A JPH0950971A JP H0950971 A JPH0950971 A JP H0950971A JP 8219253 A JP8219253 A JP 8219253A JP 21925396 A JP21925396 A JP 21925396A JP H0950971 A JPH0950971 A JP H0950971A
Authority
JP
Japan
Prior art keywords
regions
region
well
concentration
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8219253A
Other languages
English (en)
Inventor
Tom Meixner
トム・ミークスナー
Randy D Redd
ランディー・ディー・レッド
Brad Axan
ブラッド・アクサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0950971A publication Critical patent/JPH0950971A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【目的】 余分なマスク工程なしに、かつフィールド酸
化工程によって引き起こされる添加不純物の再分布とセ
グリゲーションを生じさせずにチャネルストッパ注入の
効果を提供する。更に、設計上の考慮事項に基づいた一
貫したしきい電圧をもつ小さな形状のデバイスを製造す
る方法も提供する。 【構成】 本発明の自己整合フィールド注入構造および
方法は、半導体デバイスの能動領域(41)の少なくと
も一部に組み合わされたドープ層(62,62′)を形
成するために、オルタネートマスク層(60,60′)
を用いて行われるフィールド注入(130)から構成さ
れている。従来技術のチャネルストッパ工程とは異な
り、本発明の方法は組み合わされたドープ層(62,6
2′)がフィールド酸化膜(38,39)に自己整合性
される構造を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般には金属酸化
物半導体(MOS)集積回路のプロセスに関するもので
あり、特にMOS集積回路におけるデバイスのアイソレ
ーションに関するものである。
【0002】
【従来の技術】MOS集積回路においては、適切な回路
機能を保証するために、能動素子(active de
vices)はおたがいから隔離されていることが望ま
しい。典型的には、デバイスのアイソレーションはアペ
ルズ(Appels)とコーイ(Kooi)によって紹
介された(J.A.Appels他,Phillips
Research Reports,25,118(1
970))元の選択酸化法(Localized Ox
idation Of Silicon:LOCOS)
から導かれるいろいろな方法のひとつを用いてなされ
る。この原理的な方法の概要はエス・ウォルフ(S.W
olf)によるSilicon Processing
for the VLSI ERA−第2巻,17−
39ぺ−ジ,Lattice Press,Sunse
t Beach,CA(1990)の2.2−2.5章
にみることができ、参照のため本明細書に導入する。
【0003】これらのアイソレーション機構のほとんど
のもののキーとなる要素は、フィールド酸化膜が成長す
る領域におけるチャネルストッパ注入である。Nチャネ
ルMOS(NMOS)回路においては、通常p型のボロ
ンの注入が使われ、PチャネルMOS(PMOS)回路
(あるいは相補MOS(CMOS)回路のPMOS側)
においては、ヒ素のようなn型の不純物(ドーパント)
が使われる。一般的には、チャネルストッパ注入は熱酸
化によりフィールド酸化膜を成長させる前におこなう。
チャネルストッパ領域は空乏層領域が1つの能動素子
(activedevice)から他の能動素子まで広
がるのを遅くする。加えて、チャネルストッパ領域は、
フィールド酸化膜領域の上部を通る導電体によって生じ
る寄生デバイスがターンオンするのを防ぐ。最後に、チ
ャネルストッパ領域は、低電圧での高い電流消費を生じ
させる表面の漏れ電流を除去するのに役立つ。
【0004】
【発明が解決しようとする課題】これらの利点にもかか
わらず、チャネルストッパ工程はなお固有の問題を抱え
ている。その問題の一つは、能動デバイスの領域と相補
構造(complementary structur
e)における逆型のウエル領域からチャネルストッパ注
入を遮蔽する(mask)ために行われる必要があるフ
ォトリソグラフィやマスキング工程である。p型とn型
のチャネルストッパ領域の両方を必要とするCMOSデ
バイスでは、典型的には二つのマスキング工程が必要で
ある。それぞれのマスキング工程は、コストを高め、製
造工程を複雑にする。
【0005】加えて、注入工程のコントロールとチャネ
ルストッパ領域の形成が、しばしば問題となる。チャネ
ルストッパ注入は最も典型的にはフィールド酸化の前に
行われるので、前記コントロールの問題は、酸化工程で
消費されるのを避けるために十分なエネルギおよびドー
ズ量による注入を行うことである。例えば、ボロン注入
量は5E12ないし5E13原子/cmのオーダー、
注入エネルギは60,000ないし100,000エレ
クトロンボルト(60ないし100keV)である。し
かしながら、ボロン濃度がソース/ドレイン対基板間の
容量の増加と降伏電圧(breakdown volt
ages)の低下を引き起こすほど高くならないよう注
意を払わねばならない。
【0006】もう一つの問題は、添加不純物の広がり
(spreading)、あるいは横方向への拡散(l
ateral diffusion)である。添加不純
物の横方向への拡散は、能動領域(active ar
eas)への侵入(encroachment)をもた
らす。この侵入は、フィールド酸化膜の端部付近のチャ
ネル領域におけるチャネルストッパ添加不純物の表面濃
度を非常に高くし、その領域におけるしきい値電圧(V
t)の増加を引き起こす。したがって、チャネルの幅方
向に沿った電気伝導度または導電率はフィールド酸化膜
からの距離の関数として変化する。このことはデバイス
形状が収縮するに応じて特にクリティカル(criti
cal)になり、それは設計上の考慮事項よりもむしろ
デバイスのサイズに基づいたデバイスのVtの変化をも
たらすからである。
【0007】酸化工程と関連した問題は、チャネルスト
ッパ注入を酸化段階の後に行うことで取り除ける。しか
しながらこれは困難な、0.8ミクロン(μm)の酸化
物層に対して400keVのオーダーの高いエネルギの
注入を必要とする。そのような高いエネルギレベルで
は、能動領域(active area)をマスクする
ために用いられる材料はひどく劣化し、従ってこれらを
除去するために特別な工程が必要となる。
【0008】従って、実際のチャネルストッパ注入を行
うときに一般的に用いられる余分なマスキング工程なし
に、チャネルストッパ注入の効果を提供する方法が必要
とされている。加えて、フィールド酸化工程によって引
き起こされる添加不純物の再分布(redistrib
ution)とセグリゲーション(segregati
on)の影響を生じずにチャネルストッパ注入の効果を
提供する方法も必要とされている。最後に、設計上の考
慮事項に基づいた一貫したしきい値電圧をもつ小さな形
状のデバイスを製造する方法も必要とされている。
【0009】
【課題を解決するための手段】本発明の第1の態樣で
は、半導体基板(10)を提供する段階と、前記半導体
基板(10)に第1導電型の複数の第1ウエル領域(1
2)を形成する段階と、前記複数のウエル領域(12)
の内の少なくとも1つのウエル領域に少なくとも1つの
能動領域を画定する酸化膜領域(38,39)を熱的に
形成する段階と、そして前記少なくとも1つの能動領域
に前記第1導電型の少なくとも1つのドープ領域(6
2)を形成する段階であって、前記少なくとも1つのド
ープ領域(62)はチャネルストッパ注入効果を提供す
るために前記酸化膜領域(38,39)に自己整合され
る前記段階、を具備する自己整合フィールド注入(13
0)を用いる半導体デバイスの製造方法が提供される。
【0010】この場合、前記第1導電型の少なくとも1
つのドープ領域(62)を形成する段階がさらに横方向
に区分されたドープ領域(62′)を形成する段階を具
備すると好都合である。
【0011】更に本発明の第2の態樣では、半導体基板
(10)と、前記半導体基板(10)における、バーズ
ビーク領域(64)を備えた、熱酸化により形成された
複数の酸化膜領域(38,39,40)と、前記複数の
酸化膜領域(38,39,40)の少なくとも1つによ
って画定された少なくとも1つの能動領域と、そして前
記複数の酸化膜領域(38,39,40)の前記少なく
とも1つに隣接して整列され、チャネルストッパ注入効
果を提供するために前記バーズビーク領域(64)の少
なくとも一部の下に前記少なくとも1つの能動領域から
延在する、第1導電型もしくは第2導電型の少なくとも
1つのドープ領域(62)、を具備するフィールド注入
(130)を用いる半導体デバイスが提供される。
【0012】更に本発明の第3の態樣では、半導体基板
(10)と、前記半導体基板(10)における第1導電
型および第1濃度の複数の第1ウエル領域(12)と、
前記半導体基板(10)における第2導電型および前記
第2導電型が第1濃度である複数の第2ウエル領域(1
4)と、前記複数の第1ウエル領域(12)と前記複数
の第2ウエル領域(14)における複数の酸化膜領域
(38,39,40)であって、熱酸化によって形成さ
れる前記複数の酸化膜領域(38,39,40)と、前
記複数の第1ウエル領域(12)と前記複数の第2ウエ
ル領域(14)のそれぞれにおける少なくとも一つの能
動領域であって、前記複数の酸化膜領域(38,39,
40)の少なくとも1つによって画定されている前記少
なくとも1つの能動領域と、そして実質的に前記複数の
第1ウエル領域(12)における前記少なくとも一つの
能動領域のそれぞれの中にある第1導電型で第2濃度の
少なくとも1つのドープ領域(62)であって、前記第
2濃度が前記第1濃度より大きく、前記複数の酸化膜領
域(38,39,40)のそれぞれに隣接した前記少な
くとも1つのドープ領域(62)、を具備するアイソレ
ート半導体デバイスが提供される。
【0013】この場合、更に実質的に前記複数の第2ウ
エル領域(14)における前記少なくとも1つの能動領
域の中にある第2導電型で第2濃度の少なくとも1つの
ドープ領域を含み、前記第2濃度が前記第1濃度より大
きく、前記少なくとも1つのドープ領域が前記複数の酸
化膜領域(38,39,40)のそれぞれに隣接するよ
う構成すると好都合である。
【0014】
【発明の実施の形態】本発明の方法は広範囲の種類の半
導体の製造工程に応用可能である。理解を簡単にするた
め、ポリバッファード(poly buffered)
LOCOS(PBL)工程を利用したCMOSプロセス
を、本発明の一実施形態の各工程を説明するために選択
している。PBL工程は説明のためだけに選んで用いら
れる、多くのLOCOS派生工程の一つにすぎないこと
が理解されよう。示されてはいないけれども、ここに記
述されている方法はNMOS,PMOSあるいはBiC
MOSデバイスの製造工程にも応用可能であることは理
解されよう。更に、第1導電型の複数の第1ウエル領域
と第2導電型の複数の第2ウエル領域を図示している
が、図示と理解を簡単にするために、それぞれの導電型
について一つのウエルにつき説明する。電流デバイス
(current device)の製造工程では、し
ばしば基板上にエピタキシャル層を成長させるが、本発
明はまたエピタキシャル層を含んだ構造にも適用可能で
ある。
【0015】図1は製造の初期段階のCMOS半導体装
置の一部である。半導体基板10は、主面(major
surface)16を有し、pウエル12およびn
ウエル14がその中に形成された基板である。基板10
は第1導電型、例えばp型、の基板であり、製造するデ
バイスの種類に対して特に調整した抵抗率を生じるよう
な第1の濃度をもっている。例えば図1に描かれている
構造は、典型的にはおよそ14ないし22オームセンチ
メートルの範囲の抵抗率をもっている。記述されている
実施形態では、pウエル12は第1導電型の領域、nウ
エル14は第2導電型の領域で、基板10とは異なる添
加不純物濃度をもっている。例えば基板10において、
pウエルは、典型的には6ないし9E12原子/cm
のドーズ量のボロンを25ないし50keVのエネルギ
でドープした第2の濃度の領域である。再び基板10を
参照すると、nウエル14は典型的には6ないし9E1
2原子/cmのドーズ量の燐(phosphoru
s)を80ないし150keVのエネルギでドープした
領域である。当業者に良く知られているいくつかの技術
のどれか一つを使用して、これらの添加不純物材料と濃
度でpウエル12とnウエル14を形成する。例えば、
固体や気体の添加不純物源を利用した種々の形式のマス
ク拡散(masked diffusion)やイオン
注入の工程を首尾よく用いることができる。
【0016】半導体基板10は半導体ウエハ上に横たわ
るエピタキシャルシリコン層と該エピタキシャル層内に
形成されたウエル領域を備えたものであることも理解さ
れよう。加えて、図1に示されているツインウエル構造
は可能な唯一のCMOS構造ではなく、むしろ例示的な
目的のための都合のよい手段として用いていることは理
解されよう。例えば、p型基板10において、第2導電
型の単一の領域、例えばnウエル14、の形成はCMO
Sトランジスタの引き続く形成を可能にするであろう。
あるいはかわりに、基板10は単一のpウエル12だけ
を形成したn型の基板とすることもできる。したがっ
て、本発明の方法は、エピタキシャルシリコン層を備え
たあるいは備えない、基板とウエルとの任意の組み合わ
せに対して同様の容易さと利点を備えて実施することが
できることが理解されよう。
【0017】再び図1を参照すると、酸化物層20とポ
リシリコン層22が主面16上に横たわって示されてい
る。窒化シリコン層24とマスク層26がポリシリコン
層22上に横たわって形成され、フィールド開孔部2
7,28,29が形成されるようにパターンニングした
工程の後の図が描かれている。図1に描かれているよう
な酸化物とポリシリコンと窒化物層の組み合わせはPB
L構造の典型的な先駆例(precursor)であ
る。主面16上に重なって示されているそれぞれの層の
形成と、フィールド開孔部27,28,29を形成する
ための層24,26のパターンニングは、半導体のプロ
セス技術でよく知られた方法を用いて成し遂げられる。
【0018】図2に移ると、マスク層26を取り除き、
チャネルストッパ開孔部32,34を形成するため、お
よびnウエル14を完全にマスキングするために、第2
マスク層30を形成しかつパターンニングした後の、従
来技術の工程が示されている。チャネルストッパ開孔部
32は図1に示されているフィールド開孔部27の位置
とほぼ対応しており、かつチャネルストッパ開孔部34
は図1のフィールド開孔部28の中でpウエル12の範
囲内にある部分にほぼ一致している。チャネルストッパ
領域36と37は開孔部32と34それぞれにチャネル
ストッパ注入100を行うことで形成される。典型的に
は、比較的高ドーズ量のボロン、5E12ないし5E1
3原子/cmを、60ないし100keVのエネルギ
で注入し、チャネルストッパ領域36と37を形成す
る。発明が解決しようとする課題の項で示したように、
従来技術で一般的なそのような高ドーズ量のボロンの注
入は、許容できるフィールドしきい値電圧を有する場合
過度の横方向拡散のために能動デバイス(active
device)のしきい値の変化を引き起こすととも
に、降伏電圧を引き下げかつソース/ドレイン容量を増
加させる。ここには示されていないが、付加的なマスキ
ング工程とイオン注入工程がnウエル領域14にチャネ
ルストッパ領域を形成するために使用できる。
【0019】図3は第2マスク層30を除去し、フィー
ルド酸化膜領域38,39,40を形成したあとの従来
技術の工程を描いたものである。酸化膜領域38,3
9,40を形成し、図2のチャネルストッパ領域36,
37の添加不純物を再分布させ(redistribu
te)、結果として再分布したチャネルストッパ領域4
2,43を形成するために高温の熱酸化工程が用いられ
る。酸化膜領域38,39,40の形成は、pウエル1
2とnウエル14内にある能動領域(active a
reas)の外側の境界を画定し、例えば酸化膜領域3
8と39の間に能動領域41が形成される。
【0020】従来技術の図4では、図3に示された、残
存酸化物層(remainingoxide laye
r)20、ポリシリコン層22、窒化物層24が除去さ
れている。ゲート酸化物層46は主面16上に横たわっ
て形成され、ゲートポリシリコン層48はゲート酸化物
層46の上に横たわって形成されている。pウエル12
中のフィールド酸化膜領域38,39の間にデバイスの
チャネル開孔部52をつくるために、第3のマスキング
層50が形成される。第3のマスキング層50は、不純
物をドープしたデバイスのチャネル領域54を形成する
しきい値調整(Vt)注入110およびパンチスルー注
入(punchthru implant)120の
間、基板10のための注入マスクとして作用する。NM
OSデバイスにおいては、Vt注入110は、典型的に
はおおよそ1E11ないし1E12原子/cmのドー
ズ量のボロンをおおよそ10ないし40keVのエネル
ギで注入して行う。パンチスルー注入120は、典型的
にはおおよそ5E12ないし5E13原子/cmのド
ーズ量をおおよそ80ないし150keV間のエネルギ
で注入する。従ってVt注入110はpウエル12の表
面に近い第1の深さで添加不純物濃度の最大値を示す。
しかしパンチスルー注入120は、Vt注入の場合より
も深い第2の深さでピークドーパント濃度を生じ、この
場合該第2の深さは後の処理工程で形成されるソース/
ドレイン領域(ここでは示されていない)の深さと一致
したものとされる。
【0021】図5に移ると、本発明の方法におけるある
一段階の断面図が示されている。図5では、図1のマス
ク層26を取り除きフィールド酸化工程が完了した後
の、図1と同様の構造が示されている。図3の従来技術
の構造と異なり、図5の構造は、図3に描かれている再
分布したチャネルストッパ領域42,43がない。した
がって本発明の方法は、図2に示されているような、第
2マスク層30の形成とパターニング、および/または
チャネルストッパ領域を形成するためのチャネルストッ
パ注入100が必要ない。加えてフィールド酸化膜領域
38,39,40の形成のための酸化過程の間に前記チ
ャネルストッパ領域の再分布(redistribut
ion)も起きない。したがって、既に言及したような
チャネルストッパ領域の欠点が無くなったことが理解さ
れる。
【0022】図6には、本発明の一実施形態が示されて
いる。図5で描かれている残存酸化物層20、ポリシリ
コン層22、窒化物層24は除去されている。ゲート酸
化物層46が主面16上に横たわって成長され、ゲート
ポリシリコン層48がゲート酸化物層46上に横たわっ
て形成されている。しかしながら従来技術と違って、第
1のオルタネートマスキング層(alternate
masking layer)60を、nウエル領域1
4だけをマスキングするために被着させパターニングす
る。3つの注入プロセスが組み合わされたフィールド注
入領域あるいは組み合わされたドープ領域62をつくる
ために用いられる。Vt注入110とパンチスルー注入
120は図4に示される従来技術のプロセスとほぼ同じ
方法で行われ、加えてフィールド注入(field i
mplant)130がさらに行われる。フィールド注
入130は、パンチスルー注入120よりも深いところ
で添加不純物濃度の最大値を示す。図のようなNMOS
の例では、おおよそ1E12ないし1E13原子/cm
の範囲のドーズ量のボロンをおおよそ150ないし2
00keVの範囲のエネルギで注入する。
【0023】図に描かれているように、組み合わされた
ドープ領域62はフィールド酸化膜領域38,39の
下、特にバーズビーク領域(bird′s beak
areas)64の一部分の下で、いくばくかの距離を
もって広がっている。当業者には公知のように、フィー
ルド酸化膜領域38,39の厚みは、各領域38,39
のバーズビーク領域64において変動する。従って、注
入のマスキング効果は前記厚みの変化とともに変わるで
あろう。酸化膜が厚くなればなるほどマスキング効果は
大きくなる。従って、バーズビーク領域64がフィール
ド酸化膜領域38,39の全厚みに達しているような領
域では、フィールド注入130はほぼ完全にマスキング
される。また、Vt注入110とパンチスルー注入12
0もフィールド酸化膜領域38,39によってマスキン
グされ、かつこれらの注入はより低エネルギで行われる
ので、バーズビーク領域64においてフィールド注入1
30の場合よりも添加不純物の浸透(penetrat
ion)は少ないことは明白である。最後にフィールド
注入130は酸化膜領域38,39のエッジに関して自
己整合され、従って組み合わされたドープ領域62がフ
ィールド酸化膜領域38,39でマスキングされないp
ウエル12の領域でだけ形成される、自己整合フィール
ド注入構造(self−aligned field
implantstructure)が形成されること
が理解される。
【0024】またここでは示していないけれども、パン
チスルー注入120とフィールド注入130を組み合わ
せて、ひとつのフィールド/パンチスルー注入(fie
ld/punchthru implant)にするこ
とも可能である。このような組み合わせは、組み合わさ
れたドープ領域62の添加不純物のプロフィールを微調
整する必要はあるが、製造工程で必要な処理工程数を減
少させる。当業者なら理解できるように、そのような組
み合わせは、製造のコストと単純さをデバイスの性能と
比較して選択される。従って注入を個別に行うか、ある
いは組み合わされた注入を使用するかはケースバイケー
スのベースで決められる。
【0025】図7に移ると、本発明の別の実施形態が示
されている。図6に示されている実施形態と比較して、
pウエル12の能動領域においてソースとドレイン領域
66をマスキングするために別のマスキング層60′が
更にパターニングされている。Vt注入110,パンチ
スルー注入120,フィールド注入130が全て図6の
実施形態に関して説明したように行われている。しかし
ながら、領域66は全ての注入工程の間マスキングされ
ているので、横方向に区分された、組み合わされたドー
プ領域62′が形成される。しかしながら、このような
横方向の区分は、組み合わされたドープ領域62′中の
添加不純物の相対的な分布には影響を与えず、それぞれ
の注入工程の添加不純物濃度が最大値を示す相対的な位
置も前に述べたものと一致している。加えて組み合わさ
れたドープ領域62′はフィールド酸化膜領域38,3
9に関して自己整合されており、バーズビーク領域64
の下で、前に述べたようにバーズビーク領域64におけ
るフィールド酸化膜の厚みと一致する程度の領域まで広
がっている。図6の実施形態の様に、図7の実施形態に
対しても、パンチスルー注入120とフィールド注入1
30を別々に行う代わりに、二つを組み合わせたパンチ
スルー/フィールド注入140(図には示していない)
を行っても良い。
【0026】従来技術のチャネルストッパ注入のアイソ
レーション効果は、チャネルストッパ領域42,43
(図4を参照)がそれぞれフィールド酸化膜領域38,
39の下にあることによるものである。本発明の実施形
態はこれと同じ結果を、(図6,7にみられる)フィー
ルド酸化膜領域38,39のバーズビーク領域64の下
に組み合わされたドープ領域62あるいは62′の少な
くとも一部を提供することにより達成することが理解さ
れる。従ってそれぞれのフィールド酸化膜領域38,3
9の一部分の周辺や下部に、チャネルストッパ効果を提
供する境界が形成されている。このことは空乏層領域の
広がりを遅らせ、寄生デバイスがターンオンするのを妨
げ、表面の漏れ電流を減少させる。
【0027】図8は、種々のゲートバイアス下で測定し
た寄生フィールドトランジスタの電流値のグラフであ
る。図6の実施形態を利用して作製したサンプルデバイ
スが、チャネルストッパ注入工程を用いて作製した従来
技術のデバイスと比較されている。Y軸200はマイク
ロアンペア(μA)で、X軸300はボルト(V)で表
示されている。実際には、本データは電流消費を測定し
ている間に電圧を増加させることにより採取した。1.
0μAを発生させるのに必要な電圧値をそれぞれの試験
用デバイスについて記録し、表1にのせてある。加え
て、表1は注入量と注入エネルギの違いにより、グラフ
中のそれぞれの曲線と対応させて、従来技術工程を描い
てある曲線260とともにまとめてある。
【0028】
【表1】 曲線番号 フィールド注入 フィールド注入 1μAに ドーズ量 エネルギ 必要な電圧 (原子/cm) (keV) −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 210 1E12 150 12.3 220 1E12 190 10.9 230 2E12 170 15.5 240 4E12 150 >16 250 4E12 190 >17 260 5E12 100 14.4
【0029】従来技術の工程を描いてある曲線260
を、本発明の一実施形態の種々のドーズ量と注入エネル
ギの曲線と比較すると、図6の実施形態が従来技術の工
程の場合と同様の添加不純物濃度の生成を可能にしてい
ることが分かる。実際に、曲線260は種々のテストサ
ンプルの範囲内に十分おさまっている。したがって従来
技術のプロセスの結果が達成でき、かつ本発明の実施形
態に固有のマスクと工程の数の減少が実現される。した
がって、従来技術の電流−電圧特性の形を保ったまま、
望みのしきい値電圧にあつらえることができる本発明の
実施形態の柔軟な性質が、はっきり示されている。
【0030】
【発明の効果】以上から、自己整合フィールド注入領域
(field implant region)を作成
する新規な方法が提供されたことが理解されるべきであ
る。本発明の実施形態に従って形成された自己整合され
たフィールド領域は、高性能デバイスに要求されるアイ
ソレーション構造を完成させ、その結果、従来技術の手
法で生じるような欠点なしに、チャネルストッパ注入の
効果を提供する。従って、隔離フィールド領域をもち、
チャネルストッパなしにアイソレートされた半導体デバ
イスが、従来技術のチャネルストッパ工程よりも少ない
マスク工程によって作製できることが示された。加え
て、フィールド酸化の間に生じるチャネルストッパ添加
不純物の再分布とセグリゲーション(segregat
ion)の問題もまた取り除かれたことが示された。ま
たデバイスのアイソレーションが添加不純物の位置の厳
密な制御により達成でき、一貫したVtにより一貫した
性能のデバイスを作製する能力が極めて高められたこと
も示された。最後に、本発明の実施形態に基づいて作製
した寄生フィールドトランジスタのVt性能が、従来技
術のチャネルストッパ工程を用いて作製した場合と同等
もしくはそれ以上のデバイス性能をもつことが可能なこ
とも示された。従って、高い歩留まりと関連する、製造
工程の単純化と低コスト化のための方法が提供された。
【図面の簡単な説明】
【図1】従来技術と本発明の実施形態に共通の工程段階
の半導体ウエハの一部分の断面図である。
【図2】チャネルストッパ注入を必要とする従来技術の
工程段階を示す半導体ウエハの一部分の断面図である。
【図3】チャネルストッパ注入を必要とする従来技術の
工程段階を示す半導体ウエハの一部分の断面図である。
【図4】チャネルストッパ注入を必要とする従来技術の
工程段階を示す半導体ウエハの一部分の断面図である。
【図5】本発明の一実施形態の工程段階を示す半導体ウ
エハの一部分の断面図である。
【図6】本発明の一実施形態の工程段階を示す半導体ウ
エハの一部分の断面図である。
【図7】本発明の別の実施形態を示す半導体ウエハの一
部分の断面図である。
【図8】本発明の一実施形態のフィールドトランジスタ
のしきい値電圧を典型的な従来技術のデバイスと比較し
た電流−電圧特性のグラフである。
【符号の説明】
10 半導体基板 12 pウエル 14 nウエル 16 主面 20 酸化物層 22 ポリシリコン層 24 シリコン窒化膜 26 マスク層 27,28,29 フィールド開孔部 30 第2マスク層 32,34 チャネルストッパ開孔部 36,37 チャネルストッパ領域 38,39,40 フィールド酸化膜領域 41 能動領域 42,43 再分布したチャネルストッパ領域 46 ゲート酸化物層 48 ゲートポリシリコン層 50 第3マスク層 52 デバイスチャネル開孔部 54 デバイスチャネル領域 60 第1のオルタネートマスキング層 60′別のオルタネートマスキング層 62 組み合わされたドープ領域 62′組み合わされたドープ領域 64 バーズビーク領域 66 ソースおよびドレイン領域 100 チャネルストッパ注入 120 パンチスルー注入 130 フィールド注入
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ランディー・ディー・レッド アメリカ合衆国アリゾナ州85225、チャン ドラー、イースト・ケント・アベニュー 1953 (72)発明者 ブラッド・アクサン アメリカ合衆国アリゾナ州85226、チャン ドラー、ウエスト・シェフィールド・アベ ニュー 3351

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 自己整合フィールド注入(130)を用
    いる半導体デバイスの製造方法であって、 半導体基板(10)を提供する段階、 前記半導体基板(10)に第1導電型の複数の第1ウエ
    ル領域(12)を形成する段階、 前記複数のウエル領域(12)の内の少なくとも1つの
    ウエル領域に少なくとも1つの能動領域を画定する酸化
    膜領域(38,39)を熱的に形成する段階、そして前
    記少なくとも1つの能動領域に前記第1導電型の少なく
    とも1つのドープ領域(62)を形成する段階であっ
    て、前記少なくとも1つのドープ領域(62)はチャネ
    ルストッパ注入効果を提供するために前記酸化膜領域
    (38,39)に自己整合される前記段階、 を具備することを特徴とする自己整合フィールド注入
    (130)を用いる半導体デバイスの製造方法。
  2. 【請求項2】 前記第1導電型の少なくとも1つのドー
    プ領域(62)を形成する段階がさらに横方向に区分さ
    れたドープ領域(62′)を形成する段階を具備するこ
    とを特徴とする、請求項1に記載の自己整合フィールド
    注入(130)を用いる半導体デバイスの製造方法。
  3. 【請求項3】 フィールド注入(130)を用いる半導
    体デバイスであって、 半導体基板(10)、 前記半導体基板(10)における、バーズビーク領域
    (64)を備えた、熱酸化により形成された複数の酸化
    膜領域(38,39,40)、 前記複数の酸化膜領域(38,39,40)の少なくと
    も1つによって画定された少なくとも1つの能動領域、
    そして前記複数の酸化膜領域(38,39,40)の前
    記少なくとも1つに隣接して整列され、チャネルストッ
    パ注入効果を提供するために前記バーズビーク領域(6
    4)の少なくとも一部の下に前記少なくとも1つの能動
    領域から延在する、第1導電型もしくは第2導電型の少
    なくとも1つのドープ領域(62)、 を具備することを特徴とするフィールド注入(130)
    を用いる半導体デバイス。
  4. 【請求項4】 アイソレート半導体デバイスであって、 半導体基板(10)、 前記半導体基板(10)における第1導電型および第1
    濃度の複数の第1ウエル領域(12)、 前記半導体基板(10)における第2導電型および前記
    第2導電型が第1濃度である複数の第2ウエル領域(1
    4)、 前記複数の第1ウエル領域(12)と前記複数の第2ウ
    エル領域(14)における複数の酸化膜領域(38,3
    9,40)であって、熱酸化によって形成される前記複
    数の酸化膜領域(38,39,40)、 前記複数の第1ウエル領域(12)と前記複数の第2ウ
    エル領域(14)のそれぞれにおける少なくとも一つの
    能動領域であって、前記複数の酸化膜領域(38,3
    9,40)の少なくとも1つによって画定されている前
    記少なくとも1つの能動領域、そして実質的に前記複数
    の第1ウエル領域(12)における前記少なくとも一つ
    の能動領域のそれぞれの中にある第1導電型で第2濃度
    の少なくとも1つのドープ領域(62)であって、前記
    第2濃度が前記第1濃度より大きく、前記複数の酸化膜
    領域(38,39,40)のそれぞれに隣接した前記少
    なくとも1つのドープ領域(62)、 を具備することを特徴とするアイソレート半導体デバイ
    ス。
  5. 【請求項5】 さらに、実質的に前記複数の第2ウエル
    領域(14)における前記少なくとも1つの能動領域の
    中にある第2導電型で第2濃度の少なくとも1つのドー
    プ領域を含み、前記第2濃度が前記第1濃度より大き
    く、前記少なくとも1つのドープ領域が前記複数の酸化
    膜領域(38,39,40)のそれぞれに隣接している
    ことを特徴とする請求項4に記載のアイソレート半導体
    デバイス。
JP8219253A 1995-08-03 1996-08-01 自己整合フィールド注入および方法 Pending JPH0950971A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50552995A 1995-08-03 1995-08-03
US08/505,529 1995-08-03

Publications (1)

Publication Number Publication Date
JPH0950971A true JPH0950971A (ja) 1997-02-18

Family

ID=24010686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8219253A Pending JPH0950971A (ja) 1995-08-03 1996-08-01 自己整合フィールド注入および方法

Country Status (3)

Country Link
EP (1) EP0762493A1 (ja)
JP (1) JPH0950971A (ja)
KR (1) KR970013417A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
US5024961A (en) * 1990-07-09 1991-06-18 Micron Technology, Inc. Blanket punchthrough and field-isolation implant for sub-micron N-channel CMOS devices
JP2697392B2 (ja) * 1991-07-30 1998-01-14 ソニー株式会社 相補型半導体装置の製造方法
JP3462886B2 (ja) * 1993-03-11 2003-11-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP0762493A1 (en) 1997-03-12
KR970013417A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US5648288A (en) Threshold adjustment in field effect semiconductor devices
US4760033A (en) Method for the manufacture of complementary MOS field effect transistors in VLSI technology
US4385947A (en) Method for fabricating CMOS in P substrate with single guard ring using local oxidation
US4558508A (en) Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
US6908810B2 (en) Method of preventing threshold voltage of MOS transistor from being decreased by shallow trench isolation formation
US6096589A (en) Low and high voltage CMOS devices and process for fabricating same
CA1194612A (en) Process for forming complementary integrated circuit devices
US6548874B1 (en) Higher voltage transistors for sub micron CMOS processes
US5427964A (en) Insulated gate field effect transistor and method for fabricating
JP3194596B2 (ja) Mosトランジスタを半導体ウエハ上にvlsi構造に形成するための改良された方法
EP0476380B1 (en) Self-aligned bipolar transistor structure and fabrication process
JPH0691201B2 (ja) Cmos半導体装置の製造方法
JP4260905B2 (ja) 集積回路を製造するための方法
JPH0922950A (ja) 完全誘電体分離型fet技術
US6033958A (en) Method of fabricating dual voltage MOS transistors
JP3394408B2 (ja) 半導体装置及びその製造方法
US5441906A (en) Insulated gate field effect transistor having a partial channel and method for fabricating
JPH04276653A (ja) 集積回路デバイスの製造プロセス
US9136157B1 (en) Deep N wells in triple well structures
US5663080A (en) Process for manufacturing MOS-type integrated circuits
US4488348A (en) Method for making a self-aligned vertically stacked gate MOS device
US20030127694A1 (en) Higher voltage transistors for sub micron CMOS processes
US6583013B1 (en) Method for forming a mixed voltage circuit having complementary devices
US6001677A (en) Method for fabricating CMOS transistors by implanting into polysilicon
JPH05291517A (ja) 高精度高抵抗の抵抗体構造とその製造方法