JPH0946547A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】映像信号処理装置に関し、フレームシンクロナ
イザ等においてＦＩＦＯメモリを用いてディジタルビデ
オ信号を基準信号に同期させる際に、書き込みのタイミ
ングに対して読み出しのタイミングが規定の時間間隔以
下に近接した場合におけるディジタルオーディオ信号の
不連続性を低減する。 【構成】記録手段２より、異なるタイミングで２系統の
ディジタルビデオ信号ＤＶ１、ＤＶ２を読み出した後、
遅延手段５により、これら２系統のディジタルビデオ信
号ＤＶ１、ＤＶ２のタイミングを一致させる。さらに制
御手段７により書き込みのタイミングＷＲＳＴを基準に
して読み出しのタイミングＲＲＳＴ１、ＲＲＳＴ２を監
視し、この監視結果ＳＥＬに基づいて、選択手段６よ
り、これら２系統のディジタルビデオ信号ＤＤＶ１（Ｄ
Ｖ１）、ＤＶ２を選択出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号処理装置
に関し、フレームシンクロナイザ等においてＦＩＦＯ
（First In First Out）メモリを用いてディジタルビデ
オ信号を基準信号に同期させる際に、異なるタイミング
により２系統のディジタルビデオ信号を読み出した後、
これら２系統のディジタルビデオ信号のタイミングを一
致させ、これら２系統のディジタルビデオ信号を選択出
力することにより、このディジタルビデオ信号に多重化
したオーディオ信号の時間配列の乱れを低減する。

【０００２】

【従来の技術】従来、放送局等においては、フレームシ
ンクロナイザを用いて、種々の映像機器より出力される
映像信号を規定の基準信号に同期させるようになされて
おり、このフレームシンクロナイザでは書き込みのタイ
ミングを切り換えることにより、映像信号の画質劣化を
低減するようになされたものが提案されている。

【０００３】すなわちフレームシンクロナイザは、順次
入力される映像信号をこの映像信号に同期したタイミン
グで順次循環的にフレームメモリに格納し、また基準信
号に同期したタイミングで格納した映像信号を読み出し
て出力する。これによりフレームシンクロナイザは、内
蔵のフレームメモリをＦＩＦＯメモリとして使用して、
規定の映像機器より入力される映像信号を基準信号に同
期したタイミングで出力する。

【０００４】従ってフレームシンクロナイザでは、基準
信号に映像信号の周波数が正確に一致していない場合、
書き込みのタイミングに読み出しのタイミングが追いつ
く場合と、これとは逆に読み出しのタイミングに書き込
みのタイミングが追いつく場合とが発生する。

【０００５】これに対してこの種のフレームメモリで
は、パルス信号でなるライトリセットを基準にしてデー
タを記録するようになされており、このライトリセット
を立ち上げた直後、一定期間にあっては（以下不定領域
の期間と呼ぶ）、このライトリセットにより格納された
データ、又はライトリセットが立ち上がる以前に格納さ
れていたデータの何れかのデータが読み出される。

【０００６】これによりフレームシンクロナイザでは、
このように書き込みのタイミングに読み出しのタイミン
グが近接し、読み出しのタイミングが不定領域の期間に
進入すると、出力される映像信号の時間配列が乱れ、同
一の映像信号が繰り返されて出力され、またこれとは逆
の場合では映像信号が欠落するようになる。

【０００７】このためこの種のフレームシンクロナイザ
では、書き込みのタイミングと読み出しのタイミングと
が近接した場合、垂直ブランキング期間の間で、例えば
１水平走査期間に相当する周期だけ遅らせるように書き
込みのタイミングを切り換え、これにより読み出しのタ
イミングが不定領域に進入しないようにし、画像の乱れ
を有効に回避するようになされていた。

【０００８】すなわち図８に示すように、従来のフレー
ムシンクロナイザでは、読み出しのタイミングと不定領
域とをそれぞれリードポインタＲＰＩＴ及びライトウイ
ンドウＷＷＩＮ（図８（Ａ）及び（Ｂ））で把握する。
ここでリードポインタＲＰＩＴは、例えばフレームメモ
リの先頭アドレスを読み出すタイミングで立ち上がり、
ライトウインドウＷＷＩＮは、リードポインタＲＰＩＴ
で規定される領域を書き込むタイミングを基準にして生
成されるようになされている。

【０００９】これによりフレームシンクロナイザは、こ
のライトウインドウＷＷＩＮにリードポインタＲＰＩＴ
が進入すると、読み出しのタイミングが書き込みのタイ
ミングに近接して不定領域に進入する直前と判断する。
さらにこの判断結果が得られると、従来のフレームシン
クロナイザは、垂直ブランキング期間の間で、書き込み
のタイミングを１水平走査期間に相当する期間だけ遅延
させ、これにより読み出しのタイミングが不定領域に進
入しないようにする。

【００１０】またこのとき読み出しのタイミングに書き
込みのタイミングが追いついた場合は、この書き込みの
タイミングを１水平走査期間に相当する期間だけ遅延さ
せた分、書き込み用アドレスのリセットタイミングを１
水平走査期間だけ遅延させる。これにより図８に示すよ
うに、読み出しのタイミングに書き込みのタイミングが
追いついた場合、例えば同一ライン（この場合ライン１
０でなる）を重複してフレームメモリに書き込み、この
同一ラインを重複して書き込む時間の分、読み出しのタ
イミングと書き込みのタイミングに時間的余裕を形成す
る。なお図８においては、１フレームがライン１からラ
イン１０までと仮定して、この場合ライン１０は、フレ
ームメモリの最後と先頭の２箇所に書き込まれことにな
る。

【００１１】この状態において、フレームシンクロナイ
ザは、さらに書き込みのタイミングが進んで読み出しの
タイミングを追い越すと、リードポインタＲＰＩＴがラ
イトウインドウＷＷＩＮより外れることにより、垂直ブ
ランキング期間で、書き込みのタイミングを元の状態に
戻す。すなわち書き込みのタイミングを１水平走査期間
に相当する期間だけ進め、さらに書き込み用アドレスの
リセットタイミングを１水平走査期間だけ進めることに
なる。この場合フレームメモリには、１水平走査期間の
分だけ垂直ブランキング期間のデータが書き込まれない
ことになり、これにより書き込みのタイミングが追いつ
いた際に形成した時間的余裕が解消される。また書き込
みのタイミングが進んで読み出しのタイミングを追い越
したことにより、垂直ブランキング期間でフレームジャ
ンプさせ、画像の乱れを有効に回避する。

【００１２】これに対して読み出しのタイミングが書き
込みのタイミングに追いついた場合、この場合は書き込
みのタイミングを１水平走査期間に相当する期間だけ遅
延させる。これによりフレームシンクロナイザでは、同
一ラインを重複してフレームメモリに書き込み、この同
一ラインを重複して書き込んだ時間の分、読み出しのタ
イミングと書き込みのタイミングに時間的余裕を形成す
ると共に、垂直ブランキング期間でフレームジャンプさ
せて画像の乱れを有効に回避する。

【００１３】さらにこの状態で書き込みのタイミングが
さらに遅延してリードポインタＲＰＩＴがライトウイン
ドウＷＷＩＮより外れると、フレームシンクロナイザ
は、垂直ブランキング期間で、書き込みのタイミングを
元の状態に戻す。これによりフレームシンクロナイザ
は、映像期間において、読み出しのタイミングが不定領
域に進入しないように書き込みのタインミングを制御
し、画像の乱れを有効に回避するようになされていた。

【００１４】

【発明が解決しようとする課題】ところで、この種の映
像信号の伝送フォーマットには、時間軸圧縮したディジ
タルオーディオ信号をディジタルビデオ信号の垂直ブラ
ンキング期間に介挿してシリアル伝送するようになされ
たものがあり、この種のディジタルビデオ信号につい
て、このようにして読み出しのタイミングが不定領域に
進入しないようにする場合、オーディオ信号が不連続に
なる問題があった。

【００１５】すなわち図９に示すように、フレームシン
クロナイザにおいて、読み出しのタイミングが書き込み
のタイミングに追いついてフレームジャンプした後、元
の状態に復帰させる場合、書き込みのタイミングを１水
平走査期間に相当する期間だけ進めることにより、この
１水平走査期間に相当する分、映像信号についてはフレ
ームメモリが書き換えられないことになる。すなわち図
９の例では、ライン９が直前のフレームのデータに保持
されることになる。

【００１６】この場合、映像信号においては、連続性が
保たれているのに対し、オーディオ信号については、１
フレーム前のものが読み出されることにより、連続性が
乱れることになる。すなわち従来のフレームシンクロナ
イザでは、フレームジャンプしていないのにもかかわら
ず、ディジタルオーディオ信号が不連続になる場合があ
った。

【００１７】本発明は以上の点を考慮してなされたもの
で、読み出しのタイミングが不定領域の期間に進入しな
いようにタイミング制御する際に、この種のオーディオ
信号の時間配列の乱れを低減することができる映像信号
処理装置を提案しようとするものである。

【００１８】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、順次入力されるディジタルビデオ
信号を、該ディジタルビデオ信号に同期した書き込みの
タイミングで順次格納すると共に、規定の基準信号に同
期した読み出しのタイミングで順次読み出して第１及び
第２の出力端より出力する記憶手段と、この第１の出力
端より出力されるディジタルビデオ信号を、規定の遅延
時間だけ遅延させて遅延ディジタルビデオ信号を出力す
る遅延手段と、この遅延ディジタルビデオ信号又は先の
第２の出力端より出力されるディジタルビデオ信号を選
択的に出力する選択手段と、この選択手段の動作を制御
する制御手段とを備えるようにする。ここで先の記憶手
段が、先の第１の出力端より出力するディジタルビデオ
信号に比して、遅延回路の遅延時間の分、遅延したタイ
ミングで先の第２の出力端よりディジタルビデオ信号を
出力し、先の制御手段が、この記憶手段における、ディ
ジタルビデオ信号の書き込みのタイミングに対して、第
１又は第２の出力端より出力するディジタルビデオ信号
の読み出しのタイミングが規定の時間間隔以下になる
と、先の選択手段の動作を切り換える。

【００１９】これらの手段により、書き込みのタイミン
グ及び読み出しのタイミングが規定時間間隔以下に接近
した際に選択手段の動作を切り換えれば、正しい時間配
列によりディジタルビデオ信号を出力することができ
る。

【００２０】

【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。

【００２１】図１は、本発明の第１の実施の形態に係る
フレームシンクロナイザを示すブロック図である。この
フレームシンクロナイザ１は、シリアル伝送されたディ
ジタルビデオ信号ＤＶを局内同期信号Ｓ１に同期して出
力する。ここでこのディジタルビデオ信号ＤＶは、時間
軸圧縮したディジタルオーディオ信号を垂直ブランキン
グ期間に多重化して形成される。

【００２２】このフレームシンクロナイザ１において、
フレームメモリ２は、順次循環的に切り換わる書き込み
アドレスにより指定される領域に、このディジタルビデ
オ信号ＤＶを順次格納すると共に、同様に順次循環的に
切り換わる読み出しアドレスにより指定される領域より
格納したディジタルビデオ信号ＤＶを順次読み出して出
力する。

【００２３】このときフレームメモリ２は、書き込み用
タイミングジェネレータ（ＷＴＧ）３から出力されるラ
イトリセットＷＲＳＴ、ライトイネーブルＷＥＮにより
ディジタルビデオ信号ＤＶに同期したタイミングで書き
込みの処理を実行する。さらにフレームメモリ２は、出
力ポートを２系統有し、それぞれ第１及び第２の出力ポ
ートＯＵＴ１及びＯＵＴ２用に読み出し用タイミングジ
ェネレータ（ＲＴＧ）４よりリードリセットＲＲＳＴ１
及びＲＲＳＴ２、リードイネーブルＲＥＮ１及びＲＥＮ
２を入力する。フレームメモリ２は、これらリードリセ
ットＲＲＳＴ１及びＲＲＳＴ２、リードイネーブルＲＥ
Ｎ１及びＲＥＮ２に従って、局内同期信号Ｓ１に同期し
たタイミングで第１及び第２の出力ポートＯＵＴ１及び
ＯＵＴ２用にそれぞれ読み出しの処理を実行し、また読
み出したディジタルビデオ信号ＤＶをそれぞれ第１及び
第２の出力ポートＯＵＴ１及びＯＵＴ２より出力する。

【００２４】なおフレームメモリ２は、図示しないパラ
レルシリアル変換回路を介してこのディジタルビデオ信
号ＤＶを入力することにより、ディジタルビデオ信号Ｄ
Ｖをバイト単位で格納し、また格納したディジタルビデ
オ信号をバイト単位で第１及び第２の出力ポートＯＵＴ
１及びＯＵＴ２より出力するようになされている。

【００２５】このため書き込み用タイミングジェネレー
タ３は、ディジタルビデオ信号ＤＶからクロック成分、
シンクデータ等を検出し、これらクロック成分、シンク
データよりフレームメモリ２のライトリセットＷＲＳ
Ｔ、ライトイネーブルＷＥＮ、さらには書き込みアドレ
スを生成して出力する。ここでライトリセットＷＲＳＴ
は、書き込みアドレスにより指定された領域にディジタ
ルビデオ信号ＤＶを書き込むタイミングで出力され、ラ
イトイネーブルＷＥＮは、この書き込み動作の間、規定
の論理レベルに切り換わるように生成される。

【００２６】これに対して読み出し用タイミングジェネ
レータ４は、同様にして、局内同期信号Ｓ１からフレー
ムメモリ２のリードリセットＲＲＳＴ１、ＲＲＳＴ２、
リードイネーブルＲＥＮ１、ＲＥＮ２、読み出しアドレ
スを生成して出力する。ここでリードリセットＲＲＳＴ
１、ＲＲＳＴ２は、読み出しアドレスにより指定された
領域からディジタルビデオ信号ＤＶを読み出すタイミン
グで出力され、リードイネーブルＲＥＮ１、ＲＥＮ２
は、この読み出し動作の間、規定の論理レベルに切り換
わるように生成される。

【００２７】このとき図２に示すように、読み出し用タ
イミングジェネレータ４は、第１の出力ポートＯＵＴ１
用のリードリセットＲＲＳＴ１（図２（Ａ））に対し
て、第２の出力ポートＯＵＴ２用のリードリセットＲＲ
ＳＴ２（図２（Ｄ））を１クロック周期以下の規定時間
Ｔだけ遅延して出力し、これによりフレームメモリ２に
おいて、第１の出力ポートＯＵＴ１より出力するディジ
タルビデオ信号ＤＶ１（図２（Ｂ））については、第２
の出力ポートＯＵＴ２より出力するディジタルビデオ信
号ＤＶ２（図２（Ｅ））より、この時間Ｔだけ先読みし
て出力するようになされている。なおこの図２におい
て、ハッチングにより、各リードリセットＲＲＳＴ１及
びＲＲＳＴ２に対する不定領域の期間を示す。

【００２８】遅延回路（Ｔ）５は、リードリセットＲＲ
ＳＴ１及びＲＲＳＴ２の時間間隔Ｔの分だけ、この第１
の出力ポートＯＵＴ１より出力されるディジタルビデオ
信号ＤＶ１を遅延して出力し、これによりこのディジタ
ルビデオ信号ＤＶ１を第２の出力ポートＯＵＴ２より出
力されるディジタルビデオ信号ＤＶ２のタイミングで出
力する（図２（Ｃ））。

【００２９】これによりこのフレームシンクロナイザ１
では、局内同期信号Ｓ１に同期し、異なるタイミングで
フレームメモリ２より読み出され、かつタイミングの一
致してなる２系統のディジタルビデオ信号ＤＶ２及びＤ
ＤＶ１を形成するようになされている。

【００３０】選択回路６は、切り換え信号ＳＥＬに応動
して接点を切り換え、これらの２系統のディジタルビデ
オ信号ＤＶ２及びＤＤＶ１を選択出力する。なおフレー
ムシンクロナイザ１では、この選択回路６に続くパラレ
ルシリアル変換回路により、この選択回路６から出力さ
れるディジタルビデオ信号ＤＯＵＴをパラレルシリアル
変換処理し、これによりこのディジタルビデオ信号ＤＯ
ＵＴを入力時のフォーマットにより出力するようになさ
れている。

【００３１】制御回路７は、ライトリセットＷＲＳＴを
基準にしてリードリセットＲＲＳＴ１又はＲＲＳＴ２の
タイミングを検出することにより、ライトリセットＷＲ
ＳＴに対してリードリセットＲＲＳＴ１及びＲＲＳＴ２
の接近をモニタし、選択回路６より出力するディジタル
ビデオ信号ＤＯＵＴについて、読み出しのタイミングが
不定領域に進入しないように、垂直ブランキング期間の
規定のタイミングで選択回路６の接点を切り換え制御す
る。

【００３２】すなわち図３に示すように、ライトリセッ
トＷＲＳＴ（図３（Ａ））に同期してディジタルビデオ
信号ＤＶ（Ｄ（Ｎ−１）、Ｄ（Ｎ）、Ｄ（Ｎ＋１）、…
…）（図３（Ｂ））がフレームメモリ２に順次格納され
ているとき、通常の動作状態において、制御回路７は、
選択回路６の接点を遅延回路５側にセットし、これによ
り先読のリードリセットＲＲＳＴ１（図３（Ｃ））を基
準にしてフレームメモリ２から読み出したディジタルビ
デオ信号ＤＯＵＴ（図３（Ｆ））を第２の出力ポート用
リードリセットＲＲＳＴ２（図３（Ｄ））のタイミング
で出力する。

【００３３】この状態で例えばディジタルビデオ信号Ｄ
Ｖの周波数が低い場合、ジッタにより周波数が低下した
場合等において、矢印ａで示すようにライトリセットＷ
ＲＳＴのタイミングが遅延し、記号Ａで示すようにリー
ドリセットＲＲＳＴ１が不定領域に進入する直前になる
と、制御回路７は、切り換え信号ＳＥＬ（図３（Ｅ））
の信号レベルをリードリセットＲＲＳＴ２のタイミング
で切り換え、選択回路６の接点を第２の出力ポートＯＵ
Ｔ２側に切り換える。これにより制御回路７は、このフ
レームシンクロナイザ１に入力されるディジタルビデオ
信号ＤＶのデータ配列で、かつデータの重複、欠落を有
効に回避して局内同期信号Ｓ１に同期したディジタルビ
デオ信号ＤＯＵＴを出力するように、選択回路６の接点
を切り換え制御する。

【００３４】さらにこの状態で図４に示すように、ライ
トリセットＷＲＳＴのタイミングがさらに遅延してリー
ドリセットＲＲＳＴ２が不定領域（記号Ｂで示す）に進
入する直前になると、制御回路７は、選択回路６の接点
を遅延回路５側に切り換える。すなわちライトリセット
ＷＲＳＴ（図４（Ａ））に同期してディジタルビデオ信
号ＤＶ（図３（Ｂ））がフレームメモリ２に格納されて
いるとき、制御回路７は、リードリセットＲＲＳＴ２
（図４（Ｄ））を基準にしてフレームメモリ２から読み
出したディジタルビデオ信号ＤＯＵＴ（図４（Ｆ））を
直接出力することになる。

【００３５】この状態でリードリセットＲＲＳＴ２が不
定領域に進入する直前になると、制御回路７は、切り換
え信号ＳＥＬ（図４（Ｅ））の信号レベルをリードリセ
ットＲＲＳＴ２のタイミングで切り換え、選択回路６の
接点を遅延回路５側に切り換える。これにより制御回路
７は、出力ポートＯＵＴ２より出力されるディジタルビ
デオ信号ＤＶ２に代えて、先読みするリードリセットＲ
ＲＳＴ１（図４（Ｃ））を基準にしてフレームメモリ２
から読み出したディジタルビデオ信号ＤＶ１を第２の出
力ポート用リードリセットＲＲＳＴ２のタイミングで出
力する。

【００３６】この場合書き込みのタイミングを跨ぐよう
に、リードリセットＲＲＳＴ２によるディジタルビデオ
信号ＤＶ２からリードリセットＲＲＳＴ１によるディジ
タルビデオ信号ＤＤＶ１に選択回路６の選択出力が切り
換わることにより、フレームジャンプすることになり、
切り換えの前後で重複したデータＤ（Ｎ−１）が１バイ
トだけ出力されることになり、これにより重複出力され
るデータ量を低減することができる。

【００３７】これに対してこれとは逆に、例えばディジ
タルビデオ信号ＤＶの周波数が高い場合、ジッタにより
周波数が上昇した場合等において、ライトリセットＷＲ
ＳＴのタイミングが進んでそれぞれリードリセットＲＲ
ＳＴ１又はＲＲＳＴ２が不定領域に進入する直前になる
と、制御回路７は、同様に切り換え信号ＳＥＬの信号レ
ベルを切り換え、これにより不定領域への進入を有効に
回避する。

【００３８】すなわち図５に示すように、通常の動作状
態において、ライトリセットＷＲＳＴ（図５（Ａ））を
基準にしてディジタルビデオ信号ＤＶ（図５（Ｂ））を
フレームメモリ２に順次格納すると共に、このディジタ
ルビデオ信号ＤＶをリードリセットＲＲＳＴ１（図３
（Ｃ））を基準にして読み出して処理している状態で、
ライトリセットＷＲＳＴのタイミングが進んでリードリ
セットＲＲＳＴ１（図５（Ｃ））に追いつくようになる
と、制御回路７は、選択回路６の接点をリードリセット
ＲＲＳＴ２（図５（Ｄ））による第２の出力ポートＯＵ
Ｔ２側に切り換え（図５（Ｅ））、これにより不定領域
への進入を有効に回避する。

【００３９】このときこのフレームシンクロナイザ１よ
り出力されるディジタルビデオ信号ＤＯＵＴ（図５
（Ｆ））は、書き込みのタイミングを跨ぐように、リー
ドリセットＲＲＳＴ１によるディジタルビデオ信号ＤＤ
Ｖ１からリードリセットＲＲＳＴ２によるディジタルビ
デオ信号ＤＶ２に選択回路６の選択出力が切り換わるこ
とにより、フレームジャンプすることになる。このとき
フレームシンクロナイザ１では、選択回路６の接点を切
り換えた直後の１バイトだけデータが欠落することにな
り、従来に比して格段的に欠落するデータ量を低減する
ことができる。

【００４０】さらに図６に示すように、このようにして
ライトリセットＷＲＳＴ（図６（Ａ））を基準にしてデ
ィジタルビデオ信号ＤＶ（図６（Ｂ））をフレームメモ
リ２に順次格納し、リードリセットＲＲＳＴ２（図６
（Ｄ））を基準にして読み出して処理している状態で、
ライトリセットＷＲＳＴのタイミングがさらに進んでリ
ードリセットＲＲＳＴ２に追いつくようになると、制御
回路７は、選択回路６の接点をリードリセットＲＲＳＴ
１（図６（Ｃ））による遅延回路５側に切り換え（図６
（Ｅ））、これによりこの場合はディジタルビデオ信号
ＤＯＵＴ（図６（Ｆ））におけるデータの欠落を有効に
回避して不定領域への進入を有効に回避する。

【００４１】かくするにつきこの実施の形態では、従来
のフレームシンクロナイザのように、フレームジャンプ
しない場合であって、かつ読み出しのタイミングを元の
状態に復帰させる場合におけるデータの不連続を有効に
回避することができ、その分垂直ブランキング期間に介
挿したディジタルオーディオ信号の不連続性を低減する
ことができる。

【００４２】以上の構成において、シリアルデータの形
式でディジタルオーディオ信号と多重化されて入力され
るディジタルビデオ信号ＤＶは、シリアルパラレル変換
処理によりパラレルデータに変換された後、書き込み用
タイミングジェネレータ３より出力されるライトリセッ
トＷＲＳＴ、ライトイネーブルＷＥＮを基準にして、こ
のディジタルビデオ信号ＤＶに同期したタイミングでフ
レームメモリ２に順次循環的に格納される。

【００４３】このフレームメモリ２に格納されたディジ
タルビデオ信号ＤＶは、局内同期信号Ｓ１を基準にして
読み出し用タイミングジェネレータ４により生成された
リードリセットＲＲＳＴ１、ＲＲＳＴ２、リードイネー
ブルＲＥＮ１、ＲＥＮ２を基準にして、１クロック周期
より短い時間Ｔだけ異なるタイミングで、それぞれ局内
同期信号Ｓ１に同期したタイミングで読み出され、第１
及び第２の出力ポートＯＵＴ１及びＯＵＴ２より出力さ
れる。

【００４４】このうちリードリセットＲＲＳＴ１を基準
にして先読みされたディジタルビデオ信号ＤＶ１は、遅
延回路５により、先読みの時間Ｔだけ遅延され、第２の
出力ポートＯＵＴ２より出力されるディジタルビデオ信
号ＤＶ２と一致したタイミングにより選択回路６に入力
される。

【００４５】ここでこの２系統のディジタルビデオ信号
ＤＤＶ１及びＤＶ２は、選択回路６より選択出力された
後、シリアルパラレル変換処理されて入力時のフォーマ
ットにより外部機器に出力される。このときこの選択回
路６より選択出力されるディジタルビデオ信号ＤＤＶ１
又はＤＶ２について、制御回路７によりライトリセット
ＷＲＳＴを基準にしてリードリセットＲＲＳＴ１又はＲ
ＲＳＴ２のタイミングが検出されることにより、読み出
しのタイミングが不定領域に進入するか否か検出され、
この検出結果より読み出しのタイミングが不定領域に進
入する直前の、垂直ブランキング期間で、他方のディジ
タルビデオ信号ＤＶ２又はＤＤＶ１に選択回路６の選択
出力が切り換わり、これにより不定領域への進入が有効
に回避される。

【００４６】このとき書き込みのタイミングを跨ぐよう
に、リードリセットＲＲＳＴ１によるディジタルビデオ
信号ＤＤＶ１からリードリセットＲＲＳＴ２によるディ
ジタルビデオ信号ＤＶ２に選択回路６の選択出力が切り
換わるときだけ、すなわちディジタルビデオ信号がフレ
ームジャンプして出力されるときだけ、ディジタルビデ
オ信号ＤＯＵＴが重複して、又は欠落して出力され、こ
れにより従来に比してディジタルビデオ信号ＤＯＵＴの
時間配列の乱れを低減することができる。

【００４７】これによりこの実施の形態では、ディジタ
ルオーディオ信号の時間配列の乱れをフレームジャンプ
した場合にだけ減少することができ、その分ディジタル
オーディオ信号の不連続性を低減することができる。

【００４８】以上の構成によれば、異なるタイミングで
フレームメモリ２から読み出したディジタルビデオ信号
ＤＶ１及びＤＶ２を、遅延回路５によりタイミング合わ
せした後、選択回路６を介して、不定領域に進入しない
読み出しタイミングによるディジタルビデオ信号を選択
出力することにより、対応する読み出しタイミングが書
き込みのタイミングを跨ぐように切り換わるときだけ、
遅延回路５に保持した分重複して、又は欠落して、局内
同期信号に同期したディジタルビデオ信号ＤＯＵＴを出
力することができる。これによりディジタルビデオ信号
ＤＶがフレームジャンプしたときだけ、ディジタルオー
ディオ信号が不連続に出力され、ディジタルオーディオ
信号の不連続性を低減することができる。

【００４９】なお上述の実施の形態においては、第１及
び第２の出力ポートＯＵＴ１及びＯＵＴ２を有するフレ
ームメモリにディジタルビデオ信号を格納する場合につ
いて述べたが、本発明はこれに限らず、このディジタル
ビデオ信号の記憶手段として、複数のフレームメモリを
用いるようにしてもよい。すなわちディジタルビデオ信
号ＤＶに同期したタイミングによりこのディジタルビデ
オ信号を順次循環的に格納し、またそれぞれ第１及び第
２の出力ポートに対応するタイミングで格納したディジ
タルビデオ信号を出力する第１及び第２のフレームメモ
リによりディジタルビデオ信号の記憶手段を形成して、
上述の実施の形態と同様の効果を得ることができる。な
おこの場合、この第１及び第２のフレームメモリに対し
て異なる読み出しアドレスを発行することもでき、この
場合は遅延回路５の遅延時間をその分増大する必要があ
る。

【００５０】さらに上述の実施の形態においては、ディ
ジタルオーディオ信号を多重化してシリアル伝送される
ディジタルビデオ信号について、タイミングを補正する
場合について述べたが、本発明はこれに限らず、種々の
フォーマットにより伝送されるディジタルビデオ信号に
ついて、さらにはアナログ信号により伝送される種々の
映像信号を処理する場合にも広く適用することができ
る。

【００５１】

【発明の効果】上述のように本発明によれば、異なるタ
イミングにより読み出したディジタルビデオ信号を遅延
回路によりタイミング合わせした後、書き込みのタイミ
ングに対する読み出しのタイミングを基準にして選択出
力することにより、遅延回路に保持されるデータの欠
落、重複だけで、規定の基準信号に同期したディジタル
ビデオ信号を出力することができ、これにより従来に比
してこの種の映像信号に多重化したディジタルオーディ
オ信号の不連続性を低減することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るフレームシン
クロナイザを示すブロック図である。

【図２】図１のフレームシンクロナイザにおけるフレー
ムメモリの動作の説明に供する信号波形図である。

【図３】図１のフレームシンクロナイザにおいて、書き
込みのタイミングが遅延した場合の説明に供する信号波
形図である。

【図４】図３の状態よりさらに書き込みのタイミングが
遅延した場合の説明に供する信号波形図である。

【図５】図１のフレームシンクロナイザにおいて、書き
込みのタイミングが進んだ場合の説明に供する信号波形
図である。

【図６】図５の状態よりさらに書き込みのタイミングが
進んだ場合の説明に供する信号波形図である。

【図７】従来のフレームシンクロナイザの動作の説明に
供する信号波形図である。

【図８】従来のフレームシンクロナイザにおいて、書き
込みのタイミングが進んだ場合の説明に供する信号波形
図である。

【図９】従来のフレームシンクロナイザにおいて、書き
込みのタイミングが遅延した場合の説明に供する信号波
形図である。

【符号の説明】

１ フレームシンクロナイザ ２ フレームメモリ ３ 書き込み用タイミングジェネレータ ４ 読み出し用タイミングジェネレータ ５ 遅延回路 ６ 選択回路 ７ 制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 順次入力されるディジタルビデオ信号
   を、該ディジタルビデオ信号に同期した書き込みのタイ
   ミングで順次格納すると共に、規定の基準信号に同期し
   た読み出しのタイミングで順次読み出して第１及び第２
   の出力端より出力する記憶手段と、 前記第１の出力端より出力される前記ディジタルビデオ
   信号を、規定の遅延時間だけ遅延させて遅延ディジタル
   ビデオ信号を出力する遅延手段と、 前記遅延ディジタルビデオ信号又は前記第２の出力端よ
   り出力される前記ディジタルビデオ信号を選択的に出力
   する選択手段と、 前記選択手段の動作を制御する制御手段とを備え、 前記記憶手段は、 前記第１の出力端より出力するディジタルビデオ信号に
   比して、前記遅延回路の遅延時間の分、遅延したタイミ
   ングで前記第２の出力端より前記ディジタルビデオ信号
   を出力し、 前記制御手段は、 前記記憶手段における、前記ディジタルビデオ信号の書
   き込みのタイミングに対して、前記第１又は第２の出力
   端より出力する前記ディジタルビデオ信号の読み出しの
   タイミングが規定の時間間隔以下になると、前記選択手
   段の動作を切り換えることを特徴とする映像信号処理装
   置。