JPH0943640A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0943640A
JPH0943640A JP21538595A JP21538595A JPH0943640A JP H0943640 A JPH0943640 A JP H0943640A JP 21538595 A JP21538595 A JP 21538595A JP 21538595 A JP21538595 A JP 21538595A JP H0943640 A JPH0943640 A JP H0943640A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
pixel
alignment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21538595A
Other languages
Japanese (ja)
Inventor
Takuo Sato
拓生 佐藤
Toshihiko Iwanaga
利彦 岩永
Yoshihiro Hashimoto
芳浩 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21538595A priority Critical patent/JPH0943640A/en
Publication of JPH0943640A publication Critical patent/JPH0943640A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a short-circuit defect due to the rubbing treatment between micronized pixel electrodes. SOLUTION: A liquid crystal display is provided with a counter substrate 2 having an oriented surface 20T, a picture element substrate 1 having similarly the oriented surface 20B and a panel structure equipped with a liquid crystal layer 3 held between both oriented surfaces 20T, 20B. The counter substrate 2 is equipped with a counter electrode 5 continuously formed along the oriented surface 20T. The picture substrate 1 is equipped with at least plural numbers of switching element 7, a flattened film 18 for levelling rugged parts by coating the switching elements 7, and a picture element electrode 6 which is dividedly formed on the flattened film 18 along the oriented surface 20B and is individually driven by the switching elements 7. The picture element electrode 6 is constituted of a transparent electrically conductive film which is made thin within the thickness range of 10nm to 60nm, thereby preventing the generation of fiber chips in the course of rubbing process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置に関する。より詳しくは画素電極の
構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device. More specifically, it relates to the structure of the pixel electrode.

【0002】[0002]

【従来の技術】液晶表示装置はテレビやグラフィックデ
ィスプレイ等に盛んに用いられている。その中でも、特
にアクティブマトリクス型の液晶表示装置は高速応答性
を有し、高画素数化に適しており、ディスプレイ画面の
高画質化、大型化、カラー化等を実現するものとして期
待され、研究開発が進められて既に実用化されたものが
ある。アクティブマトリクス型の液晶表示装置は一般
に、画素基板と対向基板と両者の間に保持された液晶層
とからなるフラットパネル構造を有している。図2に画
素基板の従来構造を示す。画素基板101はガラス等の
透明板材を用いており、その上には薄膜トランジスタ等
のスイッチング素子102が集積形成されている。図で
は簡単の為1個のスイッチング素子のみを示している。
このスイッチング素子102は平坦化膜103により被
覆されており、その上に透明導電膜からなる画素電極1
04がパタニング形成されている。画素電極104の表
面は布材(バフ)105により所定の方向にラビングさ
れており、液晶層に対する配向面を構成する。なお、場
合によっては画素電極104を所定の配向被膜で被覆し
た後ラビングを行なう。この構造ではスイッチング素子
102や配線の凹凸を埋める為に平坦化膜103が用い
られている。画素の微細化に伴なって平坦化膜103は
必須の構成要素となっている。この平坦化膜103の上
に画素電極104がパタニングされる為、配向面は極め
て平坦性に優れている。従って、布材105を用いたラ
ビングが均一に行なえ、液晶層の配向異常を顕著に抑制
できる。
2. Description of the Related Art Liquid crystal display devices are widely used in televisions and graphic displays. Among them, especially active matrix type liquid crystal display devices have high-speed response and are suitable for increasing the number of pixels, and are expected to realize high image quality, large size, and color display screens. Some have been developed and have already been put to practical use. An active matrix type liquid crystal display device generally has a flat panel structure including a pixel substrate, a counter substrate, and a liquid crystal layer held between them. FIG. 2 shows a conventional structure of a pixel substrate. The pixel substrate 101 uses a transparent plate material such as glass, and a switching element 102 such as a thin film transistor is integratedly formed thereon. In the figure, for simplicity, only one switching element is shown.
The switching element 102 is covered with a flattening film 103, on which the pixel electrode 1 made of a transparent conductive film is formed.
The pattern 04 is formed. The surface of the pixel electrode 104 is rubbed in a predetermined direction by a cloth material (buff) 105 and constitutes an alignment surface with respect to the liquid crystal layer. Depending on the case, rubbing is performed after the pixel electrode 104 is covered with a predetermined alignment film. In this structure, the flattening film 103 is used to fill the irregularities of the switching element 102 and the wiring. The flattening film 103 has become an indispensable constituent element along with the miniaturization of pixels. Since the pixel electrode 104 is patterned on the flattening film 103, the alignment surface is extremely flat. Therefore, the rubbing using the cloth material 105 can be performed uniformly, and the abnormal alignment of the liquid crystal layer can be significantly suppressed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、配向面
が平坦化された為、逆にパタニングされた画素電極10
4の端部における段差106が目立つ様になってきた。
この段差106に布材105の繊維107が引っ掛か
り、これが削れて微小な有機物のゴミ(バフカス)10
8を発生させていた。このバフカス108は配向面に付
着し、場合によっては隣接する画素電極104の間に介
在する。バフカス108は例えばセルロースを主成分と
し水分等を吸着して電流リークの原因になる。隣接する
画素電極104間に渡ってバフカス108が付着すると
電流リークが生じ画素の点欠陥となって現われ、表示品
位を著しく損なうという課題があった。スイッチング素
子102を構成する薄膜トランジスタのリーク電流レベ
ルが例えば10-13 A程度であるのに対し、バフカス1
08のリーク電流量は10-10 A程度に達する為、点欠
陥の重大な原因になっていた。このバフカス108は超
音波洗浄等では容易に除去できず、対策が望まれてい
た。
However, since the alignment surface is flattened, the pixel electrode 10 which is patterned in the opposite direction is formed.
The step 106 at the end of No. 4 became noticeable.
The fibers 107 of the cloth material 105 are caught in the step 106 and are scraped off, and minute organic dust (buffs) 10
8 was generated. The buff residue 108 adheres to the alignment surface and is interposed between the adjacent pixel electrodes 104 in some cases. The buff residue 108 has, for example, cellulose as a main component and adsorbs moisture or the like, which causes a current leak. If the buff residue 108 adheres between the adjacent pixel electrodes 104, a current leak occurs and it appears as a pixel point defect, resulting in a problem that the display quality is significantly impaired. The thin film transistor forming the switching element 102 has a leak current level of, for example, about 10 −13 A, while
The leak current amount of 08 reaches about 10 -10 A, which is a serious cause of point defects. Since this buff residue 108 cannot be easily removed by ultrasonic cleaning or the like, countermeasures have been desired.

【0004】[0004]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる液晶表示装置は基本的な構成として、配向面を有す
る対向基板と、同じく配向面を有する画素基板と、両配
向面の間に保持された液晶層とを備えたパネル構造を有
する。前記対向基板は該配向面に沿って連続的に形成さ
れた対向電極を備えている。前記画素基板は少なくと
も、複数のスイッチング素子と、該スイッチング素子を
被覆して凹凸を埋める平坦化膜と、配向面に沿って該平
坦化膜の上に分割的に形成され且つ該スイッチング素子
により個々に駆動される画素電極とを備えている。特徴
事項として、前記画素電極は厚みが10nm〜60nmの範
囲で薄膜化された透明導電膜からなる。本発明の一実施
態様では、前記画素電極は5μm以下の間隔で互いに分
離している。又他の態様によれば、前記画素基板は該画
素電極を被覆する配向被膜を含んでおり、該配向被膜は
ラビング処理を施されて配向面を形成する。
The following means have been taken in order to solve the above-mentioned problems of the prior art. That is, the liquid crystal display device according to the present invention has, as a basic structure, a panel structure including a counter substrate having an alignment surface, a pixel substrate having the same alignment surface, and a liquid crystal layer held between both alignment surfaces. Have. The counter substrate includes a counter electrode continuously formed along the alignment surface. The pixel substrate is formed with at least a plurality of switching elements, a flattening film that covers the switching elements and fills the unevenness, and is dividedly formed on the flattening film along the alignment plane, and the switching elements individually And a pixel electrode driven to. Characteristically, the pixel electrode is made of a transparent conductive film thinned in the range of 10 nm to 60 nm. In an embodiment of the present invention, the pixel electrodes are separated from each other by a distance of 5 μm or less. According to another aspect, the pixel substrate includes an alignment film that covers the pixel electrode, and the alignment film is rubbed to form an alignment surface.

【0005】本発明によれば、平坦化膜の上にパタニン
グ形成された画素電極が、10nm〜60nmの厚み範囲で
薄膜化された透明導電膜からなる。配向面に沿って最上
層に位置する画素電極を薄膜化する事で、配向面に現わ
れる段差を抑制している。これにより、ラビング処理時
のバフカス(有機物のゴミ)の発生を防止し、画素電極
間の短絡欠陥を抑える事が可能になる。
According to the present invention, the pixel electrode formed by patterning on the flattening film is made of a transparent conductive film thinned in a thickness range of 10 nm to 60 nm. By thinning the pixel electrode located on the uppermost layer along the alignment surface, the step appearing on the alignment surface is suppressed. This makes it possible to prevent buffing (dust of organic matter) from occurring during the rubbing process and suppress short-circuit defects between pixel electrodes.

【0006】[0006]

【発明の実施の形態】以下図面を参照して本発明にかか
る液晶表示装置の最良な実施形態を詳細に説明する。図
1は本液晶表示装置の基本的な構成を示す模式的な断面
図である。図示する様に、本液晶表示装置は所定の間隙
を介して対面配置された一対の画素基板1及び対向基板
2を用いて組み立てられている。画素基板1は配向面2
0Bを備えており、対向基板2も同じく配向面20Tを
備えている。両基板1,2の間隙には液晶層3が注入さ
れており、上下から配向面20T,20Bにより挟持さ
れ、その配向状態が制御されている。例えば、互いに直
交する方向にラビングされた配向面20T,20Bによ
り挟持されたネマティック液晶層3は周知の様にツイス
ト配向状態を呈する。対向基板2は配向面20Tに沿っ
て連続的に形成された対向電極5を備えている。画素基
板1は少なくとも、複数のスイッチング素子7と、この
スイッチング素子7を被覆して凹凸を埋める平坦化膜1
8と、配向面20Bに沿って平坦化膜18の上に分割的
に形成され且つスイッチング素子7により個々に駆動さ
れる画素電極6とを備えている。このスイッチング素子
7は例えば薄膜トランジスタからなる。本発明の特徴事
項として、画素電極6は厚みが10nm〜60nmの範囲で
薄膜化された透明導電膜からなる。又、この画素電極6
は5μm以下の間隔で互いに分離しており微細化されて
いる。さらに、画素基板1は画素電極6を被覆する配向
被膜を含んでおり、この配向被膜はラビング処理を施さ
れて配向面20Bを形成する。
BEST MODE FOR CARRYING OUT THE INVENTION The best embodiment of the liquid crystal display device according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing the basic configuration of the present liquid crystal display device. As shown in the figure, the present liquid crystal display device is assembled using a pair of pixel substrate 1 and counter substrate 2 facing each other with a predetermined gap. Pixel substrate 1 has alignment surface 2
0B, and the counter substrate 2 also has an alignment surface 20T. The liquid crystal layer 3 is injected into the gap between the substrates 1 and 2, and is sandwiched by the alignment surfaces 20T and 20B from above and below, and the alignment state thereof is controlled. For example, the nematic liquid crystal layer 3 sandwiched by the alignment surfaces 20T and 20B rubbed in directions orthogonal to each other exhibits a twist alignment state as is well known. The counter substrate 2 includes a counter electrode 5 continuously formed along the alignment surface 20T. The pixel substrate 1 includes at least a plurality of switching elements 7 and a flattening film 1 that covers the switching elements 7 and fills irregularities.
8 and the pixel electrodes 6 formed separately on the planarization film 18 along the alignment surface 20B and individually driven by the switching elements 7. The switching element 7 is composed of, for example, a thin film transistor. As a feature of the present invention, the pixel electrode 6 is composed of a thin transparent conductive film having a thickness of 10 nm to 60 nm. Also, this pixel electrode 6
Are separated from each other at intervals of 5 μm or less and are miniaturized. Furthermore, the pixel substrate 1 includes an alignment film that covers the pixel electrode 6, and the alignment film is subjected to a rubbing treatment to form the alignment surface 20B.

【0007】従来、画素電極6を構成する透明導電膜の
膜厚は100〜150nm程度に設定されていた。例えば
130〜140nmの膜厚が多用されている。この様に比
較的厚い透明導電膜を用いた理由は、干渉による可視光
透過率の最適化と段差カバレッジを重視した為である。
即ち、膜厚を100〜150nm程度に設定すると薄膜干
渉による可視光の反射を抑制でき、透過率の最適化が図
れる。さらには、下地に現われる段差を十分にカバーし
て配向面の平坦性を保つ為、100〜150nm程度の比
較的厚い膜厚が採用されていた。しかしながら、この膜
厚では画素電極の端部にラビング用の布材の繊維が引っ
掛かりバフカスが大量に発生する為画素間の短絡欠陥を
生じていた。そこで、本発明では透明導電膜の厚みを6
0nm以下に制御して画素電極を形成した。この程度の膜
厚であれば布材の繊維が透明導電膜の端部に引っ掛かる
事はなかった。透過率については干渉によりやや低下す
るが、液晶パネル構造内では可視光域で約95%以上を
確保でき、実用上問題はない。段差カバレッジについて
も透明導電膜の下地を予め平坦化膜で平坦化している
為、画素電極を薄膜化しても特に問題は生じない。とこ
ろで、画素電極を被覆する配向被膜は一般にポリイミド
フィルム等からなり、その厚みは30nm〜100nm程度
である。好ましくは40nm〜50nm程度に制御されてい
る。これに対し画素電極を構成する透明導電膜の厚みを
60nm以下に抑制すれば端面の段差が実質的には配向被
膜により緩和される為殆どバフカスが発生しない。一
方、透明導電膜の厚みを10nm以下に超薄膜化すると均
一な組成を得る事が困難である。そこで、本発明では透
明導電膜の最適な膜厚範囲として10nm〜60nmを設定
している。例えば、ITO等の透明導電膜を30nm±5
nmの厚み範囲でスパッタリングにより成膜すれば本発明
の膜厚条件を十分に満たす事ができる。この場合には布
材の繊維は画素電極の端部に殆ど引っ掛からずバフカス
が発生しない為、画素間の短絡欠陥は防止できる。な
お、一般にバフカスは微小である為、特に画素電極の間
隔が5μm以下に微細化した場合本発明の効果が高く、
点欠陥を大幅に抑制できる。透明導電膜の材料はITO
に限られるものではなく、酸化錫や有機透明導電材料を
用いても良い。
Conventionally, the film thickness of the transparent conductive film forming the pixel electrode 6 has been set to about 100 to 150 nm. For example, a film thickness of 130 to 140 nm is often used. The reason why the relatively thick transparent conductive film is used is that optimization of visible light transmittance due to interference and step coverage are emphasized.
That is, when the film thickness is set to about 100 to 150 nm, the reflection of visible light due to thin film interference can be suppressed, and the transmittance can be optimized. Further, a relatively thick film thickness of about 100 to 150 nm has been adopted in order to sufficiently cover the step appearing on the base and maintain the flatness of the alignment surface. However, with this film thickness, the fibers of the cloth material for rubbing are caught at the ends of the pixel electrodes, and a large amount of buffs are generated, so that short-circuit defects between pixels occur. Therefore, in the present invention, the thickness of the transparent conductive film is 6
The pixel electrode was formed by controlling to 0 nm or less. With the film thickness of this level, the fibers of the cloth material were not caught on the end of the transparent conductive film. The transmittance is slightly lowered due to interference, but within the liquid crystal panel structure, about 95% or more can be secured in the visible light region, and there is no practical problem. As for the step coverage, since the base of the transparent conductive film is previously flattened by the flattening film, there is no particular problem even if the pixel electrode is thinned. By the way, the orientation film covering the pixel electrodes is generally made of a polyimide film or the like, and the thickness thereof is about 30 nm to 100 nm. It is preferably controlled to about 40 nm to 50 nm. On the other hand, if the thickness of the transparent conductive film forming the pixel electrode is suppressed to 60 nm or less, the step on the end face is substantially alleviated by the alignment film, so that almost no buff residue is generated. On the other hand, if the thickness of the transparent conductive film is made thinner than 10 nm, it is difficult to obtain a uniform composition. Therefore, in the present invention, 10 nm to 60 nm is set as the optimum film thickness range of the transparent conductive film. For example, a transparent conductive film such as ITO is 30 nm ± 5
If the film is formed by sputtering in the thickness range of nm, the film thickness condition of the present invention can be sufficiently satisfied. In this case, the fibers of the cloth material are hardly caught on the end portion of the pixel electrode and buffing does not occur, so that a short circuit defect between pixels can be prevented. In addition, since buffs are generally small, the effect of the present invention is high especially when the distance between pixel electrodes is reduced to 5 μm or less.
Point defects can be greatly suppressed. The material of the transparent conductive film is ITO
However, tin oxide or an organic transparent conductive material may be used.

【0008】引き続き図1を参照して本液晶表示装置の
構成を具体的に説明する。画素基板1は行列配置した画
素4を有している。なお、図では1個の画素のみを取り
出して表わしている。画素基板1は上層部と中層部と下
層部とに分かれている。上層部は各画素4毎に形成され
た画素電極6を含んでおり、平坦化膜18の上にパタニ
ング形成されている。前述した様に、この画素電極6は
膜厚が10nm〜60nmに設定された透明導電膜からな
る。画素電極6はポリイミド等からなる配向被膜により
覆われており、この配向被膜は布材等でラビングを施さ
れ配向面20Bを形成している。これに対し、下層部は
個々の画素電極6を駆動するスイッチング素子7、画素
4の各行に対応してスイッチング素子7の行を走査する
走査配線8及び画素4の各列に対応してスイッチング素
子7の列に所定の画像信号を供給する信号配線9とを含
んでいる。なおスイッチング素子7は薄膜トランジスタ
で構成されており、多結晶シリコン等からなる半導体薄
膜10を活性層として用いる。半導体薄膜10の上には
ゲート絶縁膜を介してゲート電極Gがパタニング形成さ
れている。このゲート電極Gは前述した走査配線8に連
続している。薄膜トランジスタはゲート電極Gの両側に
ソース領域S及びドレイン領域Dを備えている。ソース
領域S側には一方の引出電極11が接続しており、前述
した信号配線9に連続している。ドレイン領域Dには他
方の引出電極12が接続している。なお、半導体薄膜1
0には上述した薄膜トランジスタに加え補助容量13も
形成されている。この補助容量13は半導体薄膜10を
一方の電極とし補助配線14を他方の電極とする。両電
極10,14の間にゲート絶縁膜と同層の誘電体膜が介
在している。なお、ゲート電極G、走査配線8及び補助
配線14は同一層からなり、第1層間絶縁膜15によ
り、引出電極11,12から電気的に絶縁されている。
The configuration of the present liquid crystal display device will be concretely described with reference to FIG. The pixel substrate 1 has pixels 4 arranged in rows and columns. In the figure, only one pixel is extracted and shown. The pixel substrate 1 is divided into an upper layer portion, a middle layer portion and a lower layer portion. The upper layer portion includes the pixel electrode 6 formed for each pixel 4, and is patterned on the flattening film 18. As described above, the pixel electrode 6 is made of a transparent conductive film having a thickness of 10 nm to 60 nm. The pixel electrode 6 is covered with an alignment film made of polyimide or the like, and this alignment film is rubbed with a cloth material or the like to form an alignment surface 20B. On the other hand, the lower layer portion includes switching elements 7 that drive the individual pixel electrodes 6, scanning lines 8 that scan the rows of the switching elements 7 corresponding to the rows of the pixels 4 and switching elements that correspond to the columns of the pixels 4. The column 7 includes signal wiring 9 for supplying a predetermined image signal. The switching element 7 is composed of a thin film transistor, and a semiconductor thin film 10 made of polycrystalline silicon or the like is used as an active layer. A gate electrode G is patterned on the semiconductor thin film 10 via a gate insulating film. The gate electrode G is continuous with the scan wiring 8 described above. The thin film transistor includes a source region S and a drain region D on both sides of the gate electrode G. One extraction electrode 11 is connected to the source region S side and is continuous with the above-mentioned signal wiring 9. The other extraction electrode 12 is connected to the drain region D. The semiconductor thin film 1
At 0, an auxiliary capacitor 13 is formed in addition to the above-mentioned thin film transistor. The auxiliary capacitor 13 uses the semiconductor thin film 10 as one electrode and the auxiliary wiring 14 as the other electrode. A dielectric film in the same layer as the gate insulating film is interposed between both electrodes 10 and 14. The gate electrode G, the scanning wiring 8 and the auxiliary wiring 14 are formed of the same layer, and are electrically insulated from the extraction electrodes 11 and 12 by the first interlayer insulating film 15.

【0009】上層部と下層部との間の中層部には導電性
を有する遮光膜が介在している。この遮光膜はマスク遮
光膜16Mとパッド遮光膜16Pとに分割されている。
これらの遮光膜16M,16Pは金属膜からなる。マス
ク遮光膜16Mは画素の行方向に沿って連続的にパタニ
ングされ、少なくとも部分的にスイッチング素子7を遮
光する。マスク遮光膜16Mは第2層間絶縁膜17及び
平坦化膜18により上下から挟持されており、下層部及
び上層部から絶縁されている。マスク遮光膜16Mは例
えば対向電極5の電位と等しい固定電位に保持されてい
る。一方、パッド遮光膜16Pは画素4毎に離散的にパ
タニングされている。パッド遮光膜16Pは対応する画
素電極6とスイッチング素子7との間のコンタクト部C
に介在してその電気的接続及び遮光を図る。
A light-shielding film having conductivity is interposed in the middle layer portion between the upper layer portion and the lower layer portion. The light shielding film is divided into a mask light shielding film 16M and a pad light shielding film 16P.
These light shielding films 16M and 16P are made of metal films. The mask light-shielding film 16M is continuously patterned in the row direction of the pixels to shield the switching element 7 from light at least partially. The mask light-shielding film 16M is sandwiched from above and below by the second interlayer insulating film 17 and the flattening film 18, and is insulated from the lower layer portion and the upper layer portion. The mask light-shielding film 16M is held at a fixed potential equal to the potential of the counter electrode 5, for example. On the other hand, the pad light shielding film 16P is discretely patterned for each pixel 4. The pad light shielding film 16P is a contact portion C between the corresponding pixel electrode 6 and the switching element 7.
To intervene in order to electrically connect and shield the light.

【0010】最後に、図1に示したアクティブマトリク
ス型液晶表示装置の製造方法を詳細に説明する。画素基
板1はガラス又は石英等からなり、この画素基板1の上
に減圧CVD法で半導体薄膜10を成膜する。例えば、
この半導体薄膜10は50nm程度の膜厚に堆積した多結
晶シリコンからなり、薄膜トランジスタの活性層として
用いられる。この半導体薄膜10は成膜された後アイラ
ンド状にパタニングされる。半導体薄膜10の上に例え
ばSiO2 からなるゲート絶縁膜を成膜する。ここで、
半導体薄膜10の材料としては多結晶シリコンの他に非
晶質シリコン等を用いても良い。又、ゲート絶縁膜の材
料としてはSiO2 の他に、SiNや酸化タンタル及び
これらの積層膜等を用いても良い。
Finally, a method of manufacturing the active matrix type liquid crystal display device shown in FIG. 1 will be described in detail. The pixel substrate 1 is made of glass, quartz, or the like, and the semiconductor thin film 10 is formed on the pixel substrate 1 by the low pressure CVD method. For example,
This semiconductor thin film 10 is made of polycrystalline silicon deposited to a film thickness of about 50 nm and is used as an active layer of a thin film transistor. After the semiconductor thin film 10 is formed, it is patterned in an island shape. A gate insulating film made of, for example, SiO 2 is formed on the semiconductor thin film 10. here,
As the material of the semiconductor thin film 10, amorphous silicon or the like may be used in addition to polycrystalline silicon. Further, as the material of the gate insulating film, SiN, tantalum oxide, a laminated film of these, or the like may be used in addition to SiO 2 .

【0011】次に、画素基板1の上に走査配線8、ゲー
ト電極G、補助配線14等を同時に形成する。例えば、
減圧CVD法により350nm程度の膜厚で多結晶シリコ
ンを堆積した後、不純物をドーピングして低抵抗化を図
り、さらに所定の形状にパタニングする。これらの走査
配線8、ゲート電極G及び補助配線14の材料として
は、多結晶シリコンの他に、Ta,Mo,Al,Cr等
の金属やそれらのシリサイド、ポリサイド等を用いても
良い。この様にして、半導体薄膜10、ゲート絶縁膜及
びゲート電極Gからなる薄膜トランジスタが形成され、
スイッチング素子7となる。本例ではこの薄膜トランジ
スタはプレーナ型であるが正スタガ型や逆スタガ型等を
採用しても良い。同時に、半導体薄膜10には補助容量
13も形成される。
Next, the scanning line 8, the gate electrode G, the auxiliary line 14 and the like are simultaneously formed on the pixel substrate 1. For example,
After depositing polycrystalline silicon with a film thickness of about 350 nm by the low pressure CVD method, impurities are doped to reduce the resistance, and then patterned into a predetermined shape. As materials for the scan line 8, the gate electrode G, and the auxiliary line 14, metal such as Ta, Mo, Al, or Cr, silicides thereof, polycide, or the like may be used in addition to polycrystalline silicon. In this way, a thin film transistor including the semiconductor thin film 10, the gate insulating film and the gate electrode G is formed,
It becomes the switching element 7. In this example, this thin film transistor is a planar type, but a normal stagger type, an inverted stagger type, or the like may be adopted. At the same time, the auxiliary capacitor 13 is also formed on the semiconductor thin film 10.

【0012】次に常圧CVD法により600nm程度の膜
厚でPSG等を堆積し第1層間絶縁膜15を形成する。
この第1層間絶縁膜15は上述した走査配線8、ゲート
電極G、補助配線14等を被覆している。この第1層間
絶縁膜15には薄膜トランジスタのソース領域Sやドレ
イン領域Dに達するコンタクトホールが開口されてい
る。第1層間絶縁膜15の上には信号配線9や引出電極
11,12がパタニング形成されている。例えば、スパ
ッタリング法により600nm程度の膜厚でアルミニウム
を堆積し、所定の形状にパタニングして信号配線9及び
引出電極11,12に加工する。一方の引出電極11は
コンタクトホールを介して薄膜トランジスタのソース領
域Sに接続し、他方の引出電極12は同じくコンタクト
ホールを介して薄膜トランジスタのドレイン領域Dに接
続する。これら信号配線9及び引出電極11,12の材
料としては、Alの他に、Ta,Cr,Mo,Ni等を
用いても良い。
Next, PSG or the like is deposited by atmospheric pressure CVD to a thickness of about 600 nm to form a first interlayer insulating film 15.
The first interlayer insulating film 15 covers the above-described scanning wiring 8, gate electrode G, auxiliary wiring 14, and the like. Contact holes reaching the source region S and the drain region D of the thin film transistor are opened in the first interlayer insulating film 15. The signal wiring 9 and the lead electrodes 11 and 12 are patterned on the first interlayer insulating film 15. For example, aluminum is deposited to a film thickness of about 600 nm by a sputtering method, patterned into a predetermined shape, and processed into the signal wiring 9 and the extraction electrodes 11 and 12. One extraction electrode 11 is connected to the source region S of the thin film transistor through the contact hole, and the other extraction electrode 12 is connected to the drain region D of the thin film transistor through the contact hole. As a material for the signal wiring 9 and the extraction electrodes 11 and 12, Ta, Cr, Mo, Ni or the like may be used in addition to Al.

【0013】信号配線9や引出電極11,12の上には
第2層間絶縁膜17が成膜されており、これらを被覆す
る。例えば、常圧CVD法により600nm程度の膜厚で
PSGを堆積して第2層間絶縁膜17を形成する。この
第2層間絶縁膜17には引出電極12に達するコンタク
トホールCが開口されている。この第2層間絶縁膜17
の上にはマスク遮光膜16M及びパッド遮光膜16Pが
形成されている。例えば、スパッタリング法により25
0nm程度の膜厚でTiを堆積し、所定の形状にパタニン
グしてマスク遮光膜16M及びパッド遮光膜16Pに加
工する。マスク遮光膜16Mは表示画素外の領域で固定
電位にコンタクトしている。一方、パッド遮光膜16P
は前述したコンタクトホールCを介して引出電極12に
コンタクトしている。マスク遮光膜16Mは全表示画素
領域に渡って互いに接続されている。
A second interlayer insulating film 17 is formed on the signal wiring 9 and the extraction electrodes 11 and 12 and covers them. For example, PSG is deposited to a thickness of about 600 nm by the atmospheric pressure CVD method to form the second interlayer insulating film 17. A contact hole C reaching the extraction electrode 12 is opened in the second interlayer insulating film 17. This second interlayer insulating film 17
A mask light shielding film 16M and a pad light shielding film 16P are formed on the above. For example, 25 by sputtering method
Ti is deposited to a film thickness of about 0 nm, patterned into a predetermined shape, and processed into a mask light-shielding film 16M and a pad light-shielding film 16P. The mask light shielding film 16M is in contact with a fixed potential in a region outside the display pixel. On the other hand, the pad light-shielding film 16P
Contacts the extraction electrode 12 through the contact hole C described above. The mask light shielding film 16M is connected to each other over the entire display pixel region.

【0014】マスク遮光膜16M及びパッド遮光膜16
Pを被覆する様に平坦化膜18が形成されている。この
平坦化膜18はスイッチング素子や各配線の凹凸を埋め
平坦化する為に十分な厚みを有している。平坦化膜18
の表面は略完全な平面状態にあり、その上に画素電極6
がパタニング形成される。従って、画素電極6のレベル
にはその端面の段差を除いて何等凹凸が存在しない。平
坦化膜18は一般に無色透明である事が要求される。
又、コンタクトホールCを設ける必要がある為、微細加
工が可能でなければならない。さらに、画素電極6のエ
ッチング等に薬品を用いる為、所望の耐薬品性が要求さ
れる。加えて、後工程で高温に晒される為、所定の耐熱
性を要求される。かかる要求特性を満たす為、所望の有
機材料や無機材料が選択される。有機材料としては、例
えばアクリル樹脂やポリイミド樹脂が挙げられる。ポリ
イミドは耐熱性に優れているが若干着色がある。これに
対してアクリル樹脂は略完全に無色透明である。これら
の樹脂は、例えばスピンコート法や転写法等により塗布
される。無機材料としては、例えば二酸化珪素を主成分
とする無機ガラスが挙げられる。本例では、所定の粘性
を有し凹凸を埋めるのに好適なアクリル樹脂を用いてい
る。
Mask light-shielding film 16M and pad light-shielding film 16
A flattening film 18 is formed so as to cover P. The flattening film 18 has a sufficient thickness to fill the unevenness of the switching element and each wiring and to flatten it. Flattening film 18
The surface of the pixel electrode is in a substantially completely flat state, and the pixel electrode 6 is formed thereon.
Are patterned. Therefore, there is no unevenness at the level of the pixel electrode 6 except for the step on the end face thereof. The flattening film 18 is generally required to be colorless and transparent.
Further, since it is necessary to provide the contact hole C, it is necessary that fine processing be possible. Further, since a chemical is used for etching the pixel electrode 6, etc., desired chemical resistance is required. In addition, since it is exposed to a high temperature in a later process, a predetermined heat resistance is required. A desired organic material or inorganic material is selected in order to satisfy such required characteristics. Examples of the organic material include acrylic resin and polyimide resin. Polyimide has excellent heat resistance but is slightly colored. On the other hand, acrylic resin is almost completely colorless and transparent. These resins are applied by, for example, a spin coat method or a transfer method. Examples of the inorganic material include inorganic glass containing silicon dioxide as a main component. In this example, an acrylic resin having a predetermined viscosity and suitable for filling irregularities is used.

【0015】この後、平坦化膜18の上に画素電極6を
形成する。例えば、スパッタリング法により30±5nm
の膜厚でITO等の透明導電膜を成膜し、所定の形状に
パタニングして画素電極6に加工する。さらに、この画
素電極6を被覆する様にポリイミド等の配向被膜を成膜
する。この配向被膜を所定の方向にラビングして配向面
20Bとする。最後に、ガラス等からなり対向電極5が
全面に形成されている対向基板2を画素基板1に接合す
る。両基板1,2の間隙に液晶層3を封入する。この
際、対向基板2にも予め配向面20Tが形成されてい
る。この為、液晶層3は上下から配向面20T,20B
で保持され、例えばツイスト配向される。
Thereafter, the pixel electrode 6 is formed on the flattening film 18. For example, 30 ± 5 nm by sputtering method
A transparent conductive film such as ITO is formed to a film thickness of, and patterned into a predetermined shape to form the pixel electrode 6. Further, an alignment film such as polyimide is formed so as to cover the pixel electrode 6. The alignment film is rubbed in a predetermined direction to form an alignment surface 20B. Finally, the counter substrate 2 made of glass or the like and having the counter electrode 5 formed on the entire surface is bonded to the pixel substrate 1. The liquid crystal layer 3 is sealed in the gap between the substrates 1 and 2. At this time, the facing surface 20T is also formed in advance on the counter substrate 2. Therefore, the liquid crystal layer 3 has the alignment surfaces 20T and 20B from above and below.
Held by, for example, twisted orientation.

【0016】なお、上述した実施形態では、スイッチン
グ素子7として薄膜トランジスタからなる3端子素子を
用いているが、これに代えてダイオード、バリスタ及び
金属−絶縁物−金属(MIM)素子等の2端子素子をス
イッチング素子として用いる事ができる。2端子素子を
用いる場合は、マトリクス状の複数の画素電極、2端子
素子、第1の電極群等を画素基板1側に設け、第1の電
極群と交差する第2の電極群を対向基板2側に設ける。
なお、上述した実施形態では薄膜トランジスタのドレイ
ン領域Dに画素電極6を接続し、ソース領域Sに信号配
線9が接続している。しかしながら、実際には液晶層3
を交流駆動する為、薄膜トランジスタのソース領域S及
びドレイン領域Dは交互にその役割が交換する。
In the above-described embodiment, a three-terminal element made of a thin film transistor is used as the switching element 7, but instead of this, a two-terminal element such as a diode, a varistor and a metal-insulator-metal (MIM) element. Can be used as a switching element. When a two-terminal element is used, a plurality of pixel electrodes in a matrix, two-terminal elements, a first electrode group, etc. are provided on the pixel substrate 1 side, and a second electrode group intersecting the first electrode group is provided on the counter substrate. Provide on the 2 side.
In the above-described embodiment, the pixel electrode 6 is connected to the drain region D of the thin film transistor, and the signal line 9 is connected to the source region S. However, in reality, the liquid crystal layer 3
, The source region S and the drain region D of the thin film transistor are alternately switched in their roles.

【0017】[0017]

【発明の効果】以上説明した様に、本発明によれば、ス
イッチング素子等を被覆して凹凸を埋める平坦化膜の上
に画素電極が形成されており、この画素電極は厚みが1
0nm〜60nmの範囲で薄膜化されている。この様に、画
素基板の最上層に位置する画素電極を薄膜化する事で、
ラビング処理時に発生するバフカスを抑制し、画素電極
間の短絡欠陥を効果的に防止している。
As described above, according to the present invention, the pixel electrode is formed on the flattening film that covers the switching elements and fills the irregularities, and the pixel electrode has a thickness of 1 mm.
It is thinned in the range of 0 nm to 60 nm. In this way, by thinning the pixel electrode located on the top layer of the pixel substrate,
The buffing generated during the rubbing process is suppressed, and the short circuit defect between the pixel electrodes is effectively prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる液晶表示装置の実施形態を示す
模式的な断面図である。
FIG. 1 is a schematic cross-sectional view showing an embodiment of a liquid crystal display device according to the present invention.

【図2】従来の液晶表示装置の一例を示す模式図であ
る。
FIG. 2 is a schematic view showing an example of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 画素基板 2 対向基板 3 液晶層 5 対向電極 6 画素電極 7 スイッチング素子 20B 配向面 20T 配向面 1 Pixel Substrate 2 Counter Substrate 3 Liquid Crystal Layer 5 Counter Electrode 6 Pixel Electrode 7 Switching Element 20B Alignment Surface 20T Alignment Surface

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 配向面を有する対向基板と、同じく配向
面を有する画素基板と、両配向面の間に保持された液晶
層とを備えたパネル構造を有し、 前記対向基板は該配向面に沿って連続的に形成された対
向電極を備え、 前記画素基板は少なくとも、複数のスイッチング素子
と、該スイッチング素子を被覆して凹凸を埋める平坦化
膜と、配向面に沿って該平坦化膜の上に分割的に形成さ
れ且つ該スイッチング素子により個々に駆動される画素
電極とを備え、 前記画素電極は厚みが10nm〜60nmの範囲で薄膜化さ
れた透明導電膜からなる液晶表示装置。
1. A panel structure comprising: a counter substrate having an alignment surface; a pixel substrate having the same alignment surface; and a liquid crystal layer held between the alignment surfaces, wherein the counter substrate has the alignment surface. The pixel substrate includes at least a plurality of switching elements, a planarization film that covers the switching elements to fill irregularities, and the planarization film that extends along an alignment surface. A liquid crystal display device comprising: a pixel electrode formed separately on the above and individually driven by the switching element, wherein the pixel electrode is made of a transparent conductive film thinned in a range of 10 nm to 60 nm.
【請求項2】 前記画素電極は5μm以下の間隔で互い
に分離している請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the pixel electrodes are separated from each other by an interval of 5 μm or less.
【請求項3】 前記画素基板は該画素電極を被覆する配
向被膜を含んでおり、該配向被膜はラビング処理を施さ
れて配向面を形成する請求項1記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the pixel substrate includes an alignment film that covers the pixel electrode, and the alignment film is subjected to a rubbing treatment to form an alignment surface.
JP21538595A 1995-07-31 1995-07-31 Liquid crystal display device Pending JPH0943640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21538595A JPH0943640A (en) 1995-07-31 1995-07-31 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21538595A JPH0943640A (en) 1995-07-31 1995-07-31 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0943640A true JPH0943640A (en) 1997-02-14

Family

ID=16671433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21538595A Pending JPH0943640A (en) 1995-07-31 1995-07-31 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0943640A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111356A (en) * 1997-02-17 2004-04-08 Seiko Epson Corp Light emitting device and method for manufacturing the same
US7221339B2 (en) 1997-02-17 2007-05-22 Seiko Epson Corporation Display apparatus
JP2007165924A (en) * 1997-02-17 2007-06-28 Seiko Epson Corp Light emitting device
JP2014102519A (en) * 2006-12-26 2014-06-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111356A (en) * 1997-02-17 2004-04-08 Seiko Epson Corp Light emitting device and method for manufacturing the same
US7221339B2 (en) 1997-02-17 2007-05-22 Seiko Epson Corporation Display apparatus
JP2007165924A (en) * 1997-02-17 2007-06-28 Seiko Epson Corp Light emitting device
US7253793B2 (en) 1997-02-17 2007-08-07 Seiko Epson Corporation Electro-luminiscent apparatus
US7710364B2 (en) 1997-02-17 2010-05-04 Seiko Epson Corporation Display apparatus
US7880696B2 (en) 1997-02-17 2011-02-01 Seiko Epson Corporation Display apparatus
JP2014102519A (en) * 2006-12-26 2014-06-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2021073523A (en) * 2006-12-26 2021-05-13 株式会社半導体エネルギー研究所 Liquid crystal display device

Similar Documents

Publication Publication Date Title
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
JP3307150B2 (en) Active matrix display
WO1995025291A1 (en) Active matrix liquid crystal display device
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JP2003107523A (en) Liquid crystal display device
JPH06102537A (en) Active matrix type liquid crystal display element
US6757041B2 (en) Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit with fewer masking processes
JP2002116712A (en) Display device and its manufacturing method
KR100282681B1 (en) LCD and its manufacturing method
US20030058394A1 (en) Multi-domain vertical alignment liquid crystal display
KR100482167B1 (en) LCD and its manufacturing method
JPH0943629A (en) Liquid crystal display device
JP3662103B2 (en) Manufacturing method of liquid crystal panel
JPH0943640A (en) Liquid crystal display device
JPH03196020A (en) Liquid crystal display device
JPH0887034A (en) Liquid crystal display and its production
KR100309210B1 (en) Liquid crystal display and method for fabricating the same
JPH0444014A (en) Active matrix type liquid crystal display device
US7045373B2 (en) Manufacturing method for in-plane switching mode LCD unit with fewer masking process
KR100229610B1 (en) Lcd device and its manufacturing method
JPH06281958A (en) Liquid crystal display device
JPH0862629A (en) Liquid crystal display device
KR100430027B1 (en) Process for fabricating an active matrix for a flat screen, liquid-crystal display screen including an active matrix obtained according to the said process and process for addressing a screen of this type
CN100454117C (en) Picture element structure suitable for wide-angle liquid crystal display and manufacturing method