JPH0937585A - ブラシレスモ−タ - Google Patents
ブラシレスモ−タInfo
- Publication number
- JPH0937585A JPH0937585A JP7201441A JP20144195A JPH0937585A JP H0937585 A JPH0937585 A JP H0937585A JP 7201441 A JP7201441 A JP 7201441A JP 20144195 A JP20144195 A JP 20144195A JP H0937585 A JPH0937585 A JP H0937585A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- control signal
- rotor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
- H02P6/16—Circuit arrangements for detecting position
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/20—Arrangements for starting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】 ３相ブラシレスモータのコストを低減し、且
つ信頼性を向上させる。 【構成】 ３相ブラシレスモータの回転子１の角度位置
を１つのホール素子４に基づいて得られた位置検出信号
がその交流ゼロレベルの近傍の所定基準レベルを横切っ
た時点を検出する。この横切った時点の直後に発生する
基準クロックパルスを基点として基準クロックパルスを
カウンタ手段で計数し、３相の励磁切替制御信号を形成
する。位置検出信号のゼロクロス時点とこの近傍の基準
クロックパルスの発生時点との差がゼロになるように回
転子１の回転を制御する。
つ信頼性を向上させる。 【構成】 ３相ブラシレスモータの回転子１の角度位置
を１つのホール素子４に基づいて得られた位置検出信号
がその交流ゼロレベルの近傍の所定基準レベルを横切っ
た時点を検出する。この横切った時点の直後に発生する
基準クロックパルスを基点として基準クロックパルスを
カウンタ手段で計数し、３相の励磁切替制御信号を形成
する。位置検出信号のゼロクロス時点とこの近傍の基準
クロックパルスの発生時点との差がゼロになるように回
転子１の回転を制御する。
Description
【０００１】
【産業上の利用分野】本発明は磁気ディスク装置、光デ
ィスク装置等に使用するためのブラシレスモータに関す
る。
ィスク装置等に使用するためのブラシレスモータに関す
る。
【０００２】
【従来の技術】３相ブラシレスモータは永久磁石から成
る回転子と３相の固定子巻線とを具備し、回転子の回転
角度位置の変化に応じて固定子巻線の励磁電流を切替え
るように構成されている。典型的な３相ブラシレスモー
タは回転子の回転角度位置を検出するために３個のホー
ル素子（位置センサ）を有する。この３個のホール素子
は電気角で１２０度の相互間隔を有するように配置さ
れ、この３個のホール素子の出力に基づいて３相の固定
子巻線の電流の切替が実行される。
る回転子と３相の固定子巻線とを具備し、回転子の回転
角度位置の変化に応じて固定子巻線の励磁電流を切替え
るように構成されている。典型的な３相ブラシレスモー
タは回転子の回転角度位置を検出するために３個のホー
ル素子（位置センサ）を有する。この３個のホール素子
は電気角で１２０度の相互間隔を有するように配置さ
れ、この３個のホール素子の出力に基づいて３相の固定
子巻線の電流の切替が実行される。
【０００３】
【発明が解決しようとする課題】ところで、ホール素子
（位置センサ）は、比較的高価であり、３相ブラシレス
モータの低コスト化を阻害している。この種の問題を解
決するために、回転子の位置検出用の１個の位置センサ
と回転子の磁極数よりも大幅に多い磁極を有して回転子
と共に回転する回転検出用永久磁石（磁気エンコーダ）
と、この永久磁石からなる磁気エンコーダの回転に対応
した周波数信号を発生するＭＲ（磁気抵抗）センサとの
組み合せによって３相の固定子巻線の励磁切替タイミン
グを決定する方法が、特開平２−２９９４９５号公報に
開示されている。この方法によれば確かに位置センサを
１つにすることができる。しかし、ＭＲセンサの出力パ
ルスを形成する方式であるので、ノイズによって回転検
出パルスを正確に得ることが困難になる恐れがある。ま
た、エンコ−ダの機械的誤差により励磁タイミングが変
動し、回転ムラ等の問題が発生する。３相ブラシレスモ
ータのコストの低減を図るための別の方式として位置セ
ンサを省き、この代りに各相の固定子巻線の誘起電圧を
検出し、この誘起電圧をフィルタ回路で積分して位置信
号を形成する方法が知られている。このセンサレスのモ
ータは一見低コスト化を可能にするように思われるが、
誘起電圧を積分するためのフィルタ回路のコンデンサの
ためにコストダウンの効果を十分に得ることができな
い。また、誘起電圧にノイズが重畳されて正確な回転子
の位置検出が不可能になり、脱調する恐れがある。
（位置センサ）は、比較的高価であり、３相ブラシレス
モータの低コスト化を阻害している。この種の問題を解
決するために、回転子の位置検出用の１個の位置センサ
と回転子の磁極数よりも大幅に多い磁極を有して回転子
と共に回転する回転検出用永久磁石（磁気エンコーダ）
と、この永久磁石からなる磁気エンコーダの回転に対応
した周波数信号を発生するＭＲ（磁気抵抗）センサとの
組み合せによって３相の固定子巻線の励磁切替タイミン
グを決定する方法が、特開平２−２９９４９５号公報に
開示されている。この方法によれば確かに位置センサを
１つにすることができる。しかし、ＭＲセンサの出力パ
ルスを形成する方式であるので、ノイズによって回転検
出パルスを正確に得ることが困難になる恐れがある。ま
た、エンコ−ダの機械的誤差により励磁タイミングが変
動し、回転ムラ等の問題が発生する。３相ブラシレスモ
ータのコストの低減を図るための別の方式として位置セ
ンサを省き、この代りに各相の固定子巻線の誘起電圧を
検出し、この誘起電圧をフィルタ回路で積分して位置信
号を形成する方法が知られている。このセンサレスのモ
ータは一見低コスト化を可能にするように思われるが、
誘起電圧を積分するためのフィルタ回路のコンデンサの
ためにコストダウンの効果を十分に得ることができな
い。また、誘起電圧にノイズが重畳されて正確な回転子
の位置検出が不可能になり、脱調する恐れがある。
【０００４】そこで、本発明の目的は、低コスト化が可
能であると共にノイズの影響を受けにくいブラシレスモ
ータを提供することにある。
能であると共にノイズの影響を受けにくいブラシレスモ
ータを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、Ｎ極とＳ極とを合せて２ｎ極（ｎは整数）
を有する磁石から成る回転子と複数相の固定子巻線とを
備えたブラシレスモータであって、前記回転子の回転角
度位置を検出するものであって、前記回転子の回転角度
位置の変化に応じてこの出力電圧のレベルが変化するよ
うに形成されている１つの位置検出素子と、前記複数相
の固定子巻線の励磁の切替タイミングの基準となる基準
クロックパルスを一定周期で発生する基準クロックパル
ス発生手段と、前記１つの位置検出素子に基づいて得ら
れた位置検出信号の電圧レベルが所定電圧レベルである
か否かを検出するためのレベル検出手段と、前記回転子
の回転を開始させるように前記複数相の固定子巻線から
選択されたものを励磁するための起動時励磁制御信号を
形成すると共に、前記位置検出信号の電圧レベルが前記
所定電圧レベルであることを示す信号が前記レベル検出
手段から得られた状態おいて前記基準クロックパルスの
計数を開始するカウンタ手段を含み、前記カウンタ手段
の計数出力に基づいて前記複数相の固定子巻線の励磁を
制御するための複数相の定常時励磁制御信号を形成して
前記起動時励磁制御信号に続いて前記定常時励磁制御信
号を送出する励磁制御信号形成手段と、前記励磁制御信
号形成手段で形成された励磁制御信号に従って前記複数
相の固定子巻線の励磁電流の選択的切替を行う励磁切替
手段と、前記回転子を一定回転速度にするための速度制
御手段とを備えていることを特徴とするブラシレスモー
タに係わるものである。なお、請求項２に示すように、
基準クロックパルスの繰返し周波数を、位置検出信号の
周波数の整数倍にすることが望ましい。また、請求項３
に示すように、位置検出素子をホール素子とすることが
望ましい。また、請求項４に示すように、レベル検出手
段は、位置検出信号の最大値（正ピーク）と最小値（負
ピーク）との中間値（交流成分のゼロレベル）又はこの
近傍を検出するコンパレータであることが望ましい。ま
た、請求項５に示すように、カウンタ手段は、レベル検
出手段で所定電圧レベルが検出された時点の後で最初に
発生した基準クロックパルスを基点として基準クロック
パルスを計数するものであることが望ましい。また、請
求項６に示すように、速度制御手段は、周波数信号を発
生する速度検出器に基づく制御に位置検出信号の中間値
（交流ゼロレベル）の位相とこの近傍の基準クロックパ
ルスとの位相差を示す信号による位相制御を付加したも
のであることが望ましい。また請求項７に示すように、
起動時励磁制御信号に回転子を逆転させる励磁制御信号
を含めることが望ましい。
の本発明は、Ｎ極とＳ極とを合せて２ｎ極（ｎは整数）
を有する磁石から成る回転子と複数相の固定子巻線とを
備えたブラシレスモータであって、前記回転子の回転角
度位置を検出するものであって、前記回転子の回転角度
位置の変化に応じてこの出力電圧のレベルが変化するよ
うに形成されている１つの位置検出素子と、前記複数相
の固定子巻線の励磁の切替タイミングの基準となる基準
クロックパルスを一定周期で発生する基準クロックパル
ス発生手段と、前記１つの位置検出素子に基づいて得ら
れた位置検出信号の電圧レベルが所定電圧レベルである
か否かを検出するためのレベル検出手段と、前記回転子
の回転を開始させるように前記複数相の固定子巻線から
選択されたものを励磁するための起動時励磁制御信号を
形成すると共に、前記位置検出信号の電圧レベルが前記
所定電圧レベルであることを示す信号が前記レベル検出
手段から得られた状態おいて前記基準クロックパルスの
計数を開始するカウンタ手段を含み、前記カウンタ手段
の計数出力に基づいて前記複数相の固定子巻線の励磁を
制御するための複数相の定常時励磁制御信号を形成して
前記起動時励磁制御信号に続いて前記定常時励磁制御信
号を送出する励磁制御信号形成手段と、前記励磁制御信
号形成手段で形成された励磁制御信号に従って前記複数
相の固定子巻線の励磁電流の選択的切替を行う励磁切替
手段と、前記回転子を一定回転速度にするための速度制
御手段とを備えていることを特徴とするブラシレスモー
タに係わるものである。なお、請求項２に示すように、
基準クロックパルスの繰返し周波数を、位置検出信号の
周波数の整数倍にすることが望ましい。また、請求項３
に示すように、位置検出素子をホール素子とすることが
望ましい。また、請求項４に示すように、レベル検出手
段は、位置検出信号の最大値（正ピーク）と最小値（負
ピーク）との中間値（交流成分のゼロレベル）又はこの
近傍を検出するコンパレータであることが望ましい。ま
た、請求項５に示すように、カウンタ手段は、レベル検
出手段で所定電圧レベルが検出された時点の後で最初に
発生した基準クロックパルスを基点として基準クロック
パルスを計数するものであることが望ましい。また、請
求項６に示すように、速度制御手段は、周波数信号を発
生する速度検出器に基づく制御に位置検出信号の中間値
（交流ゼロレベル）の位相とこの近傍の基準クロックパ
ルスとの位相差を示す信号による位相制御を付加したも
のであることが望ましい。また請求項７に示すように、
起動時励磁制御信号に回転子を逆転させる励磁制御信号
を含めることが望ましい。
【０００６】
【発明の作用及び効果】各請求項の発明によれば、１つ
の位置検出素子によって複数相の固定子巻線の励磁を制
御することができるので、ブラシレスモータのコストを
低減させることができる。また、励磁制御信号は基準ク
ロックパルスをカウンタ手段で計数することによって形
成されるので、ノイズに起因して不適切な励磁制御信号
が発生することを防ぐことができる。請求項２によれ
ば、所望回転状態において、励磁制御信号の切替時点を
適切に設定することができる。請求項３によれば、回転
子の回転に応じて変化する位置検出信号を容易に得るこ
とができる。請求項４によれば、ホール素子の出力に基
づいて回転子の特定角度位置を正確に判定することがで
き、励磁制御信号を正確に形成することができる。請求
項５によれば、基準クロックパルスを基点として計数す
るので、励磁の時間幅を正確に設定することができる。
請求項６によれば、位相制御を併用するので、速度制御
を正確に行うことができる。また、起動時には位相制御
が行われず、速度検出信号に基づく制御になるので、所
望回転状態に迅速に立上げることができる。請求項７に
よれば、逆転励磁を含めることによって正転励磁で起動
できない場合であっても、逆転で起動し、その後正転駆
動に移行して起動を達成することが可能になる。
の位置検出素子によって複数相の固定子巻線の励磁を制
御することができるので、ブラシレスモータのコストを
低減させることができる。また、励磁制御信号は基準ク
ロックパルスをカウンタ手段で計数することによって形
成されるので、ノイズに起因して不適切な励磁制御信号
が発生することを防ぐことができる。請求項２によれ
ば、所望回転状態において、励磁制御信号の切替時点を
適切に設定することができる。請求項３によれば、回転
子の回転に応じて変化する位置検出信号を容易に得るこ
とができる。請求項４によれば、ホール素子の出力に基
づいて回転子の特定角度位置を正確に判定することがで
き、励磁制御信号を正確に形成することができる。請求
項５によれば、基準クロックパルスを基点として計数す
るので、励磁の時間幅を正確に設定することができる。
請求項６によれば、位相制御を併用するので、速度制御
を正確に行うことができる。また、起動時には位相制御
が行われず、速度検出信号に基づく制御になるので、所
望回転状態に迅速に立上げることができる。請求項７に
よれば、逆転励磁を含めることによって正転励磁で起動
できない場合であっても、逆転で起動し、その後正転駆
動に移行して起動を達成することが可能になる。
【０００７】
【実施例】次に、図１〜図２０を参照して本発明の実施
例に係わるフロッピーディスクの回転用の３相ブラシレ
スモータを説明する。この３相ブラシレスモータは、図
１に原理的に示すように、複数の磁極を有する永久磁石
から成る回転子１と、第１、第２及び第３相固定子巻線
２ｕ、２ｖ、２ｗから成る固定子２と、固定子巻線２
ｕ、２ｖ、２ｗに励磁電流を選択的に供給するための励
磁切替手段としての駆動回路３と、回転子１の回転角度
位置を検出するための１個の位置検出素子としてのホー
ル素子４と、ホール素子４に接続された励磁制御回路５
と、一般にＦＧ（周波数発生器）と呼ばれている速度検
出器６と、固定子巻線２ｕ、２ｖ、２ｗの電流を検出す
るための抵抗Ｒf と、速度検出器６と電流検出抵抗Ｒf
と励磁制御回路５とに接続された速度制御信号形成回路
７と、励磁制御回路５と速度制御信号形成回路７とに接
続されたトランジスタ制御回路８とから成る。
例に係わるフロッピーディスクの回転用の３相ブラシレ
スモータを説明する。この３相ブラシレスモータは、図
１に原理的に示すように、複数の磁極を有する永久磁石
から成る回転子１と、第１、第２及び第３相固定子巻線
２ｕ、２ｖ、２ｗから成る固定子２と、固定子巻線２
ｕ、２ｖ、２ｗに励磁電流を選択的に供給するための励
磁切替手段としての駆動回路３と、回転子１の回転角度
位置を検出するための１個の位置検出素子としてのホー
ル素子４と、ホール素子４に接続された励磁制御回路５
と、一般にＦＧ（周波数発生器）と呼ばれている速度検
出器６と、固定子巻線２ｕ、２ｖ、２ｗの電流を検出す
るための抵抗Ｒf と、速度検出器６と電流検出抵抗Ｒf
と励磁制御回路５とに接続された速度制御信号形成回路
７と、励磁制御回路５と速度制御信号形成回路７とに接
続されたトランジスタ制御回路８とから成る。
【０００８】図１では回転子１に図示の都合上Ｎ極とＳ
極の一対が示されているのみであるが、回転子１のＮ極
とＳ極とを合せた極数は、任意の２ｎ極（ｎは整数）と
することができ、実際には図１１に示すように２ｎ＝１
６極をリング状に有し、回転可能に支持されている。
極の一対が示されているのみであるが、回転子１のＮ極
とＳ極とを合せた極数は、任意の２ｎ極（ｎは整数）と
することができ、実際には図１１に示すように２ｎ＝１
６極をリング状に有し、回転可能に支持されている。
【０００９】３相の固定子巻線２ｕ、２ｖ、２ｗはＹ結
線され、且つ図１０に示すように４つに分割されて配置
され、３相４極モータを構成している。従って、このブ
ラシレスモータの電気角の３６０度は機械角の９０度に
相当する。固定子巻線２ｕ、２ｖ、２ｗから成る固定子
２は、図８に示すようにロータ１に対向配置されてい
る。
線され、且つ図１０に示すように４つに分割されて配置
され、３相４極モータを構成している。従って、このブ
ラシレスモータの電気角の３６０度は機械角の９０度に
相当する。固定子巻線２ｕ、２ｖ、２ｗから成る固定子
２は、図８に示すようにロータ１に対向配置されてい
る。
【００１０】駆動回路３は、直流電源９の一方の端子９
ａと他方の端子９ｂとの間に６個のトランジスタＱu1、
Ｑu2、Ｑv1、Ｑv2、Ｑw1、Ｑw2を３相ブリッジ接続する
ことによって構成されている。即ち、第１相（Ｕ相）の
スイッチ回路を構成する第１及び第２のトランジスタの
Ｑu1、Ｑu2の第１の直列回路と、第２相（Ｖ相）のスイ
ッチ回路を構成する第３及び第４のトランジスタＱv1、
Ｑv2の第２の直列回路と、第３相（Ｗ相）のスイッチ回
路を構成する第５及び第６のトランジスタＱw1、Ｑw2の
第３の直列回路とが一対の電源端子９ａ、９ｂ間に接続
され、各直列回路における一対のトランジスタの接続点
にＵ、Ｖ、Ｗ相の固定子巻線２ｕ、２ｖ、２ｗの一端が
接続されている。各トランジスタＱu1〜Ｑw2のベースは
トランジスタ制御回路８に接続されている。各トランジ
スタＱu1〜Ｑw2は周知の３相ブリッジインバータと同様
に相互間に１２０度の位相差を有して選択的にオン・オ
フ制御され、且つ回転子１の速度を一定に制御するため
に各トランジスタＱu1〜Ｑw2のベース電流が制御され
る。従って、駆動回路３は励磁切替手段としての機能を
有する他に速度制御手段の機能も有する。このトランジ
スタＱu1〜Ｑw2の制御の詳細は追って述べる。
ａと他方の端子９ｂとの間に６個のトランジスタＱu1、
Ｑu2、Ｑv1、Ｑv2、Ｑw1、Ｑw2を３相ブリッジ接続する
ことによって構成されている。即ち、第１相（Ｕ相）の
スイッチ回路を構成する第１及び第２のトランジスタの
Ｑu1、Ｑu2の第１の直列回路と、第２相（Ｖ相）のスイ
ッチ回路を構成する第３及び第４のトランジスタＱv1、
Ｑv2の第２の直列回路と、第３相（Ｗ相）のスイッチ回
路を構成する第５及び第６のトランジスタＱw1、Ｑw2の
第３の直列回路とが一対の電源端子９ａ、９ｂ間に接続
され、各直列回路における一対のトランジスタの接続点
にＵ、Ｖ、Ｗ相の固定子巻線２ｕ、２ｖ、２ｗの一端が
接続されている。各トランジスタＱu1〜Ｑw2のベースは
トランジスタ制御回路８に接続されている。各トランジ
スタＱu1〜Ｑw2は周知の３相ブリッジインバータと同様
に相互間に１２０度の位相差を有して選択的にオン・オ
フ制御され、且つ回転子１の速度を一定に制御するため
に各トランジスタＱu1〜Ｑw2のベース電流が制御され
る。従って、駆動回路３は励磁切替手段としての機能を
有する他に速度制御手段の機能も有する。このトランジ
スタＱu1〜Ｑw2の制御の詳細は追って述べる。
【００１１】各固定子巻線２ｕ、２ｖ、２ｗの蓄積エネ
ルギーを電源９に帰還するために各トランジスタＱu1〜
Ｑw2に逆並列にダイオードＤ1 〜Ｄ6 が接続されてい
る。なお、実施例ではトランジスタＱu1〜Ｑw2がバイポ
ーラ型トランジスタであるが、これを電界効果型トラン
ジスタ（ＦＥＴ）、又は別の半導体スイッチング素子又
は半導体制御素子に置き換えることができる。また、ダ
イオードＤ1 〜Ｄ6 をトランジスタＱu1〜Ｑw2に内蔵さ
せることができる。また、トランジスタＱu1〜Ｑw2の全
部又は上側の半分Ｑu1、Ｑv1、Ｑw1又は下側の半分Ｑu
2、Ｑv2、Ｑw2をダーリントントランジスタ等の複合素
子にすることができる。
ルギーを電源９に帰還するために各トランジスタＱu1〜
Ｑw2に逆並列にダイオードＤ1 〜Ｄ6 が接続されてい
る。なお、実施例ではトランジスタＱu1〜Ｑw2がバイポ
ーラ型トランジスタであるが、これを電界効果型トラン
ジスタ（ＦＥＴ）、又は別の半導体スイッチング素子又
は半導体制御素子に置き換えることができる。また、ダ
イオードＤ1 〜Ｄ6 をトランジスタＱu1〜Ｑw2に内蔵さ
せることができる。また、トランジスタＱu1〜Ｑw2の全
部又は上側の半分Ｑu1、Ｑv1、Ｑw1又は下側の半分Ｑu
2、Ｑv2、Ｑw2をダーリントントランジスタ等の複合素
子にすることができる。
【００１２】
【励磁制御回路】本発明に従って１つのホール素子４の
出力に基づいて３相分の励磁切替制御信号を形成するた
めに、励磁制御回路５は、図２に示すように基準クロッ
クパルス発生回路１０と、位置検出信号の特定位置検出
回路１１と、三相励磁切替制御信号形成回路１２と、ス
タートスイッチ１３と、スタートパルス形成用モノマル
チバイブレータ１４と、ＯＲゲ−ト１４ｂと、再起動回
路１５とを有する。
出力に基づいて３相分の励磁切替制御信号を形成するた
めに、励磁制御回路５は、図２に示すように基準クロッ
クパルス発生回路１０と、位置検出信号の特定位置検出
回路１１と、三相励磁切替制御信号形成回路１２と、ス
タートスイッチ１３と、スタートパルス形成用モノマル
チバイブレータ１４と、ＯＲゲ−ト１４ｂと、再起動回
路１５とを有する。
【００１３】基準クロックパルス発生回路１０は、目標
とする回転子１の回転数における位置検出信号及び３相
の励磁切替制御信号の周波数の整数倍の一定の繰返し周
波数を有する方形波パルスを発生するように形成されて
いる。基準クロックパルス発生回路１０は周知の発振器
と分周器に基づいて構成するためにノイズ等の外部的要
因による影響の少ない状態でクロックパルスを正確に送
出することができる。また、この基準クロックパルスの
周波数を高く設定して固定子巻線２ｕ、２ｖ、２ｗの励
磁切替タイミングの精度を高めることができる。なお、
基準クロックパルス発生回路１０はスタートスイッチ１
３のオンに同期して基準クロックパルスを送出する。
とする回転子１の回転数における位置検出信号及び３相
の励磁切替制御信号の周波数の整数倍の一定の繰返し周
波数を有する方形波パルスを発生するように形成されて
いる。基準クロックパルス発生回路１０は周知の発振器
と分周器に基づいて構成するためにノイズ等の外部的要
因による影響の少ない状態でクロックパルスを正確に送
出することができる。また、この基準クロックパルスの
周波数を高く設定して固定子巻線２ｕ、２ｖ、２ｗの励
磁切替タイミングの精度を高めることができる。なお、
基準クロックパルス発生回路１０はスタートスイッチ１
３のオンに同期して基準クロックパルスを送出する。
【００１４】位置検出信号の特定位置検出回路１１は、
ホール素子４に接続された増幅器１６と、この増幅器１
６に接続された自動利得制御回路（ＡＧＣ）１８を備え
た増幅器１７と、増幅器１７の出力端子に接続された５
つのコンパレータＣＰ0 、ＣＰ1 、ＣＰ2 、ＣＰ3 、Ｃ
Ｐ4 と、基準電圧源１９、２０、２１、２２、２３と、
基点決定回路２４とから成る。
ホール素子４に接続された増幅器１６と、この増幅器１
６に接続された自動利得制御回路（ＡＧＣ）１８を備え
た増幅器１７と、増幅器１７の出力端子に接続された５
つのコンパレータＣＰ0 、ＣＰ1 、ＣＰ2 、ＣＰ3 、Ｃ
Ｐ4 と、基準電圧源１９、２０、２１、２２、２３と、
基点決定回路２４とから成る。
【００１５】増幅器１６はホール素子４の出力電圧を増
幅する。オペアンプから成る増幅器１７の一方の入力端
子は前段の増幅器１６に接続され、他方の入力端子は基
準電圧Ｖf の基準電圧源１９に接続されている。従って
ホール素子の交流出力は基準電圧Ｖr でバイアスされ、
図１２（Ａ）及び図１３（Ａ）に示すように基準電圧Ｖ
r を中心にした波形に変換される。なお、基準電圧源１
９の電圧をグランドレベル（ゼロレベル）とし、増幅器
１７の出力波形をゼロレベルを中心にした交流波形とす
ることもできる。ＣＰ0 は増幅器１７から得られる図１
２（Ａ）の位置信号がこの最大値（正ピーク）と最小値
（負ピーク）との中間値に設定された基準電圧Ｖr(交流
波形のゼロレベル）を横切る時点を検出するためのコン
パレータであって、一方の入力端子が増幅器１７に接続
され、他方の入力端子が基準電圧源１９に接続されてい
る。従って、このコンパレータＣＰ0 の出力は図１２
（Ａ）の例えばｔ8 時点、ｔ18時点で反転する。このコ
ンパレータＣＰ0 の出力は位相制御及び再起動制御に使
用される。
幅する。オペアンプから成る増幅器１７の一方の入力端
子は前段の増幅器１６に接続され、他方の入力端子は基
準電圧Ｖf の基準電圧源１９に接続されている。従って
ホール素子の交流出力は基準電圧Ｖr でバイアスされ、
図１２（Ａ）及び図１３（Ａ）に示すように基準電圧Ｖ
r を中心にした波形に変換される。なお、基準電圧源１
９の電圧をグランドレベル（ゼロレベル）とし、増幅器
１７の出力波形をゼロレベルを中心にした交流波形とす
ることもできる。ＣＰ0 は増幅器１７から得られる図１
２（Ａ）の位置信号がこの最大値（正ピーク）と最小値
（負ピーク）との中間値に設定された基準電圧Ｖr(交流
波形のゼロレベル）を横切る時点を検出するためのコン
パレータであって、一方の入力端子が増幅器１７に接続
され、他方の入力端子が基準電圧源１９に接続されてい
る。従って、このコンパレータＣＰ0 の出力は図１２
（Ａ）の例えばｔ8 時点、ｔ18時点で反転する。このコ
ンパレータＣＰ0 の出力は位相制御及び再起動制御に使
用される。
【００１６】ＣＰ1 及びＣＰ2 は図１２（Ａ）に示すホ
ール素子４の出力に対応する位置検出信号が基準レベル
Ｖr （交流のゼロボルト）を横切る方向性を検出するた
めのコンパレータである。これ等のコンパレータＣＰ1
、ＣＰ2 の一方の入力端子は増幅器１７の出力端子に
それぞれ接続され、他方の入力端子は基準電圧源２０、
２１に接続されている。なお、基準電圧源２０、２１の
電圧Ｖcp1 、Ｖcp2 は図１２（Ａ）に示すようにＶcp1
＞Ｖr ＞Ｖcp2 の関係に設定されている。また、Ｖcp1
、Ｖcp2 は位置検出信号の正ピークと負ピークの間に
なるように設定されている。また、コンパレータＣＰ1
は起動時の位置検出信号のレベル判定にも兼用されてい
る。このため、基準電圧Ｖcp1 は正常時の位置検出信号
の正ピーク値と負ピーク値との間の電圧Ｖp-p の約３／
４を負ピーク値に加えた値に設定されている。
ール素子４の出力に対応する位置検出信号が基準レベル
Ｖr （交流のゼロボルト）を横切る方向性を検出するた
めのコンパレータである。これ等のコンパレータＣＰ1
、ＣＰ2 の一方の入力端子は増幅器１７の出力端子に
それぞれ接続され、他方の入力端子は基準電圧源２０、
２１に接続されている。なお、基準電圧源２０、２１の
電圧Ｖcp1 、Ｖcp2 は図１２（Ａ）に示すようにＶcp1
＞Ｖr ＞Ｖcp2 の関係に設定されている。また、Ｖcp1
、Ｖcp2 は位置検出信号の正ピークと負ピークの間に
なるように設定されている。また、コンパレータＣＰ1
は起動時の位置検出信号のレベル判定にも兼用されてい
る。このため、基準電圧Ｖcp1 は正常時の位置検出信号
の正ピーク値と負ピーク値との間の電圧Ｖp-p の約３／
４を負ピーク値に加えた値に設定されている。
【００１７】ＣＰ3 、ＣＰ4 は位置検出信号の中間値
（交流ゼロレベル）の近傍を検出するためのコンパレー
タである。これ等のコンパレータＣＰ3 、ＣＰ4 の一方
の入力端子はＡＧＣ増幅器１７の出力端子に接続され、
他方の入力端子は基準電圧源２２、２３に接続されてい
る。基準電圧源２２、２３の電圧Ｖcp3 、Ｖcp4 は図１
２（Ａ）に示すようにＶcp3 ＞Ｖr ＞Ｖcp4 に設定さ
れ、且つ中間値（交流ゼロレベル）を示す基準電圧Ｖr
に接近している。なお、基準電圧Ｖcp3 、Ｖcp4 は、回
転子１の正常回転時に位置検出信号が基準電圧Ｖcp3 、
Ｖcp4 の一方を横切った時点から他方を横切った時点ま
での時間幅が図１２（Ｃ）の基準クロックパルスの１周
期よりも短くなるように互いに接近して決定されてい
る。
（交流ゼロレベル）の近傍を検出するためのコンパレー
タである。これ等のコンパレータＣＰ3 、ＣＰ4 の一方
の入力端子はＡＧＣ増幅器１７の出力端子に接続され、
他方の入力端子は基準電圧源２２、２３に接続されてい
る。基準電圧源２２、２３の電圧Ｖcp3 、Ｖcp4 は図１
２（Ａ）に示すようにＶcp3 ＞Ｖr ＞Ｖcp4 に設定さ
れ、且つ中間値（交流ゼロレベル）を示す基準電圧Ｖr
に接近している。なお、基準電圧Ｖcp3 、Ｖcp4 は、回
転子１の正常回転時に位置検出信号が基準電圧Ｖcp3 、
Ｖcp4 の一方を横切った時点から他方を横切った時点ま
での時間幅が図１２（Ｃ）の基準クロックパルスの１周
期よりも短くなるように互いに接近して決定されてい
る。
【００１８】
【基点検出回路】図２において基点決定回路２４はコン
パレータＣＰ1 〜ＣＰ4 と基準クロックパルス発生回路
１０とに接続され、図１２（Ａ）に示す位置検出信号が
基準電圧（交流ゼロレベル）Ｖr よりも高い方から低い
方に向って基準電圧Ｖr を横切る点（ゼロクロス点）の
近くに決定された第１の基点信号をライン２４ａに送出
し、位置検出信号が基準電圧Ｖr よりも低い方から高い
方に向って基準電圧Ｖr を横切る点（ゼロクロス点）の
近くに決定された第２の基点信号をライン２４ｂに送出
する。
パレータＣＰ1 〜ＣＰ4 と基準クロックパルス発生回路
１０とに接続され、図１２（Ａ）に示す位置検出信号が
基準電圧（交流ゼロレベル）Ｖr よりも高い方から低い
方に向って基準電圧Ｖr を横切る点（ゼロクロス点）の
近くに決定された第１の基点信号をライン２４ａに送出
し、位置検出信号が基準電圧Ｖr よりも低い方から高い
方に向って基準電圧Ｖr を横切る点（ゼロクロス点）の
近くに決定された第２の基点信号をライン２４ｂに送出
する。
【００１９】
【基点検出回路の詳細】図３は基点検出回路２４を詳し
く示す。図３において、コンパレータＣＰ1 の出力ライ
ンが、インバータ２９を介してＡＮＤゲート３０の一方
の入力端子に接続されている。また、コンパレータＣＰ
2 の出力ラインが、ＡＮＤゲート３０の他方の入力端子
に接続されている。ＡＮＤゲート３０の出力端子は、イ
ンバータ３０ａを介してＤフリップフロップ３０ｂのト
リガ入力端子即ちクロック入力端子Ｔに接続されてい
る。Ｄフリップフロップ３０ｂは、この位相反転出力端
子がデータ入力端子Ｄに接続されているので、トリガフ
リップフロップ即ちＴフリップフロップとして動作す
る。Ｄフリップフロップ３０ｂの正相出力端子Ｑは、Ｊ
Ｋフリップフロップ３８のＪ入力端子とＫ入力端子に接
続されていると共に、ＡＮＤゲート３６の一方の入力端
子に接続され、また、インバータ３７ａを介してＪＫフ
リップフロップ３９のＪ入力端子、Ｋ入力端子、及びリ
セット端子Ｒに接続され、更にＡＮＤゲート３７の一方
の入力端子にも接続されている。ＡＮＤゲート３６の出
力端子は、ＪＫフリップフロップ３８のクロック入力端
子Ｔに接続され、ＡＮＤゲート３７の出力端子は、ＪＫ
フリップフロップ３９のクロック入力端子Ｔに接続され
ている。ＪＫフリップフロップ３９のセット端子Ｓは抵
抗Ｒ1 を介して電源に接続されている。コンパレータＣ
Ｐ３の出力ラインは、インバータ３１を介してＡＮＤゲ
ート３２の一方の入力端子に接続されている。また、コ
ンパレータＣＰ4 の出力ラインはＡＮＤゲート３２の他
方の入力端子に接続されている。ＡＮＤゲート３２の出
力端子は、ＪＫフリップフロップ３５のＪＫ入力端子と
Ｋ入力端子に接続されていると共に、ＡＮＤゲート３４
の一方の入力端子に接続されている。また、基準クロッ
クパルス発生回路１０の出力ラインがインバータ３３を
介してＡＮＤゲート３４の他方の入力端子に接続されて
いる。ＡＮＤゲート３４の出力端子はＪＫフリップフロ
ップ３５のトリガ入力端子即ちクロック入力端子Ｔに接
続されている。ＪＫフリップフロップ３５の位相反転出
力端子は、ＡＮＤゲート３６の他方の入力端子及びＡＮ
Ｄゲート３７の他方の入力端子に接続されている。ＪＫ
フリップフロップ３８のＱ出力端子及びＪＫフリップフ
ロップ３９のＱ出力端子は、ライン３８ａ、３９ａによ
って三相励磁切替制御信号形成回路１２に接続されてい
る。次に、基点検出回路２４の動作を図１４及び図１５
を参照して説明する。図１４及び図１５は図２、図３、
図６のＡ〜Ｗ点の電圧波形を示す。図１５の波形は図１
４の波形と同一紙面上に書くのが理想であるが、図示の
都合上分けて示されている。図１５のｔ1 、ｔ4 等の時
間位置は、図１４で同一記号で示す時間位置と同一であ
る。コンパレータＣＰ1 、ＣＰ2 、ＣＰ3 及びＣＰ4 の
出力は図１４（Ｄ）、（Ｅ）（Ｈ）、（Ｉ）に示すよう
に、図１４（Ａ）のホール出力が各コンパレータの閾値
レベル即ち基準電圧Ｖcp1 、Ｖcp2 、Ｖcp3 、Ｖcp4 と
等しくなる（クロスする）点で変化し、方形波パルス信
号となる。図１５（Ｏ）に示すコンパレータＣＰ1 の反
転信号と図１４（Ｅ）のコンパレータＣＰ2 の出力信号
はＡＮＤゲート３０で論理積演算されて図１５（Ｐ）の
波形が得られる。ＡＮＤゲート３０の出力はインバータ
３０ａで反転されて図１５（Ｑ）の反転信号となり、Ｄ
フリップフロップ３０ｂのクロック入力端子ＣＫに入力
する。Ｄフリップフロップ３０ｂの反転出力端子がデー
タ入力端子Ｄに接続されているので、このＤフリップフ
ロップ３０ｂはトリガタイプ（Ｔ型）フリップフロップ
として働き、図１５（Ｑ）のクロックパルスの前縁で出
力状態が反転し、図１５（Ｒ）に示す出力を発生する。
Ｄフリップフロップ３０ｂの出力はＡＮＤゲート３６、
インバータ３７ａ、ＪＫフリップフロップ３８のＪＫ入
力端子に供給される。一方、図１４（Ｈ）に示す第３の
コンパレータＣＰ3 の出力はインバータ３１によって反
転されて図１４（Ｊ）の波形になり、ＡＮＤゲート３２
に入力する。ＡＮＤゲート３２のもう１つの入力は図１
４（Ｉ）に示すコンパレータＣＰ4 の出力であるので、
このＡＮＤゲート３２からは図１４（Ｋ）の波形が出力
され、これがＡＮＤゲート３４の一方の入力端子及びＪ
Ｋフリップフロップ３５のＪＫ端子に入力する。ＡＮＤ
ゲート３４のもう一方の入力端子には図１４（Ｂ）のク
ロックパルスをインバータ３３で反転した図１４（Ｌ）
の波形が入力し、このＡＮＤゲート３４からは図１４
（Ｍ）の波形が得られる。ＪＫフリップフロップ３５の
ＪＫ入力端子に図１４（Ｋ）の波形が入力し、トリガ端
子Ｔに図１４（Ｍ）の波形が入力すると、この後縁のｔ
7 時点でＪＫフリップフロップ３５の反転出力端子が図
１５（Ｎ）に示すように低レベルに転換し、その後のｔ
9 時点で高レベルに戻る。ＡＮＤゲート３６からは図１
５（Ｎ）の波形と図１５（Ｒ）の波形との論理積出力と
して図１５（Ｓ）の波形が得られる。ＪＫフリップフロ
ップ３８は図１５（Ｓ）のパルスのｔ7 でトリガされて
図１５（Ｔ）に示すように高レベルに転換し、図１５
（Ｒ）の波形が低レベルに戻るｔ11時点に同期して再び
低レベルに戻る。ＪＫフリップフロップ３８の出力ライ
ン３８ａに得られる図１５（Ｔ）の波形は第１の基点信
号となる。なお第１の基点信号の基点はパルス前縁のｔ
7 時点である。ＡＮＤゲート３７の一方の入力端子には
インバータ３７ａから得られる図１５（Ｕ）の波形が入
力し、他方の入力端子には図１５（Ｎ）の波形が入力す
る。従って、このＡＮＤゲート３７からは図１５（Ｖ）
の波形が得られる。ＪＫフリップフロップ３９はＪ及び
Ｋ入力端子が高レベルの期間にトリガ端子が低レベルに
転換するｔ16時点で高レベル出力状態に転換し、Ｊ及び
Ｋ入力端子が低レベルに転換するｔ19時点に同期して低
レベルに戻り、図１５（Ｗ）の波形を第２の基点信号と
して出力する。なお、第２の基点信号の基点はパルス前
縁のｔ16時点である。
く示す。図３において、コンパレータＣＰ1 の出力ライ
ンが、インバータ２９を介してＡＮＤゲート３０の一方
の入力端子に接続されている。また、コンパレータＣＰ
2 の出力ラインが、ＡＮＤゲート３０の他方の入力端子
に接続されている。ＡＮＤゲート３０の出力端子は、イ
ンバータ３０ａを介してＤフリップフロップ３０ｂのト
リガ入力端子即ちクロック入力端子Ｔに接続されてい
る。Ｄフリップフロップ３０ｂは、この位相反転出力端
子がデータ入力端子Ｄに接続されているので、トリガフ
リップフロップ即ちＴフリップフロップとして動作す
る。Ｄフリップフロップ３０ｂの正相出力端子Ｑは、Ｊ
Ｋフリップフロップ３８のＪ入力端子とＫ入力端子に接
続されていると共に、ＡＮＤゲート３６の一方の入力端
子に接続され、また、インバータ３７ａを介してＪＫフ
リップフロップ３９のＪ入力端子、Ｋ入力端子、及びリ
セット端子Ｒに接続され、更にＡＮＤゲート３７の一方
の入力端子にも接続されている。ＡＮＤゲート３６の出
力端子は、ＪＫフリップフロップ３８のクロック入力端
子Ｔに接続され、ＡＮＤゲート３７の出力端子は、ＪＫ
フリップフロップ３９のクロック入力端子Ｔに接続され
ている。ＪＫフリップフロップ３９のセット端子Ｓは抵
抗Ｒ1 を介して電源に接続されている。コンパレータＣ
Ｐ３の出力ラインは、インバータ３１を介してＡＮＤゲ
ート３２の一方の入力端子に接続されている。また、コ
ンパレータＣＰ4 の出力ラインはＡＮＤゲート３２の他
方の入力端子に接続されている。ＡＮＤゲート３２の出
力端子は、ＪＫフリップフロップ３５のＪＫ入力端子と
Ｋ入力端子に接続されていると共に、ＡＮＤゲート３４
の一方の入力端子に接続されている。また、基準クロッ
クパルス発生回路１０の出力ラインがインバータ３３を
介してＡＮＤゲート３４の他方の入力端子に接続されて
いる。ＡＮＤゲート３４の出力端子はＪＫフリップフロ
ップ３５のトリガ入力端子即ちクロック入力端子Ｔに接
続されている。ＪＫフリップフロップ３５の位相反転出
力端子は、ＡＮＤゲート３６の他方の入力端子及びＡＮ
Ｄゲート３７の他方の入力端子に接続されている。ＪＫ
フリップフロップ３８のＱ出力端子及びＪＫフリップフ
ロップ３９のＱ出力端子は、ライン３８ａ、３９ａによ
って三相励磁切替制御信号形成回路１２に接続されてい
る。次に、基点検出回路２４の動作を図１４及び図１５
を参照して説明する。図１４及び図１５は図２、図３、
図６のＡ〜Ｗ点の電圧波形を示す。図１５の波形は図１
４の波形と同一紙面上に書くのが理想であるが、図示の
都合上分けて示されている。図１５のｔ1 、ｔ4 等の時
間位置は、図１４で同一記号で示す時間位置と同一であ
る。コンパレータＣＰ1 、ＣＰ2 、ＣＰ3 及びＣＰ4 の
出力は図１４（Ｄ）、（Ｅ）（Ｈ）、（Ｉ）に示すよう
に、図１４（Ａ）のホール出力が各コンパレータの閾値
レベル即ち基準電圧Ｖcp1 、Ｖcp2 、Ｖcp3 、Ｖcp4 と
等しくなる（クロスする）点で変化し、方形波パルス信
号となる。図１５（Ｏ）に示すコンパレータＣＰ1 の反
転信号と図１４（Ｅ）のコンパレータＣＰ2 の出力信号
はＡＮＤゲート３０で論理積演算されて図１５（Ｐ）の
波形が得られる。ＡＮＤゲート３０の出力はインバータ
３０ａで反転されて図１５（Ｑ）の反転信号となり、Ｄ
フリップフロップ３０ｂのクロック入力端子ＣＫに入力
する。Ｄフリップフロップ３０ｂの反転出力端子がデー
タ入力端子Ｄに接続されているので、このＤフリップフ
ロップ３０ｂはトリガタイプ（Ｔ型）フリップフロップ
として働き、図１５（Ｑ）のクロックパルスの前縁で出
力状態が反転し、図１５（Ｒ）に示す出力を発生する。
Ｄフリップフロップ３０ｂの出力はＡＮＤゲート３６、
インバータ３７ａ、ＪＫフリップフロップ３８のＪＫ入
力端子に供給される。一方、図１４（Ｈ）に示す第３の
コンパレータＣＰ3 の出力はインバータ３１によって反
転されて図１４（Ｊ）の波形になり、ＡＮＤゲート３２
に入力する。ＡＮＤゲート３２のもう１つの入力は図１
４（Ｉ）に示すコンパレータＣＰ4 の出力であるので、
このＡＮＤゲート３２からは図１４（Ｋ）の波形が出力
され、これがＡＮＤゲート３４の一方の入力端子及びＪ
Ｋフリップフロップ３５のＪＫ端子に入力する。ＡＮＤ
ゲート３４のもう一方の入力端子には図１４（Ｂ）のク
ロックパルスをインバータ３３で反転した図１４（Ｌ）
の波形が入力し、このＡＮＤゲート３４からは図１４
（Ｍ）の波形が得られる。ＪＫフリップフロップ３５の
ＪＫ入力端子に図１４（Ｋ）の波形が入力し、トリガ端
子Ｔに図１４（Ｍ）の波形が入力すると、この後縁のｔ
7 時点でＪＫフリップフロップ３５の反転出力端子が図
１５（Ｎ）に示すように低レベルに転換し、その後のｔ
9 時点で高レベルに戻る。ＡＮＤゲート３６からは図１
５（Ｎ）の波形と図１５（Ｒ）の波形との論理積出力と
して図１５（Ｓ）の波形が得られる。ＪＫフリップフロ
ップ３８は図１５（Ｓ）のパルスのｔ7 でトリガされて
図１５（Ｔ）に示すように高レベルに転換し、図１５
（Ｒ）の波形が低レベルに戻るｔ11時点に同期して再び
低レベルに戻る。ＪＫフリップフロップ３８の出力ライ
ン３８ａに得られる図１５（Ｔ）の波形は第１の基点信
号となる。なお第１の基点信号の基点はパルス前縁のｔ
7 時点である。ＡＮＤゲート３７の一方の入力端子には
インバータ３７ａから得られる図１５（Ｕ）の波形が入
力し、他方の入力端子には図１５（Ｎ）の波形が入力す
る。従って、このＡＮＤゲート３７からは図１５（Ｖ）
の波形が得られる。ＪＫフリップフロップ３９はＪ及び
Ｋ入力端子が高レベルの期間にトリガ端子が低レベルに
転換するｔ16時点で高レベル出力状態に転換し、Ｊ及び
Ｋ入力端子が低レベルに転換するｔ19時点に同期して低
レベルに戻り、図１５（Ｗ）の波形を第２の基点信号と
して出力する。なお、第２の基点信号の基点はパルス前
縁のｔ16時点である。
【００２０】
【スタート回路】スタート回路は、電源端子＋Ｖに抵抗
Ｒ5 を介して接続されたスタートスイッチ１３を含む。
このスタートスイッチ１３がオン操作されると、図１２
（Ｂ）に示すようにｔ0 時点で低レベルのスタート信号
を発生する。スタートスイッチ１３はＯＲゲート１４ｂ
を介してモノマルチバイブレータ（ＭＭＶ）１４に接続
され、ＭＭＶ１４はスタートスイッチ１３のオンに同期
してスタートパルスを発生し、これを三相励磁切替制御
信号形成回路１２に送る。このスタートパルスは起動時
の制御時間を設定するパルスでもあり、パルス幅は起動
制御時間に相当する。従って、ＭＭＶ１４を出力するパ
ルスの前縁で起動制御を開始し、後縁で起動制御を終了
する。
Ｒ5 を介して接続されたスタートスイッチ１３を含む。
このスタートスイッチ１３がオン操作されると、図１２
（Ｂ）に示すようにｔ0 時点で低レベルのスタート信号
を発生する。スタートスイッチ１３はＯＲゲート１４ｂ
を介してモノマルチバイブレータ（ＭＭＶ）１４に接続
され、ＭＭＶ１４はスタートスイッチ１３のオンに同期
してスタートパルスを発生し、これを三相励磁切替制御
信号形成回路１２に送る。このスタートパルスは起動時
の制御時間を設定するパルスでもあり、パルス幅は起動
制御時間に相当する。従って、ＭＭＶ１４を出力するパ
ルスの前縁で起動制御を開始し、後縁で起動制御を終了
する。
【００２１】
【再起動回路】再起動回路１５は、３つのモノマルチバ
イブレータ（ＭＭＶ）２５、２６、２８ａとＯＲゲート
２７及びタイマー２８により構成されている。コンパレ
ータＣＰ0 は、ＭＭＶ２５を介してＯＲゲート２７の一
方の入力端子に接続されていると共に、ＭＭＶ２６を介
してＯＲゲート２７の他方の入力端子に接続されてい
る。ＭＭＶ２５とＭＭＶ２６はコンパレータＣＰ0 の出
力を検出する検出回路を構成しており、ＭＭＶ２５がホ
ール出力の正方向でのゼロクロス出力を検出してパルス
を出力し、ＭＭＶ２６がホール出力の負方向でのゼロク
ロス出力を検出してパルスを出力するように構成されて
いる。ＭＭＶ２５及びＭＭＶ２６から出力されるパルス
の幅は、ホール出力の半周期から１周期の範囲に設定さ
れる。従って、モータが正常に起動すればＭＭＶ２５及
びＭＭＶ２６が交互にゼロクロス出力を検出することに
なるのでＯＲゲート２７の出力は常にＨレベルに保持さ
れることになる。ＯＲゲート２７の出力端子は、タイマ
ー２８及びＭＭＶ２８ａを介してＯＲゲート１４ｂの他
方の入力端子に接続されている。タイマー２８はスター
ト信号に同期して作動し、ＯＲゲート２７の出力状態を
監視する。タイマー２８の動作中は動作制御信号が常に
Ｈレベルになるように構成されており、動作時間はＭＭ
Ｖ１４による制御時間よりわずかに長くなるように設定
する。また、タイマー２８にはＮＯＲゲートが内蔵され
ており、一方の入力端子にタイマー２８の動作制御信号
が入力され、他方の入力端子にＯＲゲート２７の出力信
号が入力される。従って、タイマーからはこのＮＯＲゲ
ート２７の出力信号が入力される。ＭＭＶ２８ａはタイ
マー２８の出力信号に応じて再スタートパルスを発生す
るものであり、通常は低レベル出力を発生している。次
に再起動回路１５の動作を説明する。スイッチ１３がオ
ンになり低レベルのスタート信号が発せられると、この
スタート信号がＯＲゲート１４ｂの一方の入力端子を介
してＭＭＶ１４に入力される。この時ＯＲゲート１４ｂ
の他方の入力は低レベルであるので、スタート信号はそ
のままＭＭＶ１４に入力される。ＭＭＶ１４は入力信号
の高レベルから低レベルへの変化によって作動するの
で、このスタート信号により制御信号を送出する。一
方、ＭＭＶ２５と２６から成るゼロクロス出力検出回路
とタイマー２８は、スタート信号によってリセットされ
ると同時に動作を開始する。モータが正常に起動し、Ｍ
ＭＶ１４のパルス信号送出中にコンパレータＣＰ0 がホ
ール出力のゼロクロスを検出した場合、ＭＭＶ２５又は
ＭＭＶ２６の出力が高レベルとなり、ＯＲゲート２７か
らは高レベルの信号が送出されるようになる。従って、
スタート信号送出後所定時間が経過し、タイマー２８の
動作制御信号が低レベルになってもＮＯＲゲートの出力
は低レベルに保持されるので、ＭＭＶ２８ａから再起動
パルスが送出されることはなく、ＯＲゲート１４ｂの出
力は低レベルに保持される。モータが正常に起動せず、
ＭＭＶ１４のパルス信号送出中にコンパレータＣＰ0 が
ホール出力のゼロクロスを検出できなかった場合、ＭＭ
Ｖ２５又はＭＭＶ２６の出力は低レベルのままであるた
め、ＯＲゲート２７の出力は低レベルのままということ
になる。従って、スタート信号送出後所定時間が経過
し、タイマー２８の動作制御信号が低レベルになると、
ＮＯＲゲートの出力は高レベルに変化するので、この高
レベルの変化に同期してＭＭＶ２８ａからは再起動パル
スが送出される。この再起動パルスの前縁によってＯＲ
ゲート１４ｂの出力を一旦高レベルにしてＭＭＶ１４を
待機状態にし、再起動パルスの後縁によってＯＲゲート
１４ｂから再度低レベルの信号を送出することにより、
入力信号の高レベルから低レベルへの変化によってＭＭ
Ｖ１４を作動させる。
イブレータ（ＭＭＶ）２５、２６、２８ａとＯＲゲート
２７及びタイマー２８により構成されている。コンパレ
ータＣＰ0 は、ＭＭＶ２５を介してＯＲゲート２７の一
方の入力端子に接続されていると共に、ＭＭＶ２６を介
してＯＲゲート２７の他方の入力端子に接続されてい
る。ＭＭＶ２５とＭＭＶ２６はコンパレータＣＰ0 の出
力を検出する検出回路を構成しており、ＭＭＶ２５がホ
ール出力の正方向でのゼロクロス出力を検出してパルス
を出力し、ＭＭＶ２６がホール出力の負方向でのゼロク
ロス出力を検出してパルスを出力するように構成されて
いる。ＭＭＶ２５及びＭＭＶ２６から出力されるパルス
の幅は、ホール出力の半周期から１周期の範囲に設定さ
れる。従って、モータが正常に起動すればＭＭＶ２５及
びＭＭＶ２６が交互にゼロクロス出力を検出することに
なるのでＯＲゲート２７の出力は常にＨレベルに保持さ
れることになる。ＯＲゲート２７の出力端子は、タイマ
ー２８及びＭＭＶ２８ａを介してＯＲゲート１４ｂの他
方の入力端子に接続されている。タイマー２８はスター
ト信号に同期して作動し、ＯＲゲート２７の出力状態を
監視する。タイマー２８の動作中は動作制御信号が常に
Ｈレベルになるように構成されており、動作時間はＭＭ
Ｖ１４による制御時間よりわずかに長くなるように設定
する。また、タイマー２８にはＮＯＲゲートが内蔵され
ており、一方の入力端子にタイマー２８の動作制御信号
が入力され、他方の入力端子にＯＲゲート２７の出力信
号が入力される。従って、タイマーからはこのＮＯＲゲ
ート２７の出力信号が入力される。ＭＭＶ２８ａはタイ
マー２８の出力信号に応じて再スタートパルスを発生す
るものであり、通常は低レベル出力を発生している。次
に再起動回路１５の動作を説明する。スイッチ１３がオ
ンになり低レベルのスタート信号が発せられると、この
スタート信号がＯＲゲート１４ｂの一方の入力端子を介
してＭＭＶ１４に入力される。この時ＯＲゲート１４ｂ
の他方の入力は低レベルであるので、スタート信号はそ
のままＭＭＶ１４に入力される。ＭＭＶ１４は入力信号
の高レベルから低レベルへの変化によって作動するの
で、このスタート信号により制御信号を送出する。一
方、ＭＭＶ２５と２６から成るゼロクロス出力検出回路
とタイマー２８は、スタート信号によってリセットされ
ると同時に動作を開始する。モータが正常に起動し、Ｍ
ＭＶ１４のパルス信号送出中にコンパレータＣＰ0 がホ
ール出力のゼロクロスを検出した場合、ＭＭＶ２５又は
ＭＭＶ２６の出力が高レベルとなり、ＯＲゲート２７か
らは高レベルの信号が送出されるようになる。従って、
スタート信号送出後所定時間が経過し、タイマー２８の
動作制御信号が低レベルになってもＮＯＲゲートの出力
は低レベルに保持されるので、ＭＭＶ２８ａから再起動
パルスが送出されることはなく、ＯＲゲート１４ｂの出
力は低レベルに保持される。モータが正常に起動せず、
ＭＭＶ１４のパルス信号送出中にコンパレータＣＰ0 が
ホール出力のゼロクロスを検出できなかった場合、ＭＭ
Ｖ２５又はＭＭＶ２６の出力は低レベルのままであるた
め、ＯＲゲート２７の出力は低レベルのままということ
になる。従って、スタート信号送出後所定時間が経過
し、タイマー２８の動作制御信号が低レベルになると、
ＮＯＲゲートの出力は高レベルに変化するので、この高
レベルの変化に同期してＭＭＶ２８ａからは再起動パル
スが送出される。この再起動パルスの前縁によってＯＲ
ゲート１４ｂの出力を一旦高レベルにしてＭＭＶ１４を
待機状態にし、再起動パルスの後縁によってＯＲゲート
１４ｂから再度低レベルの信号を送出することにより、
入力信号の高レベルから低レベルへの変化によってＭＭ
Ｖ１４を作動させる。
【００２２】
【三相励磁切替制御信号形成回路】三相励磁切替制御信
号形成回路１２は、ライン２４ａ、２４ｂによって基点
決定回路２４に接続されていると共に、コンパレータＣ
Ｐ1 に接続され、更に、ライン１４ａによってスタート
用モノマルチバイブレータ１４及び再起動用モノマルチ
バイブレータ２８に接続され、更にライン１０ａによっ
て基準クロックパルス発生回路１０に接続されている。
この三相励磁切替制御信号形成回路１２は、図１２にお
いてｔ9 で示す第１の基点を基準にしてｔ11、ｔ12、ｔ
13時点即ち第１、第２及び第３の時間幅Ｔa 、Ｔb 、Ｔ
c を決定し、ｔ17で示す第２の基点を基準にしてｔ20、
ｔ21、ｔ22時点即ち第４、第５、第６及び第７の時間幅
Ｔd 、Ｔe 、Ｔf 、Ｔg を決定し、図１２（Ｄ）〜
（Ｉ）に示す三相励磁切替制御信号Ｓu1、Ｓu2、Ｓv1、
Ｓv2、Ｓw1、Ｓw2を送出するものである。
号形成回路１２は、ライン２４ａ、２４ｂによって基点
決定回路２４に接続されていると共に、コンパレータＣ
Ｐ1 に接続され、更に、ライン１４ａによってスタート
用モノマルチバイブレータ１４及び再起動用モノマルチ
バイブレータ２８に接続され、更にライン１０ａによっ
て基準クロックパルス発生回路１０に接続されている。
この三相励磁切替制御信号形成回路１２は、図１２にお
いてｔ9 で示す第１の基点を基準にしてｔ11、ｔ12、ｔ
13時点即ち第１、第２及び第３の時間幅Ｔa 、Ｔb 、Ｔ
c を決定し、ｔ17で示す第２の基点を基準にしてｔ20、
ｔ21、ｔ22時点即ち第４、第５、第６及び第７の時間幅
Ｔd 、Ｔe 、Ｔf 、Ｔg を決定し、図１２（Ｄ）〜
（Ｉ）に示す三相励磁切替制御信号Ｓu1、Ｓu2、Ｓv1、
Ｓv2、Ｓw1、Ｓw2を送出するものである。
【００２３】
【三相励磁切替制御信号】三相励磁切替制御信号Ｓu1、
Ｓu2、Ｓv1、Ｓv2、Ｓw1、Ｓw2は、１つのホール素子４
に基づく位置検出信号が図１２（Ａ）又は図１３（Ａ）
において基準レベル（交流のゼロレベル）Ｖr を最初に
横切る時点ｔ8 の前と後で異なる。また、モータの励磁
を開始した時に回転子１が回転するか否かによっても起
動時の励磁方法が異なる。励磁の開始で所定の三相励磁
切替制御信号Ｓu2、Ｓv1を高レベルとした後位置検出信
号のレベルがコンパレ−タＣＰ1 の比較レベルＶcp1 以
上の場合には図１２の（Ｄ）〜（Ｉ）に示す励磁切替制
御信号を発生させる。励磁を開始して所定の三相励磁切
替制御信号Ｓu2、Ｓv1を高レベルとしても回転子１の回
転が全く又は実質的に開始しないために位置検出信号が
Ｖcp1 以上に達しない場合には図１３の（Ｄ）〜（Ｉ）
に示す励磁切替制御信号を発生させる。
Ｓu2、Ｓv1、Ｓv2、Ｓw1、Ｓw2は、１つのホール素子４
に基づく位置検出信号が図１２（Ａ）又は図１３（Ａ）
において基準レベル（交流のゼロレベル）Ｖr を最初に
横切る時点ｔ8 の前と後で異なる。また、モータの励磁
を開始した時に回転子１が回転するか否かによっても起
動時の励磁方法が異なる。励磁の開始で所定の三相励磁
切替制御信号Ｓu2、Ｓv1を高レベルとした後位置検出信
号のレベルがコンパレ−タＣＰ1 の比較レベルＶcp1 以
上の場合には図１２の（Ｄ）〜（Ｉ）に示す励磁切替制
御信号を発生させる。励磁を開始して所定の三相励磁切
替制御信号Ｓu2、Ｓv1を高レベルとしても回転子１の回
転が全く又は実質的に開始しないために位置検出信号が
Ｖcp1 以上に達しない場合には図１３の（Ｄ）〜（Ｉ）
に示す励磁切替制御信号を発生させる。
【００２４】
【図１２の励磁切替制御信号】図１２において、スター
ト信号が図１２（Ｂ）に示すようにｔ0 で駆動を示す低
レベルになった時からしばらく後のｔ1 〜ｔ2 期間Ｔ0
でトランジスタＱu2とＱv1とをオンにするために制御信
号Ｓu2、Ｓv1を高レベルとし、その他の制御信号Ｓu1、
Ｓv2、Ｓw1、Ｓw2を低レベルとする。このｔ1 〜ｔ2 の
時間幅Ｔ0 は回転子１の正常回転時に得られる位置検出
信号の半周期（１８０度期間）以下に決定することが望
ましく、この例では正常時の位置検出信号の１周期の約
１／４に決定されている。なお、初期励磁相は、ホール
素子４に配置されている角度位置から電気角で正回転方
向において１８０度以内に配置されている固定子巻線を
励磁するように決定され、この実施例ではＵ相固定子巻
線２ｕの近くにホール素子が配置されているので、制御
信号Ｓv1とＳu2が初期励磁信号となっている。次に、ｔ
2 〜ｔ3 期間Ｔ1 においてトランジスタＱv1、Ｑw2をオ
ン制御するために制御信号Ｓv1、Ｓw2を高レベルとし、
その他の制御信号Ｓu1、Ｓu2、Ｓv2、Ｓw1を低レベルと
する。このｔ2 〜ｔ3 期間の時間幅Ｔ1 は時間幅Ｔ0 と
ほぼ同様に正常時の位置検出信号の１周期の好ましくは
１／２以下に決定され、この例では約１／４周期であ
る。次に、ｔ3 〜ｔ4 期間Ｔ2 において、トランジスタ
Ｑu2、Ｑv1をオンにするために制御信号Ｓu2、Ｓv1を高
レベルとし、その他の制御信号Ｓu1、Ｓv2、Ｓw1、Ｓw2
を低レベルとする。このｔ3 〜ｔ4 の時間幅Ｔ2 は好ま
しくは正常回転時の位置検出信号の１周期の１／２以上
に決定され、この例では約１／８周期とされている。次
に、ｔ4 〜ｔ9 期間Ｔ3 は、トランジスタＱu2、Ｑw1を
オンにするために制御信号Ｓu2、Ｓw1を高レベル、その
他の制御信号Ｓu1、Ｓv1、Ｓv2、Ｓw2を低レベルとす
る。このｔ4 〜ｔ9 期間の終了は第１の基点である。
ト信号が図１２（Ｂ）に示すようにｔ0 で駆動を示す低
レベルになった時からしばらく後のｔ1 〜ｔ2 期間Ｔ0
でトランジスタＱu2とＱv1とをオンにするために制御信
号Ｓu2、Ｓv1を高レベルとし、その他の制御信号Ｓu1、
Ｓv2、Ｓw1、Ｓw2を低レベルとする。このｔ1 〜ｔ2 の
時間幅Ｔ0 は回転子１の正常回転時に得られる位置検出
信号の半周期（１８０度期間）以下に決定することが望
ましく、この例では正常時の位置検出信号の１周期の約
１／４に決定されている。なお、初期励磁相は、ホール
素子４に配置されている角度位置から電気角で正回転方
向において１８０度以内に配置されている固定子巻線を
励磁するように決定され、この実施例ではＵ相固定子巻
線２ｕの近くにホール素子が配置されているので、制御
信号Ｓv1とＳu2が初期励磁信号となっている。次に、ｔ
2 〜ｔ3 期間Ｔ1 においてトランジスタＱv1、Ｑw2をオ
ン制御するために制御信号Ｓv1、Ｓw2を高レベルとし、
その他の制御信号Ｓu1、Ｓu2、Ｓv2、Ｓw1を低レベルと
する。このｔ2 〜ｔ3 期間の時間幅Ｔ1 は時間幅Ｔ0 と
ほぼ同様に正常時の位置検出信号の１周期の好ましくは
１／２以下に決定され、この例では約１／４周期であ
る。次に、ｔ3 〜ｔ4 期間Ｔ2 において、トランジスタ
Ｑu2、Ｑv1をオンにするために制御信号Ｓu2、Ｓv1を高
レベルとし、その他の制御信号Ｓu1、Ｓv2、Ｓw1、Ｓw2
を低レベルとする。このｔ3 〜ｔ4 の時間幅Ｔ2 は好ま
しくは正常回転時の位置検出信号の１周期の１／２以上
に決定され、この例では約１／８周期とされている。次
に、ｔ4 〜ｔ9 期間Ｔ3 は、トランジスタＱu2、Ｑw1を
オンにするために制御信号Ｓu2、Ｓw1を高レベル、その
他の制御信号Ｓu1、Ｓv1、Ｓv2、Ｓw2を低レベルとす
る。このｔ4 〜ｔ9 期間の終了は第１の基点である。
【００２５】第１の基点ｔ9 以後は正常な三相励磁切替
制御信号を供給する。即ち、トランジスタＱu1、Ｑv1、
Ｑw1は相互に１２０度間隔で順次にオン制御し、トラン
ジスタＱu2、Ｑv2、Ｑw2も相互に１２０度間隔で順次に
オン制御する。更に詳細には、第１の基点ｔ9 〜ｔ11ま
での期間Ｔa においてはＴ3 の期間に引続いてトランジ
スタＱu2、Ｑw1をオンにするために制御信号Ｓu2、Ｓw1
を高レベルとし、その他の制御信号Ｓu1、Ｓv1、Ｓv2、
Ｓw2を低レベルとする。このｔ9 〜ｔ11の期間の時間幅
Ｔa はＵ相固定子巻線２ｕの中心角度位置からホール素
子４の中心角度位置までの角度ずれ（この実施例では約
３０度）の回転所要時間にほぼ相当する。次に、ｔ11〜
ｔ12期間Ｔb ではトランジスタＱv2、Ｑw1をオンにする
ために制御信号Ｓv2、Ｓw1を高レベルとし、その他の制
御信号Ｓu1、Ｓu2、Ｓv1、Ｓw2を低レベルとする。この
ｔ11〜ｔ12の時間幅Ｔb は正常回転時の位置検出信号の
１周期の１／６（６０度）に相当する。次に、ｔ12〜ｔ
13の期間Ｔc ではトランジスタＱu1、Ｑv2をオンにする
ために、制御信号Ｓu1、Ｓv2を高レベルとし、その他の
制御信号Ｓu2、Ｓv1、Ｓw1、Ｓw2を低レベルとする。こ
のｔ12〜ｔ13の時間幅Ｔc は正常回転時位置検出信号の
１周期の１／６（６０度）に相当する。次に、ｔ13から
第２の基点ｔ17までの期間Ｔd 及び第２の基点ｔ17から
ｔ20までの期間Ｔe においてトランジスタＱu1、Ｑw2を
オンにするために、制御信号Ｓu1、Ｓw2を高レベルと
し、その他の制御信号Ｓu2、Ｓv1、Ｓv2、Ｓw1を低レベ
ルとする。ｔ13〜ｔ20までの時間幅Ｔd ＋Ｔe は正常回
転時の位置検出信号の周期の約１／６（約３０度）に相
当する。ｔ13〜ｔ17までの時間幅Ｔd は第２の基点ｔ17
が一定でないために一定にならない。時間幅Ｔe は時間
幅Ｔa と同様に決定される。ｔ20〜ｔ21期間Ｔf ではト
ランジスタＱv1、Ｑw2をオンにするために制御信号Ｓv
1、Ｓw2が高レベルとなり、その他の制御信号Ｓu1、Ｓu
2、Ｓv2、Ｓw1が低レベルとなる。このｔ20〜ｔ21の時
間幅Ｔf は正常回転時の位置検出信号の１周期の１／６
（３０度）に相当する。次に、ｔ21〜ｔ22期間Ｔg では
トランジスタＱu2、Ｑv1をオンにするために制御信号Ｓ
u2、Ｓv1を高レベルとし、その他の制御信号Ｓu1、Ｓv
2、Ｓw1、Ｓw2を低レベルとする。このｔ21〜ｔ22の時
間幅Ｔg も正常回転時の位置検出信号の１周期の１／６
（３０度）に相当する。次に、ｔ22から再び第１の基点
として決定された時点ｔ24までの期間Ｔh においてはト
ランジスタＱu2、Ｑw1をオンにするために制御信号Ｓu
2、Ｓw1を高レベルとし、その他の制御信号Ｓu1、Ｓv
1、Ｓv2、Ｓw2を低レベルとする。ｔ24時点から後はｔ9
〜ｔ24区間と同一の制御の繰返しになる。
制御信号を供給する。即ち、トランジスタＱu1、Ｑv1、
Ｑw1は相互に１２０度間隔で順次にオン制御し、トラン
ジスタＱu2、Ｑv2、Ｑw2も相互に１２０度間隔で順次に
オン制御する。更に詳細には、第１の基点ｔ9 〜ｔ11ま
での期間Ｔa においてはＴ3 の期間に引続いてトランジ
スタＱu2、Ｑw1をオンにするために制御信号Ｓu2、Ｓw1
を高レベルとし、その他の制御信号Ｓu1、Ｓv1、Ｓv2、
Ｓw2を低レベルとする。このｔ9 〜ｔ11の期間の時間幅
Ｔa はＵ相固定子巻線２ｕの中心角度位置からホール素
子４の中心角度位置までの角度ずれ（この実施例では約
３０度）の回転所要時間にほぼ相当する。次に、ｔ11〜
ｔ12期間Ｔb ではトランジスタＱv2、Ｑw1をオンにする
ために制御信号Ｓv2、Ｓw1を高レベルとし、その他の制
御信号Ｓu1、Ｓu2、Ｓv1、Ｓw2を低レベルとする。この
ｔ11〜ｔ12の時間幅Ｔb は正常回転時の位置検出信号の
１周期の１／６（６０度）に相当する。次に、ｔ12〜ｔ
13の期間Ｔc ではトランジスタＱu1、Ｑv2をオンにする
ために、制御信号Ｓu1、Ｓv2を高レベルとし、その他の
制御信号Ｓu2、Ｓv1、Ｓw1、Ｓw2を低レベルとする。こ
のｔ12〜ｔ13の時間幅Ｔc は正常回転時位置検出信号の
１周期の１／６（６０度）に相当する。次に、ｔ13から
第２の基点ｔ17までの期間Ｔd 及び第２の基点ｔ17から
ｔ20までの期間Ｔe においてトランジスタＱu1、Ｑw2を
オンにするために、制御信号Ｓu1、Ｓw2を高レベルと
し、その他の制御信号Ｓu2、Ｓv1、Ｓv2、Ｓw1を低レベ
ルとする。ｔ13〜ｔ20までの時間幅Ｔd ＋Ｔe は正常回
転時の位置検出信号の周期の約１／６（約３０度）に相
当する。ｔ13〜ｔ17までの時間幅Ｔd は第２の基点ｔ17
が一定でないために一定にならない。時間幅Ｔe は時間
幅Ｔa と同様に決定される。ｔ20〜ｔ21期間Ｔf ではト
ランジスタＱv1、Ｑw2をオンにするために制御信号Ｓv
1、Ｓw2が高レベルとなり、その他の制御信号Ｓu1、Ｓu
2、Ｓv2、Ｓw1が低レベルとなる。このｔ20〜ｔ21の時
間幅Ｔf は正常回転時の位置検出信号の１周期の１／６
（３０度）に相当する。次に、ｔ21〜ｔ22期間Ｔg では
トランジスタＱu2、Ｑv1をオンにするために制御信号Ｓ
u2、Ｓv1を高レベルとし、その他の制御信号Ｓu1、Ｓv
2、Ｓw1、Ｓw2を低レベルとする。このｔ21〜ｔ22の時
間幅Ｔg も正常回転時の位置検出信号の１周期の１／６
（３０度）に相当する。次に、ｔ22から再び第１の基点
として決定された時点ｔ24までの期間Ｔh においてはト
ランジスタＱu2、Ｑw1をオンにするために制御信号Ｓu
2、Ｓw1を高レベルとし、その他の制御信号Ｓu1、Ｓv
1、Ｓv2、Ｓw2を低レベルとする。ｔ24時点から後はｔ9
〜ｔ24区間と同一の制御の繰返しになる。
【００２６】
【図１３の励磁切替制御信号】図１３のｔ1 〜ｔ2 期間
Ｔ0 においては図１２と同様にトランジスタＱu2、Ｑv1
をオンにするために制御信号Ｓu2、Ｓv1を高レベルと
し、その他の制御信号Ｓu1、Ｓv2、Ｓw1、Ｓw2を低レベ
ルとする。図１３のｔ2 〜ｔ3 期間Ｔ11においてはトラ
ンジスタＱu2、Ｑw1をオンにするために制御信号Ｓu2、
Ｓw1を高レベル、その他の制御信号Ｓu1、Ｓv1、Ｓv2、
Ｓw2を低レベルとする。図１３のｔ2 〜ｔ3 の時間幅Ｔ
11は図２の時間幅Ｔ1 と同様に設定する。図１３のｔ3
〜ｔ4 期間Ｔ12においてはトランジスタＱu2、Ｑv1をオ
ンにするために制御信号Ｓu2、Ｓv1を高レベルとし、そ
の他の信号Ｓu1、Ｓv2、Ｓw1、Ｓw2を低レベルとする。
この時間幅Ｔ12は正常回転時の位置検出信号の１周期の
ほぼ１／４に設定されている。図１３のｔ4 より後は図
１２のｔ4 よりも後と同様に制御信号を形成する。
Ｔ0 においては図１２と同様にトランジスタＱu2、Ｑv1
をオンにするために制御信号Ｓu2、Ｓv1を高レベルと
し、その他の制御信号Ｓu1、Ｓv2、Ｓw1、Ｓw2を低レベ
ルとする。図１３のｔ2 〜ｔ3 期間Ｔ11においてはトラ
ンジスタＱu2、Ｑw1をオンにするために制御信号Ｓu2、
Ｓw1を高レベル、その他の制御信号Ｓu1、Ｓv1、Ｓv2、
Ｓw2を低レベルとする。図１３のｔ2 〜ｔ3 の時間幅Ｔ
11は図２の時間幅Ｔ1 と同様に設定する。図１３のｔ3
〜ｔ4 期間Ｔ12においてはトランジスタＱu2、Ｑv1をオ
ンにするために制御信号Ｓu2、Ｓv1を高レベルとし、そ
の他の信号Ｓu1、Ｓv2、Ｓw1、Ｓw2を低レベルとする。
この時間幅Ｔ12は正常回転時の位置検出信号の１周期の
ほぼ１／４に設定されている。図１３のｔ4 より後は図
１２のｔ4 よりも後と同様に制御信号を形成する。
【００２７】図４は図１２及び図１３の６つの制御信号
Ｓu1〜Ｓw2を得るための図２の三相励磁切替制御信号形
成回路１２を詳しく示すブロック図である。この三相励
磁切替制御信号形成回路１２は、大別して図１２及び図
１３の最初の第１の基点信号が得られるｔ9 時点よりも
前の期間の６個の制御信号Ｓu1〜Ｓw2を形成する起動時
制御信号回路とｔ9 時点よりも後の期間の６個の制御信
号Ｓu1〜Ｓw2を形成する定常時制御信号回路とを含む。
Ｓu1〜Ｓw2を得るための図２の三相励磁切替制御信号形
成回路１２を詳しく示すブロック図である。この三相励
磁切替制御信号形成回路１２は、大別して図１２及び図
１３の最初の第１の基点信号が得られるｔ9 時点よりも
前の期間の６個の制御信号Ｓu1〜Ｓw2を形成する起動時
制御信号回路とｔ9 時点よりも後の期間の６個の制御信
号Ｓu1〜Ｓw2を形成する定常時制御信号回路とを含む。
【００２８】上記の起動時制御信号形成回路はスタート
遅延回路４０と、基準クロックパルスライン１０ａに接
続されたタイマ又はパルス発生回路として機能する６個
のカウンタ４１、４２、４３、４４、４５、４６と、２
つのＮＯＴ回路４７、４８と、２つのＡＮＤゲート４
９、５０とから成る。スタートパルスライン１４ａは遅
延回路４０を介してＴ0 カウンタ４１に接続され、基準
クロックパルスライン１０ａもＴ0 カウンタ４１に接続
されている。Ｔ0 カウンタ４１は図１２及び図１３のｔ
0 時点で発生するスタートパルスを遅延回路４０でｔ0
〜ｔ1 期間よりも少し短い時間だけ遅延した信号に応答
して動作を開始し、図１２及び図１３の（Ｃ）に示すラ
イン１０ａの基準クロック信号の計数を開始し、ｔ1 〜
ｔ2 の時間幅Ｔ0 を計測し、この時間幅Ｔ0 に相当する
パルスを発生し、これを２つのＯＲゲート５２、５３に
送る。６個のＯＲゲート５１、５２、５３、５４、５
５、５６の出力端子は６個のスイッチＳ1 、Ｓ2 、Ｓ3
、Ｓ4 、Ｓ5 、Ｓ6 の制御端子に接続され、各スイッ
チＳ1 〜Ｓ6 は電源端子＋Ｖに接続されているので、各
スイッチＳ1 〜Ｓ6 がオンになると高レベル信号が各ス
イッチＳ1 〜Ｓ6 を介して出力され、オフの期間には低
レベル出力状態となる。このため、Ｔ0 カウンタ４１の
出力でＯＲゲート５２、５３の出力が高レベルになる
と、スイッチＳ2 、Ｓ3 の出力段に高レベルの制御信号
Ｓu2、Ｓv1が得られ、他のスイッチＳ1 、Ｓ4〜Ｓ6 の
出力段は低レベルの制御信号Ｓu1、Ｓv2、Ｓw1、Ｓw2と
なる。
遅延回路４０と、基準クロックパルスライン１０ａに接
続されたタイマ又はパルス発生回路として機能する６個
のカウンタ４１、４２、４３、４４、４５、４６と、２
つのＮＯＴ回路４７、４８と、２つのＡＮＤゲート４
９、５０とから成る。スタートパルスライン１４ａは遅
延回路４０を介してＴ0 カウンタ４１に接続され、基準
クロックパルスライン１０ａもＴ0 カウンタ４１に接続
されている。Ｔ0 カウンタ４１は図１２及び図１３のｔ
0 時点で発生するスタートパルスを遅延回路４０でｔ0
〜ｔ1 期間よりも少し短い時間だけ遅延した信号に応答
して動作を開始し、図１２及び図１３の（Ｃ）に示すラ
イン１０ａの基準クロック信号の計数を開始し、ｔ1 〜
ｔ2 の時間幅Ｔ0 を計測し、この時間幅Ｔ0 に相当する
パルスを発生し、これを２つのＯＲゲート５２、５３に
送る。６個のＯＲゲート５１、５２、５３、５４、５
５、５６の出力端子は６個のスイッチＳ1 、Ｓ2 、Ｓ3
、Ｓ4 、Ｓ5 、Ｓ6 の制御端子に接続され、各スイッ
チＳ1 〜Ｓ6 は電源端子＋Ｖに接続されているので、各
スイッチＳ1 〜Ｓ6 がオンになると高レベル信号が各ス
イッチＳ1 〜Ｓ6 を介して出力され、オフの期間には低
レベル出力状態となる。このため、Ｔ0 カウンタ４１の
出力でＯＲゲート５２、５３の出力が高レベルになる
と、スイッチＳ2 、Ｓ3 の出力段に高レベルの制御信号
Ｓu2、Ｓv1が得られ、他のスイッチＳ1 、Ｓ4〜Ｓ6 の
出力段は低レベルの制御信号Ｓu1、Ｓv2、Ｓw1、Ｓw2と
なる。
【００２９】Ｔ0 カウンタ４１の出力ラインはＮＯＴ回
路４７とＡＮＤゲート４９を介してＴ1 カウンタ４２の
駆動制御端子に接続されている。ＡＮＤゲート４９のも
う一つの入力端子はコンパレータＣＰ1 に接続されてい
るので、図１２（Ａ）のｔ2時点で位置検出信号が基準
電圧Ｖcp1 よりも高いことを示す高レベル出力がコンパ
レータＣＰ1 から得られていると共にＴ0 カウンタ４１
の出力がＴ0 を計数して低レベルになっている時にＴ1
カウンタ４２が駆動され、基準クロックパルスの計数を
開始する。Ｔ1 カウンタ４２は基準クロックパルスの計
数開始から時間幅Ｔ1 の計測の終了時点まで高レベル出
力を発生する。Ｔ1 カウンタ４２の出力端子はＯＲゲー
ト５３と５６に接続されている。従って、図１２のｔ2
〜ｔ3 期間にＴ1 カウンタ４２の出力パルスに基づいて
スイッチＳ3 、Ｓ6 がオンになり、高レベルの制御信号
Ｓv1、Ｓw2が得られる。
路４７とＡＮＤゲート４９を介してＴ1 カウンタ４２の
駆動制御端子に接続されている。ＡＮＤゲート４９のも
う一つの入力端子はコンパレータＣＰ1 に接続されてい
るので、図１２（Ａ）のｔ2時点で位置検出信号が基準
電圧Ｖcp1 よりも高いことを示す高レベル出力がコンパ
レータＣＰ1 から得られていると共にＴ0 カウンタ４１
の出力がＴ0 を計数して低レベルになっている時にＴ1
カウンタ４２が駆動され、基準クロックパルスの計数を
開始する。Ｔ1 カウンタ４２は基準クロックパルスの計
数開始から時間幅Ｔ1 の計測の終了時点まで高レベル出
力を発生する。Ｔ1 カウンタ４２の出力端子はＯＲゲー
ト５３と５６に接続されている。従って、図１２のｔ2
〜ｔ3 期間にＴ1 カウンタ４２の出力パルスに基づいて
スイッチＳ3 、Ｓ6 がオンになり、高レベルの制御信号
Ｓv1、Ｓw2が得られる。
【００３０】Ｔ2 カウンタ４４の駆動制御端子は前段の
Ｔ1 カウンタ４２の出力端子に接続されている。このＴ
2 カウンタ４４は前段のＴ1 カウンタ４２の出力が高レ
ベルから低レベルに転換することに応答して基準クロッ
クパルスの計数を開始し、時間幅Ｔ2 を計測し、時間幅
Ｔ2 の高レベルパルスを発生する。Ｔ2 カウンタ４４の
出力端子はＯＲゲート５２、５３を介してスイッチＳ2
、Ｓ3 の制御端子に接続されている。従って、図１２
のｔ2 〜ｔ3 期間にスイッチＳ2 、Ｓ3 から高レベルの
制御信号Ｓu2、Ｓv2が送出される。
Ｔ1 カウンタ４２の出力端子に接続されている。このＴ
2 カウンタ４４は前段のＴ1 カウンタ４２の出力が高レ
ベルから低レベルに転換することに応答して基準クロッ
クパルスの計数を開始し、時間幅Ｔ2 を計測し、時間幅
Ｔ2 の高レベルパルスを発生する。Ｔ2 カウンタ４４の
出力端子はＯＲゲート５２、５３を介してスイッチＳ2
、Ｓ3 の制御端子に接続されている。従って、図１２
のｔ2 〜ｔ3 期間にスイッチＳ2 、Ｓ3 から高レベルの
制御信号Ｓu2、Ｓv2が送出される。
【００３１】Ｔ3 カウンタ４６の駆動制御端子はＴ2 カ
ウンタ４４及びＴ12カウンタ４５の出力端子に接続され
ている。またＴ3 カウンタ４６のリセット端子Ｒは第１
の基点信号ライン２４ａに接続されている。従って、Ｔ
3 カウンタ４６はＴ2 カウンタ４４の時間幅Ｔ2 の出力
パルスの終了又はＴ12カウンタ４５の時間幅Ｔ12の出力
パルスの終了に同期して駆動を開始し、基準クロックパ
ルスを計数し、第１の基点信号が発生した時に計数を終
了する。これにより、図１２及び図１３のｔ4〜ｔ9 期
間Ｔ3 のパルスを発生する。このＴ3 カウンタ４６の出
力端子はＯＲゲート５２、５５を介してスイッチＳ2 、
Ｓ5 の制御端子に接続されているので、図１２及び図１
３のｔ4 〜ｔ9 期間に制御信号Ｓu2、Ｓw1が高レベルに
なる。
ウンタ４４及びＴ12カウンタ４５の出力端子に接続され
ている。またＴ3 カウンタ４６のリセット端子Ｒは第１
の基点信号ライン２４ａに接続されている。従って、Ｔ
3 カウンタ４６はＴ2 カウンタ４４の時間幅Ｔ2 の出力
パルスの終了又はＴ12カウンタ４５の時間幅Ｔ12の出力
パルスの終了に同期して駆動を開始し、基準クロックパ
ルスを計数し、第１の基点信号が発生した時に計数を終
了する。これにより、図１２及び図１３のｔ4〜ｔ9 期
間Ｔ3 のパルスを発生する。このＴ3 カウンタ４６の出
力端子はＯＲゲート５２、５５を介してスイッチＳ2 、
Ｓ5 の制御端子に接続されているので、図１２及び図１
３のｔ4 〜ｔ9 期間に制御信号Ｓu2、Ｓw1が高レベルに
なる。
【００３２】図１３のｔ2 〜ｔ3 期間の制御信号を得る
ためにＡＮＤゲート５０の一方の入力端子がＮＯＴ回路
４７を介してＴ0 カウンタ４１に接続され、他方の入力
端子がＮＯＴ回路４８を介してコンパレータＣＰ1 に接
続され、この出力端子がＴ11カウンタ４３の駆動制御端
子に接続されている。ＡＮＤゲート５０はＴ0 カウンタ
４１が時間幅Ｔ0 の計測を終了した時点ｔ2 以後におい
てコンパレータＣＰ1の出力が低レベルの時にのみ高レ
ベルの出力を発生し、Ｔ11カウンタ４３を駆動状態にす
る。Ｔ11カウンタ４３は図１３のｔ2 時点から基準クロ
ックパルスの計数を開始し、時間幅Ｔ11の計数を終了す
るまで高レベルパルスを発生する。このＴ11カウンタ４
３の出力端子はＯＲゲート５２、５５を介してスイッチ
Ｓ2 、Ｓ5 の制御端子に接続されているので、図１３の
ｔ2 〜ｔ3 期間に制御信号Ｓu2、Ｓw1が高レベルにな
る。
ためにＡＮＤゲート５０の一方の入力端子がＮＯＴ回路
４７を介してＴ0 カウンタ４１に接続され、他方の入力
端子がＮＯＴ回路４８を介してコンパレータＣＰ1 に接
続され、この出力端子がＴ11カウンタ４３の駆動制御端
子に接続されている。ＡＮＤゲート５０はＴ0 カウンタ
４１が時間幅Ｔ0 の計測を終了した時点ｔ2 以後におい
てコンパレータＣＰ1の出力が低レベルの時にのみ高レ
ベルの出力を発生し、Ｔ11カウンタ４３を駆動状態にす
る。Ｔ11カウンタ４３は図１３のｔ2 時点から基準クロ
ックパルスの計数を開始し、時間幅Ｔ11の計数を終了す
るまで高レベルパルスを発生する。このＴ11カウンタ４
３の出力端子はＯＲゲート５２、５５を介してスイッチ
Ｓ2 、Ｓ5 の制御端子に接続されているので、図１３の
ｔ2 〜ｔ3 期間に制御信号Ｓu2、Ｓw1が高レベルにな
る。
【００３３】Ｔ12カウンタ４５の駆動制御端子は前段の
Ｔ11カウンタ４３の出力端子に接続され、Ｔ12カウンタ
４５はＴ11カウンタ４３の出力が高レベルから低レベル
に転換した時に駆動状態となり、基準クロックパルスを
計数し、時間幅Ｔ12を計測した時に基準クロックパルス
の計数を終了する。このＴ12カウンタ４５の出力端子は
ＯＲゲート５２、５３を介してスイッチＳ2 、Ｓ3 の制
御端子に接続されているので、図１３のｔ3 〜ｔ4 期間
に制御信号Ｓu2、Ｓv1が高レベルになる。
Ｔ11カウンタ４３の出力端子に接続され、Ｔ12カウンタ
４５はＴ11カウンタ４３の出力が高レベルから低レベル
に転換した時に駆動状態となり、基準クロックパルスを
計数し、時間幅Ｔ12を計測した時に基準クロックパルス
の計数を終了する。このＴ12カウンタ４５の出力端子は
ＯＲゲート５２、５３を介してスイッチＳ2 、Ｓ3 の制
御端子に接続されているので、図１３のｔ3 〜ｔ4 期間
に制御信号Ｓu2、Ｓv1が高レベルになる。
【００３４】
【定常時制御信号形成回路】定常時制御信号形成回路
は、図４に示すように基準クロックパルスライン１０ａ
にそれぞれ接続された８個のタイマ又はパルス発生回路
として機能するカウンタ５７、５８、５９、６０、６
１、６２、６３、６４を具備し、図１２及び図１３のｔ
9 時点よりも後の制御信号Ｓu1〜Ｓw2を形成する。
は、図４に示すように基準クロックパルスライン１０ａ
にそれぞれ接続された８個のタイマ又はパルス発生回路
として機能するカウンタ５７、５８、５９、６０、６
１、６２、６３、６４を具備し、図１２及び図１３のｔ
9 時点よりも後の制御信号Ｓu1〜Ｓw2を形成する。
【００３５】Ｔa カウンタ５７の駆動制御端子は第１の
基点信号ライン２４ａに接続されている。従って、Ｔa
カウンタ５７は図１２又は図１３のｔ9 時点で第１の基
点信号が得られたことに応答して駆動され、基準クロッ
クパルスの計数を開始し、時間幅Ｔa の計測が終了する
まで高レベルパルスを発生する。このＴa カウンタ５７
の出力端子はＯＲゲート５２、５５を介してスイッチＳ
2 、Ｓ5 の制御端子に接続されているので、図１２及び
図１３のｔ9 〜ｔ11期間に制御信号Ｓu2、Ｓw1が高レベ
ルになる。
基点信号ライン２４ａに接続されている。従って、Ｔa
カウンタ５７は図１２又は図１３のｔ9 時点で第１の基
点信号が得られたことに応答して駆動され、基準クロッ
クパルスの計数を開始し、時間幅Ｔa の計測が終了する
まで高レベルパルスを発生する。このＴa カウンタ５７
の出力端子はＯＲゲート５２、５５を介してスイッチＳ
2 、Ｓ5 の制御端子に接続されているので、図１２及び
図１３のｔ9 〜ｔ11期間に制御信号Ｓu2、Ｓw1が高レベ
ルになる。
【００３６】Ｔb カウンタ５８の駆動制御端子は前段の
Ｔa カウンタ５７の出力端子に接続されている。従っ
て、Ｔb カウンタ５８はＴa カウンタ５７の計数終了に
同期して基準クロックパルスの計数を開始し、図１２及
び図１３のｔ9 〜ｔ12の時間幅Ｔb を計測した時に計数
を終了し、ｔ9 〜ｔ12期間に高レベル出力を発生する。
このＴb カウンタ５８の出力端子はＯＲゲート５４、５
５を介してスイッチＳ4、Ｓ5 の制御端子に接続されて
いる。このため、図１２及び図１３のｔ9 〜ｔ12期間に
制御信号Ｓv2、Ｓw1が高レベルになる。
Ｔa カウンタ５７の出力端子に接続されている。従っ
て、Ｔb カウンタ５８はＴa カウンタ５７の計数終了に
同期して基準クロックパルスの計数を開始し、図１２及
び図１３のｔ9 〜ｔ12の時間幅Ｔb を計測した時に計数
を終了し、ｔ9 〜ｔ12期間に高レベル出力を発生する。
このＴb カウンタ５８の出力端子はＯＲゲート５４、５
５を介してスイッチＳ4、Ｓ5 の制御端子に接続されて
いる。このため、図１２及び図１３のｔ9 〜ｔ12期間に
制御信号Ｓv2、Ｓw1が高レベルになる。
【００３７】Ｔc カウンタ５９の駆動制御端子は前段の
Ｔb カウンタ５８の出力端子に接続されている。従っ
て、Ｔc カウンタ５９は前段のＴb カウンタ５８の計数
の終了に同期して基準クロックパルスの計数を開始し、
図１２及び図１３のｔ12〜ｔ13の時間幅Ｔc を計測した
時に計数を終了し、ｔ12〜ｔ13期間に高レベル出力を発
生する。このＴc カウンタ５９の出力端子はＯＲゲート
５１、５４を介してスイッチＳ1 、Ｓ4 の制御端子に接
続されている。このため、ｔ12〜ｔ13期間に制御信号Ｓ
u1、Ｓv2が高レベルになる。
Ｔb カウンタ５８の出力端子に接続されている。従っ
て、Ｔc カウンタ５９は前段のＴb カウンタ５８の計数
の終了に同期して基準クロックパルスの計数を開始し、
図１２及び図１３のｔ12〜ｔ13の時間幅Ｔc を計測した
時に計数を終了し、ｔ12〜ｔ13期間に高レベル出力を発
生する。このＴc カウンタ５９の出力端子はＯＲゲート
５１、５４を介してスイッチＳ1 、Ｓ4 の制御端子に接
続されている。このため、ｔ12〜ｔ13期間に制御信号Ｓ
u1、Ｓv2が高レベルになる。
【００３８】Ｔd カウンタ６０の駆動制御端子は前段の
Ｔc カウンタ５９の出力端子に接続されている。従っ
て、Ｔd カウンタ６０は前段のＴc カウンタ５９の計数
の終了に同期して基準クロックパルスの計数を開始し、
図１２及び図１３のｔ13〜ｔ17の時間幅Ｔd の計測を終
了した時に計数を終了し、ｔ13〜ｔ17期間に高レベルの
出力を発生する。このＴd カウンタ６０の出力端子はＯ
Ｒゲート５１、５６を介してスイッチＳ1 、Ｓ6 の制御
端子に接続されている。このため、ｔ13〜ｔ17の期間に
制御信号Ｓu1、Ｓw2が高レベルになる。
Ｔc カウンタ５９の出力端子に接続されている。従っ
て、Ｔd カウンタ６０は前段のＴc カウンタ５９の計数
の終了に同期して基準クロックパルスの計数を開始し、
図１２及び図１３のｔ13〜ｔ17の時間幅Ｔd の計測を終
了した時に計数を終了し、ｔ13〜ｔ17期間に高レベルの
出力を発生する。このＴd カウンタ６０の出力端子はＯ
Ｒゲート５１、５６を介してスイッチＳ1 、Ｓ6 の制御
端子に接続されている。このため、ｔ13〜ｔ17の期間に
制御信号Ｓu1、Ｓw2が高レベルになる。
【００３９】Ｔe カウンタ６１の駆動制御端子は第２の
基点信号ライン２４ｂに接続されている。従って、この
Ｔe カウンタは図１２又は図１３のｔ17で得られた第２
の基点信号に応答して基準クロックパルスの計数を開始
し、ｔ17〜ｔ20の時間幅Ｔeが計測された時に計数を終
了し、ｔ17〜ｔ20の期間に高レベル出力を発生する。こ
のＴe カウンタ６１の出力端子はＯＲゲート５１、５６
を介してスイッチＳ1、Ｓ6 の制御端子に接続されてい
る。このため、ｔ17〜ｔ20の期間に制御信号Ｓu1、Ｓw2
が高レベルとなる。
基点信号ライン２４ｂに接続されている。従って、この
Ｔe カウンタは図１２又は図１３のｔ17で得られた第２
の基点信号に応答して基準クロックパルスの計数を開始
し、ｔ17〜ｔ20の時間幅Ｔeが計測された時に計数を終
了し、ｔ17〜ｔ20の期間に高レベル出力を発生する。こ
のＴe カウンタ６１の出力端子はＯＲゲート５１、５６
を介してスイッチＳ1、Ｓ6 の制御端子に接続されてい
る。このため、ｔ17〜ｔ20の期間に制御信号Ｓu1、Ｓw2
が高レベルとなる。
【００４０】Ｔf カウンタ６２の駆動制御端子は前段の
Ｔe カウンタ６１の出力端子に接続されている。従っ
て、このＴf カウンタ６２は前段のＴe カウンタ６１の
計数の終了に同期して基準クロックパルスの計数を開始
し、ｔ20〜ｔ21の時間幅Ｔf を計測した時に計数を終了
し、ｔ20〜ｔ21の期間に高レベル出力を送出する。この
Ｔf カウンタ６２の出力端子はＯＲゲート５３、５６を
介してスイッチＳ3 、Ｓ6 の制御端子に接続されてい
る。このため、ｔ20〜ｔ21の期間に制御信号Ｓv1、Ｓw2
が高レベルになる。
Ｔe カウンタ６１の出力端子に接続されている。従っ
て、このＴf カウンタ６２は前段のＴe カウンタ６１の
計数の終了に同期して基準クロックパルスの計数を開始
し、ｔ20〜ｔ21の時間幅Ｔf を計測した時に計数を終了
し、ｔ20〜ｔ21の期間に高レベル出力を送出する。この
Ｔf カウンタ６２の出力端子はＯＲゲート５３、５６を
介してスイッチＳ3 、Ｓ6 の制御端子に接続されてい
る。このため、ｔ20〜ｔ21の期間に制御信号Ｓv1、Ｓw2
が高レベルになる。
【００４１】Ｔg カウンタ６３の駆動制御端子は前段の
Ｔf カウンタ６２の出力端子に接続されている。従っ
て、このＴg カウンタ６３は前段のＴf カウンタ６２の
計数の終了に同期して基準クロックパルスの計数を開始
し、ｔ21〜ｔ22の時間幅Ｔg を計測した時に計数を終了
し、ｔ21〜ｔ22の期間に高レベル出力を発生する。この
Ｔg カウンタ６３の出力端子はＯＲゲート５２、５３を
介してスイッチＳ2 、Ｓ3 の制御端子に接続されてい
る。このため、ｔ21〜ｔ22の期間に制御信号Ｓu2、Ｓv1
が高レベルになる。
Ｔf カウンタ６２の出力端子に接続されている。従っ
て、このＴg カウンタ６３は前段のＴf カウンタ６２の
計数の終了に同期して基準クロックパルスの計数を開始
し、ｔ21〜ｔ22の時間幅Ｔg を計測した時に計数を終了
し、ｔ21〜ｔ22の期間に高レベル出力を発生する。この
Ｔg カウンタ６３の出力端子はＯＲゲート５２、５３を
介してスイッチＳ2 、Ｓ3 の制御端子に接続されてい
る。このため、ｔ21〜ｔ22の期間に制御信号Ｓu2、Ｓv1
が高レベルになる。
【００４２】Ｔh カウンタ６４の駆動制御端子は前段の
Ｔg カウンタ６３の出力端子に接続されている。従っ
て、このＴh カウンタ６４は前段のＴg カウンタ６３の
計数の終了に同期して基準クロックパルスの計数を開始
し、ｔ22〜ｔ24の時間幅Ｔh を計測した時に計数を終了
し、ｔ22〜ｔ24の期間に高レベル出力を発生する。この
Ｔh カウンタ６４の出力端子はＯＲゲート５２、５５を
介してスイッチＳ2 、Ｓ5 の制御端子に接続されてい
る。このため、ｔ22〜ｔ24の期間に制御信号Ｓu2、Ｓw1
が高レベルになる。
Ｔg カウンタ６３の出力端子に接続されている。従っ
て、このＴh カウンタ６４は前段のＴg カウンタ６３の
計数の終了に同期して基準クロックパルスの計数を開始
し、ｔ22〜ｔ24の時間幅Ｔh を計測した時に計数を終了
し、ｔ22〜ｔ24の期間に高レベル出力を発生する。この
Ｔh カウンタ６４の出力端子はＯＲゲート５２、５５を
介してスイッチＳ2 、Ｓ5 の制御端子に接続されてい
る。このため、ｔ22〜ｔ24の期間に制御信号Ｓu2、Ｓw1
が高レベルになる。
【００４３】
【トランジスタ制御回路】図４のスイッチＳ1 〜Ｓ6 の
出力ラインは図５に示すトランジスタ制御回路８の駆動
増幅器Ａu1、Ａu2、Ａv1、Ａv2、Ａw1、Ａw2の駆動制御
端子に接続されている。図５の駆動増幅器Ａu1、Ａu2、
Ａv1、Ａv2、Ａw1、Ａw2の出力ラインはトランジスタＱ
u1、Ｑu2、Ｑv1、Ｑv2、Ｑw1、Ｑw2のベース（制御端
子）に接続されており、各トランジスタＱu1〜Ｑw2は各
駆動増幅器Ａu1〜Ａw2の出力電圧に応じた導通状態にな
る。駆動増幅器Ａu1〜Ａw2はスイッチＳ1 〜Ｓ6 から得
られた制御信号Ｓu1〜Ｓw2の高レベル期間のみトランジ
スタＱu1〜Ｑw2を導通させるための制御信号を出力す
る。即ち、図１２又は図１３に示す制御信号Ｓu1〜Ｓw2
に対応するようにトランジスタＱu1〜Ｑw2を制御する。
なお、駆動増幅器Ａu1〜Ａw2は回転子１の速度制御を行
うために速度制御信号形成回路７の出力を増幅してトラ
ンジスタＱu1〜Ｑw2に送る。
出力ラインは図５に示すトランジスタ制御回路８の駆動
増幅器Ａu1、Ａu2、Ａv1、Ａv2、Ａw1、Ａw2の駆動制御
端子に接続されている。図５の駆動増幅器Ａu1、Ａu2、
Ａv1、Ａv2、Ａw1、Ａw2の出力ラインはトランジスタＱ
u1、Ｑu2、Ｑv1、Ｑv2、Ｑw1、Ｑw2のベース（制御端
子）に接続されており、各トランジスタＱu1〜Ｑw2は各
駆動増幅器Ａu1〜Ａw2の出力電圧に応じた導通状態にな
る。駆動増幅器Ａu1〜Ａw2はスイッチＳ1 〜Ｓ6 から得
られた制御信号Ｓu1〜Ｓw2の高レベル期間のみトランジ
スタＱu1〜Ｑw2を導通させるための制御信号を出力す
る。即ち、図１２又は図１３に示す制御信号Ｓu1〜Ｓw2
に対応するようにトランジスタＱu1〜Ｑw2を制御する。
なお、駆動増幅器Ａu1〜Ａw2は回転子１の速度制御を行
うために速度制御信号形成回路７の出力を増幅してトラ
ンジスタＱu1〜Ｑw2に送る。
【００４４】
【速度制御信号形成回路】図１の速度制御信号形成回路
７は図５に示すように、周波数・電圧変換回路７１と、
位相検出回路７２と、速度検出信号と位相検出信号の合
成回路７３と、平滑回路（積分回路）７４と、基準電圧
源７５と、誤差増幅器７６と、電流制限回路７７とから
成る。
７は図５に示すように、周波数・電圧変換回路７１と、
位相検出回路７２と、速度検出信号と位相検出信号の合
成回路７３と、平滑回路（積分回路）７４と、基準電圧
源７５と、誤差増幅器７６と、電流制限回路７７とから
成る。
【００４５】周波数・電圧変換回路７１の入力端子は、
ライン６ａによって図１の速度検出器６に接続されてい
る。図１の速度検出器６は回転子１の回転速度に対応し
た周波数信号を発生する一般にＦＧ（周波数発生器）と
呼ばれるものであって、図８及び図１１に示すように回
転子１と一体に回転する磁石６ａと図８及び図１０に示
す速度検出巻線６ｂとから成る。回転磁石６ａは図１１
に示すように多数のＮ極とＳ極とを同一円周上に交互に
配置したものである。速度検出巻線６ｂは磁石６ａのＮ
極とＳ極の対のピッチと同一のピッチで多数の凹凸を周
期的に有するくし歯型導体パターンから成り、固定子巻
線２の外側に配置されている。磁石６ａが回転子１と共
に回転すると、速度検出巻線６ｂから回転子１の回転速
度に対応した周波数信号が得られる。
ライン６ａによって図１の速度検出器６に接続されてい
る。図１の速度検出器６は回転子１の回転速度に対応し
た周波数信号を発生する一般にＦＧ（周波数発生器）と
呼ばれるものであって、図８及び図１１に示すように回
転子１と一体に回転する磁石６ａと図８及び図１０に示
す速度検出巻線６ｂとから成る。回転磁石６ａは図１１
に示すように多数のＮ極とＳ極とを同一円周上に交互に
配置したものである。速度検出巻線６ｂは磁石６ａのＮ
極とＳ極の対のピッチと同一のピッチで多数の凹凸を周
期的に有するくし歯型導体パターンから成り、固定子巻
線２の外側に配置されている。磁石６ａが回転子１と共
に回転すると、速度検出巻線６ｂから回転子１の回転速
度に対応した周波数信号が得られる。
【００４６】図５の周波数・電圧変換回路７１は周知の
方法によって速度検出器６から得られた周波数信号の周
波数値に対応した値の電圧を出力する。なお、周波数・
電圧変換回路７１で使用するクロック信号は基準クロッ
クパルスライン１０ｂの基準クロックパルスをてい倍し
て使用している。勿論、これとは逆に周波数・電圧変換
回路７１に発振器を内蔵させ、この発振器の出力を分周
することによって位相検出回路７２及び励磁制御回路５
で使用する図１２及び図１３（Ｃ）に示す基準クロック
パルスを形成してもよい。
方法によって速度検出器６から得られた周波数信号の周
波数値に対応した値の電圧を出力する。なお、周波数・
電圧変換回路７１で使用するクロック信号は基準クロッ
クパルスライン１０ｂの基準クロックパルスをてい倍し
て使用している。勿論、これとは逆に周波数・電圧変換
回路７１に発振器を内蔵させ、この発振器の出力を分周
することによって位相検出回路７２及び励磁制御回路５
で使用する図１２及び図１３（Ｃ）に示す基準クロック
パルスを形成してもよい。
【００４７】
【位相検出回路】位相検出回路７２は図２の位置検出信
号ライン５ａとコンパレータＣＰ0 の出力ライン５ｂと
基準クロックパルスライン１０ｂとに接続され、図１２
（Ａ）の基準レベルＶr を位置検出信号が横切る時点を
示すコンパレータＣＰ0 の出力と図１２（Ｃ）の基準ク
ロックパルスとの位相のずれを示す信号を形成するよう
に構成されている。
号ライン５ａとコンパレータＣＰ0 の出力ライン５ｂと
基準クロックパルスライン１０ｂとに接続され、図１２
（Ａ）の基準レベルＶr を位置検出信号が横切る時点を
示すコンパレータＣＰ0 の出力と図１２（Ｃ）の基準ク
ロックパルスとの位相のずれを示す信号を形成するよう
に構成されている。
【００４８】図６は位相検出回路７２を詳しく示すもの
である。この位相検出回路７２は一対のコンパレータＣ
Ｐ5 、ＣＰ6 を有する。コンパレータＣＰ5 、ＣＰ6 の
一方の入力端子は図２の増幅器１７から導出された位置
検出信号ライン５ａにそれぞれ接続され、それぞれの他
方の入力端子はＶcp5 、Ｖcp6 で示されている基準電圧
源に接続されている。基準電圧源の電圧Ｖcp5 、Ｖcp6
は図１４（Ａ）に示すように位置検出信号の正の半波を
横切るレベルと負の半波を横切るレベルとに設定されて
いる。従ってコンパレータＣＰ5 、ＣＰ6 からは、図１
４（Ｆ）（Ｇ）に示す方形波パルスが得られる。コンパ
レータＣＰ5 は、インバータ８０を介してＤフリップフ
ロップ８２のトリガ入力端子（クロック入力端子）Ｔに
接続されている。また、コンパレータＣＰ6 は、インバ
ータ８１を介してＤフリップフロップ８２のリセット入
力端子Ｒに接続されると共に、ＪＫフリップフロップ８
４の位相反転リセット入力端子に接続されている。Ｄフ
リップフロップ８２のデータ入力端子Ｄは抵抗Ｒ2 を介
して電源＋Ｖに接続され、セット入力端子Ｓはグランド
に接続されている。また、Ｑ出力端子はＡＮＤゲート８
３の一方の入力端子に接続されると共にＪＫフリップフ
ロップ８４のＪ入力端子とＫ入力端子に接続されてい
る。ＡＮＤゲート８３の他方の入力端子には図２の基準
クロックパルス発生回路１０の出力ライン１０ｂが接続
され、出力端子はＡＮＤゲート８５の一方の入力端子に
接続されていると共にＪＫフリップフロップ８４のトリ
ガ（クロック）入力端子Ｔに接続されている。ＪＫフリ
ップフロップ８４の位相反転セット入力端子Ｓは抵抗Ｒ
3 を介して電源＋Ｖに接続され、Ｑ出力端子はＡＮＤゲ
ート８５の他方の入力端子に接続されている。ＡＮＤゲ
ート８５の出力端子は位相比較器８７の一方の入力端子
に接続されている。位相比較器８７の他方の入力端子に
は、インバータ８６を介してコンパレータＣＰ0 の出力
ライン５ｂが接続されている。位相比較器８７の出力端
子は増幅器８８と抵抗Ｒ4 を介して図５の合成回路７３
に接続されている。次に、図６のＡ〜Ｈ点の電圧波形を
示す図１６（Ａ）〜（Ｈ）を参照して図６の位相検出回
路７２の動作を説明する。なお、図１６は図１４及び図
１５と同一時間軸で示されている。従って、図１６でｔ
2 、ｔ3 等で示す時点は図１４及び図１５で同一記号で
示す時点と同一である。図１４（Ａ）に示す位置検出信
号の正の半波と負の半波の位相情報を含むコンパレータ
ＣＰ5 、ＣＰ6 の出力波形の位相反転信号がインバータ
８０、８１から図１６（Ａ）（Ｂ）に示すように得られ
る。Ｄフリップフロップ８２は図１６（Ａ）のインバー
タ８０の出力の高レベルへの立上り時点ｔ3 に応答して
図１６（Ｃ）に示すように高レベル出力を発生し、図１
６（Ｂ）のインバータ８１の出力パルスの立上り時点ｔ
12でリセットされて低レベル出力に戻る。ＡＮＤゲート
８３は図１４（Ｂ）に示す基準クロックパルスと図１６
（Ｃ）に示すＤフリップフロップ８２の出力との論理積
出力を図１６（Ｄ）に示すように形成する。図１６
（Ｄ）のＡＮＤゲート８３の出力パルスはＤフリップフ
ロップ８２で限定された期間のみに発生する。ＪＫフリ
ップフロップ８４はＡＮＤゲート８３の出力パルスの後
縁時点ｔ5 でトリガされて図１６（Ｅ）に示すように高
レベル状態に転換し、ＡＮＤゲート８３の次のパルスの
後縁時点ｔ8 で低レベルに戻る。図１６（Ｅ）のＪＫフ
リップフロップ８２の出力パルス期間ｔ5 〜ｔ8 は図１
４（Ａ）の位置検出信号のゼロクロス近傍期間を示して
いる。ＡＮＤゲート８５は図１６（Ｅ）のパルス発生期
間ｔ5 〜ｔ8 に得られる図１６（Ｄ）のパルスを抽出
し、図１６（Ｆ）のパルスを出力する。図１６（Ｆ）は
図１４（Ａ）の位置検出信号のゼロクロス時点に最も近
い基準クロックパルスである。図１６（Ｆ）は位相比較
器８７の一方の入力となる。位相比較器８７の他方の入
力端子には、図１４（Ｃ）に示すコンパレータＣＰ0 の
出力をインバータ８６で反転した図１６（Ｇ）の波形が
入力する。位相比較器８７は、図１６（Ｆ）のパルスの
前縁時点ｔ7 と図１６（Ｇ）のパルスの前縁時点ｔ8 と
の時間差即ち位相差を示す図１６（Ｈ）のパルスを出力
する。図１６（Ｆ）の基準クロックパルスと図１６
（Ｇ）のゼロクロス検出パルスとの位相差が小さくなる
と図１６（Ｈ）のパルスの幅が狭くなり、逆に位相差が
大きくなると、パルス幅が広くなる。図１６（Ｈ）の位
相比較器８７の出力は増幅器、コンデンサ、抵抗を含む
周知のローパスフィルタ８８によって平滑され、図５の
合成回路７３に送られる。
である。この位相検出回路７２は一対のコンパレータＣ
Ｐ5 、ＣＰ6 を有する。コンパレータＣＰ5 、ＣＰ6 の
一方の入力端子は図２の増幅器１７から導出された位置
検出信号ライン５ａにそれぞれ接続され、それぞれの他
方の入力端子はＶcp5 、Ｖcp6 で示されている基準電圧
源に接続されている。基準電圧源の電圧Ｖcp5 、Ｖcp6
は図１４（Ａ）に示すように位置検出信号の正の半波を
横切るレベルと負の半波を横切るレベルとに設定されて
いる。従ってコンパレータＣＰ5 、ＣＰ6 からは、図１
４（Ｆ）（Ｇ）に示す方形波パルスが得られる。コンパ
レータＣＰ5 は、インバータ８０を介してＤフリップフ
ロップ８２のトリガ入力端子（クロック入力端子）Ｔに
接続されている。また、コンパレータＣＰ6 は、インバ
ータ８１を介してＤフリップフロップ８２のリセット入
力端子Ｒに接続されると共に、ＪＫフリップフロップ８
４の位相反転リセット入力端子に接続されている。Ｄフ
リップフロップ８２のデータ入力端子Ｄは抵抗Ｒ2 を介
して電源＋Ｖに接続され、セット入力端子Ｓはグランド
に接続されている。また、Ｑ出力端子はＡＮＤゲート８
３の一方の入力端子に接続されると共にＪＫフリップフ
ロップ８４のＪ入力端子とＫ入力端子に接続されてい
る。ＡＮＤゲート８３の他方の入力端子には図２の基準
クロックパルス発生回路１０の出力ライン１０ｂが接続
され、出力端子はＡＮＤゲート８５の一方の入力端子に
接続されていると共にＪＫフリップフロップ８４のトリ
ガ（クロック）入力端子Ｔに接続されている。ＪＫフリ
ップフロップ８４の位相反転セット入力端子Ｓは抵抗Ｒ
3 を介して電源＋Ｖに接続され、Ｑ出力端子はＡＮＤゲ
ート８５の他方の入力端子に接続されている。ＡＮＤゲ
ート８５の出力端子は位相比較器８７の一方の入力端子
に接続されている。位相比較器８７の他方の入力端子に
は、インバータ８６を介してコンパレータＣＰ0 の出力
ライン５ｂが接続されている。位相比較器８７の出力端
子は増幅器８８と抵抗Ｒ4 を介して図５の合成回路７３
に接続されている。次に、図６のＡ〜Ｈ点の電圧波形を
示す図１６（Ａ）〜（Ｈ）を参照して図６の位相検出回
路７２の動作を説明する。なお、図１６は図１４及び図
１５と同一時間軸で示されている。従って、図１６でｔ
2 、ｔ3 等で示す時点は図１４及び図１５で同一記号で
示す時点と同一である。図１４（Ａ）に示す位置検出信
号の正の半波と負の半波の位相情報を含むコンパレータ
ＣＰ5 、ＣＰ6 の出力波形の位相反転信号がインバータ
８０、８１から図１６（Ａ）（Ｂ）に示すように得られ
る。Ｄフリップフロップ８２は図１６（Ａ）のインバー
タ８０の出力の高レベルへの立上り時点ｔ3 に応答して
図１６（Ｃ）に示すように高レベル出力を発生し、図１
６（Ｂ）のインバータ８１の出力パルスの立上り時点ｔ
12でリセットされて低レベル出力に戻る。ＡＮＤゲート
８３は図１４（Ｂ）に示す基準クロックパルスと図１６
（Ｃ）に示すＤフリップフロップ８２の出力との論理積
出力を図１６（Ｄ）に示すように形成する。図１６
（Ｄ）のＡＮＤゲート８３の出力パルスはＤフリップフ
ロップ８２で限定された期間のみに発生する。ＪＫフリ
ップフロップ８４はＡＮＤゲート８３の出力パルスの後
縁時点ｔ5 でトリガされて図１６（Ｅ）に示すように高
レベル状態に転換し、ＡＮＤゲート８３の次のパルスの
後縁時点ｔ8 で低レベルに戻る。図１６（Ｅ）のＪＫフ
リップフロップ８２の出力パルス期間ｔ5 〜ｔ8 は図１
４（Ａ）の位置検出信号のゼロクロス近傍期間を示して
いる。ＡＮＤゲート８５は図１６（Ｅ）のパルス発生期
間ｔ5 〜ｔ8 に得られる図１６（Ｄ）のパルスを抽出
し、図１６（Ｆ）のパルスを出力する。図１６（Ｆ）は
図１４（Ａ）の位置検出信号のゼロクロス時点に最も近
い基準クロックパルスである。図１６（Ｆ）は位相比較
器８７の一方の入力となる。位相比較器８７の他方の入
力端子には、図１４（Ｃ）に示すコンパレータＣＰ0 の
出力をインバータ８６で反転した図１６（Ｇ）の波形が
入力する。位相比較器８７は、図１６（Ｆ）のパルスの
前縁時点ｔ7 と図１６（Ｇ）のパルスの前縁時点ｔ8 と
の時間差即ち位相差を示す図１６（Ｈ）のパルスを出力
する。図１６（Ｆ）の基準クロックパルスと図１６
（Ｇ）のゼロクロス検出パルスとの位相差が小さくなる
と図１６（Ｈ）のパルスの幅が狭くなり、逆に位相差が
大きくなると、パルス幅が広くなる。図１６（Ｈ）の位
相比較器８７の出力は増幅器、コンデンサ、抵抗を含む
周知のローパスフィルタ８８によって平滑され、図５の
合成回路７３に送られる。
【００４９】
【速度制御と位相制御の合成】図５における合成回路７
３は周波数・電圧変換回路７１の出力ラインと位相検出
回路７２の出力ラインを増幅器７３ａ、７３ｂと抵抗７
３ｃ、７３ｄを介して接続することによって形成されて
いる。この合成回路７３の出力段に抵抗Ｒa とコンデン
サＣa の平滑回路７４が接続されている。なお、この平
滑回路７４をオペアンプを使用したアクティブフィルタ
（積分回路）とすることもできる。
３は周波数・電圧変換回路７１の出力ラインと位相検出
回路７２の出力ラインを増幅器７３ａ、７３ｂと抵抗７
３ｃ、７３ｄを介して接続することによって形成されて
いる。この合成回路７３の出力段に抵抗Ｒa とコンデン
サＣa の平滑回路７４が接続されている。なお、この平
滑回路７４をオペアンプを使用したアクティブフィルタ
（積分回路）とすることもできる。
【００５０】誤差増幅器７６の一方の入力端子は平滑回
路７４に接続され、他方の入力端子は基準電圧源７５に
接続されている。基準電圧源７５の基準電圧は回転子１
の所望回転速度に対応するように設定されている。従っ
て、誤差増幅器７６からは所望回転速度を示す基準電圧
と検出速度を示す入力電圧との差に対応する出力電圧が
得られる。誤差増幅器７６の出力端子は電流リミッタ回
路７７を介して各相の駆動増幅器Ａu1、Ａu2、Ａv1、Ａ
v2、Ａw1、Ａw2の入力端子に接続されている。
路７４に接続され、他方の入力端子は基準電圧源７５に
接続されている。基準電圧源７５の基準電圧は回転子１
の所望回転速度に対応するように設定されている。従っ
て、誤差増幅器７６からは所望回転速度を示す基準電圧
と検出速度を示す入力電圧との差に対応する出力電圧が
得られる。誤差増幅器７６の出力端子は電流リミッタ回
路７７を介して各相の駆動増幅器Ａu1、Ａu2、Ａv1、Ａ
v2、Ａw1、Ａw2の入力端子に接続されている。
【００５１】電流リミッタ回路７７はオペアンプ７７ａ
と帰還用コンデンサ７７ｂとから成る。オペアンプ７７
ａの一方の入力端子は誤差増幅器７６の出力端子に接続
されている。このオペアンプ７７ａのもう一方の入力端
子と出力端子との間にはコンデンサ７７ｂと電流検出抵
抗Ｒf とが接続されている。電流検出抵抗Ｒf は図１に
示した固定子巻線２ｕ、２ｖ、２ｗに流れる電流を検出
するものであるので、この電流が所定値よりも増大する
と負帰還量が増大し、巻線２ｕ、２ｖ、２ｗの電流が制
限される。速度制御信号形成回路７から得られた速度制
御信号は駆動増幅器Ａu1〜Ａw2を介してこの駆動期間即
ち所望励磁期間だけ図１の各相のトランジスタＱu1〜Ｗ
w2のベースに与えられる。従って、トランジスタＱu1〜
Ｑw2のコレクタ・エミッタ間抵抗は速度制御信号の電圧
レベルに応じて変化し、固定子巻線２ｕ、２ｖ、２ｗの
電流も変化し、回転子１の速度が一定値になるように制
御される。
と帰還用コンデンサ７７ｂとから成る。オペアンプ７７
ａの一方の入力端子は誤差増幅器７６の出力端子に接続
されている。このオペアンプ７７ａのもう一方の入力端
子と出力端子との間にはコンデンサ７７ｂと電流検出抵
抗Ｒf とが接続されている。電流検出抵抗Ｒf は図１に
示した固定子巻線２ｕ、２ｖ、２ｗに流れる電流を検出
するものであるので、この電流が所定値よりも増大する
と負帰還量が増大し、巻線２ｕ、２ｖ、２ｗの電流が制
限される。速度制御信号形成回路７から得られた速度制
御信号は駆動増幅器Ａu1〜Ａw2を介してこの駆動期間即
ち所望励磁期間だけ図１の各相のトランジスタＱu1〜Ｗ
w2のベースに与えられる。従って、トランジスタＱu1〜
Ｑw2のコレクタ・エミッタ間抵抗は速度制御信号の電圧
レベルに応じて変化し、固定子巻線２ｕ、２ｖ、２ｗの
電流も変化し、回転子１の速度が一定値になるように制
御される。
【００５２】このブラシレスモータでは回転子１の回転
速度が迅速に立上り、その後速度が高精度に制御され
る。この制御動作は速度検出に基づく制御と位相検出に
基づく制御を組み合せたことによって達成されている。
即ち起動時には、位相検出回路７２から位相差を示すパ
ルスが発生しないので、速度検出器６の出力に基づいて
回転子１の速度が制御され、この速度が迅速に立上る。
その後は位置検出信号が基準レベル（中心レベル）Ｖr
を横切る位相と基準クロック信号の位相との比較出力に
よる制御が速度制御にプラスされる。これにより、回転
子１の回転が高い精度で制御される。この結果、唯一の
ホール素子４を設けた簡単な構成であるにも拘らず、３
相固定子巻線２ｕ、２ｖ、２ｗの励磁電流の切替を正確
に行うことが可能になる。
速度が迅速に立上り、その後速度が高精度に制御され
る。この制御動作は速度検出に基づく制御と位相検出に
基づく制御を組み合せたことによって達成されている。
即ち起動時には、位相検出回路７２から位相差を示すパ
ルスが発生しないので、速度検出器６の出力に基づいて
回転子１の速度が制御され、この速度が迅速に立上る。
その後は位置検出信号が基準レベル（中心レベル）Ｖr
を横切る位相と基準クロック信号の位相との比較出力に
よる制御が速度制御にプラスされる。これにより、回転
子１の回転が高い精度で制御される。この結果、唯一の
ホール素子４を設けた簡単な構成であるにも拘らず、３
相固定子巻線２ｕ、２ｖ、２ｗの励磁電流の切替を正確
に行うことが可能になる。
【００５３】
【起動時動作】図１７〜図２０は起動時の固定子巻線２
ｕ、２ｖ、２ｗの励磁の切替と回転子１の回転との関係
を原理的に示す。これ等の図面では理解を容易にするた
めに回転子１がＮ極とＳ極の１つの対を有する棒状磁石
で示され、また、３相の固定子巻線２ｕ、２ｖ、２ｗが
幾何学的に１２０度間隔に配置されている。
ｕ、２ｖ、２ｗの励磁の切替と回転子１の回転との関係
を原理的に示す。これ等の図面では理解を容易にするた
めに回転子１がＮ極とＳ極の１つの対を有する棒状磁石
で示され、また、３相の固定子巻線２ｕ、２ｖ、２ｗが
幾何学的に１２０度間隔に配置されている。
【００５４】図１７に示す位置に回転子１が停止してい
る状態で、図１２の期間Ｔ0 、Ｔ1、Ｔ2 、Ｔ3 の励磁
を順次に行うと、回転子１は図１８の（Ａ）、（Ｂ）、
（Ｃ）、（Ｄ）に示すように順次に変位し、図１２のｔ
9 時点よりも後の正常回転に移行する。
る状態で、図１２の期間Ｔ0 、Ｔ1、Ｔ2 、Ｔ3 の励磁
を順次に行うと、回転子１は図１８の（Ａ）、（Ｂ）、
（Ｃ）、（Ｄ）に示すように順次に変位し、図１２のｔ
9 時点よりも後の正常回転に移行する。
【００５５】図１９は回転子１が図１７の位置にある状
態で図１３の期間Ｔ0 の初期励磁を行っても回転子１が
ほとんど変位しない場合の動作を示す。Ｔ0 期間の励磁
で回転子１が変化しないと図１３（Ａ）に示すように位
置検出信号も立上らない。このため、図１３のｔ2 時点
で位置検出信号が基準電圧Ｖcp1 よりも高くならないた
めにコンパレータＣＰ1 の出力が低レベルに保たれ、図
４のＴ11カウンタ４３とＴ12カウンタ４５が動作し、こ
の出力が励磁に使用される。Ｔ11期間には制御信号Ｓu
2、Ｓw1が高レベルになり、逆転励磁される。期間Ｔ0
の初期励磁で回転子１が正転できない場合でも逆転励磁
すれば回転子が変位することがある。なお、フロッピー
デイスク装置においてヘッドがディスクに固着している
とディスクの回転を円滑に開始できないことがある。し
かし、３．５インチ型フロッピーデイスク装置において
は、磁気ディスクがターンテーブルに完全に固着されて
いないので、磁気ディスクと磁気ヘッドとの固着関係に
拘らず、ターンテーブルのみを僅かに逆転させることが
できる。
態で図１３の期間Ｔ0 の初期励磁を行っても回転子１が
ほとんど変位しない場合の動作を示す。Ｔ0 期間の励磁
で回転子１が変化しないと図１３（Ａ）に示すように位
置検出信号も立上らない。このため、図１３のｔ2 時点
で位置検出信号が基準電圧Ｖcp1 よりも高くならないた
めにコンパレータＣＰ1 の出力が低レベルに保たれ、図
４のＴ11カウンタ４３とＴ12カウンタ４５が動作し、こ
の出力が励磁に使用される。Ｔ11期間には制御信号Ｓu
2、Ｓw1が高レベルになり、逆転励磁される。期間Ｔ0
の初期励磁で回転子１が正転できない場合でも逆転励磁
すれば回転子が変位することがある。なお、フロッピー
デイスク装置においてヘッドがディスクに固着している
とディスクの回転を円滑に開始できないことがある。し
かし、３．５インチ型フロッピーデイスク装置において
は、磁気ディスクがターンテーブルに完全に固着されて
いないので、磁気ディスクと磁気ヘッドとの固着関係に
拘らず、ターンテーブルのみを僅かに逆転させることが
できる。
【００５６】図７は本発明のブラシレスモータ９０を使
用したフロッピーデイスク装置を示す。ブラシレスモー
タ９０はプリント基板９１上に設けられ、ブラシレスモ
ータ９０の回転子１にターンテーブル９２が結合されて
いる。図８に示すようにターンテーブル９２の中心には
スピンドル９３が設けられ、このスピンドル９３から少
し離れて駆動ピン９４が設けられている。ターンテーブ
ル９２上に置かれるフロッピーデイスク９５は３．５イ
ンチ型ＦＤと呼ばれるものであって、図９に示すように
ケース９６内に磁気ディスク９７を収容したものであ
る。磁気ディスク９７は中央に金属製のハブ９８を有す
る。このハブ９８は図８に示すスピンドル９３を挿入す
る孔９９と駆動ピン９４を挿入する孔１００を有する。
駆動ピン挿入孔１００のディスク回転方向における長さ
は駆動ピン９４の径よりも大きい。図７に示す一対の磁
気ヘッド１０１、１０２がディスク９７の表面に密着さ
れた状態即ち固着状態（過負荷状態）が生じ、ターンテ
ーブルが正方向に回転できない場合が生じても、ハブ９
８の駆動ピン挿入孔１００の範囲において駆動ピン９４
を逆方向に移動すること即ちターンテーブル９２及びモ
ータ９０を逆転することは可能である。図１３のＴ11期
間の逆転励磁によって回転子１を回転させると、磁気デ
ィスク９７に対しても振動が与えられ、磁気ディスク９
７と磁気ヘッド１０１、１０２との固着状態が解除さ
れ、ディスク９７の正方向回転が可能になる。
用したフロッピーデイスク装置を示す。ブラシレスモー
タ９０はプリント基板９１上に設けられ、ブラシレスモ
ータ９０の回転子１にターンテーブル９２が結合されて
いる。図８に示すようにターンテーブル９２の中心には
スピンドル９３が設けられ、このスピンドル９３から少
し離れて駆動ピン９４が設けられている。ターンテーブ
ル９２上に置かれるフロッピーデイスク９５は３．５イ
ンチ型ＦＤと呼ばれるものであって、図９に示すように
ケース９６内に磁気ディスク９７を収容したものであ
る。磁気ディスク９７は中央に金属製のハブ９８を有す
る。このハブ９８は図８に示すスピンドル９３を挿入す
る孔９９と駆動ピン９４を挿入する孔１００を有する。
駆動ピン挿入孔１００のディスク回転方向における長さ
は駆動ピン９４の径よりも大きい。図７に示す一対の磁
気ヘッド１０１、１０２がディスク９７の表面に密着さ
れた状態即ち固着状態（過負荷状態）が生じ、ターンテ
ーブルが正方向に回転できない場合が生じても、ハブ９
８の駆動ピン挿入孔１００の範囲において駆動ピン９４
を逆方向に移動すること即ちターンテーブル９２及びモ
ータ９０を逆転することは可能である。図１３のＴ11期
間の逆転励磁によって回転子１を回転させると、磁気デ
ィスク９７に対しても振動が与えられ、磁気ディスク９
７と磁気ヘッド１０１、１０２との固着状態が解除さ
れ、ディスク９７の正方向回転が可能になる。
【００５７】上述から明らかなように本実施例によれ
ば、１つのホール素子４によって３相ブラシレスモータ
の励磁切替制御を行うことができるので、３個のホール
素子を使用する従来の方式に比べてコストの低減を図る
ことができる。なお、１個のホール素子４に基づいて３
相分の励磁切替信号を形成するための回路が必要になる
が、これは集積回路によって他の制御回路と一体に形成
することによってコストの上昇を抑えることができる。
また、従来のホール素子を使用しないで固定子巻線の誘
起電圧を検出し、これにより回転子の位置を決定するも
のに比べて、ノイズの影響を受け難い。また、起動時に
は速度検出器６の出力のみによって速度を制御し、その
後に位相検出信号による制御を加える方式であるので、
起動時に迅速に所定速度にすることができ、起動後にお
いては正確な制御が可能になる。また、再起動回路１５
が設けられているので、何らかの原因で起動不能又は回
転停止状態が生じても自動的に再起動させることができ
る。
ば、１つのホール素子４によって３相ブラシレスモータ
の励磁切替制御を行うことができるので、３個のホール
素子を使用する従来の方式に比べてコストの低減を図る
ことができる。なお、１個のホール素子４に基づいて３
相分の励磁切替信号を形成するための回路が必要になる
が、これは集積回路によって他の制御回路と一体に形成
することによってコストの上昇を抑えることができる。
また、従来のホール素子を使用しないで固定子巻線の誘
起電圧を検出し、これにより回転子の位置を決定するも
のに比べて、ノイズの影響を受け難い。また、起動時に
は速度検出器６の出力のみによって速度を制御し、その
後に位相検出信号による制御を加える方式であるので、
起動時に迅速に所定速度にすることができ、起動後にお
いては正確な制御が可能になる。また、再起動回路１５
が設けられているので、何らかの原因で起動不能又は回
転停止状態が生じても自動的に再起動させることができ
る。
【００５８】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２及び図６では基準電圧源１９〜２３、８
８、８９が独立に設けられているが、この代りに例え
ば、図２０に示すように電源端子＋Ｖとグランドとの間
に抵抗Ｒ1 〜Ｒ8 の直列回路を接続し、この各接続点か
ら基準電圧Ｖcp1 、Ｖcp5 、Ｖcp3 、Ｖr 、Ｖcp4 、Ｖ
cp6 、Ｖcp2 を得ることができる。また、Ｖcp1 とＶcp
2 、Ｖcp3 とＶcp4 、Ｖcp5 とＶcp6 を得るための３つ
の基準電圧源回路をここに設けることができる。 （２） 図４では励磁切替制御信号を各区間に対応する
パルスを発生するカウンタ４１〜４６、５７〜６４によ
って得ているが、この代りに、図１２及び図１３のｔ9
時点よりも前の起動期間においては図２２に示す２つの
カウンタ１１０、１１１によってタイミング信号を発生
させ、三相励磁切替制御信号形成回路１１２で各相の制
御信号を形成し、これを図５の増幅器Ａu1、Ａu2、Ａv
1、Ａv2、Ａw1、Ａw2に送ってもよい。即ち、図２２の
第１のカウンタ１１０は、図２の遅延回路４０から送出
されたスタートパルスに応答してライン１０ａの基準ク
ロックパルスの計数を開始する。このカウンタ１１０は
図１２の時間幅Ｔ0 、Ｔ0 ＋Ｔ1 、Ｔ0 ＋Ｔ1 ＋Ｔ2 、
Ｔ0 ＋Ｔ1 ＋Ｔ2 ＋Ｔ3 に相当する出力端子を有し、こ
の計数値が得られた時にタイミングパルスを発生する。
なお、図１２のｔ2 時点でコンパレータＣＰ1 の出力が
高レベルの時にのみＴ0 よりも上の段の出力端子から出
力が送出される。カウンタ１１０のＴ0 、Ｔ0 ＋Ｔ1 、
Ｔ0 ＋Ｔ1 ＋Ｔ2 、Ｔ0 ＋Ｔ1 ＋Ｔ2 ＋Ｔ3 の端子は、
図１２のｔ2 、ｔ3 、ｔ4 、ｔ9 にてタイミングパルス
を発生する。最終段のＴ0 ＋Ｔ1 ＋Ｔ2 ＋Ｔ3 端子の出
力パルスは基点決定回路２４の第１の基点信号ライン２
４ａから第１の基点が検出されたことに応答して発生す
る。第２のカウンタ１１１は、図１３の時間幅Ｔ0 ＋Ｔ
11、Ｔ0 ＋Ｔ11＋Ｔ12、Ｔ0 ＋Ｔ11＋Ｔ12＋Ｔ3 に相当
する出力端子を有する。この第２のカウンタ１１１は図
１３のｔ2 時点でコンパレータＣＰ1 の出力が低レベル
の時に各出力端子からタイミングパルスを出力する。更
に詳細には、スタートパルスによって第１及び第２のカ
ウンタ１１０、１１１が基準クロックパルスの計数を開
始し、Ｔ0 を示す出力は第１のカウンタ１１０から図１
３のｔ2 時点で発生する。その後、図１３のｔ3 、ｔ4
、ｔ9 でのタイミングパルスは第２のカウンタ１１１
の出力端子から発生する。三相励磁切替制御信号は６個
のフリップフロップによって形成される。即ち、スター
トパルスと第１及び第２のカウンタ１１０、１１１の出
力タイミングパルスを選択的に使用して図１２又は図１
３に示す制御信号Ｓu1、Ｓu2、Ｓv1、Ｓv2、Ｓw1、Ｓw2
を形成する。図４のカウンタ５７〜６４の代りのものと
して図２３のカウンタ１１３を使用することができる。
このカウンタ１１３は、図１２及び図１３の時間幅Ｔa
、Ｔa ＋Ｔb 、Ｔa＋Ｔb ＋Ｔc 、Ｔe 、Ｔe ＋Ｔf 、
Ｔe ＋Ｔf ＋Ｔg を示すタイミングパルスを送出する端
子を有する。このカウンタ１１３はライン２４ａの第１
の基点信号に応答してゼロから計数を開始した時には出
力端子Ｔa 、Ｔa ＋Ｔb 、Ｔa ＋Ｔb＋Ｔc からタイミ
ングパルスを図１２のｔ11、ｔ12、ｔ13に同期して発生
する。また、このカウンタ１１３はライン２４ｂの第２
の基点信号に応答してゼロから計数を開始し、出力端子
Ｔe 、Ｔe ＋Ｔf 、Ｔe ＋Ｔf ＋Ｔg から図１２のｔ2
0、ｔ21、ｔ22に同期してタイミングパルスを発生す
る。三相励磁切替制御信号形成回路は少なくとも６個の
フリップフロップを含み、カウンタ１１３の６個の出力
端子のタイミングパルスと第１及び第２の基点信号とを
選択的に使用してフリップフロップをセット及びリセッ
トして図１２に示すｔ9 以後の制御信号Ｓu1、Ｓu2、Ｓ
v1、Ｓv2、Ｓw1、Ｓw2を形成する。なお、図２２及び図
２３では起動時の励磁切替タイミング決定と定常時の励
磁切替タイミング決定とを別のカウンタで行ったが、す
べてのタイミングの決定を１つのカウンタで行うように
構成することもできる。 （３） 図４では各カウンタ４１〜４６、５７〜６４が
計数部と出力部とが一体化されているものとして示され
ているが、これ等のカウンタを図２４に示すように、駆
動制御信号の前縁で基準クロックパルスの計数を開始し
て所定時間の計数が終了時にタイミングパルスを発生す
る計数部１１５と、駆動制御信号の前縁に応答してセッ
トされ、計数部１１５から得られたタイミングパルスに
よってリセットされるフリップフロップ１１６の組み合
せとすることができる。図２４における駆動制御信号は
スタートパルス又は前段のカウンタのフリップフロップ
１１６の出力パルスである。 （４） 図１の実施例ではトランジスタＱu1〜Ｑw2のベ
ース電流の大きさを制御して速度制御を行っているが、
この代りに、図２５に示すように電源９とトランジスタ
Ｑu1〜Ｑw2の３相ブリッジ回路との間に電圧制御回路１
２０を設け、ここで電圧を制御することによって固定子
巻線２ｕ、２ｖ、２ｗの電流を制御して回転子１の速度
を制御してもよい。この電圧制御回路１２０はトランジ
スタを電源９に直列に接続し、この抵抗値を制御する構
成でもよいし、このトランジスタをモータの励磁切替よ
りも十分に高い周波数でオン・オフさせて直流電圧を断
続させ、このオン・オフのデューティ比を変える方式の
ものでもよい。また、図１の回路において上段のトラン
ジスタＱu1、Ｑv1、Ｑw1又は下端のトランジスタＱu2、
Ｑv2、Ｑw2又は全部のトランジスタを励磁切替よりも十
分に高い周波数で断続し、このデューティ比を変えて速
度制御を行うことができる。 （５） 図２６に示すように、３相の固定子巻線２ｕ、
２ｖ、２ｗにそれぞれ１つのトランジスタＱu1、Ｑv1、
Ｑw1を断続してユニポーラ駆動することもできる。ユニ
ポーラ駆動する時には、図１２の制御信号Ｓu1、Ｓv1、
Ｓw1によって図２５のトランジスタＱu1、Ｑv1、Ｑw1を
駆動する。なお、制御信号Ｓu1、Ｓv1、Ｓw1の終了時点
を１２０度以下の範囲で延長させることができる。 （６） 実施例では最初の励磁区間Ｔ0 で制御信号Ｓu
2、Ｓv1を高レベルにしたが、バイポーラ駆動において
はＳu1、Ｓv1、Ｓw1から任意に選択された１つと、この
１つとは別の相となるようにＳu2、Ｓv2、Ｓw2から任意
に選択された１つとすることができる。 （７） 図４に示すスイッチＳ1 〜Ｓ6 を図５の増幅器
Ａu1〜Ａw2の入力ライン又は出力ラインに接続し、この
増幅器Ａu1〜Ａw2の入力又は出力をスイッチＳ1 〜Ｓ6
でオン・オフすることによって励磁信号の切替を行うこ
とができる。 （８） 図５の周波数・電圧変換回路７１と増幅器７３
ａとの間に誤差増幅器を接続し、この誤差増幅器で基準
電圧と周波数・電圧変換回路７１の出力電圧との差の信
号を形成し、これを合成回路７３に送るように構成する
ことができる。 （９） 起動回路の再起動制御部において、ＭＭＶ２８
ａにより再起動パルスを発生させ、ＯＲゲ−ト１４ｂを
通すことによってＭＭＶ１４に信号の送出を行っている
が、この代わりに直接にスイッチ１３をオン・オフ制御
するようにしてもよい。 （１０） ホ−ル素子４の位置は図２７のように固定子
巻線２u 、２v の中央に配置してもよい。この場合位置
検出信号Ｖs は、Ｖcp2 ＜Ｖs のとき図１８に示すシ−
ケンス、Ｖs ≦Ｖcp2 のとき図１９及び図２０に示すシ
−ケンスで駆動する。この構成であると固定子巻線間の
中央に配置できるので設計が容易となる。
く、例えば次の変形が可能なものである。 （１） 図２及び図６では基準電圧源１９〜２３、８
８、８９が独立に設けられているが、この代りに例え
ば、図２０に示すように電源端子＋Ｖとグランドとの間
に抵抗Ｒ1 〜Ｒ8 の直列回路を接続し、この各接続点か
ら基準電圧Ｖcp1 、Ｖcp5 、Ｖcp3 、Ｖr 、Ｖcp4 、Ｖ
cp6 、Ｖcp2 を得ることができる。また、Ｖcp1 とＶcp
2 、Ｖcp3 とＶcp4 、Ｖcp5 とＶcp6 を得るための３つ
の基準電圧源回路をここに設けることができる。 （２） 図４では励磁切替制御信号を各区間に対応する
パルスを発生するカウンタ４１〜４６、５７〜６４によ
って得ているが、この代りに、図１２及び図１３のｔ9
時点よりも前の起動期間においては図２２に示す２つの
カウンタ１１０、１１１によってタイミング信号を発生
させ、三相励磁切替制御信号形成回路１１２で各相の制
御信号を形成し、これを図５の増幅器Ａu1、Ａu2、Ａv
1、Ａv2、Ａw1、Ａw2に送ってもよい。即ち、図２２の
第１のカウンタ１１０は、図２の遅延回路４０から送出
されたスタートパルスに応答してライン１０ａの基準ク
ロックパルスの計数を開始する。このカウンタ１１０は
図１２の時間幅Ｔ0 、Ｔ0 ＋Ｔ1 、Ｔ0 ＋Ｔ1 ＋Ｔ2 、
Ｔ0 ＋Ｔ1 ＋Ｔ2 ＋Ｔ3 に相当する出力端子を有し、こ
の計数値が得られた時にタイミングパルスを発生する。
なお、図１２のｔ2 時点でコンパレータＣＰ1 の出力が
高レベルの時にのみＴ0 よりも上の段の出力端子から出
力が送出される。カウンタ１１０のＴ0 、Ｔ0 ＋Ｔ1 、
Ｔ0 ＋Ｔ1 ＋Ｔ2 、Ｔ0 ＋Ｔ1 ＋Ｔ2 ＋Ｔ3 の端子は、
図１２のｔ2 、ｔ3 、ｔ4 、ｔ9 にてタイミングパルス
を発生する。最終段のＴ0 ＋Ｔ1 ＋Ｔ2 ＋Ｔ3 端子の出
力パルスは基点決定回路２４の第１の基点信号ライン２
４ａから第１の基点が検出されたことに応答して発生す
る。第２のカウンタ１１１は、図１３の時間幅Ｔ0 ＋Ｔ
11、Ｔ0 ＋Ｔ11＋Ｔ12、Ｔ0 ＋Ｔ11＋Ｔ12＋Ｔ3 に相当
する出力端子を有する。この第２のカウンタ１１１は図
１３のｔ2 時点でコンパレータＣＰ1 の出力が低レベル
の時に各出力端子からタイミングパルスを出力する。更
に詳細には、スタートパルスによって第１及び第２のカ
ウンタ１１０、１１１が基準クロックパルスの計数を開
始し、Ｔ0 を示す出力は第１のカウンタ１１０から図１
３のｔ2 時点で発生する。その後、図１３のｔ3 、ｔ4
、ｔ9 でのタイミングパルスは第２のカウンタ１１１
の出力端子から発生する。三相励磁切替制御信号は６個
のフリップフロップによって形成される。即ち、スター
トパルスと第１及び第２のカウンタ１１０、１１１の出
力タイミングパルスを選択的に使用して図１２又は図１
３に示す制御信号Ｓu1、Ｓu2、Ｓv1、Ｓv2、Ｓw1、Ｓw2
を形成する。図４のカウンタ５７〜６４の代りのものと
して図２３のカウンタ１１３を使用することができる。
このカウンタ１１３は、図１２及び図１３の時間幅Ｔa
、Ｔa ＋Ｔb 、Ｔa＋Ｔb ＋Ｔc 、Ｔe 、Ｔe ＋Ｔf 、
Ｔe ＋Ｔf ＋Ｔg を示すタイミングパルスを送出する端
子を有する。このカウンタ１１３はライン２４ａの第１
の基点信号に応答してゼロから計数を開始した時には出
力端子Ｔa 、Ｔa ＋Ｔb 、Ｔa ＋Ｔb＋Ｔc からタイミ
ングパルスを図１２のｔ11、ｔ12、ｔ13に同期して発生
する。また、このカウンタ１１３はライン２４ｂの第２
の基点信号に応答してゼロから計数を開始し、出力端子
Ｔe 、Ｔe ＋Ｔf 、Ｔe ＋Ｔf ＋Ｔg から図１２のｔ2
0、ｔ21、ｔ22に同期してタイミングパルスを発生す
る。三相励磁切替制御信号形成回路は少なくとも６個の
フリップフロップを含み、カウンタ１１３の６個の出力
端子のタイミングパルスと第１及び第２の基点信号とを
選択的に使用してフリップフロップをセット及びリセッ
トして図１２に示すｔ9 以後の制御信号Ｓu1、Ｓu2、Ｓ
v1、Ｓv2、Ｓw1、Ｓw2を形成する。なお、図２２及び図
２３では起動時の励磁切替タイミング決定と定常時の励
磁切替タイミング決定とを別のカウンタで行ったが、す
べてのタイミングの決定を１つのカウンタで行うように
構成することもできる。 （３） 図４では各カウンタ４１〜４６、５７〜６４が
計数部と出力部とが一体化されているものとして示され
ているが、これ等のカウンタを図２４に示すように、駆
動制御信号の前縁で基準クロックパルスの計数を開始し
て所定時間の計数が終了時にタイミングパルスを発生す
る計数部１１５と、駆動制御信号の前縁に応答してセッ
トされ、計数部１１５から得られたタイミングパルスに
よってリセットされるフリップフロップ１１６の組み合
せとすることができる。図２４における駆動制御信号は
スタートパルス又は前段のカウンタのフリップフロップ
１１６の出力パルスである。 （４） 図１の実施例ではトランジスタＱu1〜Ｑw2のベ
ース電流の大きさを制御して速度制御を行っているが、
この代りに、図２５に示すように電源９とトランジスタ
Ｑu1〜Ｑw2の３相ブリッジ回路との間に電圧制御回路１
２０を設け、ここで電圧を制御することによって固定子
巻線２ｕ、２ｖ、２ｗの電流を制御して回転子１の速度
を制御してもよい。この電圧制御回路１２０はトランジ
スタを電源９に直列に接続し、この抵抗値を制御する構
成でもよいし、このトランジスタをモータの励磁切替よ
りも十分に高い周波数でオン・オフさせて直流電圧を断
続させ、このオン・オフのデューティ比を変える方式の
ものでもよい。また、図１の回路において上段のトラン
ジスタＱu1、Ｑv1、Ｑw1又は下端のトランジスタＱu2、
Ｑv2、Ｑw2又は全部のトランジスタを励磁切替よりも十
分に高い周波数で断続し、このデューティ比を変えて速
度制御を行うことができる。 （５） 図２６に示すように、３相の固定子巻線２ｕ、
２ｖ、２ｗにそれぞれ１つのトランジスタＱu1、Ｑv1、
Ｑw1を断続してユニポーラ駆動することもできる。ユニ
ポーラ駆動する時には、図１２の制御信号Ｓu1、Ｓv1、
Ｓw1によって図２５のトランジスタＱu1、Ｑv1、Ｑw1を
駆動する。なお、制御信号Ｓu1、Ｓv1、Ｓw1の終了時点
を１２０度以下の範囲で延長させることができる。 （６） 実施例では最初の励磁区間Ｔ0 で制御信号Ｓu
2、Ｓv1を高レベルにしたが、バイポーラ駆動において
はＳu1、Ｓv1、Ｓw1から任意に選択された１つと、この
１つとは別の相となるようにＳu2、Ｓv2、Ｓw2から任意
に選択された１つとすることができる。 （７） 図４に示すスイッチＳ1 〜Ｓ6 を図５の増幅器
Ａu1〜Ａw2の入力ライン又は出力ラインに接続し、この
増幅器Ａu1〜Ａw2の入力又は出力をスイッチＳ1 〜Ｓ6
でオン・オフすることによって励磁信号の切替を行うこ
とができる。 （８） 図５の周波数・電圧変換回路７１と増幅器７３
ａとの間に誤差増幅器を接続し、この誤差増幅器で基準
電圧と周波数・電圧変換回路７１の出力電圧との差の信
号を形成し、これを合成回路７３に送るように構成する
ことができる。 （９） 起動回路の再起動制御部において、ＭＭＶ２８
ａにより再起動パルスを発生させ、ＯＲゲ−ト１４ｂを
通すことによってＭＭＶ１４に信号の送出を行っている
が、この代わりに直接にスイッチ１３をオン・オフ制御
するようにしてもよい。 （１０） ホ−ル素子４の位置は図２７のように固定子
巻線２u 、２v の中央に配置してもよい。この場合位置
検出信号Ｖs は、Ｖcp2 ＜Ｖs のとき図１８に示すシ−
ケンス、Ｖs ≦Ｖcp2 のとき図１９及び図２０に示すシ
−ケンスで駆動する。この構成であると固定子巻線間の
中央に配置できるので設計が容易となる。
【図１】本発明の実施例に係わるブラシレスモータを示
す回路図である。
す回路図である。
【図２】図１の励磁制御回路を詳しく示す回路図であ
る。
る。
【図３】図２の基点決定回路を詳しく示す回路図であ
る。
る。
【図４】図２の三相励磁切替制御信号形成回路を詳しく
示すブロック図である。
示すブロック図である。
【図５】図１の速度制御信号形成回路及びトランジスタ
制御回路を詳しく示す回路図である。
制御回路を詳しく示す回路図である。
【図６】図５の位相検出回路を詳しく示す回路図であ
る。
る。
【図７】図１のブラシレスモータを使用したフロッピー
デイスク装置を示す正面図である。
デイスク装置を示す正面図である。
【図８】図７のフロッピーデイスク装置の一部縦断面図
である。
である。
【図９】図７のフロッピーデイスクの底面図である。
【図１０】図７のブラシレスモータの固定子及びホール
素子及び速度検出巻線を示す平面図である。
素子及び速度検出巻線を示す平面図である。
【図１１】図７のブラシレスモータの回転子及び速度検
出器の磁石を示す平面図である。
出器の磁石を示す平面図である。
【図１２】正常起動時の図２及び図６の各部の状態を示
す波形図である。
す波形図である。
【図１３】異常起動時の図２及び図６の各部の状態を示
す波形図である。
す波形図である。
【図１４】図２及び図３のＡ〜Ｅ及びＨ〜Ｍ点及び図６
の２つのコンパレ−タＣＰ5 、ＣＰ6 の電圧状態を示す
波形図である。
の２つのコンパレ−タＣＰ5 、ＣＰ6 の電圧状態を示す
波形図である。
【図１５】図３のＮ〜Ｗ点の電圧状態を示す波形図であ
る。
る。
【図１６】図６の位相検出回路Ａ〜Ｈ点の電圧状態を示
す波形図である。
す波形図である。
【図１７】ブラシレスモータの起動を説明するための固
定子と回転子とホール素子の関係を原理的に示す正面図
である。
定子と回転子とホール素子の関係を原理的に示す正面図
である。
【図１８】図１２の励磁切替制御信号でブラシレスモー
タを起動した時の動作を説明するための図である。
タを起動した時の動作を説明するための図である。
【図１９】図１３の励磁切替制御信号でブラシレスモー
タを起動した時の動作を説明するための図である。
タを起動した時の動作を説明するための図である。
【図２０】図１３（Ａ）の点線で示す位置検出信号時の
ブラシレスモータ起動動作を説明するための図である。
ブラシレスモータ起動動作を説明するための図である。
【図２１】変形例の基準電圧回路を示す図である。
【図２２】変形例の起動時励磁切替制御信号形成回路を
示すブロック図である。
示すブロック図である。
【図２３】変形例の定常時の励磁切替制御信号形成回路
を示すブロック図である。
を示すブロック図である。
【図２４】図４の各カウンタの変形例を示すブロック図
である。
である。
【図２５】速度制御方式の変形例を示す回路図である。
【図２６】変形例のユニポーラ駆動回路を示す回路図で
ある。
ある。
【図２７】ホ−ル素子の配置の変形例を示す図である。
１ 回転子 ２ 固定子 ４ ホール素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年８月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【基点検出回路の詳細】図３は基点検出回路２４を詳し
く示す。図３において、コンパレータＣＰ１の出力ライ
ンが、インバータ２９を介してＡＮＤゲート３０の一方
の入力端子に接続されている。また、コンパレータＣＰ
２の出力ラインが、ＡＮＤゲート３０の他方の入力端子
に接続されている。ＡＮＤゲート３０の出力端子は、イ
ンバータ３０ａを介してＤフリップフロップ３０ｂのト
リガ入力端子即ちクロック入力端子Ｔに接続されてい
る。Ｄフリップフロップ３０ｂは、この位相反転出力端
子がデータ入力端子Ｄに接続されているので、トリガフ
リップフロップ即ちＴフリップフロップとして動作す
る。Ｄフリップフロップ３０ｂの正相出力端子Ｑは、Ｊ
Ｋフリップフロップ３８のＪ入力端子とＫ入力端子に接
続されていると共に、ＡＮＤゲート３６の一方の入力端
子に接続され、また、インバータ３７ａを介してＪＫフ
リップフロップ３９のＪ入力端子、Ｋ入力端子、及びリ
セット端子Ｒに接続され、更にＡＮＤゲート３７の一方
の入力端子にも接続されている。ＡＮＤゲート３６の出
力端子は、ＪＫフリップフロップ３８のクロック入力端
子Ｔに接続され、ＡＮＤゲート３７の出力端子は、ＪＫ
フリップフロップ３９のクロック入力端子Ｔに接続され
ている。ＪＫフリップフロップ３９のセット端子Ｓは抵
抗Ｒ１を介して電源に接続されている。コンパレータＣ
Ｐ３の出力ラインは、インバータ３１を介してＡＮＤゲ
ート３２の一方の入力端子に接続されている。また、コ
ンパレータＣＰ４の出力ラインはＡＮＤゲート３２の他
方の入力端子に接続されている。ＡＮＤゲート３２の出
力端子は、ＪＫフリップフロップ３５のＪＫ入力端子と
Ｋ入力端子に接続されていると共に、ＡＮＤゲート３４
の一方の入力端子に接続されている。また、基準クロッ
クパルス発生回路１０の出力ラインがインバータ３３を
介してＡＮＤゲート３４の他方の入力端子に接続されて
いる。ＡＮＤゲート３４の出力端子はＪＫフリップフロ
ップ３５のトリガ入力端子即ちクロック入力端子Ｔに接
続されている。ＪＫフリップフロップ３５の位相反転出
力端子は、ＡＮＤゲート３６の他方の入力端子及びＡＮ
Ｄゲート３７の他方の入力端子に接続されている。ＪＫ
フリップフロップ３８のＱ出力端子及びＪＫフリップフ
ロップ３９のＱ出力端子は、ライン３８ａ、３９ａによ
って三相励磁切替制御信号形成回路１２に接続されてい
る。次に、基点検出回路２４の動作を図１４及び図１５
を参照して説明する。図１４及び図１５は図２、図３、
図６のＡ〜Ｗ点の電圧波形を示す。図１５の波形は図１
４の波形と同一紙面上に書くのが理想であるが、図示の
都合上分けて示されている。図１５のｔ１、ｔ４等の時
間位置は、図１４で同一記号で示す時間位置と同一であ
る。コンパレータＣＰ１、ＣＰ２、ＣＰ３及びＣＰ４の
出力は図１４（Ｄ）、（Ｅ）（Ｈ）、（Ｉ）に示すよう
に、図１４（Ａ）のホール出力が各コンパレータの閾値
レベル即ち基準電圧Ｖｃｐ１、Ｖｃｐ２、Ｖｃｐ３、Ｖ
ｃｐ４と等しくなる（クロスする）点で変化し、方形波
パルス信号となる。図１５（Ｏ）に示すコンパレータＣ
Ｐ１の反転信号と図１４（Ｅ）のコンパレータＣＰ２の
出力信号はＡＮＤゲート３０で論理積演算されて図１５
（Ｐ）の波形が得られる。ＡＮＤゲート３０の出力はイ
ンバータ３０ａで反転されて図１５（Ｑ）の反転信号と
なり、Ｄフリップフロップ３０ｂのクロック入力端子Ｔ
に入力する。Ｄフリップフロップ３０ｂの反転出力端子
がデータ入力端子Ｄに接続されているので、このＤフリ
ップフロップ３０ｂはトリガタイプ（Ｔ型）フリップフ
ロップとして働き、図１５（Ｑ）のクロックパルスの前
縁で出力状態が反転し、図１５（Ｒ）に示す出力を発生
する。Ｄフリップフロップ３０ｂの出力はＡＮＤゲート
３６、インバータ３７ａ、ＪＫフリップフロップ３８の
ＪＫ入力端子に供給される。一方、図１４（Ｈ）に示す
第３のコンパレータＣＰ３の出力はインバータ３１によ
って反転されて図１４（Ｊ）の波形になり、ＡＮＤゲー
ト３２に入力する。ＡＮＤゲート３２のもう１つの入力
は図１４（Ｉ）に示すコンパレータＣＰ４の出力である
ので、このＡＮＤゲート３２からは図１４（Ｋ）の波形
が出力され、これがＡＮＤゲート３４の一方の入力端子
及びＪＫフリップフロップ３５のＪＫ端子に入力する。
ＡＮＤゲート３４のもう一方の入力端子には図１４
（Ｂ）のクロックパルスをインバータ３３で反転した図
１４（Ｌ）の波形が入力し、このＡＮＤゲート３４から
は図１４（Ｍ）の波形が得られる。ＪＫフリップフロッ
プ３５のＪＫ入力端子に図１４（Ｋ）の波形が入力し、
トリガ端子Ｔに図１４（Ｍ）の波形が入力すると、この
後縁のｔ７時点でＪＫフリップフロップ３５の反転出力
端子が図１５（Ｎ）に示すように低レベルに転換し、そ
の後のｔ９時点で高レベルに戻る。ＡＮＤゲート３６か
らは図１５（Ｎ）の波形と図１５（Ｒ）の波形との論理
積出力として図１５（Ｓ）の波形が得られる。ＪＫフリ
ップフロップ３８は図１５（Ｓ）のパルスのｔ７でトリ
ガされて図１５（Ｔ）に示すように高レベルに転換し、
図１５（Ｒ）の波形が低レベルに戻るｔ１１時点に同期
して再び低レベルに戻る。ＪＫフリップフロップ３８の
出力ライン３８ａに得られる図１５（Ｔ）の波形は第１
の基点信号となる。なお第１の基点信号の基点はパルス
前縁のｔ７時点である。ＡＮＤゲート３７の一方の入力
端子にはインバータ３７ａから得られる図１５（Ｕ）の
波形が入力し、他方の入力端子には図１５（Ｎ）の波形
が入力する。従って、このＡＮＤゲート３７からは図１
５（Ｖ）の波形が得られる。ＪＫフリップフロップ３９
はＪ及びＫ入力端子が高レベルの期間にトリガ端子が低
レベルに転換するｔ１６時点で高レベル出力状態に転換
し、Ｊ及びＫ入力端子が低レベルに転換するｔ１９時点
に同期して低レベルに戻り、図１５（Ｗ）の波形を第２
の基点信号として出力する。なお、第２の基点信号の基
点はパルス前縁のｔ１６時点である。
く示す。図３において、コンパレータＣＰ１の出力ライ
ンが、インバータ２９を介してＡＮＤゲート３０の一方
の入力端子に接続されている。また、コンパレータＣＰ
２の出力ラインが、ＡＮＤゲート３０の他方の入力端子
に接続されている。ＡＮＤゲート３０の出力端子は、イ
ンバータ３０ａを介してＤフリップフロップ３０ｂのト
リガ入力端子即ちクロック入力端子Ｔに接続されてい
る。Ｄフリップフロップ３０ｂは、この位相反転出力端
子がデータ入力端子Ｄに接続されているので、トリガフ
リップフロップ即ちＴフリップフロップとして動作す
る。Ｄフリップフロップ３０ｂの正相出力端子Ｑは、Ｊ
Ｋフリップフロップ３８のＪ入力端子とＫ入力端子に接
続されていると共に、ＡＮＤゲート３６の一方の入力端
子に接続され、また、インバータ３７ａを介してＪＫフ
リップフロップ３９のＪ入力端子、Ｋ入力端子、及びリ
セット端子Ｒに接続され、更にＡＮＤゲート３７の一方
の入力端子にも接続されている。ＡＮＤゲート３６の出
力端子は、ＪＫフリップフロップ３８のクロック入力端
子Ｔに接続され、ＡＮＤゲート３７の出力端子は、ＪＫ
フリップフロップ３９のクロック入力端子Ｔに接続され
ている。ＪＫフリップフロップ３９のセット端子Ｓは抵
抗Ｒ１を介して電源に接続されている。コンパレータＣ
Ｐ３の出力ラインは、インバータ３１を介してＡＮＤゲ
ート３２の一方の入力端子に接続されている。また、コ
ンパレータＣＰ４の出力ラインはＡＮＤゲート３２の他
方の入力端子に接続されている。ＡＮＤゲート３２の出
力端子は、ＪＫフリップフロップ３５のＪＫ入力端子と
Ｋ入力端子に接続されていると共に、ＡＮＤゲート３４
の一方の入力端子に接続されている。また、基準クロッ
クパルス発生回路１０の出力ラインがインバータ３３を
介してＡＮＤゲート３４の他方の入力端子に接続されて
いる。ＡＮＤゲート３４の出力端子はＪＫフリップフロ
ップ３５のトリガ入力端子即ちクロック入力端子Ｔに接
続されている。ＪＫフリップフロップ３５の位相反転出
力端子は、ＡＮＤゲート３６の他方の入力端子及びＡＮ
Ｄゲート３７の他方の入力端子に接続されている。ＪＫ
フリップフロップ３８のＱ出力端子及びＪＫフリップフ
ロップ３９のＱ出力端子は、ライン３８ａ、３９ａによ
って三相励磁切替制御信号形成回路１２に接続されてい
る。次に、基点検出回路２４の動作を図１４及び図１５
を参照して説明する。図１４及び図１５は図２、図３、
図６のＡ〜Ｗ点の電圧波形を示す。図１５の波形は図１
４の波形と同一紙面上に書くのが理想であるが、図示の
都合上分けて示されている。図１５のｔ１、ｔ４等の時
間位置は、図１４で同一記号で示す時間位置と同一であ
る。コンパレータＣＰ１、ＣＰ２、ＣＰ３及びＣＰ４の
出力は図１４（Ｄ）、（Ｅ）（Ｈ）、（Ｉ）に示すよう
に、図１４（Ａ）のホール出力が各コンパレータの閾値
レベル即ち基準電圧Ｖｃｐ１、Ｖｃｐ２、Ｖｃｐ３、Ｖ
ｃｐ４と等しくなる（クロスする）点で変化し、方形波
パルス信号となる。図１５（Ｏ）に示すコンパレータＣ
Ｐ１の反転信号と図１４（Ｅ）のコンパレータＣＰ２の
出力信号はＡＮＤゲート３０で論理積演算されて図１５
（Ｐ）の波形が得られる。ＡＮＤゲート３０の出力はイ
ンバータ３０ａで反転されて図１５（Ｑ）の反転信号と
なり、Ｄフリップフロップ３０ｂのクロック入力端子Ｔ
に入力する。Ｄフリップフロップ３０ｂの反転出力端子
がデータ入力端子Ｄに接続されているので、このＤフリ
ップフロップ３０ｂはトリガタイプ（Ｔ型）フリップフ
ロップとして働き、図１５（Ｑ）のクロックパルスの前
縁で出力状態が反転し、図１５（Ｒ）に示す出力を発生
する。Ｄフリップフロップ３０ｂの出力はＡＮＤゲート
３６、インバータ３７ａ、ＪＫフリップフロップ３８の
ＪＫ入力端子に供給される。一方、図１４（Ｈ）に示す
第３のコンパレータＣＰ３の出力はインバータ３１によ
って反転されて図１４（Ｊ）の波形になり、ＡＮＤゲー
ト３２に入力する。ＡＮＤゲート３２のもう１つの入力
は図１４（Ｉ）に示すコンパレータＣＰ４の出力である
ので、このＡＮＤゲート３２からは図１４（Ｋ）の波形
が出力され、これがＡＮＤゲート３４の一方の入力端子
及びＪＫフリップフロップ３５のＪＫ端子に入力する。
ＡＮＤゲート３４のもう一方の入力端子には図１４
（Ｂ）のクロックパルスをインバータ３３で反転した図
１４（Ｌ）の波形が入力し、このＡＮＤゲート３４から
は図１４（Ｍ）の波形が得られる。ＪＫフリップフロッ
プ３５のＪＫ入力端子に図１４（Ｋ）の波形が入力し、
トリガ端子Ｔに図１４（Ｍ）の波形が入力すると、この
後縁のｔ７時点でＪＫフリップフロップ３５の反転出力
端子が図１５（Ｎ）に示すように低レベルに転換し、そ
の後のｔ９時点で高レベルに戻る。ＡＮＤゲート３６か
らは図１５（Ｎ）の波形と図１５（Ｒ）の波形との論理
積出力として図１５（Ｓ）の波形が得られる。ＪＫフリ
ップフロップ３８は図１５（Ｓ）のパルスのｔ７でトリ
ガされて図１５（Ｔ）に示すように高レベルに転換し、
図１５（Ｒ）の波形が低レベルに戻るｔ１１時点に同期
して再び低レベルに戻る。ＪＫフリップフロップ３８の
出力ライン３８ａに得られる図１５（Ｔ）の波形は第１
の基点信号となる。なお第１の基点信号の基点はパルス
前縁のｔ７時点である。ＡＮＤゲート３７の一方の入力
端子にはインバータ３７ａから得られる図１５（Ｕ）の
波形が入力し、他方の入力端子には図１５（Ｎ）の波形
が入力する。従って、このＡＮＤゲート３７からは図１
５（Ｖ）の波形が得られる。ＪＫフリップフロップ３９
はＪ及びＫ入力端子が高レベルの期間にトリガ端子が低
レベルに転換するｔ１６時点で高レベル出力状態に転換
し、Ｊ及びＫ入力端子が低レベルに転換するｔ１９時点
に同期して低レベルに戻り、図１５（Ｗ）の波形を第２
の基点信号として出力する。なお、第２の基点信号の基
点はパルス前縁のｔ１６時点である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】
【再起動回路】再起動回路１５は、３つのモノマルチバ
イブレータ（ＭＭＶ）２５、２６、２８ａとＯＲゲート
２７及びタイマー２８により構成されている。コンパレ
ータＣＰ０は、ＭＭＶ２５を介してＯＲゲート２７の一
方の入力端子に接続されていると共に、ＭＭＶ２６を介
してＯＲゲート２７の他方の入力端子に接続されてい
る。ＭＭＶ２５とＭＭＶ２６はコンパレータＣＰ０の出
力を検出する検出回路を構成しており、ＭＭＶ２５がホ
ール出力の正方向でのゼロクロス出力を検出してパルス
を出力し、ＭＭＶ２６がホール出力の負方向でのゼロク
ロス出力を検出してパルスを出力するように構成されて
いる。ＭＭＶ２５及びＭＭＶ２６から出力されるパルス
の幅は、ホール出力の半周期から１周期の範囲に設定さ
れる。従って、モータが正常に起動すればＭＭＶ２５及
びＭＭＶ２６が交互にゼロクロス出力を検出することに
なるのでＯＲゲート２７の出力は常にＨレベルに保持さ
れることになる。ＯＲゲート２７の出力端子は、タイマ
ー２８及びＭＭＶ２８ａを介してＯＲゲート１４ｂの他
方の入力端子に接続されている。タイマー２８はスター
ト信号に同期して作動し、ＯＲゲート２７の出力状態を
監視する。タイマー２８の動作中は動作制御信号が常に
Ｈレベルになるように構成されており、動作時間はＭＭ
Ｖ１４による制御時間よりわずかに長くなるように設定
する。また、タイマー２８にはＮＯＲゲートが内蔵され
ており、一方の入力端子にタイマー２８の動作制御信号
が入力され、他方の入力端子にＯＲゲート２７の出力信
号が入力される。従って、タイマーからはこのＮＯＲゲ
ート２７の出力信号が出力される。ＭＭＶ２８ａはタイ
マー２８の出力信号に応じて再スタートパルスを発生す
るものであり、通常は低レベル出力を発生している。次
に再起動回路１５の動作を説明する。スイッチ１３がオ
ンになり低レベルのスタート信号が発せられると、この
スタート信号がＯＲゲート１４ｂの一方の入力端子を介
してＭＭＶ１４に入力される。この時ＯＲゲート１４ｂ
の他方の入力は低レベルであるので、スタート信号はそ
のままＭＭＶ１４に入力される。ＭＭＶ１４は入力信号
の高レベルから低レベルへの変化によって作動するの
で、このスタート信号により制御信号を送出する。一
方、ＭＭＶ２５と２６から成るゼロクロス出力検出回路
とタイマー２８は、スタート信号によってリセットされ
ると同時に動作を開始する。モータが正常に起動し、Ｍ
ＭＶ１４のパルス信号送出中にコンパレータＣＰ０がホ
ール出力のゼロクロスを検出した場合、ＭＭＶ２５又は
ＭＭＶ２６の出力が高レベルとなり、ＯＲゲート２７か
らは高レベルの信号が送出されるようになる。従って、
スタート信号送出後所定時間が経過し、タイマー２８の
動作制御信号が低レベルになってもＮＯＲゲートの出力
は低レベルに保持されるので、ＭＭＶ２８ａから再起動
パルスが送出されることはなく、ＯＲゲート１４ｂの出
力は低レベルに保持される。モータが正常に起動せず、
ＭＭＶ１４のパルス信号送出中にコンパレータＣＰ０が
ホール出力のゼロクロスを検出できなかった場合、ＭＭ
Ｖ２５又はＭＭＶ２６の出力は低レベルのままであるた
め、ＯＲゲート２７の出力は低レベルのままということ
になる。従って、スタート信号送出後所定時間が経過
し、タイマー２８の動作制御信号が低レベルになると、
ＮＯＲゲートの出力は高レベルに変化するので、この高
レベルの変化に同期してＭＭＶ２８ａからは再起動パル
スが送出される。この再起動パルスの前縁によってＯＲ
ゲート１４ｂの出力を一旦高レベルにしてＭＭＶ１４を
待機状態にし、再起動パルスの後縁によってＯＲゲート
１４ｂから再度低レベルの信号を送出することにより、
入力信号の高レベルから低レベルへの変化によってＭＭ
Ｖ１４を作動させる。
イブレータ（ＭＭＶ）２５、２６、２８ａとＯＲゲート
２７及びタイマー２８により構成されている。コンパレ
ータＣＰ０は、ＭＭＶ２５を介してＯＲゲート２７の一
方の入力端子に接続されていると共に、ＭＭＶ２６を介
してＯＲゲート２７の他方の入力端子に接続されてい
る。ＭＭＶ２５とＭＭＶ２６はコンパレータＣＰ０の出
力を検出する検出回路を構成しており、ＭＭＶ２５がホ
ール出力の正方向でのゼロクロス出力を検出してパルス
を出力し、ＭＭＶ２６がホール出力の負方向でのゼロク
ロス出力を検出してパルスを出力するように構成されて
いる。ＭＭＶ２５及びＭＭＶ２６から出力されるパルス
の幅は、ホール出力の半周期から１周期の範囲に設定さ
れる。従って、モータが正常に起動すればＭＭＶ２５及
びＭＭＶ２６が交互にゼロクロス出力を検出することに
なるのでＯＲゲート２７の出力は常にＨレベルに保持さ
れることになる。ＯＲゲート２７の出力端子は、タイマ
ー２８及びＭＭＶ２８ａを介してＯＲゲート１４ｂの他
方の入力端子に接続されている。タイマー２８はスター
ト信号に同期して作動し、ＯＲゲート２７の出力状態を
監視する。タイマー２８の動作中は動作制御信号が常に
Ｈレベルになるように構成されており、動作時間はＭＭ
Ｖ１４による制御時間よりわずかに長くなるように設定
する。また、タイマー２８にはＮＯＲゲートが内蔵され
ており、一方の入力端子にタイマー２８の動作制御信号
が入力され、他方の入力端子にＯＲゲート２７の出力信
号が入力される。従って、タイマーからはこのＮＯＲゲ
ート２７の出力信号が出力される。ＭＭＶ２８ａはタイ
マー２８の出力信号に応じて再スタートパルスを発生す
るものであり、通常は低レベル出力を発生している。次
に再起動回路１５の動作を説明する。スイッチ１３がオ
ンになり低レベルのスタート信号が発せられると、この
スタート信号がＯＲゲート１４ｂの一方の入力端子を介
してＭＭＶ１４に入力される。この時ＯＲゲート１４ｂ
の他方の入力は低レベルであるので、スタート信号はそ
のままＭＭＶ１４に入力される。ＭＭＶ１４は入力信号
の高レベルから低レベルへの変化によって作動するの
で、このスタート信号により制御信号を送出する。一
方、ＭＭＶ２５と２６から成るゼロクロス出力検出回路
とタイマー２８は、スタート信号によってリセットされ
ると同時に動作を開始する。モータが正常に起動し、Ｍ
ＭＶ１４のパルス信号送出中にコンパレータＣＰ０がホ
ール出力のゼロクロスを検出した場合、ＭＭＶ２５又は
ＭＭＶ２６の出力が高レベルとなり、ＯＲゲート２７か
らは高レベルの信号が送出されるようになる。従って、
スタート信号送出後所定時間が経過し、タイマー２８の
動作制御信号が低レベルになってもＮＯＲゲートの出力
は低レベルに保持されるので、ＭＭＶ２８ａから再起動
パルスが送出されることはなく、ＯＲゲート１４ｂの出
力は低レベルに保持される。モータが正常に起動せず、
ＭＭＶ１４のパルス信号送出中にコンパレータＣＰ０が
ホール出力のゼロクロスを検出できなかった場合、ＭＭ
Ｖ２５又はＭＭＶ２６の出力は低レベルのままであるた
め、ＯＲゲート２７の出力は低レベルのままということ
になる。従って、スタート信号送出後所定時間が経過
し、タイマー２８の動作制御信号が低レベルになると、
ＮＯＲゲートの出力は高レベルに変化するので、この高
レベルの変化に同期してＭＭＶ２８ａからは再起動パル
スが送出される。この再起動パルスの前縁によってＯＲ
ゲート１４ｂの出力を一旦高レベルにしてＭＭＶ１４を
待機状態にし、再起動パルスの後縁によってＯＲゲート
１４ｂから再度低レベルの信号を送出することにより、
入力信号の高レベルから低レベルへの変化によってＭＭ
Ｖ１４を作動させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】周波数・電圧変換回路７１の入力端子は、
ライン６ａによって図１の速度検出器６に接続されてい
る。図１の速度検出器６は回転子１の回転速度に対応し
た周波数信号を発生する一般にＦＧ（周波数発生器）と
呼ばれるものであって、図８及び図１１に示すように回
転子１と一体に回転する磁石６ｂと図８及び図１０に示
す速度検出巻線６ｃとから成る。回転磁石６ｂは図１１
に示すように多数のＮ極とＳ極とを同一円周上に交互に
配置したものである。速度検出巻線６ｃは磁石６ａのＮ
極とＳ極の対のピッチと同一のピッチで多数の凹凸を周
期的に有するくし歯型導体パターンから成り、固定子巻
線２の外側に配置されている。磁石６ｂが回転子１と共
に回転すると、速度検出巻線６ｃから回転子１の回転速
度に対応した周波数信号が得られる。
ライン６ａによって図１の速度検出器６に接続されてい
る。図１の速度検出器６は回転子１の回転速度に対応し
た周波数信号を発生する一般にＦＧ（周波数発生器）と
呼ばれるものであって、図８及び図１１に示すように回
転子１と一体に回転する磁石６ｂと図８及び図１０に示
す速度検出巻線６ｃとから成る。回転磁石６ｂは図１１
に示すように多数のＮ極とＳ極とを同一円周上に交互に
配置したものである。速度検出巻線６ｃは磁石６ａのＮ
極とＳ極の対のピッチと同一のピッチで多数の凹凸を周
期的に有するくし歯型導体パターンから成り、固定子巻
線２の外側に配置されている。磁石６ｂが回転子１と共
に回転すると、速度検出巻線６ｃから回転子１の回転速
度に対応した周波数信号が得られる。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
Claims (7)
- 【請求項１】 Ｎ極とＳ極とを合せて２ｎ極（ｎは整
数）を有する磁石から成る回転子と複数相の固定子巻線
とを備えたブラシレスモータであって、 前記回転子の回転角度位置を検出するものであって、前
記回転子の回転角度位置の変化に応じてこの出力電圧の
レベルが変化するように形成されている１つの位置検出
素子と、 前記複数相の固定子巻線の励磁の切替タイミングの基準
となる基準クロックパルスを一定周期で発生する基準ク
ロックパルス発生手段と、 前記１つの位置検出素子に基づいて得られた位置検出信
号の電圧レベルが所定電圧レベルであるか否かを検出す
るためのレベル検出手段と、 前記回転子の回転を開始させるように前記複数相の固定
子巻線から選択されたものを励磁するための起動時励磁
制御信号を形成すると共に、前記位置検出信号の電圧レ
ベルが前記所定電圧レベルであることを示す信号が前記
レベル検出手段から得られた状態において前記基準クロ
ックパルスの計数を開始するカウンタ手段を含み、前記
カウンタ手段の計数出力に基づいて前記複数相の固定子
巻線の励磁を制御するための複数相の定常時励磁制御信
号を形成して前記起動時励磁制御信号に続いて前記定常
時励磁制御信号を送出する励磁制御信号形成手段と、 前記励磁制御信号形成手段で形成された励磁制御信号に
従って前記複数相の固定子巻線の励磁電流の選択的切替
を行う励磁切替手段と、 前記回転子を一定回転速度にするための速度制御手段と
を備えていることを特徴とするブラシレスモータ。 - 【請求項２】 前記基準クロックパルスの繰返し周波数
が前記回転子が所望回転状態の時に得られる前記位置検
出信号の周波数の整数倍の周波数であることを特徴とす
る請求項１記載のブラシレスモータ。 - 【請求項３】 前記位置検出素子は前記回転子の磁束を
検出するように配置されたホール素子であることを特徴
とする請求項１又は２記載のブラシレスモータ。 - 【請求項４】 前記レベル検出手段は、前記回転子の所
望回転状態において前記ホール素子に基づいて得られる
位置検出信号の最大値と最小値との中間値又はこの近傍
の値を検出するコンパレータであることを特徴とする請
求項３記載のブラシレスモータ。 - 【請求項５】 前記カウンタ手段は、前記位置検出信号
の電圧レベルが前記所定電圧レベルであることを示す信
号が得られた時点の後で最初に発生した前記基準クロッ
クパルスの発生時点を基点として前記基準クロックパル
スを計数するものである請求項１又は２又は３又は４記
載のブラシレスモータ。 - 【請求項６】 前記速度制御手段は、 前記回転子の回転速度に対応した周波数を有する周波数
信号を速度検出信号として発生する速度検出器と、 前記速度検出器から得られた前記周波数信号をこれに対
応した電圧信号に変換する周波数・電圧変換回路と、 前記ホール素子に基づいて得られた前記位置検出信号が
その最大値と最小値の中間値を横切る時点を検出し、こ
の時点を前縁又は後縁とするパルスを出力する中間値検
出手段と、 前記中間値検出手段から得られた前記パルスの前記中間
値を横切る時点を示す前縁又は後縁と前記中間値を横切
る時点の近傍の前記基準クロックパルスとの位相差を示
す信号を出力する位相検出回路と、 前記周波数・電圧変換回路の出力に位置検出回路の出力
を合成して速度制御信号を形成する速度制御信号形成回
路と、 前記速度制御信号形成回路で形成された速度制御信号に
よって前記回転子を一定回転速度に制御するための手段
とから成ることを特徴とする請求項１又は２又は３又は
４又は５記載のブラシレスモータ。 - 【請求項７】 前記起動時励磁制御信号は、前記回転子
を正転させるための第１の励磁制御信号と、前記第１の
励磁制御信号の後に配置した前記回転子を逆転させるた
めの第２の励磁制御信号と、前記第２の励磁制御信号の
後に配置した前記回転子を正転させるための第３の励磁
制御信号とを含むものである請求項１又は２又は３又は
４又は５又は６記載のブラシレスモータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20144195A JP3250599B2 (ja) | 1995-07-14 | 1995-07-14 | ブラシレスモ−タ |
| US08/675,322 US5767639A (en) | 1995-07-14 | 1996-07-10 | Electronic control system for a brushless electric motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20144195A JP3250599B2 (ja) | 1995-07-14 | 1995-07-14 | ブラシレスモ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0937585A true JPH0937585A (ja) | 1997-02-07 |
| JP3250599B2 JP3250599B2 (ja) | 2002-01-28 |
Family
ID=16441147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20144195A Expired - Fee Related JP3250599B2 (ja) | 1995-07-14 | 1995-07-14 | ブラシレスモ−タ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5767639A (ja) |
| JP (1) | JP3250599B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002112577A (ja) * | 2000-10-02 | 2002-04-12 | Oriental Motor Co Ltd | ブラシレスｄｃモータの駆動装置および駆動方法 |
| WO2007116914A1 (ja) * | 2006-04-05 | 2007-10-18 | Max Co., Ltd. | 電動工具 |
| JP2013055855A (ja) * | 2011-09-06 | 2013-03-21 | Denso Corp | モータ制御装置 |
| JP2014236595A (ja) * | 2013-06-03 | 2014-12-15 | 三菱電機株式会社 | 電動機駆動装置 |
| US9182251B2 (en) | 2012-03-23 | 2015-11-10 | Kabushiki Kaisha Toshiba | Angle detector and motor drive controller |
| JP2016107510A (ja) * | 2014-12-05 | 2016-06-20 | キヤノン株式会社 | 画像形成装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258434B1 (ko) * | 1996-09-02 | 2000-06-01 | 윤종용 | 1-홀 신호를 이용한 3상 비엘디시 모터의 구동회로 |
| DE19635701C2 (de) * | 1996-09-03 | 2000-12-07 | Steute Schaltgeraete Gmbh & Co | Verfahren und Stillstandswächter zum Überwachen einer Drehstrom-Maschine |
| FR2754116B1 (fr) * | 1996-09-27 | 1998-12-18 | Valeo Electronique | Procede et dispositif de synchronisation d'un moteur synchrone triphase |
| JP3351278B2 (ja) * | 1997-02-24 | 2002-11-25 | 株式会社日立製作所 | 電気車の制御方法およびそれを用いた制御装置 |
| ITTO980028A1 (it) * | 1998-01-15 | 1999-07-15 | Plaset Srl | Sistema per il controllo di un motore elettrico brushless a semionda. |
| KR100288770B1 (ko) * | 1998-08-21 | 2001-05-02 | 윤종용 | 센서리스 3상 비엘디시 모터의 정류 회로 |
| GB2345204B (en) | 1999-04-14 | 2000-11-15 | Penny & Giles Drives Technolog | Motor control |
| KR100333987B1 (ko) | 2000-03-10 | 2002-05-03 | 고영산 | 광디스크의 트랙 횡단수 검출 장치 |
| GB2387049A (en) * | 2000-11-27 | 2003-10-01 | Seagate Technology Llc | Motor start-up current control apparatus and method |
| JP3932408B2 (ja) * | 2002-02-01 | 2007-06-20 | ミネベア株式会社 | ブラシレス直流１相モータのプリドライブ回路 |
| US6919702B2 (en) * | 2003-01-16 | 2005-07-19 | Mpc Products Corporation | Systems and methods for passivation of servo motors |
| US6982532B2 (en) * | 2003-12-08 | 2006-01-03 | A. O. Smith Corporation | Electric machine |
| US7262570B2 (en) * | 2005-03-15 | 2007-08-28 | Andigilog, Inc. | Motor controller with enhanced noise immunity unbuffered hall sensors |
| US7816881B2 (en) * | 2006-06-29 | 2010-10-19 | Exlar Corporation | Method and apparatus for utilizing commutation sensors for speed and position control |
| US7420349B2 (en) * | 2006-08-30 | 2008-09-02 | Atmel Corporation | Microcontroller interface with hall element |
| JP4100442B2 (ja) * | 2006-09-29 | 2008-06-11 | ダイキン工業株式会社 | モータ駆動制御装置ならびにモータの駆動制御システム |
| ITVA20070012A1 (it) * | 2007-01-23 | 2008-07-24 | St Microelectronics Srl | Metodo e relativo dispositivo di stima della posizione angolare del rotore di un motore brushless |
| US7973503B2 (en) * | 2007-06-26 | 2011-07-05 | Wooward HRT, Inc. | Motor system employing analog encoded hall effect sensor position information for reduced wiring |
| US7777436B2 (en) * | 2008-07-14 | 2010-08-17 | The Bergquist Torrington Company | Sensorless drive for unipolar three phase brushless DC motors |
| TWM349633U (en) * | 2008-09-03 | 2009-01-21 | Sunyen Co Ltd | Speed control module for motor |
| CN103438920A (zh) * | 2013-08-23 | 2013-12-11 | 同济大学 | Bldc位置传感器的故障诊断方法、容错控制方法及其系统 |
| DE102014226285A1 (de) * | 2013-12-20 | 2015-06-25 | Semiconductor Components Industries, Llc | Motorsteuerschaltung und Verfahren |
| CN106208827B (zh) * | 2016-08-16 | 2019-04-12 | 王宏涛 | 一种机器人轮毂直流无刷电机控制器及其控制方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4227138A (en) * | 1978-04-10 | 1980-10-07 | General Electric Company | Reversible variable frequency oscillator for smooth reversing of AC motor drives |
| US4541041A (en) * | 1983-08-22 | 1985-09-10 | General Electric Company | Full load to no-load control for a voltage fed resonant inverter |
| JPH02299495A (ja) * | 1989-05-12 | 1990-12-11 | Matsushita Electric Ind Co Ltd | ブラシレスモータ |
| US5099186A (en) * | 1990-12-31 | 1992-03-24 | General Motors Inc. | Integrated motor drive and recharge system |
-
1995
- 1995-07-14 JP JP20144195A patent/JP3250599B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-10 US US08/675,322 patent/US5767639A/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002112577A (ja) * | 2000-10-02 | 2002-04-12 | Oriental Motor Co Ltd | ブラシレスｄｃモータの駆動装置および駆動方法 |
| JP4572026B2 (ja) * | 2000-10-02 | 2010-10-27 | オリエンタルモーター株式会社 | ブラシレスｄｃモータの駆動装置および駆動方法 |
| WO2007116914A1 (ja) * | 2006-04-05 | 2007-10-18 | Max Co., Ltd. | 電動工具 |
| JP2007276042A (ja) * | 2006-04-05 | 2007-10-25 | Max Co Ltd | 電動工具 |
| US8198839B2 (en) | 2006-04-05 | 2012-06-12 | Max Co., Ltd. | Electric power tool |
| US8378600B2 (en) | 2006-04-05 | 2013-02-19 | Max Co., Ltd. | Electric power tool |
| NO338472B1 (no) * | 2006-04-05 | 2016-08-22 | Max Co Ltd | Elektrisk drevet verktøy |
| JP2013055855A (ja) * | 2011-09-06 | 2013-03-21 | Denso Corp | モータ制御装置 |
| US9182251B2 (en) | 2012-03-23 | 2015-11-10 | Kabushiki Kaisha Toshiba | Angle detector and motor drive controller |
| JP2014236595A (ja) * | 2013-06-03 | 2014-12-15 | 三菱電機株式会社 | 電動機駆動装置 |
| JP2016107510A (ja) * | 2014-12-05 | 2016-06-20 | キヤノン株式会社 | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3250599B2 (ja) | 2002-01-28 |
| US5767639A (en) | 1998-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250599B2 (ja) | ブラシレスモ−タ | |
| KR940006961B1 (ko) | 무콜렉터 직류 모터용 제어 회로와 모터 시스템 | |
| EP0548059B1 (en) | Brushless motors | |
| US6218795B1 (en) | Rotor magnetic pole position detection device | |
| US5231338A (en) | Controlling a multiphase brushless motor without position sensors for the rotor, using a system of digital filtering | |
| US5036264A (en) | Brushless motor with no rotor-position sensor | |
| US11444559B2 (en) | Operational mode control of a motor | |
| US9172320B2 (en) | Electronic circuit and method for synchronizing electric motor drive signals between a start-up mode of operation and a normal mode of operation | |
| KR100288770B1 (ko) | 센서리스 3상 비엘디시 모터의 정류 회로 | |
| US20140340008A1 (en) | Electronic Circuit and Method for Adjusting Start-up Characteristics of Drive Signals Applied to an Electric Motor | |
| US4717864A (en) | Speed control method and apparatus for electronically commutated motors | |
| US4507591A (en) | Linear pulse width to current converter for brushless DC motors | |
| KR20020062822A (ko) | 브러시레스 모터 구동장치 | |
| JPH0956191A (ja) | ブラシレスモータの速度検出装置 | |
| JP3766162B2 (ja) | ブラシレスモータの駆動装置 | |
| US6066929A (en) | Frequency generator circuit for a brushless DC motor control system | |
| JP3308680B2 (ja) | ブラシレスモータの駆動装置 | |
| KR940006962B1 (ko) | 무정류자 직류전동기 | |
| JPH05122983A (ja) | 永久磁石モータの制御装置 | |
| JP3123066B2 (ja) | ブラシレスモータの駆動回路 | |
| JP2906926B2 (ja) | ブラシレスモータの制御装置 | |
| JP3117210B2 (ja) | ブラシレスモータの駆動装置 | |
| JPH0557837B2 (ja) | ||
| JP2934258B2 (ja) | サーボ装置 | |
| JP3247281B2 (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |