JPH0936372A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0936372A
JPH0936372A JP18265295A JP18265295A JPH0936372A JP H0936372 A JPH0936372 A JP H0936372A JP 18265295 A JP18265295 A JP 18265295A JP 18265295 A JP18265295 A JP 18265295A JP H0936372 A JPH0936372 A JP H0936372A
Authority
JP
Japan
Prior art keywords
film
electrode wiring
conductive resin
forming
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18265295A
Other languages
Japanese (ja)
Inventor
Masahiko Muramoto
昌彦 村本
Hironori Hosoda
博紀 細田
Toshimasa Hamada
敏正 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18265295A priority Critical patent/JPH0936372A/en
Publication of JPH0936372A publication Critical patent/JPH0936372A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To secure a terminal when oxidizing an anode without wiping the terminal with an organic solvent by forming a conductive resin film as a terminal so that the side surface of an electrode wiring can be partially covered and forming an anode oxide film on the side surface of the electrode wiring. SOLUTION: An insulation film such as silicon oxide element film 2 and a amorphous silicon film of intrinsic semiconductor are formed on an insulation film 1 and laser is applied, the amorphous silicon film is crystallized to polycrystalline silicon film 3, a pattern is formed in an island shape, and silicon oxide is formed as a gate insulation film 4 and a metal material film which can be subjected to anode oxidation is formed. Then, a resist pattern 6 is formed and an electrode wiring 5 is formed by etching and then a conductive resin 7 is applied to a region which becomes a terminal for conduction to the electrode wiring 5. And then, the electrode wiring 5 continues to the conductive resin 7 on the side surface, thus performing anode oxidation of the electrode wiring 5 with the conductive resin 7 as a terminal, thus automating a resist elimination process where a person directly touches the substrate and drastically improving massproducibility and hence improving degree of quality.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁基板上に設け
られた薄膜トランジスタ等の半導体装置の製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a thin film transistor provided on an insulating substrate.

【0002】[0002]

【従来の技術】従来から、薄膜トランジスタ等の半導体
装置においては、ソース領域及びドレイン領域上にゲー
ト電極が位置しないように、オフセット領域を設けるこ
とで、ソース領域とドレイン領域との間のリーク電流を
低減することができることが知られている。
2. Description of the Related Art Conventionally, in a semiconductor device such as a thin film transistor, an offset region is provided so that a gate electrode is not located on a source region and a drain region, so that a leak current between the source region and the drain region is prevented. It is known that it can be reduced.

【0003】しかし、高性能な半導体装置を形成するた
め、微細加工が必要となるにつれ、旧来からのレジスト
マスクを用いてオフセットを形成する方法では、エッチ
ングでのシフトやフォトリソグラフィ工程での精度の不
均一さの為、ゲート電極とソース領域及びドレイン領域
との位置関係を充分に制御ができなかった。そのため、
陽極酸化可能な材料を用いてゲート電極を形成した後、
酒石酸のエチレングリコール溶液中でゲート電極の周囲
(ゲート電極の側面及び上面)に無孔質の陽極酸化膜を
形成し、陽極感化されたゲート電極をマスクにイオンド
ーピングにより、ソース領域及びドレイン領域の形成を
行うことで、ゲート電極とソース領域及びドレイン領域
とにおけるオフセットを得る方法が提案されている。
However, as fine processing is required to form a high-performance semiconductor device, the conventional method of forming an offset by using a resist mask has a problem in that the shift in etching and the precision in the photolithography process are difficult. Due to the nonuniformity, the positional relationship between the gate electrode and the source and drain regions could not be controlled sufficiently. for that reason,
After forming the gate electrode using an anodizable material,
A non-porous anodic oxide film is formed around the gate electrode (side surface and upper surface of the gate electrode) in a solution of tartaric acid in ethylene glycol. A method of obtaining an offset between the gate electrode and the source region and the drain region by forming it has been proposed.

【0004】しかし、上記方法では、0.5μmのオフ
セットを得るためには、380Vもの高圧を陽極酸化時
にゲート電極に印加する必要がある。この場合、電圧の
一部はソース領域及びドレイン領域が形成される半導体
層とゲート電極との間にかかることになり、ゲート絶縁
膜の永久破壊や、界面準位密度の増加が生じることが指
摘されている。一方、一般的にオフセット幅は大きい
程、リーク電流が減少することが知られており、好まし
くは、オフセット幅が0.5μm以上という結果が得ら
れている。
However, in the above method, in order to obtain an offset of 0.5 μm, it is necessary to apply a high voltage of 380 V to the gate electrode during anodic oxidation. In this case, part of the voltage is applied between the semiconductor layer where the source region and the drain region are formed and the gate electrode, which causes permanent breakdown of the gate insulating film and increase in interface state density. Has been done. On the other hand, it is generally known that the larger the offset width is, the smaller the leak current is. It is preferable that the offset width is 0.5 μm or more.

【0005】上述の問題点に対して、例えば、特開平6
−338612号公報に記載の方法では、陽極酸化時の
電解溶液を10%のクエン酸溶液中で化成電圧を120
Vとして、陽極酸化を行うことで、膜厚が0.5μm以
上の多孔質の陽極酸化膜を得ることを提案している。こ
の場合、ゲート電極の形成後、このゲート電極のパター
ンを形成するためのレジストが、ゲート電極の上面に形
成された状態のままで、多孔質の陽極酸化を行うことが
望まれる。なぜならば、レジストがない状態では、ゲー
ト電極の上面にも多孔質陽極酸化膜が形成され、多孔質
の陽極酸化膜の膨らみによってかなり大きな段差が形成
され、後の工程(例えば、ソースの配線形成)で、断線
やカバレッジ不良が発生するからである。
With respect to the above-mentioned problems, for example, Japanese Patent Laid-Open No. Hei 6
In the method described in JP-A-338612, the electrolytic solution at the time of anodic oxidation is set to 120% in a citric acid solution at a formation voltage of 120%.
As V, it is proposed to obtain a porous anodic oxide film having a thickness of 0.5 μm or more by performing anodic oxidation. In this case, after forming the gate electrode, it is desirable to perform porous anodic oxidation with the resist for forming the pattern of the gate electrode being left on the upper surface of the gate electrode. This is because in the absence of the resist, a porous anodic oxide film is also formed on the upper surface of the gate electrode, and a considerably large step is formed due to the swelling of the porous anodic oxide film. ), Disconnection and poor coverage occur.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
たような構造を有する半導体装置を形成する場合におい
て、ゲート電極の側面のみに陽極酸化を行いたい場合に
は、ゲート電極上面は絶縁性の有機材料で覆われてい
た。そのため、陽極酸化時に電流を流すための端子が確
保できず、アセトン等の有機溶媒を用いてこの有機材料
の一部を拭き取って、ゲート電極等の電極配線となる金
属材料膜を露出させることで、陽極酸化時の端子を確保
していた。
However, in the case of forming a semiconductor device having the above-mentioned structure, if it is desired to perform anodic oxidation only on the side surface of the gate electrode, the upper surface of the gate electrode is made of an insulating organic material. Was covered with. Therefore, a terminal for passing an electric current cannot be secured at the time of anodization, and a part of this organic material is wiped off by using an organic solvent such as acetone to expose a metal material film to be an electrode wiring such as a gate electrode. , The terminal was secured at the time of anodization.

【0007】本発明は、上記問題点に鑑み、人手により
レジストパターンの一部をアセトン等の有機溶媒で拭き
取ることなく、陽極酸化時の端子を確保する手段を提供
することを目的とする。
In view of the above problems, it is an object of the present invention to provide means for securing terminals during anodization without manually wiping a part of the resist pattern with an organic solvent such as acetone.

【0008】[0008]

【課題を解決するための手段】請求項1記載の本発明の
半導体装置の製造方法は、絶縁基板上に第1の絶縁膜、
活性領域となる半導体層、第2の絶縁膜及び陽極酸化可
能な電極配線材料膜を順次形成する工程と、フォトレジ
ストを全面に塗布した後、フォトリソグラフィ工程によ
り、電極配線パターンを形成し、該パターンをマスク
に、上記電極配線材料膜をエッチングし、電極配線を形
成する工程と、少なくとも上記電極配線の側面の一部を
覆うように、導電性樹脂膜を形成し、該導電性樹脂膜を
端子として、上記電極配線の側面に陽極酸化膜を形成す
る工程とを有することを特徴とするものである。
According to a first aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a first insulating film on an insulating substrate;
A step of sequentially forming a semiconductor layer to be an active region, a second insulating film, and an anodizable electrode wiring material film, and a photoresist is applied to the entire surface, and then an electrode wiring pattern is formed by a photolithography step. Using the pattern as a mask, the step of etching the electrode wiring material film to form the electrode wiring, and forming a conductive resin film so as to cover at least a part of the side surface of the electrode wiring, and the conductive resin film is formed. And a step of forming an anodized film on the side surface of the electrode wiring as a terminal.

【0009】また、請求項2記載の本発明の半導体装置
の製造方法は、絶縁基板上に第1の絶縁膜、活性領域と
なる半導体層、第2の絶縁膜及び陽極酸化可能な電極配
線材料膜を順次形成する工程と、電極配線パターンを有
する導電性樹脂膜を上記電極配線材料膜上に形成し、上
記導電性樹脂膜をマスクに、上記電極配線材料膜をエッ
チングし、電極配線を形成する工程と、該導電性樹脂膜
を端子として、上記電極配線の側面に陽極酸化膜を形成
する工程を有することを特徴とするものである。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which a first insulating film, a semiconductor layer to be an active region, a second insulating film, and an anodizable electrode wiring material are formed on an insulating substrate. Steps of sequentially forming films, a conductive resin film having an electrode wiring pattern is formed on the electrode wiring material film, and the electrode wiring material film is etched by using the conductive resin film as a mask to form electrode wiring. And a step of forming an anodic oxide film on the side surface of the electrode wiring using the conductive resin film as a terminal.

【0010】更に、請求項3記載の本発明の半導体装置
の製造方法は、上記陽極酸化膜形成工程により、多孔質
陽極酸化膜を形成した後、上記多孔質陽極酸化膜と上記
電極配線との間、及び上記電極配線の上面に無孔質陽極
酸化膜を形成する工程を有することを特徴とする、請求
項1又は請求項2記載の半導体装置の製造方法である。
Further, in the method for manufacturing a semiconductor device of the present invention according to claim 3, after the porous anodic oxide film is formed by the anodic oxide film forming step, the porous anodic oxide film and the electrode wiring are formed. 3. The method for manufacturing a semiconductor device according to claim 1, further comprising the step of forming a non-porous anodic oxide film on the upper surface of the electrode wiring.

【0011】[0011]

【発明の実施の形態】以下、発明の実施の形態に基づい
て、本発明について詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will now be described in detail based on the embodiments of the invention.

【0012】図1は本発明の第1の実施の形態の製造工
程図であり、図2は本発明の第2の実施の形態の製造工
程図であり、図3(a)は図1(b)に示す工程と図1
(c)に示す工程との間の導電性樹脂7を塗布した状態
における半導体装置の一部平面図を示し、図3(b)は
同(a)におけるA−A断面図であり、図4は図2
(b)に示す工程時の半導体装置の平面図であり、図4
(b)は同(a)におけるB−B断面図であり、図5は
導電性樹脂を塗布するスクリーン印刷工程の概略図であ
り、図6は導電性樹脂を塗布するディスベンサ塗布工程
の概略図である。
FIG. 1 is a manufacturing process drawing of the first embodiment of the present invention, FIG. 2 is a manufacturing process drawing of the second embodiment of the present invention, and FIG. Step b) and FIG.
4C is a partial plan view of the semiconductor device in a state where the conductive resin 7 is applied between the step shown in FIG. 4C and FIG. 3B is a sectional view taken along line AA in FIG. Is Figure 2
FIG. 4 is a plan view of the semiconductor device during the step shown in FIG.
6B is a sectional view taken along line BB in FIG. 5A, FIG. 5 is a schematic diagram of a screen printing process of applying a conductive resin, and FIG. 6 is a schematic diagram of a dispenser coating process of applying a conductive resin. Is.

【0013】以下、図1を用いて本発明の第1の実施の
形態の半導体装置の製造工程について説明する。
The manufacturing process of the semiconductor device according to the first embodiment of the present invention will be described below with reference to FIG.

【0014】まず、充分に洗浄したガラス等の絶縁基板
1(例えば、コーニング社製「#7059」)上に絶縁
基板1に含まれる不純物がチャネル領域、ソース領域、
ドレイン領域が形成される半導体層に拡散するのを防止
する膜としてスパッタリング法にて100〜500nm
の酸化ケイ素膜2等の絶縁膜を成膜する。その後、絶縁
基板1に半導体層をプラズマCVD法や減圧CVD法に
より膜厚が30〜200nmとなるよう、本実施例で
は、真性半導体の非晶質シリコン膜を膜厚が50nmと
なるように成膜する。
First, impurities contained in the insulating substrate 1 on the insulating substrate 1 (for example, "# 7059" manufactured by Corning Incorporated) such as glass, which has been thoroughly washed, are filled with a channel region, a source region,
As a film for preventing diffusion into the semiconductor layer in which the drain region is formed, 100 to 500 nm is formed by the sputtering method.
An insulating film such as the silicon oxide film 2 is formed. Thereafter, a semiconductor layer is formed on the insulating substrate 1 by plasma CVD or low pressure CVD so as to have a film thickness of 30 to 200 nm. In this embodiment, an amorphous silicon film of an intrinsic semiconductor is formed so as to have a film thickness of 50 nm. To film.

【0015】その後、レーザー照射を行い、非晶質シリ
コン膜を多結晶シリコン膜3に結晶化する。レーザーに
よる結晶化後、CF4ガス、O2ガスを用いたドライエッ
チング等により、多結晶シリコン膜3を島状にパターン
形成する。その後、プラズマCVD法やスパッタ法を用
いて、膜厚が50〜200nm、例えば100nmの酸
化ケイ素を形成し、ゲート絶縁膜4とする(図1
(a))。
Thereafter, laser irradiation is performed to crystallize the amorphous silicon film into the polycrystalline silicon film 3. After crystallization by laser, the polycrystalline silicon film 3 is patterned into an island shape by dry etching using CF 4 gas or O 2 gas. After that, silicon oxide having a film thickness of 50 to 200 nm, for example, 100 nm is formed by a plasma CVD method or a sputtering method to form the gate insulating film 4 (FIG. 1).
(A)).

【0016】次に、スパッタリング法を用いて、膜厚が
300〜800nmの陽極酸化が可能な金属材料膜を成
膜する。金属材料としては、比抵抗が低いことや加工の
しやすさからアルミニウム又はアルミニウム合金を用い
ている。その後、電極配線形成のためのレジストパター
ン6を形成し、このレジストパターン6をマスクに金属
材料膜をエッチングし、電極配線5を形成する(図1
(b))。
Next, a metal material film capable of anodizing and having a film thickness of 300 to 800 nm is formed by the sputtering method. As the metal material, aluminum or aluminum alloy is used because of its low specific resistance and ease of processing. After that, a resist pattern 6 for forming an electrode wiring is formed, and the metal material film is etched using the resist pattern 6 as a mask to form the electrode wiring 5 (FIG. 1).
(B)).

【0017】次に、電極配線5の側面に酸化膜を形成す
る陽極酸化工程を行うが、図1(b)に示す工程によ
り、パターニングされた電極配線5の上面には絶縁性の
レジストパターン6はあるため、このままでは陽極酸化
の際の端子を取ることができない。そこで、図3
(a)、(b)に示すように、端子となる領域に導電性
樹脂7を塗布し、電極配線5と導通をとる。この際、電
極配線5は、側面にて導電性樹脂7と導通するので、導
電性樹脂7を端子として、電極配線5を陽極酸化するこ
とが可能となる。
Next, an anodic oxidation process for forming an oxide film on the side surface of the electrode wiring 5 is performed. The insulating resist pattern 6 is formed on the upper surface of the patterned electrode wiring 5 by the process shown in FIG. 1B. Therefore, it is impossible to take a terminal for anodic oxidation as it is. Therefore, FIG.
As shown in (a) and (b), a conductive resin 7 is applied to a region to be a terminal to establish electrical continuity with the electrode wiring 5. At this time, since the electrode wiring 5 is electrically connected to the conductive resin 7 on the side surface, the electrode wiring 5 can be anodized using the conductive resin 7 as a terminal.

【0018】また、導電性樹脂7の塗布方法としては、
スクリーン印刷法やディスペンサ塗布法等により行うこ
とができる。図5に示すように、スクリーン印刷法は、
導電性樹脂7を塗布する基板20上に、マスクとなるス
クリーン21を置き、版枠22内に導電性樹脂7を入
れ、スクィージと称するヘラ状のゴム板23で加圧す
る。この結果、導電性樹脂7はスクリーン21を通して
基板20上に押し出され、導電性樹脂7のパターンが、
例えば図3(a)に示すように形成される。また、図6
に示すように、ディスペンサ塗布法は、導電性樹脂7を
注射器状の容器24に入れ、窒素により導電性樹脂7を
定量押し出し、基板20に塗布する。パターン精度は、
スクリーン印刷法に比べて良くないが、陽極酸化時の端
子程度のパターンであれは充分に形成可能である。
As a method of applying the conductive resin 7,
It can be performed by a screen printing method, a dispenser coating method, or the like. As shown in FIG. 5, the screen printing method
A screen 21 serving as a mask is placed on a substrate 20 to which the conductive resin 7 is applied, the conductive resin 7 is placed in a plate frame 22, and a spatula-shaped rubber plate 23 called a squeegee is pressed. As a result, the conductive resin 7 is extruded onto the substrate 20 through the screen 21, and the pattern of the conductive resin 7 becomes
For example, it is formed as shown in FIG. FIG.
In the dispenser coating method, the conductive resin 7 is placed in a syringe-like container 24, the conductive resin 7 is extruded in a fixed amount with nitrogen, and then coated on the substrate 20, as shown in FIG. The pattern accuracy is
Although not as good as the screen printing method, it is possible to sufficiently form a pattern of about the terminal at the time of anodization.

【0019】次に、陽極酸化の際の端子を形成した後、
導電性樹脂7をクリップで挟み、3〜20%、例えば3
%のシュウ酸水溶液中で陽極酸化を行った。この陽極酸
化は、5〜50V、例えば8Vの定電圧下で、10〜2
00分間、例えば45分間の条件で行った。その結果、
電極配線5の上面には陽極酸化膜が形成されることな
く、側面のみに、膜厚が0.5〜2.0μm程度の多孔
質の陽極酸化膜8が均一に形成された。その後、レジス
トパターン6及び導電性樹脂7を通常の剥離液で除去す
る(図1(c))。
Next, after forming terminals for anodization,
The conductive resin 7 is sandwiched between clips and 3 to 20%, for example, 3
% Oxalic acid aqueous solution was used for anodic oxidation. This anodic oxidation is carried out at a constant voltage of 5 to 50 V, for example 8 V, at a rate of 10 to 2
It was performed under the condition of 00 minutes, for example, 45 minutes. as a result,
The anodic oxide film was not formed on the upper surface of the electrode wiring 5, but the porous anodic oxide film 8 having a film thickness of about 0.5 to 2.0 μm was uniformly formed only on the side surface. After that, the resist pattern 6 and the conductive resin 7 are removed with a normal stripping solution (FIG. 1C).

【0020】次に、3%酒石酸のエチレングリコール溶
液中で、再び陽極酸化を行い、電極配線5の側面及び上
面に緻密な無孔質の陽極酸化膜9が形成される。この無
孔質の陽極酸化膜9により、後の熱工程でのヒロックや
多孔質の陽極酸化膜8の剥がれ等を抑制することができ
る。尚、上記無孔質の陽極酸化膜9形成工程は省略する
ことも可能である。
Next, anodic oxidation is carried out again in an ethylene glycol solution of 3% tartaric acid to form a dense non-porous anodic oxide film 9 on the side surface and the upper surface of the electrode wiring 5. The non-porous anodic oxide film 9 can suppress hillocks and peeling of the porous anodic oxide film 8 in the subsequent heating step. The step of forming the non-porous anodic oxide film 9 may be omitted.

【0021】その後、イオンドーピング法でドーピング
ガスとしてフォスフィン(PH3)を用いて、加速電圧
を60〜80KV、例えば65KV、ドーズ量を1×1
15〜8×1015cm-2、例えば5×1015cm-2で、
活性領域である多結晶シリコン膜3に不純物を注入す
る。この際、陽極酸化膜8、9及び電極配線5はイオン
注入の際のマスクとして働き、ソース領域及びドレイン
領域となる不純物領域10が形成される。その後、レー
ザー光の照射によってアニールを行い、不純物領域10
を活性化する(図1(d))。尚、図1(d)におい
て、3aはオフセット領域である。このオフセット領域
3a、リーク電流の低減に非常に効果的であり、更に、
陽極酸化時の化成電圧を変えることにより、オフセット
長さを自由に設定することが可能となる。
Then, using phosphine (PH 3 ) as a doping gas in the ion doping method, the acceleration voltage is 60 to 80 KV, for example 65 KV, and the dose amount is 1 × 1.
0 15 to 8 × 10 15 cm -2 , for example 5 × 10 15 cm -2 ,
Impurities are implanted into the polycrystalline silicon film 3 which is the active region. At this time, the anodic oxide films 8 and 9 and the electrode wiring 5 act as a mask at the time of ion implantation, and the impurity regions 10 to be the source region and the drain region are formed. Then, the impurity region 10 is annealed by irradiation with laser light.
Are activated (FIG. 1 (d)). In FIG. 1D, 3a is an offset area. This offset region 3a is very effective in reducing the leak current, and further,
The offset length can be freely set by changing the formation voltage at the time of anodic oxidation.

【0022】次に、膜厚が300〜800nmの、酸化
ケイ素または窒化ケイ素から成る層間絶縁膜11を形成
する。その後、液晶ディスプレイを形成する場合、画素
の形成が必要となるので、画素部に該当する部分に透明
電極12を形成する。その後、不純物領域10上の層間
絶縁膜11及びゲート絶縁膜4の一部をエッチングし
て、コンタクトホールを形成し、スパッタリング法によ
り金属材料、例えばアルミニウム合金を堆積させ、配線
13を形成する(図1(e))。
Next, an interlayer insulating film 11 made of silicon oxide or silicon nitride having a film thickness of 300 to 800 nm is formed. After that, when a liquid crystal display is formed, it is necessary to form pixels. Therefore, the transparent electrode 12 is formed in a portion corresponding to the pixel portion. After that, the interlayer insulating film 11 on the impurity region 10 and a part of the gate insulating film 4 are etched to form a contact hole, and a metal material such as an aluminum alloy is deposited by a sputtering method to form the wiring 13 (FIG. 1 (e)).

【0023】以下、図2を用いて本発明の第2の実施の
形態の半導体装置の製造工程について説明する。
The manufacturing process of the semiconductor device according to the second embodiment of the present invention will be described below with reference to FIG.

【0024】まず、上述の本発明の第1の実施の形態の
製造工程と同様に、充分に洗浄したガラス等の絶縁基板
1上に酸化ケイ素膜2、多結晶シリコン膜3、ゲート絶
縁膜4を順次成膜する(図2(a))。
First, similar to the manufacturing process of the first embodiment of the present invention described above, a silicon oxide film 2, a polycrystalline silicon film 3, and a gate insulating film 4 are provided on an insulating substrate 1 such as glass that has been thoroughly washed. Are sequentially formed (FIG. 2A).

【0025】次に、スパッタリング法を用いて、膜厚が
300〜800nmの陽極酸化が可能な、上記第1の実
施の形態の場合と同様の金属材料膜を成膜する。その
後、図4(a)、(b)に示すように、金属材料膜上に
ゲート電極形成用のマスクとして、スクリーン印刷によ
ってパターニングした導電性膜を形成する(図2
(b))。この際、電極配線5は導電性樹脂7と直接接
触しており、電気的に導通している。その後、導電性樹
脂7をマスクとして、金属膜をエッチングし、ゲート電
極をパターニングする。
Next, by using the sputtering method, a metal material film having a film thickness of 300 to 800 nm and capable of anodizing is formed in the same manner as in the case of the first embodiment. Thereafter, as shown in FIGS. 4A and 4B, a conductive film patterned by screen printing is formed on the metal material film as a mask for forming a gate electrode (FIG. 2).
(B)). At this time, the electrode wiring 5 is in direct contact with the conductive resin 7 and is electrically connected. After that, the metal film is etched using the conductive resin 7 as a mask to pattern the gate electrode.

【0026】次に、上記の状態で、導電性樹脂の一部を
端子として、陽極酸化を行う。条件は第1の実施の形態
の場合と同じであり、電極配線5の側面に陽極酸化膜8
が形成される(図2(c))。本実施の形態において
は、スクリーン印刷法を用いたが、全面に、例えば感光
性樹脂として商品名「OFPR−800/10cp」
(東京応化製)を用い、且つ、これに対して、3%の割
合でテトラシアノキノジメタンとテトラチオフルバレン
をモル比で等量混合したものからなる導電性樹脂を塗布
した後、通常のフォトリソグラフィ工程を用いて所望の
電極配線パターン形成することも可能である。
Next, in the above state, anodization is performed using a part of the conductive resin as a terminal. The conditions are the same as in the first embodiment, and the anodic oxide film 8 is formed on the side surface of the electrode wiring 5.
Are formed (FIG. 2C). Although the screen printing method is used in the present embodiment, the product name "OFPR-800 / 10cp" is used as the photosensitive resin on the entire surface.
(Manufactured by Tokyo Ohka Co., Ltd.), and after applying a conductive resin composed of a mixture of tetracyanoquinodimethane and tetrathiofulvalene in an equimolar ratio of 3% thereto, It is also possible to form a desired electrode wiring pattern by using the photolithography process.

【0027】次に、第1の実施の形態と同様の工程、即
ち、再び陽極酸化を行い、電極配線5の側面及び上面に
緻密な無孔質の酸化膜を形成し、その後、イオンドーピ
ング法で、活性領域である多結晶シリコン膜3に不純物
を注入し、ソース領域及びドレイン領域となる不純物領
域10が形成される。その後、レーザー光の照射によっ
てアニールを行い、不純物領域10を活性化する(図2
(d))。
Next, the same process as in the first embodiment, that is, anodic oxidation is performed again to form a dense non-porous oxide film on the side surface and the upper surface of the electrode wiring 5, and then the ion doping method is used. Then, impurities are implanted into the polycrystalline silicon film 3 which is the active region, and the impurity regions 10 which become the source region and the drain region are formed. After that, annealing is performed by laser light irradiation to activate the impurity regions 10 (FIG. 2).
(D)).

【0028】次に、膜厚が300〜800nmの、酸化
ケイ素または窒化ケイ素から成る層間絶縁膜11を形成
する。その後、LEDを形成する場合、画素の形成が必
要となるので、画素部に該当する部分に透明電極12を
形成する。その後、不純物領域10上の層間絶縁膜11
及びゲート絶縁膜4の一部をエッチングして、コンタク
トホールを形成し、スパッタリング法により金属材料、
例えばアルミニウム合金を堆積させ、配線13を形成す
る(図2(e))。
Next, an interlayer insulating film 11 made of silicon oxide or silicon nitride and having a film thickness of 300 to 800 nm is formed. After that, when an LED is formed, it is necessary to form a pixel. Therefore, the transparent electrode 12 is formed in a portion corresponding to the pixel portion. After that, the interlayer insulating film 11 on the impurity region 10
A part of the gate insulating film 4 is etched to form a contact hole, and a metal material is formed by a sputtering method.
For example, an aluminum alloy is deposited to form the wiring 13 (FIG. 2E).

【0029】[0029]

【発明の効果】以上、詳細に説明したように、陽極酸化
の端子を確保するための、人間が直接基板に触れてい
た、レジスト除去工程が自動化されるため、量産性が大
幅に向上し、機械化されるため、人体から発生するダス
ト低減され、良品率の向上も見込める。
As described above in detail, since the resist removing process for securing terminals for anodic oxidation, which is directly touched by a person, is automated, mass productivity is greatly improved. Since it is mechanized, dust generated from the human body is reduced, and the rate of non-defective products can be expected to improve.

【0030】更に、レジストをアセトン等の溶媒でふき
取る工程を行う必要がないため、溶媒の揮発等による、
溶解していた有機材料の素子上の再付着によって生じる
陽極酸化不良の抑制ができる。
Furthermore, since it is not necessary to perform a step of wiping the resist with a solvent such as acetone, it is possible to remove the solvent by volatilizing the solvent.
Anodization failure caused by redeposition of the dissolved organic material on the element can be suppressed.

【0031】したがって、製造コストの低減が課題であ
るLCDをはじめとする半導体装置の製造に貢献でき
る。
Therefore, it is possible to contribute to the manufacture of a semiconductor device such as an LCD, which has a problem of reducing the manufacturing cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の製造工程図であ
る。
FIG. 1 is a manufacturing process diagram of a first embodiment of the present invention.

【図2】本発明の第2の実施の形態の製造工程図であ
る。
FIG. 2 is a manufacturing process diagram of the second embodiment of the present invention.

【図3】(a)は図1(b)に示す工程と図1(c)に
示す工程との間の導電性樹脂塗布工程における半導体装
置の平面図であり、(b)は同(a)のA−A断面図で
ある。
FIG. 3A is a plan view of the semiconductor device in a conductive resin coating step between the step shown in FIG. 1B and the step shown in FIG. 1C, and FIG. 3 is a sectional view taken along line AA of FIG.

【図4】(a)は図2(b)に示す工程時の半導体装置
の平面図であり、(b)は同(a)のB−B断面図であ
る。
4A is a plan view of the semiconductor device at the time of the step shown in FIG. 2B, and FIG. 4B is a sectional view taken along line BB of FIG. 4A.

【図5】導電性樹脂を塗布するスクリーン印刷工程の概
略図である。
FIG. 5 is a schematic diagram of a screen printing process of applying a conductive resin.

【図6】導電性樹脂を塗布するディスベンサ塗布工程の
概略図である。
FIG. 6 is a schematic view of a dispenser coating step of coating a conductive resin.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 酸化ケイ素膜 3 多結晶シリコン膜 3a オフセット領域 4 ゲート絶縁膜 5 電極配線 6 レジストパターン 7 導電性樹脂 8 多孔質の陽極酸化膜 9 無孔質の陽極酸化膜 10 不純物領域 11 層間絶縁膜 12 透明電極 13 配線 20 基板 21 スクリーン 22 版枠 23 ヘラ状のゴム板 24 注射器状の容器 1 Insulating Substrate 2 Silicon Oxide Film 3 Polycrystalline Silicon Film 3a Offset Region 4 Gate Insulating Film 5 Electrode Wiring 6 Resist Pattern 7 Conductive Resin 8 Porous Anodic Oxide Film 9 Nonporous Anodic Oxide Film 10 Impurity Region 11 Interlayer Insulation Membrane 12 Transparent electrode 13 Wiring 20 Substrate 21 Screen 22 Plate frame 23 Spatula-shaped rubber plate 24 Syringe-like container

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に第1の絶縁膜、活性領域と
なる半導体層、第2の絶縁膜及び陽極酸化可能な電極配
線材料膜を順次形成する工程と、 フォトレジストを全面に塗布した後、フォトリソグラフ
ィ工程により、電極配線パターンを形成し、該パターン
をマスクに、上記電極配線材料膜をエッチングし、電極
配線を形成する工程と、 少なくとも上記電極配線の側面の一部を覆うように、導
電性樹脂膜を形成し、該導電性樹脂膜を端子として、上
記電極配線の側面に陽極酸化膜を形成する工程とを有す
ることを特徴とする、半導体装置の製造方法。
1. A step of sequentially forming a first insulating film, a semiconductor layer to be an active region, a second insulating film and an anodizable electrode wiring material film on an insulating substrate, and a photoresist is applied on the entire surface. After that, a step of forming an electrode wiring pattern by a photolithography process, etching the electrode wiring material film using the pattern as a mask to form an electrode wiring, and at least partially covering a side surface of the electrode wiring. Forming a conductive resin film and forming an anodized film on the side surface of the electrode wiring using the conductive resin film as a terminal.
【請求項2】 絶縁基板上に第1の絶縁膜、活性領域と
なる半導体層、第2の絶縁膜及び陽極酸化可能な電極配
線材料膜を順次形成する工程と、 電極配線パターンを有する導電性樹脂膜を上記電極配線
材料膜上に形成し、上記導電性樹脂膜をマスクに、上記
電極配線材料膜をエッチングし、電極配線を形成する工
程と、 該導電性樹脂膜を端子として、上記電極配線の側面に陽
極酸化膜を形成する工程を有することを特徴とする半導
体装置の製造方法。
2. A step of sequentially forming a first insulating film, a semiconductor layer to be an active region, a second insulating film and an anodizable electrode wiring material film on an insulating substrate, and a conductive layer having an electrode wiring pattern. A step of forming a resin film on the electrode wiring material film, etching the electrode wiring material film using the conductive resin film as a mask to form electrode wiring; and a step of forming the electrode wiring using the conductive resin film as a terminal. A method of manufacturing a semiconductor device, comprising a step of forming an anodic oxide film on a side surface of a wiring.
【請求項3】 上記陽極酸化膜形成工程により、多孔質
陽極酸化膜を形成した後、上記多孔質陽極酸化膜と上記
電極配線との間、及び上記電極配線の上面に無孔質陽極
酸化膜を形成する工程とを有することを特徴とする、請
求項1又は請求項2記載の半導体装置の製造方法。
3. A non-porous anodic oxide film is formed between the porous anodic oxide film and the electrode wiring and on the upper surface of the electrode wiring after forming the porous anodic oxide film by the anodic oxide film forming step. 3. The method for manufacturing a semiconductor device according to claim 1, further comprising:
JP18265295A 1995-07-19 1995-07-19 Manufacture of semiconductor device Pending JPH0936372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18265295A JPH0936372A (en) 1995-07-19 1995-07-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18265295A JPH0936372A (en) 1995-07-19 1995-07-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0936372A true JPH0936372A (en) 1997-02-07

Family

ID=16122065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18265295A Pending JPH0936372A (en) 1995-07-19 1995-07-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0936372A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286719A (en) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd Process for fabricating thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286719A (en) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd Process for fabricating thin film transistor

Similar Documents

Publication Publication Date Title
US7687809B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6084648A (en) Shorting bar electrically disconnects from the electrodes
JP4187819B2 (en) Method for manufacturing thin film device
KR950008261B1 (en) Making method of semiconductor device
JP3217586B2 (en) Anodizing apparatus and anodizing method
JPH03274029A (en) Thin film transistor array of active matrix type display device and production thereof
JP3264282B2 (en) Liquid crystal display device and manufacturing method thereof
KR100430187B1 (en) A thin-film electronic device and a method of manufacturing such device
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JPH0936372A (en) Manufacture of semiconductor device
KR100255589B1 (en) Method of manufacturing thin film transistor
JP3265622B2 (en) Manufacturing method of liquid crystal display device
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
KR100208044B1 (en) Metallic wiring substrate and method of making the same
JP3114303B2 (en) Thin film transistor panel and method of manufacturing the same
JPH0334045B2 (en)
JPH0951098A (en) Thin film transistor and manufacture thereof
JPH0567786A (en) Manufacture of thin film transistor
JPH06326130A (en) Flattening method and flattened element
JPH07325321A (en) Production of liquid crystal display device
JPH06244417A (en) Thin-film transistor and its production
JP4036917B2 (en) Thin film transistor manufacturing method
KR960016487B1 (en) Thin film transistor & method for manufacturing the same
KR0167886B1 (en) Method of making thin film transistor
JP2001291874A (en) Semiconductor device and manufacture thereof