JPH09331305A - 多重化データ処理装置 - Google Patents

多重化データ処理装置

Info

Publication number
JPH09331305A
JPH09331305A JP15094196A JP15094196A JPH09331305A JP H09331305 A JPH09331305 A JP H09331305A JP 15094196 A JP15094196 A JP 15094196A JP 15094196 A JP15094196 A JP 15094196A JP H09331305 A JPH09331305 A JP H09331305A
Authority
JP
Japan
Prior art keywords
bit
data processing
multiplexed
processing device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15094196A
Other languages
English (en)
Other versions
JP3197215B2 (ja
Inventor
Yasuyuki Sogawa
泰行 十川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15094196A priority Critical patent/JP3197215B2/ja
Publication of JPH09331305A publication Critical patent/JPH09331305A/ja
Application granted granted Critical
Publication of JP3197215B2 publication Critical patent/JP3197215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 事前に多重化ビット位置とデータ速度のやり
とりする必要をなくすことができ、通信中に、常にデー
タの多重化を行うことができる多重化データ処理装置を
提供する。 【解決手段】 多重化データ処理装置20は、ネット側
に同期した、ビット位置検出用64Kbpsクロック及
び多重化ビット判定用8Kbpsクロックを作成するク
ロック作成部11と、受信Bチャンネルデータからオク
テット(8Kbps)ごとに、各ビットを取り出すビッ
トバッファ部21と、各ビット別に、“0”極性連続を
8回、4回、2回、1回を8Kbps毎に判定する連続
“0”極性検出部22と、連続“0”極性検出部22か
らのビット位置毎の検出結果により、使用ビッ卜位置と
データ速度を判定する多重化ビット判定部23と、多重
化ビット判定部23の出力に基づいてデータ処理部13
に、使用ビット位置とデータ速度を指示する多重化制御
部24と、多重化制御部24により指示されたデータを
多重化された受信信号から取り出すデータ処理部13と
を備えて構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ISDN基本イン
ターフェースにおける多重化データ処理装置に係り、詳
細には、CCITT勧告I.463(V.110)によ
る通信における多重化ビットの自動判定が可能な多重化
データ処理装置に関する。
【0002】
【従来の技術】ISDN(Integrated Services Digita
l Network:サービス総合ディジタル網)は、64Kb
psのディジタル交換接続機能を基本にして音声・非音
声の多彩な通信サービスを提供するものである。
【0003】端末アダプタ(TA)に低速度端末が接続
されていたり、ISDN端末自身が低速通信を行うよう
な場合には、実際に通信で用いるBチャンネルの速度
(64Kbps)に変換する必要がある。の速度変換に
は、時分割多重法と統計多重法と呼ばれる方法がある。
時分割多重法では、端末からの通信情報は、32Kbp
sより低速の場合はその速度に応じて8,16,32K
bpsに、32Kbpsより高速の場合は64Kbps
のビットストリームに、一定間隔でダミービットを埋め
込んで変換する。また、統計多重法はパケット通信に適
用され、パケットの送られない時間にフラグ・パターン
を埋め込むものである。
【0004】図2は従来の多重化データ処理装置の構成
を示すブロック図である。
【0005】図2において、多重化データ処理装置10
は、クロック作成部11、多重化制御部12及びデータ
処理部13(データ処理部1〜8)から構成される。
【0006】上記クロック作成部11は、ネット側に同
期した、ビット位置検出用64Kbpsクロック及び多
重化ビット判定用8Kbpsクロックを作成する。
【0007】上記多重化制御部12は、多重化フォーマ
ット情報に基づいて各データ処理部13(データ処理部
1〜8)に使用ビット位置とデータ速度を指示する。
【0008】上記データ処理部13は、多重化された受
信信号から、多重化制御部12により指示されたデータ
を取り出す。また、データの終了及び同期外れを監視
し、多重化制御部13へ連絡する。
【0009】このように、CCITT(国際電信電話諮
問委員会)勧告I.463(V.110)では、64K
bps(7)Bチャンネルに64Kbps、32Kbp
s、16Kbps、8Kbpsの各データ速度を、合計
64Kbpsを越えない範囲で多重化することが定義さ
れている。
【0010】
【発明が解決しようとする課題】しかしながらこのよう
な従来の多重化データ処理装置にあっては、上記勧告で
は、多重化されたデータから各データを取り出すため
に、あらかじめ多重化されるデータのビット位置及びデ
ータ速度を受け側に知らせておかなければならなかっ
た。また、多重化のビット位置とデータ速度の関係で、
Βチャンネル64Kbpsをすべて利用できないことも
あった。
【0011】本発明は、事前に多重化ビット位置とデー
タ速度のやりとりする必要をなくすことができ、通信中
に、常にデータの多重化を行うことができる多重化デー
タ処理装置を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明に係る多重化デー
タ処理装置は、ISDN基本インターフェースにおける
多重化データ処理装置において、受信Bチャンネルデー
タからオクテット(8Kbps)ごとに、各ビットを取
り出すビットバッファ手段と、各ビット別に、「0」極
性連続を所定回数、及び8Kbps毎に判定する連続
「0」極性検出手段と、連続「0」極性検出手段からの
ビット位置毎の検出結果により、使用ビッ卜位置とデー
タ速度を判定する多重化ビット判定手段と、多重化ビッ
ト判定手段の出力に基づいてデータ処理手段に、使用ビ
ット位置とデータ速度を指示する多重化制御手段と、多
重化制御手段により指示されたデータを多重化された受
信信号から取り出すデータ処理手段とを備えて構成す
る。
【0013】また、ネット側に同期した、ビット位置検
出用64Kbpsクロック及び多重化ビット判定用8K
bpsクロックを作成するクロック作成手段を備えた構
成であってもよい。
【0014】また、連続「0」極性検出手段は、各ビッ
ト別に、「0」極性連続を8回、4回、2回、1回を8
Kbps毎に判定するものであってもよい。
【0015】また、上記多重化データ処理装置は、CC
ITT勧告I.463(V.110)に基づいた多重化
を行うものであってもよく、上記多重化データ処理装置
を受信側に設け、送信側は、受信側との多重化フォーマ
ットのやりとりなしに多重化データを送信するようにし
てもよい。
【0016】
【発明の実施の形態】本発明に係る多重化データ処理装
置は、ISDNインターフェースにおける多重化データ
処理装置に適用することができる。
【0017】図1は本発明の実施形態に係る多重化デー
タ処理装置の構成を示す図である。なお、本実施形態に
係る多重化データ処理装置の説明にあたり図2に示す多
重化データ処理装置と同一構成部分には同一符号を付し
ている。
【0018】図1において、多重化データ処理装置20
は、クロック作成部11(クロック作成手段)、ビット
バッファ部21(ビットバッファ手段)、連続“0”極
性検出部22(連続「0」極性検出手段)、多重化ビッ
ト判定部23(多重化ビット判定手段)、多重化制御部
24(多重化制御手段)及びデータ処理部13(データ
処理部1〜8)(データ処理手段)から構成される。
【0019】上記クロック作成部11は、ネット側に同
期した、ビット位置検出用64Kbpsクロック及び多
重化ビット判定用8Kbpsクロックを作成し、64K
bpsクロックをビットバッファ部21に、8Kbps
クロックを連続“0”極性検出部22にそれぞれ供給す
る。
【0020】上記ビットバッファ部21は、受信Bチャ
ンネルデータからオクテット(8Kbps)ごとに、各
ビットを取り出す。
【0021】上記連続“0”極性検出部22は、各ビッ
ト別に、“0”極性連続を8回、4回、2回、1回を8
Kbps毎に判定する。
【0022】上記多重化ビット判定部23は、連続
“0”極性検出部22からのビット位置ごとの検出結果
により、使用ビッ卜位置とデータ速度を、多重化制御部
24に伝え、連続“0”極性検出部22の使用ビット位
置の検出を中止する。
【0023】上記多重化制御部24は、各データ処理部
13(データ処理部1〜8)に、使用ビット位置とデー
タ速度を指示する。また、各データ処理部13からデー
タの終了及び同期外れを受け取り連続“0”極性検出部
22の検出中止を解除する。
【0024】上記データ処理部13は、多重化された受
信信号から、多重化制御部24により指示されたデータ
を取り出す。また、データの終了及び同期外れを監視
し、多重化制御部24へ連絡する。
【0025】以下、上述のように構成された多重化デー
タ処理装置20の動作を説明する。
【0026】CCITT勧告I.463(V.110)
における通信では、通信フレーム同期を確立させるため
に“0”を8回連続で送出する状態がある。通信データ
中には、この状態以外で“0”が8回連続することがな
い。
【0027】この状態を利用して、各多重化データの通
信速度とデータビット位置検出方法を説明する。本検出
方法においては、通信データは、データビット位置の小
さい順番に入れるものとする。なお、あらかじめ設定で
きる態様をとれば、大きい順番でもよい。
【0028】(a)データ速度64Kbpsの場合 連続“0”極性検出部22のすべてのビットが、同一8
Kbps内、あるいは、連続する8Kbpsで、“0”
極性連続1回を示すとき。なお、データは、ビット位置
1〜8の順番に構成されている。
【0029】(b)データ速度32Kbpsの場合 連続“0”極性検出部22の任意の4ビットが、“0”
極性連続2回を同一8Kbps内、あるいは、連続する
8Kbps内で示すとき。なお、データは、小さなビッ
ト位置番号の順番に構成されている。
【0030】(c)データ速度16Kbpsの場合 連続“0”極性検出部22の任意の2ビットが、“0”
極性連続4回を同一8Kbps内、あるいは、連続する
8Kbps内で示すとき。なお、データは、小さなビッ
ト位置番号の順番に構成されている。
【0031】(d)データ速度8Kbpsの場合 連続“0”極性検出部22の任意の1ビットが、“0”
極性連続8回を同一8Kbps内で示すとき。なお、デ
ータは、検出ビット位置自身である。
【0032】送信側で任意のビット位置に多重化データ
を乗せたとき、受信側の各ビット位置の連続“0”極性
検出部22が独立して検出を開始する。
【0033】8Kbps毎の各ビットの検出部22が、
上記(a)〜(d)の条件を満たした時、そのビット位
置が、多重化ビットと判定する。
【0034】この時、判定されたビット位置の連続
“0”極性検出部22の検出を、多重化ビットのデータ
終了まで禁止する。ここでのデータ終了とはフレーム同
期外れを意味する。
【0035】判定されたビット位置は、多重化制御部2
4を通してデータ処理部13(データ処理部1〜8)に
伝えられ、データ処理部13で多重化データを取り出
し、フレーム同期を確立する。
【0036】さらに、連続“0”極性検出部22の検出
を禁止されていないビット位置は、常時検出を続ける。
但し、データはビット位置の小さな順に入れられるもの
とする。
【0037】上記のように、多重化された各データ中に
おける“0”極性の8連続を利用した多重化ビット位置
の自動判定により、送信側は、多重化のために受信側と
やり取りすることなく、多重化用ビット位置さえ空いて
いれば多重化することができる。
【0038】以上説明したように、本実施形態に係る多
重化データ処理装置20は、ネット側に同期した、ビッ
ト位置検出用64Kbpsクロック及び多重化ビット判
定用8Kbpsクロックを作成するクロック作成部11
と、受信Bチャンネルデータからオクテット(8Kbp
s)ごとに、各ビットを取り出すビットバッファ部21
と、各ビット別に、“0”極性連続を8回、4回、2
回、1回を8Kbps毎に判定する連続“0”極性検出
部22と、連続“0”極性検出部22からのビット位置
毎の検出結果により、使用ビッ卜位置とデータ速度を判
定する多重化ビット判定部23と、多重化ビット判定部
23の出力に基づいてデータ処理部13に、使用ビット
位置とデータ速度を指示する多重化制御部24と、多重
化制御部24により指示されたデータを多重化された受
信信号から取り出すデータ処理部13とを備え、V.1
10に基づいた多重化で、受信側で多重化ビット位置と
データ速度の自動判定が行われるので、送信側は、受信
側との多重化フォーマットのやりとりなしに多重化デー
タを送信することができ、また、従来の取り決めを無視
し、多重化ビットの空きとデータ速度が一致すれば、多
重化することができる。
【0039】このように、多重化データ処理装置20で
は、受信データから多重化ビット位置とデータ速度を検
出することにより、事前に多重化ビット位置とデータ速
度のやりとりする必要がなくなる。また、通信中に、空
きビット位置さえあれば、常にデータの多重化を行うこ
とができる。さらに、既存の多重化方式にとらわれない
で、データ速度の合計が64Kbpsを越えない範囲
で、自由に多重化することができる。
【0040】したがって、このような優れた特長を有す
る多重化データ処理装置を、ISDN端末に適用すれ
ば、このISDN端末装置においてより汎用性のある処
理を行うことができる。
【0041】なお、本実施形態に係る多重化データ処理
装置を、上述したようなCCITT勧告I.463
(V.110)に基づいた多重化データ装置に適用する
こともできるが、勿論これには限定されず、上記多重化
データから多重化ビット位置とデータ速度の自動検出を
行うものであれば全ての装置(例えば、上記V.110
以外の勧告に基づく端末)に適用可能であることは言う
までもない。
【0042】また、本実施形態では、“0”極性連続を
8回、4回、2回、1回を8Kbps毎に判定している
が、これに限らず、他の組み合わせでも同様な効果を得
ることができる。
【0043】さらに、上記多重化データ処理装置を構成
するバッファ等の種類、bit数などは前述した上述の
実施形態に限られないことは言うまでもない。
【0044】
【発明の効果】本発明に係る多重化データ処理装置で
は、受信Bチャンネルデータからオクテット(8Kbp
s)ごとに、各ビットを取り出すビットバッファ手段
と、各ビット別に、「0」極性連続を所定回数、及び8
Kbps毎に判定する連続「0」極性検出手段と、連続
「0」極性検出手段からのビット位置毎の検出結果によ
り、使用ビッ卜位置とデータ速度を判定する多重化ビッ
ト判定手段と、多重化ビット判定手段の出力に基づいて
データ処理手段に、使用ビット位置とデータ速度を指示
する多重化制御手段と、多重化制御手段により指示され
たデータを多重化された受信信号から取り出すデータ処
理手段とを備えて構成しているので、事前に多重化ビッ
ト位置とデータ速度のやりとりする必要をなくすことが
でき、通信中に、常にデータの多重化を行うことができ
る。
【図面の簡単な説明】
【図1】本発明を適用した実施形態に係る多重化データ
処理装置の構成を示すブロック図である。
【図2】従来の多重化データ処理装置の構成を示すブロ
ック図である。
【符号の説明】
11 クロック作成部(クロック作成手段)、13 デ
ータ処理部(データ処理手段)、20 多重化データ処
理装置、21 ビットバッファ部(ビットバッファ手
段)、22 連続“0”極性検出部(連続「0」極性検
出手段)、23多重化ビット判定部(多重化ビット判定
手段)、24 多重化制御部(多重化制御手段)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ISDN基本インターフェースにおける
    多重化データ処理装置において、 受信Bチャンネルデータからオクテット(8Kbps)
    ごとに、各ビットを取り出すビットバッファ手段と、 各ビット別に、「0」極性連続を所定回数、及び8Kb
    ps毎に判定する連続「0」極性検出手段と、 前記連続「0」極性検出手段からのビット位置毎の検出
    結果により、使用ビッ卜位置とデータ速度を判定する多
    重化ビット判定手段と、 前記多重化ビット判定手段の出力に基づいてデータ処理
    手段に、使用ビット位置とデータ速度を指示する多重化
    制御手段と、 前記多重化制御手段により指示されたデータを多重化さ
    れた受信信号から取り出すデータ処理手段とを備えたこ
    とを特徴とする多重化データ処理装置。
  2. 【請求項2】 ネット側に同期した、ビット位置検出用
    64Kbpsクロック及び多重化ビット判定用8Kbp
    sクロックを作成するクロック作成手段を備えたことを
    特徴とする請求項1記載の多重化データ処理装置。
  3. 【請求項3】 前記連続「0」極性検出手段は、 各ビット別に、「0」極性連続を8回、4回、2回、1
    回を8Kbps毎に判定することを特徴とする請求項1
    記載の多重化データ処理装置。
  4. 【請求項4】 上記請求項1記載の多重化データ処理装
    置において、 CCITT勧告I.463(V.110)に基づいた多
    重化を行うことを特徴とする多重化データ処理装置。
  5. 【請求項5】 上記請求項1記載の多重化データ処理装
    置において、 前記多重化データ処理装置を受信側に設け、 送信側は、受信側との多重化フォーマットのやりとりな
    しに多重化データを送信することを特徴とする多重化デ
    ータ処理装置。
JP15094196A 1996-06-12 1996-06-12 多重化データ処理装置 Expired - Fee Related JP3197215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15094196A JP3197215B2 (ja) 1996-06-12 1996-06-12 多重化データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15094196A JP3197215B2 (ja) 1996-06-12 1996-06-12 多重化データ処理装置

Publications (2)

Publication Number Publication Date
JPH09331305A true JPH09331305A (ja) 1997-12-22
JP3197215B2 JP3197215B2 (ja) 2001-08-13

Family

ID=15507770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15094196A Expired - Fee Related JP3197215B2 (ja) 1996-06-12 1996-06-12 多重化データ処理装置

Country Status (1)

Country Link
JP (1) JP3197215B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463077B1 (en) 1997-10-21 2002-10-08 Nec Corp. PHS data communication terminal adapter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463077B1 (en) 1997-10-21 2002-10-08 Nec Corp. PHS data communication terminal adapter

Also Published As

Publication number Publication date
JP3197215B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
US5361261A (en) Frame-based transmission of data
US6088365A (en) ATM switch voice server module having DSP array
JPH09331305A (ja) 多重化データ処理装置
JP3144360B2 (ja) 伝送速度切替tap装置
US6512790B1 (en) Method, system and apparatus for transmitting coded telecommunication signals
US6041064A (en) Voice server module for ATM switch
JP2930096B2 (ja) バルク通信方式
KR100317251B1 (ko) 회선다중화장치
US6049544A (en) ATM switch voice server module utilizing flag signalling
KR100967951B1 (ko) 비동기 전송모드를 이용하는 cdma 시스템에서의 음성통화를 위한 aal0 구조
EP1282329A1 (en) Digital circuit multiplexing device
JP3577715B2 (ja) Atm通信システム及びatmマルチ・リンク通信方法
JPH0556064A (ja) 符号化レート可変方式
JPH04360442A (ja) Isdn用通信速度変換装置
JP3048701B2 (ja) 通信端末装置
JPH11275220A (ja) 可変非対称加入者線伝送システム及びその局装置及びユーザ装置
WO1999039469A1 (en) Atm switch voice server module utilizing flag signalling
JPH02266631A (ja) Isdnベーシックアクセス端末
KR100611960B1 (ko) 비대칭 및 대칭 채널을 갖는 고속 데이터 모뎀 장치
WO1999049630A1 (en) Real-time audio to data and data to audio converter and method
JPH02266632A (ja) Isdnベーシックアクセス端末
JPH08172426A (ja) 非同期データ伝送システム
JPH0783325B2 (ja) 多重化ディジタル伝送方式
JPH0779214A (ja) 音声圧縮伝送装置の迂回方式
JPH06164527A (ja) 時分割多重伝送方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010529

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees