JPH09326173A - ディスク装置 - Google Patents
ディスク装置Info
- Publication number
- JPH09326173A JPH09326173A JP14333296A JP14333296A JPH09326173A JP H09326173 A JPH09326173 A JP H09326173A JP 14333296 A JP14333296 A JP 14333296A JP 14333296 A JP14333296 A JP 14333296A JP H09326173 A JPH09326173 A JP H09326173A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- ram
- disk
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 ディスク装置に内蔵され、かつディスク回転
変動または信号ジッタの吸収エリアを持つエラー訂正Ｒ
ＡＭにおいて、信号再生中に同期クロックの乱れによる
エラー訂正ＲＡＭ上のディスク回転変動または信号ジッ
タ吸収用エリアの破綻によるデータトライを低減し、デ
ータの読み出し速度の実行値を向上することを目的とす
る。 【解決手段】 アドレス制御回路１１に、ディスク上の
信号の書き継ぎエリアを検出するシステムコントローラ
１７から得られる書き継ぎエリア検出信号ｅまたは光ピ
ックアップ５を開始トラックへ位置決めするためのトラ
ッキング制御開始指示信号を一定時間遅らせるディレイ
手段３１を設け、ディレイ手段３１通過後の検出信号ｅ
または制御開始指示信号のタイミングで、エラー訂正Ｒ
ＡＭ１０の書き込みアドレスを変更する。
変動または信号ジッタの吸収エリアを持つエラー訂正Ｒ
ＡＭにおいて、信号再生中に同期クロックの乱れによる
エラー訂正ＲＡＭ上のディスク回転変動または信号ジッ
タ吸収用エリアの破綻によるデータトライを低減し、デ
ータの読み出し速度の実行値を向上することを目的とす
る。 【解決手段】 アドレス制御回路１１に、ディスク上の
信号の書き継ぎエリアを検出するシステムコントローラ
１７から得られる書き継ぎエリア検出信号ｅまたは光ピ
ックアップ５を開始トラックへ位置決めするためのトラ
ッキング制御開始指示信号を一定時間遅らせるディレイ
手段３１を設け、ディレイ手段３１通過後の検出信号ｅ
または制御開始指示信号のタイミングで、エラー訂正Ｒ
ＡＭ１０の書き込みアドレスを変更する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスク装置に内
蔵されたエラー訂正用ＲＡＭのデータ読み出し速度の実
行値を向上させたディスク装置に関する。
蔵されたエラー訂正用ＲＡＭのデータ読み出し速度の実
行値を向上させたディスク装置に関する。
【０００２】
【従来の技術】図４は従来のディスク装置におけるＣ
Ｄ、ＭＤ等のエラー訂正ＲＡＭアドレス制御回路の構成
を示している。図４において、エラー訂正用ＲＡＭ１０
０上のディスク回転変動または信号ジッタ吸収用エリア
の破綻を、データ書き込みアドレス生成用フレームカウ
ンタ１０１の出力とデータ読み出しアドレス生成用フレ
ームカウンタ１０２の出力との差が、回転変動または信
号ジッタ吸収用エリアの大きさで特定される値以上とな
ることを検出することで判定し、このときにデータ読み
出しアドレス生成用フレームカウンタ１０２の値をデー
タ書き込みアドレス生成用フレームカウンタ１０１にロ
ードするという構成になっている。
Ｄ、ＭＤ等のエラー訂正ＲＡＭアドレス制御回路の構成
を示している。図４において、エラー訂正用ＲＡＭ１０
０上のディスク回転変動または信号ジッタ吸収用エリア
の破綻を、データ書き込みアドレス生成用フレームカウ
ンタ１０１の出力とデータ読み出しアドレス生成用フレ
ームカウンタ１０２の出力との差が、回転変動または信
号ジッタ吸収用エリアの大きさで特定される値以上とな
ることを検出することで判定し、このときにデータ読み
出しアドレス生成用フレームカウンタ１０２の値をデー
タ書き込みアドレス生成用フレームカウンタ１０１にロ
ードするという構成になっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のディスク装置では、ディスクからの信号読み取り中
に、エラー訂正用ＲＡＭ上のディスク回転変動または信
号ジッタ吸収用エリアが破綻した場合には、データトラ
イを行わなければならず、データの読み出し速度が遅く
なるという問題があった。
来のディスク装置では、ディスクからの信号読み取り中
に、エラー訂正用ＲＡＭ上のディスク回転変動または信
号ジッタ吸収用エリアが破綻した場合には、データトラ
イを行わなければならず、データの読み出し速度が遅く
なるという問題があった。
【０００４】本発明は、このような従来の問題を解決す
るものであり、ディスクからの信号読み取り中に、エラ
ー訂正用ＲＡＭ上のディスク回転変動または信号ジッタ
吸収用エリアの破綻によるデータトライを低減し、デー
タの読み出し速度の実行値を向上させたディスク装置を
提供することを目的とする。
るものであり、ディスクからの信号読み取り中に、エラ
ー訂正用ＲＡＭ上のディスク回転変動または信号ジッタ
吸収用エリアの破綻によるデータトライを低減し、デー
タの読み出し速度の実行値を向上させたディスク装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ディスク上の信号書き継ぎエリアで、同
期クロックの乱れによるディスク回転変動または信号ジ
ッタ吸収用エリアのマージンを食い潰した状態からマー
ジン最大状態へ復帰させるために、書き継ぎエリア検出
時に、ＲＡＭ読み出しアドレスを基準として相対位置関
係でエラー訂正用ＲＡＭ上のディスク回転変動または信
号ジッタ吸収用エリアのマージンを最大にすることがで
きるように、ＲＡＭ書き込むアドレスを変更するように
したものである。
成するために、ディスク上の信号書き継ぎエリアで、同
期クロックの乱れによるディスク回転変動または信号ジ
ッタ吸収用エリアのマージンを食い潰した状態からマー
ジン最大状態へ復帰させるために、書き継ぎエリア検出
時に、ＲＡＭ読み出しアドレスを基準として相対位置関
係でエラー訂正用ＲＡＭ上のディスク回転変動または信
号ジッタ吸収用エリアのマージンを最大にすることがで
きるように、ＲＡＭ書き込むアドレスを変更するように
したものである。
【０００６】本発明はまた、信号読み取り開始時に、信
号読み取り手段の位置決め完了までの間と、ディスクの
回転が定常状態になるまでの間に、同期クロックの乱れ
によるディスク回転変動または信号ジッタ吸収用エリア
のマージンを食い潰した状態からマージン最大状態へ復
帰させるために、書き継ぎエリア検出時に、ＲＡＭ読み
出しアドレスを基準として相対位置関係でエラー訂正用
ＲＡＭ上のディスク回転変動または信号ジッタ吸収用エ
リアのマージンを最大にすることができるように、ＲＡ
Ｍ書き込むアドレスを変更するようにしたものである。
号読み取り手段の位置決め完了までの間と、ディスクの
回転が定常状態になるまでの間に、同期クロックの乱れ
によるディスク回転変動または信号ジッタ吸収用エリア
のマージンを食い潰した状態からマージン最大状態へ復
帰させるために、書き継ぎエリア検出時に、ＲＡＭ読み
出しアドレスを基準として相対位置関係でエラー訂正用
ＲＡＭ上のディスク回転変動または信号ジッタ吸収用エ
リアのマージンを最大にすることができるように、ＲＡ
Ｍ書き込むアドレスを変更するようにしたものである。
【０００７】本発明は上記の構成を取ることにより、デ
ィスクからの信号読み取り中に、エラー訂正用ＲＡＭ上
のディスク回転変動または信号ジッタ吸収用エリアの破
綻によるデータトライを低減し、データの読み出し速度
の実行値を向上させることができる。
ィスクからの信号読み取り中に、エラー訂正用ＲＡＭ上
のディスク回転変動または信号ジッタ吸収用エリアの破
綻によるデータトライを低減し、データの読み出し速度
の実行値を向上させることができる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ディスクから信号を読み取る手段と、読み取った信
号から再生信号を検出する手段と、得られた再生信号に
対する同期クロックを抽出する手段と、再生信号を復調
する手段と、復調された信号をエラー訂正用ＲＡＭに書
き込むためのＲＡＭ書き込みアドレスを生成する手段
と、エラー訂正処理を行う手段と、エラー訂正後のエラ
ー訂正用ＲＡＭからデータを読み出すためのＲＡＭ読み
出しアドレスを生成する手段と、ディスク上の信号書き
継ぎエリアを検出する手段と、検出されたエリア検出信
号を一定時間遅延させる手段と、遅延後のエリア検出信
号のタイミングでＲＡＭ書き込みアドレスを変更する手
段とを備えたディスク装置であり、ディスク上の信号書
き継ぎエリアで、同期クロックの乱れによるディスク回
転変動または信号ジッタ吸収用エリアのマージンを食い
潰した状態からマージン最大状態へ復帰させるという作
用を有する。
は、ディスクから信号を読み取る手段と、読み取った信
号から再生信号を検出する手段と、得られた再生信号に
対する同期クロックを抽出する手段と、再生信号を復調
する手段と、復調された信号をエラー訂正用ＲＡＭに書
き込むためのＲＡＭ書き込みアドレスを生成する手段
と、エラー訂正処理を行う手段と、エラー訂正後のエラ
ー訂正用ＲＡＭからデータを読み出すためのＲＡＭ読み
出しアドレスを生成する手段と、ディスク上の信号書き
継ぎエリアを検出する手段と、検出されたエリア検出信
号を一定時間遅延させる手段と、遅延後のエリア検出信
号のタイミングでＲＡＭ書き込みアドレスを変更する手
段とを備えたディスク装置であり、ディスク上の信号書
き継ぎエリアで、同期クロックの乱れによるディスク回
転変動または信号ジッタ吸収用エリアのマージンを食い
潰した状態からマージン最大状態へ復帰させるという作
用を有する。
【０００９】本発明の請求項２に記載の発明は、ディス
クから信号を読み取る手段 と、読み取った信号から再
生信号を検出する手段と、得られた再生信号に対する同
期クロックを抽出する手段と、再生信号を復調する手段
と、復調された信号をエラー訂正用ＲＡＭに書き込むた
めのＲＡＭ書き込みアドレスを生成する手段と、エラー
訂正処理を行う手段と、エラー訂正後のエラー訂正用Ｒ
ＡＭからデータを読み出すためのＲＡＭ読み出しアドレ
スを生成する手段と、信号読み取り手段を位置決めする
ためのサーボ制御手段と、信号読み取り手段に対するト
ラッキング制御の起動開始信号を一定時間遅延させる手
段と、遅延後の起動開始信号のタイミングでＲＡＭ書き
込みアドレスを変更する手段とを備えたディスク装置で
あり、信号読み取り開始時に、信号読み取り手段の位置
決め完了までの間と、ディスクの回転が定常状態になる
までの間に、同期クロックの乱れによるディスク回転変
動または信号ジッタ吸収用エリアのマージンを食い潰し
た状態からマージン最大状態へ復帰させるという作用を
有する。
クから信号を読み取る手段 と、読み取った信号から再
生信号を検出する手段と、得られた再生信号に対する同
期クロックを抽出する手段と、再生信号を復調する手段
と、復調された信号をエラー訂正用ＲＡＭに書き込むた
めのＲＡＭ書き込みアドレスを生成する手段と、エラー
訂正処理を行う手段と、エラー訂正後のエラー訂正用Ｒ
ＡＭからデータを読み出すためのＲＡＭ読み出しアドレ
スを生成する手段と、信号読み取り手段を位置決めする
ためのサーボ制御手段と、信号読み取り手段に対するト
ラッキング制御の起動開始信号を一定時間遅延させる手
段と、遅延後の起動開始信号のタイミングでＲＡＭ書き
込みアドレスを変更する手段とを備えたディスク装置で
あり、信号読み取り開始時に、信号読み取り手段の位置
決め完了までの間と、ディスクの回転が定常状態になる
までの間に、同期クロックの乱れによるディスク回転変
動または信号ジッタ吸収用エリアのマージンを食い潰し
た状態からマージン最大状態へ復帰させるという作用を
有する。
【００１０】以下、本発明の実施の形態について、ミニ
ディスクの場合を例にして図面を参照して説明する。 （実施の形態１）図１は本発明の第１の実施の形態にお
けるディスク装置の構成を示すものである。図１におい
て、１は光ディスクであり、スピンドルモータ２によっ
て回転される。３はモータドライバであり、サーボ回路
４により制御される。サーボ回路４はフォーカスサー
ボ、トラッキングサーボおよびスピンドルサーボを制御
する。５は信号読み取り手段としての光ピックアップで
あり、光ディスク１から信号を読み取る。６はＲＦ回路
であり、光ピックアップ５の出力信号から再生信号を検
出する。７は再生信号を復調する手段であるＥＦＭ（Ei
ght to Fourteen Modulation）復調回路であり、８は再
生信号に対する同期クロック抽出手段であるＰＬＬ回路
である。９はＰＬＬ回路８の水晶発振器に同期して動作
するエラー訂正処理手段であるＡＣＩＲＣ(Advanced Cr
oss Interleave Reed-Solomon Code）デコード回路であ
る。１０はＥＦＭ復調回路７により復調された信号を一
時的に記憶するエラー訂正ＲＡＭであり、デコード回路
９により訂正される。１１は復調された信号をエラー訂
正ＲＡＭ１０に書き込むためのＲＡＭ書き込みアドレス
を生成するとともに、エラー訂正後のデータをエラー訂
正ＲＡＭ１０から読み出すためのＲＡＭ読み出しアドレ
スを生成するアドレス制御回路である。１２はエラー訂
正ＲＡＭ１０から読み出されたデータから同期マーク、
アドレス、および圧縮済みのオーディオデータをデコー
ドするＣＤＲＯＭデコード回路であり、１３はデコード
回路１２から出力された圧縮済みオーディオデータをシ
ョックプルーフメモリ１４に対して書き込み、読み出す
制御を行うメモリコントローラである。１５は圧縮デー
タを伸長するデータ伸長回路であり、１６は伸長された
データをアナログオーディオ信号に変換するＤＡコンバ
ータである。１７は装置全体の制御を司るシステムコン
トローラであり、メカニズム制御、サーボ制御、システ
ム制御、キー入力通信制御等を行う。１８は各種の入力
指示を行うキー入力部である。
ディスクの場合を例にして図面を参照して説明する。 （実施の形態１）図１は本発明の第１の実施の形態にお
けるディスク装置の構成を示すものである。図１におい
て、１は光ディスクであり、スピンドルモータ２によっ
て回転される。３はモータドライバであり、サーボ回路
４により制御される。サーボ回路４はフォーカスサー
ボ、トラッキングサーボおよびスピンドルサーボを制御
する。５は信号読み取り手段としての光ピックアップで
あり、光ディスク１から信号を読み取る。６はＲＦ回路
であり、光ピックアップ５の出力信号から再生信号を検
出する。７は再生信号を復調する手段であるＥＦＭ（Ei
ght to Fourteen Modulation）復調回路であり、８は再
生信号に対する同期クロック抽出手段であるＰＬＬ回路
である。９はＰＬＬ回路８の水晶発振器に同期して動作
するエラー訂正処理手段であるＡＣＩＲＣ(Advanced Cr
oss Interleave Reed-Solomon Code）デコード回路であ
る。１０はＥＦＭ復調回路７により復調された信号を一
時的に記憶するエラー訂正ＲＡＭであり、デコード回路
９により訂正される。１１は復調された信号をエラー訂
正ＲＡＭ１０に書き込むためのＲＡＭ書き込みアドレス
を生成するとともに、エラー訂正後のデータをエラー訂
正ＲＡＭ１０から読み出すためのＲＡＭ読み出しアドレ
スを生成するアドレス制御回路である。１２はエラー訂
正ＲＡＭ１０から読み出されたデータから同期マーク、
アドレス、および圧縮済みのオーディオデータをデコー
ドするＣＤＲＯＭデコード回路であり、１３はデコード
回路１２から出力された圧縮済みオーディオデータをシ
ョックプルーフメモリ１４に対して書き込み、読み出す
制御を行うメモリコントローラである。１５は圧縮デー
タを伸長するデータ伸長回路であり、１６は伸長された
データをアナログオーディオ信号に変換するＤＡコンバ
ータである。１７は装置全体の制御を司るシステムコン
トローラであり、メカニズム制御、サーボ制御、システ
ム制御、キー入力通信制御等を行う。１８は各種の入力
指示を行うキー入力部である。
【００１１】次に、上記のように構成されたディスク装
置の動作について説明する。光ピックアップ５は、ディ
スク１の目的トラックに照射したレーザ光の反射光を検
出することにより、再生専用型の光ディスクの場合は、
目的トラックのビット列における光の回折現象を利用す
ることにより再生信号を検出し、書き換え型の光磁気デ
ィスクの場合は、目的トラックからの反射光の偏向角の
相違を検出して再生信号を検出する。
置の動作について説明する。光ピックアップ５は、ディ
スク１の目的トラックに照射したレーザ光の反射光を検
出することにより、再生専用型の光ディスクの場合は、
目的トラックのビット列における光の回折現象を利用す
ることにより再生信号を検出し、書き換え型の光磁気デ
ィスクの場合は、目的トラックからの反射光の偏向角の
相違を検出して再生信号を検出する。
【００１２】光ピックアップ５の出力は、ＲＦ回路６に
供給され、ＲＦ回路６は、光ピックアップ５で検出され
た再生信号に対して増幅処理、波形等価処理および２値
化処理してＥＦＭ復調回路７に供給する。ＥＦＭ復調回
路７は、ＲＦ回路６からの２値化再生信号が、光ディス
ク１の記録に適するように変調されているため、復調処
理を行う。また、ＲＦ回路６からの２値化再生信号は、
同期クロック抽出手段であるＰＬＬ回路８にも供給され
る。ＥＦＭ復調回路７の復調出力は、アドレス制御回路
１１内の、ＰＬＬ回路８で抽出された再生クロックに同
期して動作する書き込みアドレス生成手段で生成された
アドレスに従って、エラー訂正ＲＡＭ１０に順次書き込
まれる。
供給され、ＲＦ回路６は、光ピックアップ５で検出され
た再生信号に対して増幅処理、波形等価処理および２値
化処理してＥＦＭ復調回路７に供給する。ＥＦＭ復調回
路７は、ＲＦ回路６からの２値化再生信号が、光ディス
ク１の記録に適するように変調されているため、復調処
理を行う。また、ＲＦ回路６からの２値化再生信号は、
同期クロック抽出手段であるＰＬＬ回路８にも供給され
る。ＥＦＭ復調回路７の復調出力は、アドレス制御回路
１１内の、ＰＬＬ回路８で抽出された再生クロックに同
期して動作する書き込みアドレス生成手段で生成された
アドレスに従って、エラー訂正ＲＡＭ１０に順次書き込
まれる。
【００１３】エラー訂正ＲＡＭ１０に書き込まれたデー
タは、ＰＬＬ回路８内の水晶発振器に同期して動作する
エラー訂正処理手段であるＡＣＩＲＣデコード処理回路
９でエラー訂正処理される。このエラー訂正ＲＡＭ１０
上のエラー訂正済みのデータは、アドレス制御回路１１
内の、水晶発振器に同期して動作する読み出しアドレス
生成手段で生成されたアドレスに従って、エラー訂正Ｒ
ＡＭ１０から順次読み出される。
タは、ＰＬＬ回路８内の水晶発振器に同期して動作する
エラー訂正処理手段であるＡＣＩＲＣデコード処理回路
９でエラー訂正処理される。このエラー訂正ＲＡＭ１０
上のエラー訂正済みのデータは、アドレス制御回路１１
内の、水晶発振器に同期して動作する読み出しアドレス
生成手段で生成されたアドレスに従って、エラー訂正Ｒ
ＡＭ１０から順次読み出される。
【００１４】エラー訂正ＲＡＭ１０から読み出されたデ
ータは、ＣＤＲＯＭデコード回路１２に供給される。Ｃ
ＤＲＯＭデコード回路１２は、ＣＤ−ＲＯＭのセクタ構
造でフォーマットされているデータから、同期マーク、
アドレスおよび圧縮済みのオーディオデータをデコード
する。この圧縮済みのオーディオデータは、メモリコン
トローラ１３により制御されるショックプルーフメモリ
１４に転送され、所定の速度で書き込まれる。そして、
メモリコントローラ１３は、再生中に振動等により再生
位置が飛んでしまうトラックジャンプが生じなければ、
ＣＤＲＯＭデコード回路１２から圧縮された状態のデー
タを書き込み速度の約５分の１倍の転送速度で順次読み
出し、読み出したデータをデータ伸長回路１５に転送す
る。
ータは、ＣＤＲＯＭデコード回路１２に供給される。Ｃ
ＤＲＯＭデコード回路１２は、ＣＤ−ＲＯＭのセクタ構
造でフォーマットされているデータから、同期マーク、
アドレスおよび圧縮済みのオーディオデータをデコード
する。この圧縮済みのオーディオデータは、メモリコン
トローラ１３により制御されるショックプルーフメモリ
１４に転送され、所定の速度で書き込まれる。そして、
メモリコントローラ１３は、再生中に振動等により再生
位置が飛んでしまうトラックジャンプが生じなければ、
ＣＤＲＯＭデコード回路１２から圧縮された状態のデー
タを書き込み速度の約５分の１倍の転送速度で順次読み
出し、読み出したデータをデータ伸長回路１５に転送す
る。
【００１５】データ伸長回路１５は、ＡＴＲＡＣ（Adap
tive Transfer Acoustic Coding)方式で圧縮されている
データを伸長処理する。このデータ伸長回路１５からの
ディジタルオーディオデータは、ＤＡコンバータ１６に
より２チャンネルのアナログオーディオデータ信号に復
元される。
tive Transfer Acoustic Coding)方式で圧縮されている
データを伸長処理する。このデータ伸長回路１５からの
ディジタルオーディオデータは、ＤＡコンバータ１６に
より２チャンネルのアナログオーディオデータ信号に復
元される。
【００１６】図２は上記エラー訂正ＲＡＭ１０のアドレ
ス制御回路１１の詳細な構成を示す。本実施の形態にお
けるアドレス制御回路１１は、ＲＡＭ書き込みアドレス
生成手段の一部であり、ＰＬＬ出力同期クロックｂで動
作するフレームカウンタ２１とシンボルカウンタ２２
と、ＲＡＭ読み出しアドレス生成手段の一部であり、水
晶同期クロックｃで動作するフレームカウンタ２３とシ
ンボルカウンタ２４と、ＲＡＭ書き込みアドレス生成手
段およびＲＡＭ読み出しアドレス生成手段の共通部であ
るフレームカウンタ用セレクタ２５と、シンボルカウン
タ用セレクタ２６と、オフセットＲＯＭ２７と、フルア
ダー２８と、ラッチ回路２９と、カウンタ出力制御部３
０を有する。
ス制御回路１１の詳細な構成を示す。本実施の形態にお
けるアドレス制御回路１１は、ＲＡＭ書き込みアドレス
生成手段の一部であり、ＰＬＬ出力同期クロックｂで動
作するフレームカウンタ２１とシンボルカウンタ２２
と、ＲＡＭ読み出しアドレス生成手段の一部であり、水
晶同期クロックｃで動作するフレームカウンタ２３とシ
ンボルカウンタ２４と、ＲＡＭ書き込みアドレス生成手
段およびＲＡＭ読み出しアドレス生成手段の共通部であ
るフレームカウンタ用セレクタ２５と、シンボルカウン
タ用セレクタ２６と、オフセットＲＯＭ２７と、フルア
ダー２８と、ラッチ回路２９と、カウンタ出力制御部３
０を有する。
【００１７】ＲＡＭ書き込みアドレスは、ＰＬＬ出力ク
ロック同期のシンボルカウンタ２２の出力値をセレクタ
２６で選択されてアドレスとするオフセットＲＯＭ２７
の出力と、ＰＬＬ出力クロック同期のフレームカウンタ
２１の出力とを、フルアダー２８で加算して生成する。
ＲＡＭ読み出しアドレスは、水晶クロック同期のシンボ
ルカウンタ２４の出力値をセレクタ２６で選択されてア
ドレスとするオフセットＲＯＭ２７の出力と、水晶クロ
ック同期のフレームカウンタ２３の出力とを、フルアダ
ー２８で加算して生成する。
ロック同期のシンボルカウンタ２２の出力値をセレクタ
２６で選択されてアドレスとするオフセットＲＯＭ２７
の出力と、ＰＬＬ出力クロック同期のフレームカウンタ
２１の出力とを、フルアダー２８で加算して生成する。
ＲＡＭ読み出しアドレスは、水晶クロック同期のシンボ
ルカウンタ２４の出力値をセレクタ２６で選択されてア
ドレスとするオフセットＲＯＭ２７の出力と、水晶クロ
ック同期のフレームカウンタ２３の出力とを、フルアダ
ー２８で加算して生成する。
【００１８】また、書き換え型の光磁気ディスクの場合
は、システムコントローラ１７は、ＣＤＲＯＭデコード
回路１２で得られたアドレスデータを監視し、書き継ぎ
セクタまたは書き継ぎセクタの前セクタを検出し、書き
継ぎエリア検出信号ｅ（＝ロード指示信号ａ）をアドレ
ス制御回路１１のディレイ手段３１に送出する。ディレ
イ手段３１が書き継ぎエリア検出信号ｅを受信すると、
ＯＲ回路３２が、比較器３３の出力を基に、読み出しア
ドレス生成用フレームカウンタ２３の出力値を書き込み
アドレス生成用フレームカウンタ２１にロードして、Ｒ
ＡＭ書き込むアドレスを変更する制御を行う。
は、システムコントローラ１７は、ＣＤＲＯＭデコード
回路１２で得られたアドレスデータを監視し、書き継ぎ
セクタまたは書き継ぎセクタの前セクタを検出し、書き
継ぎエリア検出信号ｅ（＝ロード指示信号ａ）をアドレ
ス制御回路１１のディレイ手段３１に送出する。ディレ
イ手段３１が書き継ぎエリア検出信号ｅを受信すると、
ＯＲ回路３２が、比較器３３の出力を基に、読み出しア
ドレス生成用フレームカウンタ２３の出力値を書き込み
アドレス生成用フレームカウンタ２１にロードして、Ｒ
ＡＭ書き込むアドレスを変更する制御を行う。
【００１９】（実施の形態２）次に、本発明の請求項２
に対応する第２の実施の形態について、同様にミニディ
スクを例にして説明する。本実施の形態２におけるディ
スク装置の全体構成は図１と同じであり、またアドレス
制御回路１１の構成も、図３に示すように図２とほとん
ど同じであり、異なるのは、アドレス制御回路１１に入
力されるのが、図２では書き継ぎエリア検出信号ｅであ
るのに対し、図３ではシステムコントローラ１７からサ
ーボ回路４に出力されるトラッキング制御開始指示信号
ｄであることである。
に対応する第２の実施の形態について、同様にミニディ
スクを例にして説明する。本実施の形態２におけるディ
スク装置の全体構成は図１と同じであり、またアドレス
制御回路１１の構成も、図３に示すように図２とほとん
ど同じであり、異なるのは、アドレス制御回路１１に入
力されるのが、図２では書き継ぎエリア検出信号ｅであ
るのに対し、図３ではシステムコントローラ１７からサ
ーボ回路４に出力されるトラッキング制御開始指示信号
ｄであることである。
【００２０】サーボ回路４は、システムコントローラ１
７からトラッキング制御開始指示信号ｄと、フォーカス
制御開始指示信号を受信し、ＲＦ回路６で抽出されるフ
ォーカスエラー信号が零になるように、光ピックアップ
５の光学系のフォーカス制御を行うとともに、ＲＦ回路
６で抽出されるトラッキングエラー信号が零になるよう
に、光ピックアップ５の光学系のトラッキング制御を行
う。
７からトラッキング制御開始指示信号ｄと、フォーカス
制御開始指示信号を受信し、ＲＦ回路６で抽出されるフ
ォーカスエラー信号が零になるように、光ピックアップ
５の光学系のフォーカス制御を行うとともに、ＲＦ回路
６で抽出されるトラッキングエラー信号が零になるよう
に、光ピックアップ５の光学系のトラッキング制御を行
う。
【００２１】また、システムコントローラ１７から出力
されるトラッキング制御開始指示信号ｄは、アドレス制
御回路１１のディレイ手段３１に入力される。アドレス
制御回路１１がトラッキング制御開始指示信号ｄを受信
すると、ＯＲ回路３２が、比較器３３の出力を基に、読
み出しアドレス生成用フレームカウンタ２３の出力値を
書き込みアドレス生成用フレームカウンタ２１にロード
して、書き込みアドレスを変更する制御を行う。
されるトラッキング制御開始指示信号ｄは、アドレス制
御回路１１のディレイ手段３１に入力される。アドレス
制御回路１１がトラッキング制御開始指示信号ｄを受信
すると、ＯＲ回路３２が、比較器３３の出力を基に、読
み出しアドレス生成用フレームカウンタ２３の出力値を
書き込みアドレス生成用フレームカウンタ２１にロード
して、書き込みアドレスを変更する制御を行う。
【００２２】なお、上記各実施の形態では、ミニディス
クを例に説明したが、エラー訂正ＲＡＭ１０上にディス
クの回転変動を吸収するエリアを持ち、かつ書き換え型
ディスクを使用するディスク装置についても同様に実施
可能である。
クを例に説明したが、エラー訂正ＲＡＭ１０上にディス
クの回転変動を吸収するエリアを持ち、かつ書き換え型
ディスクを使用するディスク装置についても同様に実施
可能である。
【００２３】
【発明の効果】以上のように、本発明によれば、ディス
クから読み出されるデータの中で、実際に読み出そうと
している位置のデータが信号処理系に入ってくる前に、
常にエラー訂正ＲＡＭ上の回転変動吸収エリアの状態を
最適にすることが可能となり、ディスクからデータを読
み出している途中で、エラー訂正ＲＡＭの回転変動吸収
エリアが破綻することによるデータトライの割合を低減
し、データの読み出し速度の実行値を向上させることが
できるという効果を有する。
クから読み出されるデータの中で、実際に読み出そうと
している位置のデータが信号処理系に入ってくる前に、
常にエラー訂正ＲＡＭ上の回転変動吸収エリアの状態を
最適にすることが可能となり、ディスクからデータを読
み出している途中で、エラー訂正ＲＡＭの回転変動吸収
エリアが破綻することによるデータトライの割合を低減
し、データの読み出し速度の実行値を向上させることが
できるという効果を有する。
【図１】本発明の実施の形態１および２におけるディス
ク装置の構成を示すブロック図
ク装置の構成を示すブロック図
【図２】本発明の実施の形態１におけるエラー訂正ＲＡ
Ｍ用アドレス制御回路の構成を示すブロック図
Ｍ用アドレス制御回路の構成を示すブロック図
【図３】本発明の実施の形態２におけるエラー訂正ＲＡ
Ｍ用アドレス制御回路の構成を示すブロック図
Ｍ用アドレス制御回路の構成を示すブロック図
【図４】従来例におけるエラー訂正ＲＡＭ用アドレス制
御回路の構成を示すブロック図
御回路の構成を示すブロック図
１ 光ディスク ２ スピンドルモータ ３ モータドライバ ４ サーボ回路 ５ 光ピックアップ ６ ＲＦ回路 ７ ＥＦＭ復調回路 ８ ＰＬＬ回路 ９ ＡＣＩＲＣデコード処理回路 １０ エラー訂正ＲＡＭ １１ アドレス制御回路 １２ ＣＤＲＯＭデコード回路 １３ メモリコントローラ １４ ショックプルーフメモリ １５ データ伸長処理回路 １６ ＤＡコンバータ １７ システムコントローラ １８ キー入力部 ２１ 書き込むアドレス生成用フレームカウンタ ２２ 書き込むアドレス生成用シンボルカウンタ ２３ 読み出しアドレス生成用フレームカウンタ ２４ 読み出しアドレス生成用シンボルカウンタ ２５、２６ セレクタ ２７ オフセット回路 ２８ フルアダー ２９ ラッチ回路 ３０ カウンタ出力制御回路 ３１ ディレイ手段 ３２ ＯＲ回路 ３３ 比較器
Claims (2)
- 【請求項１】 ディスクから信号を読み取る手段と、読
み取った信号から再生信号を検出する手段と、得られた
再生信号に対する同期クロックを抽出する手段と、再生
信号を復調する手段と、復調された信号をエラー訂正用
ＲＡＭに書き込むためのＲＡＭ書き込みアドレスを生成
する手段と、エラー訂正処理を行う手段と、エラー訂正
後のエラー訂正用ＲＡＭからデータを読み出すためのＲ
ＡＭ読み出しアドレスを生成する手段と、ディスク上の
信号書き継ぎエリアを検出する手段と、検出されたエリ
ア検出信号を一定時間遅延させる手段と、遅延後のエリ
ア検出信号のタイミングでＲＡＭ書き込みアドレスを変
更する手段とを備えたディスク装置。 - 【請求項２】 ディスクから信号を読み取る手段と、読
み取った信号から再生信号を検出する手段と、得られた
再生信号に対する同期クロックを抽出する手段と、再生
信号を復調する手段と、復調された信号をエラー訂正用
ＲＡＭに書き込むためのＲＡＭ書き込みアドレスを生成
する手段と、エラー訂正処理を行う手段と、エラー訂正
後のエラー訂正用ＲＡＭからデータを読み出すためのＲ
ＡＭ読み出しアドレスを生成する手段と、信号読み取り
手段を位置決めするためのサーボ制御手段と、信号読み
取り手段に対するトラッキング制御の起動開始信号を一
定時間遅延させる手段と、遅延後の起動開始信号のタイ
ミングでＲＡＭ書き込みアドレスを変更する手段とを備
えたディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14333296A JPH09326173A (ja) | 1996-06-05 | 1996-06-05 | ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14333296A JPH09326173A (ja) | 1996-06-05 | 1996-06-05 | ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326173A true JPH09326173A (ja) | 1997-12-16 |
Family
ID=15336329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14333296A Pending JPH09326173A (ja) | 1996-06-05 | 1996-06-05 | ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437768C (zh) * | 2003-02-17 | 2008-11-26 | 联发科技股份有限公司 | 高速光学记录器 |
-
1996
- 1996-06-05 JP JP14333296A patent/JPH09326173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437768C (zh) * | 2003-02-17 | 2008-11-26 | 联发科技股份有限公司 | 高速光学记录器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100404057B1 (ko) | 데이터 기록 장치 | |
| JP2002093059A (ja) | ディスクフォーマット、ディスク記録装置および方法、並びにディスク再生装置及び方法 | |
| CA2098216C (en) | Information reproducing apparatus | |
| JPH0452554B2 (ja) | ||
| JP2002230772A (ja) | データ記録装置及びデータ記録装制御装置 | |
| JP3433021B2 (ja) | Ｐｌｌ回路 | |
| JP3839926B2 (ja) | ディスク再生装置及びディスク再生方法 | |
| US6992957B2 (en) | Controller of data recorder | |
| JP3754288B2 (ja) | 制御装置 | |
| JP3946421B2 (ja) | 光ディスク装置 | |
| KR100403249B1 (ko) | 데이터 기록 장치 | |
| JPH09326173A (ja) | ディスク装置 | |
| EP0496429B1 (en) | Error correction coded digital data reproducing apparatus | |
| US20010006498A1 (en) | Data recorder | |
| JP3059860B2 (ja) | ディスクプレーヤ | |
| JP2999982B2 (ja) | ディスク再生装置、及び再生回路 | |
| KR100464409B1 (ko) | 광기록매체상의 상대 어드레스 검출 및 보정 장치 및 방법 | |
| JP2793062B2 (ja) | ディスクプレーヤ | |
| KR100404402B1 (ko) | 데이터 기록 장치 | |
| JP3239370B2 (ja) | データ復号装置 | |
| JP3011585B2 (ja) | デジタル信号記録媒体再生装置 | |
| JP2559347B2 (ja) | 光ディスク記録装置 | |
| JP2006155824A (ja) | 光ディスク再生装置 | |
| JP2004046989A (ja) | 復調回路、情報再生装置、及び情報再生方法 | |
| JPH0869665A (ja) | デコーダ及び再生装置 |