JPH09312249A - パターン細り検査用パターン及びそれを用いたパターン細り検査方法 - Google Patents

パターン細り検査用パターン及びそれを用いたパターン細り検査方法

Info

Publication number
JPH09312249A
JPH09312249A JP8126191A JP12619196A JPH09312249A JP H09312249 A JPH09312249 A JP H09312249A JP 8126191 A JP8126191 A JP 8126191A JP 12619196 A JP12619196 A JP 12619196A JP H09312249 A JPH09312249 A JP H09312249A
Authority
JP
Japan
Prior art keywords
pattern
inspection
thinning
aberration
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8126191A
Other languages
English (en)
Inventor
Yasuhiro Tanaka
康浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8126191A priority Critical patent/JPH09312249A/ja
Publication of JPH09312249A publication Critical patent/JPH09312249A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 パターンの細り程度を、簡単に、しかも正確
に検査することができるパターン細り検査用パターン及
びそれを用いたパターン細り検査方法を提供する。 【解決手段】 パターン細り検査用のパターンにおい
て、チップアレイに対して平面的にL字形状に形成さ
れ、かつ段差を有する下地パターン5と、この下地パタ
ーン5に平面的に直交するL字形状の上層Alレジスト
パターン6とを設け、矢印で示すように、下地パターン
5の段差上のL字形状の上層Alレジストパターン6を
90°方向より検査する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造プロセ
ス(フォトリソ工程)において、特に、高反射基板上に
パターンニングする際に発生し易くなるパターン細り検
査用パターン及びそれを用いたパターン細り検査方法に
関するものである。
【0002】
【従来の技術】このような分野の技術としては、例え
ば、特開昭63−287953号公報、特開平2−29
1142号公報、特開平4−002114号公報に開示
されるものがあった。このような半導体製造プロセスに
おけるフォトリソ工程において、露光機、(反射プロジ
ェクションアライナー/ステッパ)にて、特にAl工程
等の高反射基板上にパターンニングを行う場合、下地段
差上のレジストパターンが選択的に細り易くなる傾向が
ある。
【0003】その主要因としては、段差上下でのレジス
ト膜厚差により、適性露光量及びフォーカス値が異なる
ことが考えられるが、具体的な検査方法がなく、実デバ
イス内でのパターン検査にて対応しているのが現状であ
る。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た従来の実デバイス内でのパターン検査では、デバイス
の種類が多く、どこにパターン細りが発生するのかを、
機種毎に確認しておく必要があり、しかも、その特定パ
ターンを実作業者が、通常の検査にて確認するのは、極
めて困難である。
【0005】本発明は、上記問題点を除去し、パターン
細りの程度を、簡単に、しかも正確に検査することがで
きるパターン細り検査用パターン及びそれを用いたパタ
ーン細り検査方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕パターン細り検査用パターンにおいて、チップア
レイに対して平面的にL字形状に形成され、かつ段差を
有する下地パターンと、この下地パターンに平面的に直
交するL字形状の上層パターンとを設けるようにしたも
のである。
【0007】したがって、簡単な構造で、露光機が有し
ている光学系的な90°収差の度合いが判り、その度合
いにより、良/否の判定を簡単に行うことができる。 〔2〕パターン細り検査用パターンにおいて、チップア
レイに対して45°回転させるとともに、平面的にL字
形状に形成され、かつ段差を有する下地パターンと、こ
の下地パターンに平面的に直交するL字形状の上層パタ
ーンとを設けるようにしたものである。
【0008】したがって、簡単な構造で、露光機が有し
ている光学系的な45°収差の度合いが判り、その度合
いにより、良/否の判定を簡単に行うことができる。 〔3〕上記〔1〕又は〔2〕記載のパターン細り検査用
パターンにおいて、前記下地パターンは凹形状の層間絶
縁膜であり、前記上層パターンは金属配線膜である。
【0009】したがって、段差が厳しい又は構造的にノ
ッチが出やすい工程でも、パターン細り検査を十分に行
うことができる。 〔4〕上記〔1〕又は〔2〕記載のパターン細り検査用
パターンにおいて、前記下地パターンは凸形状の多結晶
シリコン膜または金属シリサイド膜であり、前記上層パ
ターンは金属配線膜である。
【0010】したがって、段差が厳しい又は構造的にノ
ッチが出やすい工程でも、パターン細り検査を十分に行
うことができる。 〔5〕上記〔1〕、〔2〕、〔3〕又は〔4〕記載のパ
ターン細り検査用パターンにおいて、前記上層パターン
はアルミニウム膜である。したがって、高反射基板上へ
のパターンニングにおけるパターン細り検査を十分に行
うことができる。
【0011】〔6〕パターン細り検査用パターンにおい
て、1チップ内の空きスペース内に90°収差の検査用
パターンと45°収差の検査用パターンとを配置するよ
うにしたものである。このように、90°収差の検査用
パターンと、45°収差の検査用パターンとの両方を同
一チップ内に配置しておくようにしたので、検査工程に
応じて、いずれかの検査パターンを自由に選択すること
ができる。
【0012】〔7〕パターン細り検査方法において、1
チップ内の空きスペース内にチップアレイに対して平面
的にL字形状に形成され、かつ段差を有する下地パター
ンと、この下地パターンに平面的に直交するL字形状の
上層パターンとを具備するパターン細り検査用パターン
を配置し、段差上のレジストパターンをX方向及びY方
向より検査するようにしたものである。
【0013】したがって、露光機が有している光学系的
な90°収差の度合いが判り、その度合いにより、パタ
ーン細り検査を十分に行うことができる。 〔8〕パターン細り検査方法において、1チップ内の空
きスペース内にチップアレイに対して45°回転させる
とともに、平面的にL字形状に形成され、かつ段差を有
する下地パターンと、この下地パターンに平面的に直交
するL字形状の上層パターンとを具備するパターン細り
検査用パターンを配置し、段差上のレジストパターンを
X方向及びY方向より検査するようにしたものである。
【0014】したがって、露光機が有している光学系的
な45°収差の度合いが判り、その度合いにより、パタ
ーン細り検査を十分に行うことができる。
〔9〕パターン細り検査方法において、1チップ内の空
きスペース内に90°収差の検査用パターンと45°収
差の検査用パターンの両方を配置し、その検査工程に応
じチップアレイに対し、自由に90°収差の検査用パタ
ーンと45°収差の検査用パターンかを選択し、パター
ン細りの検査を行うようにしたものである。
【0015】したがって、90°収差の検査用パターン
と、45°収差の検査用パターンのいずれかの検査パタ
ーンを自由に選択して、検査工程に適合したパターン細
り検査を行うことができる。 〔10〕上記〔7〕又は〔8〕記載のパターン細り検査
方法において、前記段差上のレジストパターン寸法を実
測し、検量グラフと整合をとることにより、フォーカス
ずれ量を定量化するようにしたものである。
【0016】したがって、検量グラフより、フォーカス
ずれ量を測長するだけで、定量化が可能となり、露光機
へのフォーカス補正量を容易に算出することができる。
つまり、段差上のレジストパターン寸法を測ることによ
り、収差の度合いを定量的に確認することができ、露光
機への収差補正も簡単に行うことができる。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図1は本発明の
第1実施例を示す90°収差の検査用パターン(その
1)の平面図、図2はその検査用パターン(その1)の
断面図、図3はその検査用パターン(その2)の平面
図、図4はその検査用パターン(その2)の断面図であ
る。
【0018】図2に示すように、Si基板1上にSiO
2 膜2を形成し、このSiO2 膜2にAC(アクティ
ブ)パターンである凹形状段差3を形成する。なお、こ
の実施例では、凹形状段差3について述べているが、こ
れに限定されるものではなく、抜きパターンなら何でも
良い。例えば、図4に示すような、2Cパターン(BP
SG)等や1G(第1ゲート)(Poly−Si/W−
Si)のような凸形状段差12(残しパターンなら何で
も良い)を、図1又は図3に示すように、チップアレイ
に対して平面的にL字形状の下地パターン5,15とし
て形成する〔この時のL字形状パターン幅は、各工程:
AC(アクティブ)パターンや、1G(第1ゲート)パ
ターン等にかかわらず、実デバイスのワード線幅と同値
とする〕。なお、4はAlレジスト、Oは下地パターン
7,17の起点、11はSi基板、13はSiO2 膜で
ある。
【0019】次いで、その下地パターン(段差)5,1
5上に、Alフォトリソ工程にて、下地段差と交差する
よう反対向きにL字形状の上層パターン6,16を形成
する。この時のL字形状の上層パターン6,16の幅
は、Alホトリソ工程での実パターン配線幅と同値と
し、下地パターン5,15に対し3本程度形成させる
(本数は、多くてもかまわない)。
【0020】図5に示すように、これらのパターン細り
検査パターン23を、1チップ21内のセル22から外
れた空きスペース内にチップ毎に挿入させ、段差上のレ
ジストパターンをX方向及びY方向よりチェックし、パ
ターン細りの程度を確認する。すなわち、図1又は図3
において矢印で示すように、下地パターン5,15の段
差上のL字形状の上層Alレジストパターン6,16を
90°方向より検査する。
【0021】この時に、明らかにパターン細りが確認で
きるようであれば、段差上のレジストパターン寸法まで
実測(測長機はSEM測長機が良い)し、パターン細り
の度合いを数値化する。図6は本発明の第2の実施例を
示す45°収差の検査用パターンの平面図である。
【0022】本発明の第1実施例で示した90°収差の
検査用パターンの起点O(7,17)を中心として、θ
を45°だけ(左右どちらでもよい)、回転させたもの
である。そこで、図6において矢印で示すように、下地
パターン5の段差上のL字形状の上層Alレジストパタ
ーン6を斜め(45°)方向より検査する。
【0023】なお、パターン細り検査用の下地パターン
は、図7に示すように、90°収差の検査用パターン3
3と、45°収差の検査用パターン34の両方を同一チ
ップ31内に配置しておき、検査工程に応じ(例えば、
検査工程のL字形状の上層Alレジストパターン6が9
0°方向に配置されているか、もしくは45°方向に配
置されているか、下地パターンの段差上のレジストパタ
ーンが細りやすくなるパターンの配列方向により、90
°か45°の検査パターンを自由に選択することができ
る)、チップアレイに対して自由に90°/45°と配
置することができる。なお、図7において、32はスク
ライブラインである。
【0024】次に、本発明の第4実施例について説明す
る。レジスト目標寸法での露光量にてフォーカス水準毎
にパターニングを行うと、図8に示すような、実測寸法
ΔCD(μm)とフォーカス値(μm)との相関グラフ
を求めることができる。すなわち、ベストフォーカス値
(センター)では、通常ΔCD(μm)は極値をとる傾
向にあり、フォーカスがずれると、ΔCD(μm)が変
わる結果となり、このグラフが検量グラフとなる。ただ
し、この検量グラフは検査工程に応じ予め作成しておく
ことが必要である。この時の測長箇所はもちろん段差上
のレジストパターンである。
【0025】検査工程の段差上レジストパターン寸法を
実測して、その実測した値(ΔCD)が、仮にグラフ上
のC2 (μm)であったとすれば、この検量グラフよ
り、フォーカスずれ量は、B2 又はA2 となり、また、
1 (μm)であったとすれば、この検量グラフより、
フォーカスずれ量は、B1 又はA1 となり、フォーカス
ずれ量を測長するだけで、定量化することができる。
【0026】以上のように構成することにより、以下の
ような効果を奏することができる。 (1)露光機(主に、反射プロジェクションアライナ
ー)は、光学系的に収差(X、Yフォーカス差:90°
又は45°収差がある)を持っているが、前述のような
パターン細り検査パターンを設けることにより、90°
収差の度合いが判り、その度合いにより良/否の判定が
簡単に行える。
【0027】(2)パターン細り検査パターンをチップ
アレイに対し、45°方向に配置させることにより、4
5°収差に対しても上述のような効果が期待できる。 (3)段差上のレジストパターン寸法を測ることで、収
差の度合いを定量的に確認することができ、露光機への
収差補正も簡単に行うことができる。なお、このパター
ン細り検査方法は、半導体プロセスにおけるフォトリソ
工程において、特に、高反射基板上へのパターンニング
に対して有効であるが、その他にも、段差が厳しい又は
構造的にノッチが出やすい工程でも、十分に有効であ
る。
【0028】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0029】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、簡単な構造で、露
光機が有している光学系的な90°収差の度合いが判
り、その度合いにより、良/否の判定を簡単に行うこと
ができる。
【0030】(2)請求項2記載の発明によれば、簡単
な構造で、露光機が有している光学系的な45°収差の
度合いが判り、その度合いにより、良/否の判定を簡単
に行うことができる。 (3)請求項3記載の発明によれば、段差が厳しい又は
構造的にノッチが出やすい工程でも、パターン細り検査
を十分に行うことができる。
【0031】(4)請求項4記載の発明によれば、段差
が厳しい又は構造的にノッチが出やすい工程でも、パタ
ーン細り検査を十分に行うことができる。 (5)請求項5記載の発明によれば、高反射基板上への
パターンニングにおけるパターン細り検査を十分に行う
ことができる。 (6)請求項6記載の発明によれば、90°収差の検査
用パターンと、45°収差の検査用パターンとの両方を
同一チップ内に配置しておくようにしたので、検査工程
に応じて、いずれかの検査パターンを自由に選択するこ
とができる。
【0032】(7)請求項7記載の発明によれば、露光
機が有している光学系的な90°収差の度合いが判り、
その度合いにより、パターン細り検査を十分に行うこと
ができる。 (8)請求項8記載の発明によれば、露光機が有してい
る光学系的な45°収差の度合いが判り、その度合いに
より、パターン細り検査を十分に行うことができる。
【0033】(9)請求項9記載の発明によれば、90
°収差の検査用パターンと、45°収差の検査用パター
ンのいずれかの検査パターンを自由に選択して、検査工
程に適合したパターン細り検査を行うことができる。 (10)請求項10記載の発明によれば、検量グラフよ
り、フォーカスずれ量を測長するだけで、定量化が可能
となり、露光機へのフォーカス補正量を容易に算出する
ことができる。つまり、段差上のレジストパターン寸法
を測ることにより、収差の度合いを定量的に確認するこ
とができ、露光機への収差補正も簡単に行うことができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す90°収差の検査用
パターン(その1)の平面図である。
【図2】本発明の第1実施例を示す90°収差の検査用
パターン(その1)の断面図である。
【図3】本発明の第1実施例を示す90°収差の検査用
パターン(その2)の平面図である。
【図4】本発明の第1実施例を示す90°収差の検査用
パターン(その2)の断面図である。
【図5】本発明のパターン細り検査パターンのチップ内
の配置図である。
【図6】本発明の第2実施例を示す45°収差の検査用
パターンの平面図である。
【図7】本発明の第3実施例を示すパターン細り検査パ
ターンのチップ内の配置図である。
【図8】本発明の第4実施例を示すパターンの実測寸法
とフォーカス値との相関を示すグラフである。
【符号の説明】
1,11 Si基板 2,13 SiO2 膜 3 凹形状段差 4 Alレジスト 5,15 下地パターン 6,16 L字形状の上層Alレジストパターン 12 凸形状段差 21,31 チップ 23 パターン細り検査パターン 32 スクライブライン 33 90°収差の検査用パターン 34 45°収差の検査用パターン

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 パターン細り検査用パターンにおいて、
    (a)チップアレイに対して平面的にL字形状に形成さ
    れ、かつ段差を有する下地パターンと、(b)該下地パ
    ターンに平面的に直交するL字形状の上層パターンとを
    具備することを特徴とするパターン細り検査用パター
    ン。
  2. 【請求項2】 パターン細り検査用パターンにおいて、
    (a)チップアレイに対して45°回転させるととも
    に、平面的にL字形状に形成され、かつ段差を有する下
    地パターンと、(b)該下地パターンに平面的に直交す
    るL字形状の上層パターンとを具備することを特徴とす
    るパターン細り検査用パターン。
  3. 【請求項3】 請求項1又は2記載のパターン細り検査
    用パターンにおいて、前記下地パターンは凹形状の層間
    絶縁膜であり、前記上層パターンは金属配線膜であるこ
    とを特徴とするパターン細り検査用パターン。
  4. 【請求項4】 請求項1又は2記載のパターン細り検査
    用パターンにおいて、前記下地パターンは凸形状の多結
    晶シリコン膜または金属シリサイド膜であり、前記上層
    パターンは金属配線膜であることを特徴とするパターン
    細り検査用パターン。
  5. 【請求項5】 請求項1、2、3又は4記載のパターン
    細り検査用パターンにおいて、前記上層パターンはアル
    ミニウム膜であることを特徴とするパターン細り検査用
    パターン。
  6. 【請求項6】 パターン細り検査用パターンにおいて、 1チップ内の空きスペース内に90°収差の検査用パタ
    ーンと45°収差の検査用パターンとを配置してなるこ
    とを特徴とするパターン細り検査用パターン。
  7. 【請求項7】 パターン細り検査方法において、(a)
    1チップ内の空きスペース内にチップアレイに対して平
    面的にL字形状に形成され、かつ段差を有する下地パタ
    ーンと、該下地パターンに平面的に直交するL字形状の
    上層パターンとを具備するパターン細り検査用パターン
    を配置し、(b)段差上のレジストパターンをX方向及
    びY方向より検査することを特徴とするパターン細り検
    査方法。
  8. 【請求項8】 パターン細り検査方法において、(a)
    1チップ内の空きスペース内にチップアレイに対して4
    5°回転させるとともに平面的にL字形状に形成され、
    かつ段差を有する下地パターンと、該下地パターンに平
    面的に直交するL字形状の上層パターンとを具備するパ
    ターン細り検査用パターンを配置し、(b)段差上のレ
    ジストパターンをX方向及びY方向より検査することを
    特徴とするパターン細り検査方法。
  9. 【請求項9】 パターン細り検査方法において、1チッ
    プ内の空きスペース内に90°収差の検査用パターンと
    45°収差の検査用パターンの両方を配置し、その検査
    工程に応じチップアレイに対し自由に90°収差の検査
    用パターンと45°収差の検査用パターンかを選択し、
    パターン細りの検査を行うことを特徴とするパターン細
    り検査方法。
  10. 【請求項10】 請求項7又は8記載のパターン細り検
    査方法において、前記段差上のレジストパターン寸法を
    実測し、検量グラフと整合をとることにより、フォーカ
    スずれ量を定量化するようにしたことを特徴とするパタ
    ーン細り検査方法。
JP8126191A 1996-05-22 1996-05-22 パターン細り検査用パターン及びそれを用いたパターン細り検査方法 Withdrawn JPH09312249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8126191A JPH09312249A (ja) 1996-05-22 1996-05-22 パターン細り検査用パターン及びそれを用いたパターン細り検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8126191A JPH09312249A (ja) 1996-05-22 1996-05-22 パターン細り検査用パターン及びそれを用いたパターン細り検査方法

Publications (1)

Publication Number Publication Date
JPH09312249A true JPH09312249A (ja) 1997-12-02

Family

ID=14928958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8126191A Withdrawn JPH09312249A (ja) 1996-05-22 1996-05-22 パターン細り検査用パターン及びそれを用いたパターン細り検査方法

Country Status (1)

Country Link
JP (1) JPH09312249A (ja)

Similar Documents

Publication Publication Date Title
US20060105476A1 (en) Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof
US9293354B2 (en) Apparatus and method for calibrating lithography process
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
US5721619A (en) Misregistration detecting marks for pattern formed on semiconductor substrate
US6960481B2 (en) Evaluation method
JP3415551B2 (ja) 半導体装置の製造方法
KR20070018527A (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US6562525B2 (en) Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask
US7740994B2 (en) Method for selecting photomask substrate, method for manufacturing photomask, and method for manufacturing semiconductor device
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JPH11145302A (ja) 半導体素子の製造方法
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JPH09312249A (ja) パターン細り検査用パターン及びそれを用いたパターン細り検査方法
US7693682B2 (en) Method for measuring critical dimensions of a pattern using an overlay measuring apparatus
TWI809828B (zh) 疊對量測標記
WO2023035520A1 (zh) 半导体结构及其制作方法、存储器
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JPH08148490A (ja) 線幅管理パターンおよびこれを用いた線幅管理方法
US7968258B2 (en) System and method for photolithography in semiconductor manufacturing
US20230259039A1 (en) Method of determining overlay error during semiconductor fabrication
US20230260924A1 (en) Overlay metrology mark
US9711624B1 (en) Methods for direct measurement of pitch-walking in lithographic multiple patterning
US20080187211A1 (en) Global matching methods used to fabricate semiconductor devices

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805