JPH09311796A - Automatic restoration device for device operation - Google Patents
Automatic restoration device for device operationInfo
- Publication number
- JPH09311796A JPH09311796A JP8129530A JP12953096A JPH09311796A JP H09311796 A JPH09311796 A JP H09311796A JP 8129530 A JP8129530 A JP 8129530A JP 12953096 A JP12953096 A JP 12953096A JP H09311796 A JPH09311796 A JP H09311796A
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- normal
- reset
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロコンピュ
ータ組み込み型機器内部において、静電ノイズや外来ノ
イズにより異常動作に陥ったデバイスの動作を正常に戻
すデバイス動作自動復帰装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device operation automatic restoration device for returning the operation of a device that has been abnormally operated due to electrostatic noise or external noise to the normal state inside a microcomputer-embedded device.
【0002】[0002]
【従来の技術】従来のデバイス初期化装置としては、特
開昭55−123715号公報などが提案され、各デバ
イスのハングアップによる機器の被害を最小限にとどめ
て初期化する技術の一例が記されている。2. Description of the Related Art As a conventional device initialization device, JP-A-55-123715 has been proposed, and an example of a technique for minimizing the damage to the equipment due to the hang-up of each device is described. Has been done.
【0003】前記特開昭55−123715号公報の構
成と動作を図3を用いて説明する。図3で、プロセッサ
ユニットPU301はROM303に蓄えられたマイク
ロプログラムFWを実行するが、FWの初期化ルーチン
ではデバイスコントロールユニットDCU306に設け
られたリセット制御用レジスタREG310にオール1
をライトし次に0をライトすることで他のモジュールを
同時にハードクリアする。次にアダプタFDC307に
命令してROM303に格納されない部分のFWをディ
スク装置FDDより読みだしRAM304にロードし各
アダプタ内の各レジスタの必要なプリセットを行なう。
初期化完了後はFDC307等アダプタのビジー状態を
監視する。ビジー状態からPU301のビジーカウンタ
をカウントアップしオーバーフローした場合はその部分
のみの初期化信号を出すことにより、各デバイスのハン
グアップによる機器の被害を最小限にとどめることがで
きる。The structure and operation of the above-mentioned Japanese Patent Laid-Open Publication No. 55-123715 will be described with reference to FIG. In FIG. 3, the processor unit PU301 executes the microprogram FW stored in the ROM 303, but in the initialization routine of the FW, all 1's are stored in the reset control register REG310 provided in the device control unit DCU306.
By writing 0 and then 0, other modules are hard cleared at the same time. Then, the adapter FDC 307 is instructed to read the FW of the portion not stored in the ROM 303 from the disk device FDD and load it to the RAM 304 to preset the registers in each adapter as required.
After the initialization is completed, the busy state of the adapter such as FDC307 is monitored. When the busy counter of the PU 301 is counted up from the busy state and overflows, by issuing an initialization signal for only that portion, damage to the device due to hang-up of each device can be minimized.
【0004】[0004]
【発明が解決しようとする課題】しかしながら上記従来
の構成では、各デバイスからそれぞれハングアップ時に
ビジー情報を読み取って異常判断するものであり、本発
明のように、通常の読み書き可能なレジスタを用いて、
その値の設定が正常動作中のものであるかどうかを判定
して各デバイスを再設定するものではない。また本発明
では各デバイスをハード的にリセットをかけるものでは
なく、異常が検知されたデバイスの各レジスタを再設定
するものである。また、上記従来技術では、ビジー状態
を出さず静電ノイズ等で瞬間にデバイスがリセット状態
になった場合にはそのデバイスを初期化することができ
ないという問題を有していた。However, in the above-mentioned conventional configuration, abnormal information is determined by reading busy information from each device at the time of hang-up, and as in the present invention, a normal readable / writable register is used. ,
It is not to judge whether the setting of the value is in normal operation and reset each device. Further, in the present invention, each device is not reset by hardware, but each register of the device in which an abnormality is detected is reset. Further, the above-mentioned conventional technology has a problem that the device cannot be initialized when the device is instantly brought into the reset state due to electrostatic noise or the like without leaving the busy state.
【0005】[0005]
【課題を解決するための手段】上記問題点を解決するた
めに本発明のデバイス動作自動復帰装置は、外部から読
み書き可能なデバイス内部のレジスタと、デバイスが外
部とデータを授受する通信バスと、前記デバイス内部の
レジスタの内容を前記通信バスを介して読み書きするマ
イクロコンピュータを具備し、動作中のデバイス内部の
レジスタの内容を常時監視し正常動作中の値であるか否
かを判定することにより、静電ノイズや外来ノイズ等が
原因で、動作中のデバイスがリセットされるか又はレジ
スタの値が化けデバイスが正常に動作していない状態を
検出し、その後レジスタに正常な値を再設定して異常の
起きたデバイスの動作を正常に復帰させることを可能に
したものである。これによりビジー状態を検出できない
不慮のリセットに対してもデバイスの初期化ができる。In order to solve the above problems, a device operation automatic restoration device of the present invention comprises a register which can be read and written externally from the device, and a communication bus which allows the device to exchange data with the outside. By including a microcomputer for reading and writing the contents of the register inside the device via the communication bus, by constantly monitoring the contents of the register inside the device during operation to determine whether or not the value is in a normal operation Detects that the operating device is reset or the register value is garbled and the device is not operating normally due to electrostatic noise or external noise, and then resets the register to the normal value. It is possible to restore the normal operation of the device in which the abnormality has occurred. This allows the device to be initialized even in case of an accidental reset that cannot detect the busy state.
【0006】[0006]
【発明の実施の形態】本発明の請求項1に記載の発明
は、N個(Nは任意の整数)の各デバイスの動作状態を
常時監視し、静電ノイズや外来ノイズが原因で各デバイ
スの動作が異常になったときデバイス毎に正常動作に復
帰させることにより各デバイスが異常動作を続けること
を防ぐように構成したものであり、マイクロコンピュー
タはN個の各デバイスを初期化した後、各デバイスの持
つ読み書き可能なレジスタを常時監視し、静電ノイズや
外来ノイズが原因で各レジスタの設定値が異常な値に化
けたり不慮のリセットがかかってレジスタの設定値がデ
フォルトに戻るなどしたときにこの設定値の異常な変化
を検出してデバイス毎に正しい設定値を設定しなおすこ
とにより、各デバイス異常動作を続けることを防ぐこと
ができるという作用を有する。BEST MODE FOR CARRYING OUT THE INVENTION According to the first aspect of the present invention, the operating state of each of N devices (N is an arbitrary integer) is constantly monitored, and each device is caused by electrostatic noise or external noise. Is configured to prevent each device from continuing abnormal operation by returning to normal operation for each device when the operation of is abnormal, and the microcomputer initializes each of the N devices and then The readable / writable register of each device is constantly monitored, and the setting value of each register is changed to an abnormal value due to electrostatic noise or external noise, or the setting value of the register is returned to the default due to an unexpected reset. Sometimes, by detecting an abnormal change in the set value and resetting the correct set value for each device, it is possible to prevent the abnormal operation of each device from continuing. A.
【0007】本発明の請求項2に記載の発明は、各デバ
イスの動作状態を常時監視し、静電ノイズや外来ノイズ
が原因で各デバイスの動作が異常になったときデバイス
毎に正常動作に復帰させることにより各デバイスが異常
動作して各デバイスが制御する各種出力が異常になるこ
とを防ぐように構成したものであり、マイクロコンピュ
ータは各デバイスを初期化した後、各デバイスの持つ読
み書き可能なレジスタを常時監視し、静電ノイズや外来
ノイズが原因で各レジスタの設定値が異常な値に化けた
り不慮のリセットがかかってレジスタの設定値がデフォ
ルトに戻るなどしたときにこの設定値の異常な変化を検
出してデバイス毎に正しい設定値を設定しなおすことに
より、各デバイスが不適切な設定値で動作して一部の出
力が異常になったりシステム全体の動作が異常になるこ
とを防ぐことができるという作用を有する。According to a second aspect of the present invention, the operating state of each device is constantly monitored, and when the operation of each device becomes abnormal due to electrostatic noise or external noise, the device operates normally. It is configured to prevent each device from abnormally operating and various outputs controlled by each device by returning, and the microcomputer can read and write each device after initializing each device. These registers are constantly monitored, and when the setting value of each register is changed to an abnormal value due to electrostatic noise or external noise or an unexpected reset is applied and the setting value of the register returns to the default value, this setting value By detecting an abnormal change and resetting the correct setting value for each device, each device operates with an inappropriate setting value and some outputs become abnormal. An effect that it is possible to prevent the operation of the entire system becomes abnormal.
【0008】以下、本発明の実施の形態について、図1
から図2を用いて説明する。 (実施の形態1)本発明の実施の形態1におけるデバイ
ス動作自動復帰装置のブロック構成図を示す。図1にお
いて、符号101はIC、102はIC、103はI
C、104はマイクロコンピュータ、105はバス、1
06はレジスタ、107はレジスタ、108はレジスタ
を示す。Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. (Embodiment 1) A block diagram of a device operation automatic restoration device in Embodiment 1 of the present invention is shown. In FIG. 1, reference numeral 101 is IC, 102 is IC, and 103 is I.
C, 104 are microcomputers, 105 are buses, 1
Reference numeral 06 is a register, 107 is a register, and 108 is a register.
【0009】以上のように構成されたデバイス動作自動
復帰装置について、以下その動作を説明する。The operation of the device operation automatic restoration device configured as described above will be described below.
【0010】図1において、IC101、IC102、
IC103等N個の各ICは、その内部に自身の動作を
外部から規定するためのレジスタ106、レジスタ10
7、レジスタ108等をそれぞれ持っており、各レジス
タ106、レジスタ107、レジスタ108等はバス1
05を介してマイクロコンピュータ104によって読み
書きが行なわれるが、システム全体が動作を開始すると
マイクロコンピュータ104は各デバイスのレジスタに
対応する初期値をIC101、IC102、IC103
等N個の各ICの持つ各レジスタ106、レジスタ10
7、レジスタ108等に書き込む。In FIG. 1, IC101, IC102,
Each of the N ICs such as the IC 103 has a register 106 and a register 10 for internally defining its own operation from the outside.
7, register 108, etc., respectively, and each register 106, register 107, register 108, etc.
Reading and writing is performed by the microcomputer 104 via 05, but when the entire system starts operating, the microcomputer 104 sets initial values corresponding to the registers of each device to IC101, IC102, IC103.
Each register 106 and register 10 of each N number of ICs
7, write to register 108, etc.
【0011】また、外部からの指令や入力でシステムの
動作が変化した時にはマイクロコンピュータ104は設
定すべきレジスタを選択し、その変化に応じた適切な値
を書き込みシステムを正しく制御する。Further, when the operation of the system is changed by an external command or input, the microcomputer 104 selects a register to be set and writes an appropriate value according to the change to control the system correctly.
【0012】さて、静電ノイズや外部からの不慮の強力
なノイズ等による衝撃が各IC101、IC102、I
C103等N個のICのいずれかに発生した場合、それ
ぞれの持つレジスタ106、レジスタ107、レジスタ
108等は前記衝撃により、設定値が異常な値に変化し
たり,または突然リセットがかかり設定値が全てデフォ
ルトに戻ることがある。By the way, impacts due to electrostatic noise or unexpected and strong noise from the outside are applied to the ICs 101, 102, I.
When it occurs in any of the N ICs such as C103, the register 106, the register 107, the register 108, etc. of the respective ICs change their setting values to an abnormal value or are suddenly reset due to the impact, and the setting values change. All may return to default.
【0013】前記状態に陥ったICがそのまま動作を続
けるとそのICが制御する出力が異常になり、システム
の一部の動作または全体の動作に異常が現われる。If the IC that has fallen into the above-mentioned state continues to operate as it is, the output controlled by the IC becomes abnormal, and an abnormality appears in a part of the operation of the system or the whole operation.
【0014】前記システムの一部の動作または全体の動
作の異常を回避するためには、いずれかのICが静電ノ
イズや外部からの不慮の強力なノイズ等による衝撃を受
け、そのICの持つレジスタの設定値が異常な設定にな
っていることを検出して、レジスタの値の設定を正常に
もどしてやればよい。In order to avoid an abnormality in a part of the operation of the system or the whole operation of the system, any one of the ICs has a shock due to electrostatic noise or accidental strong noise from the outside, and the IC has the same. It suffices to detect that the register setting value is an abnormal setting and restore the register value setting to normal.
【0015】そこで、マイクロコンピュータ106は、
IC101、IC102、IC103等N個の各ICの
持つレジスタのうち読み書き可能な任意のレジスタを常
時読み込み、その設定値が現在設定しているはずの正常
な値であるかどうかを比較して、もし異なっていれば、
そのレジスタを持つICは外部からの衝撃により異常動
作していると判断し、そのICの持つ全レジスタに正常
な値を再設定する。Therefore, the microcomputer 106 is
If any readable / writable register of the N ICs, such as IC101, IC102, and IC103, is read at all times, the set value is compared with the normal value that should be set at present, and if If different,
The IC having the register is judged to be abnormally operating due to an external shock, and normal values are reset to all the registers of the IC.
【0016】(実施の形態2)本発明の実施の形態2に
おけるデバイス動作自動復帰装置のブロック構成図を示
す。図2において、符号201はマイクロコンピュー
タ、202は音声処理IC、203は映像処理IC、2
04は映像・音声受信IC、205はバス、206はア
ンテナ、207はスピーカー、208はCRT、209
はレジスタ、210はレジスタ、211はレジスタを示
す。(Second Embodiment) A block diagram of a device operation automatic restoration device according to a second embodiment of the present invention is shown. In FIG. 2, reference numeral 201 is a microcomputer, 202 is an audio processing IC, 203 is a video processing IC, 2
04 is a video / audio receiving IC, 205 is a bus, 206 is an antenna, 207 is a speaker, 208 is a CRT, 209
Indicates a register, 210 indicates a register, and 211 indicates a register.
【0017】以上のように構成されたデバイス動作自動
復帰装置について、以下その動作を説明する。The operation of the device operation automatic restoration device configured as described above will be described below.
【0018】図2において、アンテナ206よりシステ
ムに入ってきた受信信号は映像・音声受信IC204に
入り、レジスタ211の値に応じて音声・映像それぞれ
の中間周波信号に分けられそれぞれ音声処理IC20
2、映像処理IC203に入る。音声信号は音声処理I
C202内でレジスタ209の値に応じて復調、増幅さ
れその出力はスピーカー207に伝達され正しく音声が
再生される。In FIG. 2, the received signal that has entered the system through the antenna 206 enters the video / audio receiving IC 204, and is divided into intermediate frequency signals for audio / video according to the value of the register 211, and each is processed by the audio processing IC 20.
2. Enter the image processing IC 203. Voice signal is voice processing I
The signal is demodulated and amplified in the C202 according to the value of the register 209, and its output is transmitted to the speaker 207 so that the sound is correctly reproduced.
【0019】一方、映像信号は映像処理IC203内で
レジスタ210の値に応じて同期分離、色復調、映像増
幅されてCRT208に送られ、正しく映像が再生され
る。On the other hand, the video signal is synchronously separated, color demodulated, and video amplified in the video processing IC 203 according to the value of the register 210 and sent to the CRT 208, so that the video is correctly reproduced.
【0020】マイクロコンピュータ201は、これらレ
ジスタ209、レジスタ210、レジスタ211の値を
現在の受信状態に応じて随時設定して映像、音声それぞ
れが正しく受信及び再生できるように制御する。The microcomputer 201 sets the values of the register 209, the register 210, and the register 211 at any time according to the current reception state, and controls so that video and audio can be received and reproduced correctly.
【0021】さて、静電ノイズや外部からの不慮の強力
なノイズ等による衝撃が音声処理IC202、映像処理
IC203、映像・音声受信IC204のいずれかに発
生した場合、それぞれの持つレジスタ209、レジスタ
210、レジスタ211は前記衝撃により、設定値が異
常な値に変化したり突然リセットがかかり設定値が全て
デフォルトに戻ることがある。When an impact due to electrostatic noise or unexpectedly strong noise from the outside occurs in any of the audio processing IC 202, the video processing IC 203, and the video / audio receiving IC 204, the register 209 and the register 210 of each of them are held. Due to the impact, the set value of the register 211 may change to an abnormal value or may be reset suddenly, and all the set values may return to default.
【0022】前記状態に陥ったICがそのまま動作を続
けるとそのICが制御する出力が異常になる。例えば、
音声処理ICが前記状態に陥ると音声再生に異常が現わ
れる。前記のいずれかのIC動作の異常を回避するため
には、いずれかのICが静電ノイズや外部からの不慮の
強力なノイズ等による衝撃を受けそのICの持つレジス
タの設定値が異常な設定になっていることを検出して、
レジスタの値の設定を正常にもどしてやればよい。If the IC that has fallen into the above state continues to operate, the output controlled by the IC becomes abnormal. For example,
When the voice processing IC falls into the above state, an abnormality appears in voice reproduction. In order to avoid an abnormal operation of any of the above ICs, one of the ICs is impacted by electrostatic noise or unexpected strong noise from the outside, and the setting value of the register of the IC is set abnormally. Is detected,
The register value setting should be returned to normal.
【0023】そこでマイクロコンピュータ201は、音
声処理IC202、映像処理IC203、映像・音声受
信IC204の持つ各レジスタのうち読み書き可能な任
意のレジスタを常時読み込み、その設定値が現在設定し
ているはずの正常な値であるかどうかを比較して、もし
異なっていればそのレジスタを持つICは外部からの衝
撃により異常動作していると判断し、そのICの持つ全
レジスタに正常な値を再設定する。Therefore, the microcomputer 201 always reads an arbitrary readable / writable register among the registers of the audio processing IC 202, the video processing IC 203, and the video / audio receiving IC 204, and the set value is normally set. If it is different, it is judged that the IC having that register is abnormally operating due to an external shock, and all registers of the IC are reset to normal values. .
【0024】[0024]
【発明の効果】以上のように本発明のデバイス動作自動
復帰装置によれば、動作中のデバイス内部のレジスタの
内容を常時監視し、正常動作中の値であるか否かを判定
し、静電ノイズや外来ノイズ等で動作中のデバイスがリ
セットされるか又はデバイス内部のレジスタの値が化け
てデバイスが正常に動作しなくなった時に、レジスタに
正常な設定値を再設定することでデバイスの動作を正常
動作に復帰させることができる。As described above, according to the device operation automatic restoration device of the present invention, the contents of the register inside the operating device are constantly monitored, and it is judged whether or not the value is in the normal operating condition. When the operating device is reset due to electrical noise or external noise, or when the value of the register inside the device becomes garbled and the device does not operate normally, reset the device to the normal setting value. The operation can be returned to normal operation.
【図1】本発明の実施の形態1におけるデバイス動作自
動復帰装置のブロック構成図FIG. 1 is a block configuration diagram of a device operation automatic restoration device according to a first embodiment of the present invention.
【図2】本発明の実施の形態2におけるデバイス動作自
動復帰装置のブロック構成図FIG. 2 is a block configuration diagram of a device operation automatic restoration device according to a second embodiment of the present invention.
【図3】従来のデバイス初期化方式のブロック構成図FIG. 3 is a block configuration diagram of a conventional device initialization method.
101 IC 102 IC 103 IC 104 マイクロコンピュータ 105 バス 106 レジスタ 107 レジスタ 108 レジスタ 201 マイクロコンピュータ 202 音声処理IC 203 映像処理IC 204 映像・音声受信IC 205 バス 206 アンテナ 207 スピーカー 208 CRT 209 レジスタ 210 レジスタ 211 レジスタ 101 IC 102 IC 103 IC 104 Microcomputer 105 Bus 106 Register 107 Register 108 Register 201 Microcomputer 202 Audio Processing IC 203 Video Processing IC 204 Video / Audio Reception IC 205 Bus 206 Antenna 207 Speaker 208 CRT 209 Register 210 Register 211 Register 211 Register
Claims (2)
し、デバイスがリセットされるか又は誤動作した場合
に、前記レジスタの値を正常な値に再設定し、前記デバ
イスを正常動作に復帰させることを特徴とするデバイス
動作自動復帰装置。1. A method for constantly monitoring the register value of an operating device, resetting the register value to a normal value and restoring the device to normal operation when the device is reset or malfunctions. Characteristic device operation automatic return device.
可能なレジスタと、デバイスが外部とデータを授受する
通信バスと、前記レジスタの内容を前記通信バスを介し
て読み書きするマイクロコンピュータとを具備し、動作
中のデバイスがリセットされるか又は誤動作したことを
検出した場合、前記マイクロコンピュータが前記レジス
タの値を正常な値に再設定し、前記デバイスの動作を正
常に復帰させることを特徴とするデバイス動作自動復帰
装置。2. A device is provided with a register which is built in the device and is readable and writable from the outside, a communication bus through which the device exchanges data with the outside, and a microcomputer which reads and writes the contents of the register via the communication bus. When the operating device is reset or detects that the device malfunctions, the microcomputer resets the value of the register to a normal value, and restores the operation of the device to a normal device. Automatic operation recovery device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8129530A JPH09311796A (en) | 1996-05-24 | 1996-05-24 | Automatic restoration device for device operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8129530A JPH09311796A (en) | 1996-05-24 | 1996-05-24 | Automatic restoration device for device operation |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09311796A true JPH09311796A (en) | 1997-12-02 |
Family
ID=15011802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8129530A Pending JPH09311796A (en) | 1996-05-24 | 1996-05-24 | Automatic restoration device for device operation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09311796A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014010467A (en) * | 2012-06-27 | 2014-01-20 | Toshiba Tec Corp | Integrated circuit initialization apparatus, electronic equipment, and program |
JP2017199052A (en) * | 2016-04-25 | 2017-11-02 | アズビル株式会社 | Register abnormality detection device |
JP2018112910A (en) * | 2017-01-12 | 2018-07-19 | Necプラットフォームズ株式会社 | Power control monitoring device, and computer, power control monitoring method and program using the same |
JP2020110477A (en) * | 2019-01-16 | 2020-07-27 | 株式会社藤商事 | Game machine |
JP2020124331A (en) * | 2019-02-04 | 2020-08-20 | 株式会社藤商事 | Game machine |
-
1996
- 1996-05-24 JP JP8129530A patent/JPH09311796A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014010467A (en) * | 2012-06-27 | 2014-01-20 | Toshiba Tec Corp | Integrated circuit initialization apparatus, electronic equipment, and program |
JP2017199052A (en) * | 2016-04-25 | 2017-11-02 | アズビル株式会社 | Register abnormality detection device |
JP2018112910A (en) * | 2017-01-12 | 2018-07-19 | Necプラットフォームズ株式会社 | Power control monitoring device, and computer, power control monitoring method and program using the same |
JP2020110477A (en) * | 2019-01-16 | 2020-07-27 | 株式会社藤商事 | Game machine |
JP2020124331A (en) * | 2019-02-04 | 2020-08-20 | 株式会社藤商事 | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5644700A (en) | Method for operating redundant master I/O controllers | |
US7552362B2 (en) | Bridge, error notification method therefor and system | |
JPH09311796A (en) | Automatic restoration device for device operation | |
US5784274A (en) | System and method for monitoring errors occurring in data processed by a duplexed communication apparatus | |
US6519713B1 (en) | Magnetic disk drive and SCSI system employing the same | |
JP2743756B2 (en) | Semiconductor disk device | |
JP3298989B2 (en) | Failure detection / automatic embedded device | |
JP2697393B2 (en) | Reset circuit | |
JP2998439B2 (en) | Line controller | |
JP3042197B2 (en) | Clock loss detection circuit | |
JP3633450B2 (en) | Signal processing device | |
JPH113293A (en) | Computer system | |
JPH06259274A (en) | Duplex system | |
JPH11184734A (en) | Mutual monitor device for cpu | |
JP3033640B2 (en) | CPU operation monitoring circuit | |
JPH11272489A (en) | Degeneration system for information processing system | |
JPH10105442A (en) | Information processor | |
JPS6367646A (en) | Information processing system with faulty area separating function | |
JP3042034B2 (en) | Failure handling method | |
JPH10187473A (en) | Duplex information processor | |
JP3856016B2 (en) | Signal processing device | |
JPH0477617A (en) | Duplex sensor monitoring system | |
JP2655738B2 (en) | Switching system between redundant system and single system | |
JP3169488B2 (en) | Communication control device | |
JPS62173658A (en) | Resetting circuit |