JPH09307115A - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH09307115A
JPH09307115A JP12447996A JP12447996A JPH09307115A JP H09307115 A JPH09307115 A JP H09307115A JP 12447996 A JP12447996 A JP 12447996A JP 12447996 A JP12447996 A JP 12447996A JP H09307115 A JPH09307115 A JP H09307115A
Authority
JP
Japan
Prior art keywords
film
thin film
film transistor
light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12447996A
Other languages
Japanese (ja)
Other versions
JP3238072B2 (en
Inventor
Tsukasa Shibuya
司 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12447996A priority Critical patent/JP3238072B2/en
Publication of JPH09307115A publication Critical patent/JPH09307115A/en
Application granted granted Critical
Publication of JP3238072B2 publication Critical patent/JP3238072B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To ensure the stability of the process of forming a thin film transistor and to prevent a source resistance and a drain resistance from being increased to make it possible to maintain the high driving capability of the transistor by a method wherein conductive films are electrically connected with source and drain electrodes and a semiconductor film. SOLUTION: Conductive films 2 formed insularly by patterning are respectively provided under the lower layers of source and drain electrode regions 10 and 11 and the films 2 are electrically connected with the source and drain electrodes 10 and 11 and a semiconductor film 5. Therefore, in the case where the film 5 is formed into a thin film, an increase in a contact resistance between the electrodes 10 and 11 and in source and drain resistances is never caused even when the film 5 is etched through at the time of the formation of contact holes 9, a full ohmic contact can be obtained and a thin film transistor, which is good in off-characteristics, can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
に関し、アクティブマトリクス型液晶表示装置及びイメ
ージセンサー等に利用される薄膜トランジスタに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly to a thin film transistor used in an active matrix type liquid crystal display device, an image sensor and the like.

【0002】[0002]

【従来の技術】ガラス等の絶縁性基板上に薄膜トランジ
スタを形成した半導体装置としては、薄膜トランジスタ
を各画素用のスイッチング素子及びそのスイッチング素
子のための周辺駆動回路に用いるアクティブマトリクス
型液晶表示装置並びにイメージセンサー等が知られてい
る。
2. Description of the Related Art As a semiconductor device in which a thin film transistor is formed on an insulating substrate such as glass, an active matrix type liquid crystal display device and image using the thin film transistor as a switching element for each pixel and a peripheral drive circuit for the switching element Sensors and the like are known.

【0003】これらの装置に用いられる薄膜トランジス
タには、薄膜状のシリコン半導体を用いることが一般的
である。薄膜状のシリコン半導体としては、非晶質シリ
コン半導体からなるものと結晶性を有するシリコン半導
体からなるものとの二つに大別される。
Thin film silicon semiconductors are generally used for thin film transistors used in these devices. The thin film silicon semiconductor is roughly classified into two types, that is, an amorphous silicon semiconductor and a crystalline silicon semiconductor.

【0004】非晶質シリコン半導体は、作製温度が低
く、気相法で比較的容易に作製することが可能であるこ
とから、量産性に富み、最も一般的に用いられている。
しかし、構造上トランジスタサイズの縮小化が困難であ
るため、画素の高開口率化が難しく、かつキャリア移動
度等の物性が結晶性を有するシリコン半導体に比べて劣
っている。
Amorphous silicon semiconductors have a low production temperature and can be produced relatively easily by a vapor phase method, and therefore have high mass productivity and are most commonly used.
However, since it is difficult to reduce the transistor size due to the structure, it is difficult to increase the aperture ratio of the pixel, and physical properties such as carrier mobility are inferior to those of a crystalline silicon semiconductor.

【0005】したがって、より優れた高速特性と高開口
率を得るため、結晶性を有するシリコン半導体からなる
薄膜トランジスタの実用化が強く求められている。
Therefore, in order to obtain more excellent high speed characteristics and high aperture ratio, there is a strong demand for practical use of a thin film transistor made of a crystalline silicon semiconductor.

【0006】一方、結晶性を有するシリコン半導体とし
ては、単結晶シリコン(c−Si)、多結晶シリコン
(p−Si)、微結晶シリコン(μc−Si)、結晶成
分を含む非晶質シリコン及び結晶性と非晶質性との中間
の状態を有するセミアモルファスシリコン等が知られて
いる。
On the other hand, as the crystalline silicon semiconductor, single crystal silicon (c-Si), polycrystalline silicon (p-Si), microcrystalline silicon (μc-Si), amorphous silicon containing a crystalline component, and Semi-amorphous silicon having an intermediate state between crystalline and amorphous is known.

【0007】これら結晶性を有する薄膜状のシリコン半
導体を得る方法としては、 (1)結晶性を有する膜を直接成膜する (2)半導体膜を成膜しておき、熱エネルギーを加える
ことによって結晶化させる (3)半導体膜を成膜しておき、レーザー光のエネルギ
ーによって結晶化させる というような方法が知られている。
As a method for obtaining these thin film silicon semiconductors having crystallinity, (1) a film having crystallinity is directly formed (2) a semiconductor film is formed and heat energy is applied to the film. Crystallization (3) A method is known in which a semiconductor film is formed and crystallized by the energy of laser light.

【0008】今後の技術として、例えば、アクティブマ
トリクス型液晶表示装置の周辺駆動回路を構成するよう
な高速特性を有する薄膜トランジスタと、画素スイッチ
ング素子に用いるような薄膜トランジスタとを、同一基
板上に同時に形成することが望まれている。
As a future technique, for example, a thin film transistor having a high-speed characteristic that constitutes a peripheral driving circuit of an active matrix type liquid crystal display device and a thin film transistor used for a pixel switching element are simultaneously formed on the same substrate. Is desired.

【0009】しかしながら、従来の薄膜トランジスタに
おいては、結晶の粒界においてリーク電流が発生してし
まい、良好なオフ特性を得ることが困難である。良好な
オフ特性を得るための手法のひとつとして、半導体膜を
薄膜化すれば有効であることが知られている。
However, in the conventional thin film transistor, a leak current is generated at the grain boundary of the crystal, and it is difficult to obtain good off characteristics. It is known that thinning a semiconductor film is effective as one of methods for obtaining good off characteristics.

【0010】一方、結晶性シリコン膜を用いた薄膜トラ
ンジスタをアクティブマトリクス型液晶表示装置に利用
するにあたっては、表示を明るくするためのバックライ
トまたはプロジェクションとして利用するためのハロゲ
ンランプ等により、半導体膜へ強い光が入射し、オフ電
流の増加及び閾値電圧の変化等の信頼性を低下させる特
性変動が生じるため、チャネル領域下層に遮光膜を形成
した薄膜トランジスタが用いられることがある。
On the other hand, when a thin film transistor using a crystalline silicon film is used in an active matrix type liquid crystal display device, it is resistant to the semiconductor film by a backlight for brightening the display or a halogen lamp for use as a projection. Since light enters and characteristic changes such as an increase in off-current and a change in threshold voltage that reduce reliability are caused, a thin film transistor having a light-shielding film formed in a lower layer of a channel region may be used.

【0011】[0011]

【発明が解決しようとする課題】前述した半導体膜を薄
膜化した薄膜トランジスタには、以下のような問題点が
ある。
The thin film transistor in which the semiconductor film is made thin has the following problems.

【0012】図6は、従来の半導体膜を薄膜化した薄膜
トランジスタを示す断面図である。図6において、61
は絶縁性基板、63は遮光膜、64は絶縁膜、65は半
導体膜、66はゲート絶縁膜、67はゲート電極、68
は層間絶縁膜、69はコンタクトホール、70はソース
電極、71はドレイン電極である。
FIG. 6 is a sectional view showing a conventional thin film transistor in which a semiconductor film is thinned. In FIG. 6, 61
Is an insulating substrate, 63 is a light-shielding film, 64 is an insulating film, 65 is a semiconductor film, 66 is a gate insulating film, 67 is a gate electrode, and 68.
Is an interlayer insulating film, 69 is a contact hole, 70 is a source electrode, and 71 is a drain electrode.

【0013】図6に示すように、半導体膜65とソース
電極70及びドレイン電極71とを電気的に接続するた
めのコンタクトホール69を形成するためにエッチング
を行った際、半導体膜65が薄膜化されているため、半
導体膜65までエッチングされてしまい、十分なオーミ
ックコンタクトが得られなくなり、コンタクト抵抗の増
大を招くという問題点がある。
As shown in FIG. 6, when the semiconductor film 65 is etched to form a contact hole 69 for electrically connecting the semiconductor film 65 to the source electrode 70 and the drain electrode 71, the semiconductor film 65 is thinned. As a result, the semiconductor film 65 is also etched, and a sufficient ohmic contact cannot be obtained, resulting in an increase in contact resistance.

【0014】また、半導体膜を薄膜化することにより、
ソース抵抗及びドレイン抵抗が高くなり、高速動作が必
要となる周辺駆動回路の駆動周波数が、コンタクト抵
抗、ソース抵抗及びドレイン抵抗によって制限されると
いう問題点がある。
Further, by thinning the semiconductor film,
There is a problem that the driving frequency of the peripheral driving circuit, which requires high-speed operation due to high source resistance and drain resistance, is limited by the contact resistance, the source resistance and the drain resistance.

【0015】本発明は、以上のような従来の問題点に鑑
みなされたものであって、オフ特性向上のために半導体
膜の薄膜化を行っても、プロセスの安定性を確保すると
ともに、ソース抵抗及びドレイン抵抗の増大を防止して
高駆動能力を維持することができる薄膜トランジスタを
提供することを目的としている。
The present invention has been made in view of the conventional problems as described above. Even when the semiconductor film is thinned to improve the off characteristics, the process stability is ensured and the source is reduced. It is an object of the present invention to provide a thin film transistor capable of preventing an increase in resistance and drain resistance and maintaining high driving capability.

【0016】[0016]

【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1記載の薄膜トランジスタは、
ソース電極領域及びドレイン電極領域の下層に、島状に
パターン形成された導電膜を有し、前記導電膜は、前記
ソース電極及び前記ドレイン電極と半導体膜とに、電気
的に接続されていることを特徴としている。
In order to achieve the above object, a thin film transistor according to claim 1 of the present invention comprises:
A conductive film patterned in an island shape is provided under the source electrode region and the drain electrode region, and the conductive film is electrically connected to the source electrode and the drain electrode and the semiconductor film. Is characterized by.

【0017】請求項2記載の薄膜トランジスタは、請求
項1記載の薄膜トランジスタにおいて、前記導電膜は、
陽極酸化が可能な金属または陽極酸化が可能な金属を含
む合金で形成されていることを特徴としている。
A thin film transistor according to a second aspect is the thin film transistor according to the first aspect, wherein the conductive film is
It is characterized by being formed of an anodizable metal or an alloy containing an anodizable metal.

【0018】請求項3記載の薄膜トランジスタは、請求
項1または請求項2記載の薄膜トランジスタにおいて、
チャネル領域の下層に遮光膜を有し、前記導電膜は前記
遮光膜と同じ材料からなることを特徴としている。
A thin film transistor according to claim 3 is the thin film transistor according to claim 1 or 2, wherein
A light-shielding film is provided below the channel region, and the conductive film is made of the same material as the light-shielding film.

【0019】請求項4記載の薄膜トランジスタは、請求
項3記載の薄膜トランジスタにおいて、前記チャネル領
域と前記遮光膜とは、前記遮光膜の陽極酸化膜によって
電気的に分離されていることを特徴としている。
According to a fourth aspect of the present invention, in the thin film transistor according to the third aspect, the channel region and the light shielding film are electrically separated by an anodic oxide film of the light shielding film.

【0020】本発明の薄膜トランジスタによれば、ソー
ス電極領域及びドレイン電極領域の下層に、島状にパタ
ーン形成された導電膜を有し、前記導電膜は、前記ソー
ス電極及び前記ドレイン電極と半導体膜とに、電気的に
接続されていることにより、半導体膜を薄膜化した場
合、コンタクトホール形成時に半導体膜がエッチングさ
れてしまったときにも、コンタクト抵抗、ソース抵抗及
びドレイン抵抗の増大を招くことなく、十分なオーミッ
クコンタクトを得ることができ、オフ特性の良好な薄膜
トランジスタを得ることができる。
According to the thin film transistor of the present invention, a conductive film patterned in an island shape is provided under the source electrode region and the drain electrode region, and the conductive film includes the source electrode, the drain electrode, and the semiconductor film. In addition, when the semiconductor film is thinned by being electrically connected to and, even when the semiconductor film is etched at the time of forming the contact hole, the contact resistance, the source resistance, and the drain resistance are increased. In addition, a sufficient ohmic contact can be obtained, and a thin film transistor with excellent off characteristics can be obtained.

【0021】さらに、前記導電膜は、陽極酸化が可能な
金属または陽極酸化が可能な金属を含む合金で形成され
ていることにより、陽極酸化によって絶縁性の陽極酸化
膜を形成することができ、前記導電膜のエッチング等に
よるパターン形成、絶縁膜形成及び前記絶縁膜への開口
部形成といった工程を省略することができるとともに、
前記導電膜と前記陽極酸化膜との間に段差が生じないた
め、その上に形成する半導体膜を平坦な状態とすること
ができ、前記段差部分での前記半導体膜の亀裂を防止す
ることができる。
Furthermore, since the conductive film is formed of an anodizable metal or an alloy containing an anodizable metal, an insulative anodized film can be formed by anodization. The steps of forming a pattern by etching the conductive film, forming an insulating film, and forming an opening in the insulating film can be omitted, and
Since no step is formed between the conductive film and the anodized film, the semiconductor film formed thereon can be flattened, and cracking of the semiconductor film at the step portion can be prevented. it can.

【0022】また、チャネル領域の下層に遮光膜を有
し、前記導電膜は前記遮光膜と同じ材料からなることに
より、前記遮光膜の形成と同時に前記導電膜を形成する
ことができるため、工程を追加することなく前記導電膜
を形成することができる。
Further, since the light-shielding film is provided below the channel region and the conductive film is made of the same material as the light-shielding film, the conductive film can be formed simultaneously with the formation of the light-shielding film. The conductive film can be formed without adding.

【0023】さらに、前記チャネル領域と前記遮光膜と
は、前記遮光膜の陽極酸化膜によって電気的に分離され
ていることにより、前記導電膜と前記遮光膜上の陽極酸
化膜との間に段差が生じないため、その上に形成する半
導体膜を平坦な状態とすることができ、前記段差部分で
の前記半導体膜の亀裂を防止することができる。
Further, since the channel region and the light-shielding film are electrically separated by the anodic oxide film of the light-shielding film, a step is formed between the conductive film and the anodic oxide film on the light-shielding film. Does not occur, the semiconductor film formed thereon can be flattened, and cracking of the semiconductor film at the step portion can be prevented.

【0024】[0024]

【発明の実施の形態】本発明の実施の形態について、図
1乃至図5を用いて説明する。
DETAILED DESCRIPTION OF THE INVENTION An embodiment of the present invention will be described with reference to FIGS.

【0025】(実施の形態1)図1及び図2を用いて、
本発明の第1の実施の形態について説明する。図1は本
発明の第1の実施の形態に係わる薄膜トランジスタの断
面図、図2は本発明の第1の実施の形態に係わる薄膜ト
ランジスタの製造工程を示す工程図である。
(Embodiment 1) Referring to FIG. 1 and FIG.
A first embodiment of the present invention will be described. FIG. 1 is a sectional view of a thin film transistor according to a first embodiment of the present invention, and FIG. 2 is a process drawing showing a manufacturing process of a thin film transistor according to the first embodiment of the present invention.

【0026】図1において、1は絶縁性基板、2は導電
膜、3は遮光膜、4は絶縁膜、5は半導体膜、6はゲー
ト絶縁膜、7はゲート電極、8は層間絶縁膜、9はコン
タクトホール、10はソース電極、11はドレイン電極
である。
In FIG. 1, 1 is an insulating substrate, 2 is a conductive film, 3 is a light-shielding film, 4 is an insulating film, 5 is a semiconductor film, 6 is a gate insulating film, 7 is a gate electrode, 8 is an interlayer insulating film, Reference numeral 9 is a contact hole, 10 is a source electrode, and 11 is a drain electrode.

【0027】まず、図2(a)に示すように、外形サイ
ズ300mm×300mm程度のガラスからなる絶縁性
基板1の表面を洗浄した後、導電膜2及び遮光膜3を形
成するためのタンタル(Ta)、モリブデン(Mo)及
びタングステン(W)等の高融点金属またはリン(P)
がドープされたポリシリコン等を、スパッタリング法ま
たは化学的気相成長法(CVD法)によって厚さ100
nm〜1μm程度に絶縁性基板1上に堆積させる。この
Ta、Mo及びW等の高融点金属またはPがドープされ
たポリシリコン等の膜厚は、薄膜トランジスタに光を照
射した際、信頼性が低下するような特性変動を起こさな
い遮光性を有する厚さが必要であり、膜の種類及び実際
に使用される際の光の強度によって決定される。また、
光源からの熱による影響も考慮する必要がある。
First, as shown in FIG. 2A, after cleaning the surface of the insulating substrate 1 made of glass having an outer size of about 300 mm × 300 mm, tantalum (for forming the conductive film 2 and the light shielding film 3 is formed). Refractory metals such as Ta), molybdenum (Mo) and tungsten (W) or phosphorus (P)
Is doped with polysilicon to a thickness of 100 by a sputtering method or a chemical vapor deposition method (CVD method).
It is deposited on the insulating substrate 1 to a thickness of about nm to 1 μm. The film thickness of the refractory metal such as Ta, Mo and W or the polysilicon doped with P has a light-shielding property that does not cause the characteristic variation such that the reliability is deteriorated when the thin film transistor is irradiated with light. Is required and is determined by the type of film and the intensity of light when it is actually used. Also,
It is also necessary to consider the effect of heat from the light source.

【0028】次に、エッチングによって導電膜2及び遮
光膜3にパターン形成を行う。このとき、導電膜2はソ
ース電極10領域及びドレイン電極11領域の下層に位
置するように、遮光膜3はチャネル領域の下層に位置す
るようにパターン形成を行う。
Next, a pattern is formed on the conductive film 2 and the light-shielding film 3 by etching. At this time, patterning is performed so that the conductive film 2 is located under the source electrode 10 region and the drain electrode 11 region, and the light-shielding film 3 is located under the channel region.

【0029】さらに、導電膜2及び遮光膜3上に、スパ
ッタリング法またはCVD法によってシリコン酸化膜か
らなる絶縁膜4を厚さ300nm〜1μm程度に堆積さ
せる。このとき、絶縁膜4の膜厚は、絶縁膜4の膜質及
び段差被覆性によって決定する。すなわち、導電膜2及
び遮光膜3による段差を十分に覆うとともに、上層に形
成される半導体膜5との絶縁性を十分に確保できる膜厚
を必要とする。
Further, an insulating film 4 made of a silicon oxide film is deposited on the conductive film 2 and the light shielding film 3 by a sputtering method or a CVD method so as to have a thickness of about 300 nm to 1 μm. At this time, the film thickness of the insulating film 4 is determined by the film quality of the insulating film 4 and the step coverage. That is, it is necessary to have a film thickness capable of sufficiently covering the step due to the conductive film 2 and the light shielding film 3 and sufficiently ensuring the insulating property with the semiconductor film 5 formed in the upper layer.

【0030】そして、エッチングによって絶縁膜4のソ
ース電極10領域及びドレイン電極11領域の下層に位
置する部分を開口し、スパッタリング法またはCVD法
によって半導体膜5となる非晶質シリコン膜を30nm
程度の厚さに堆積させる。
Then, the portions of the insulating film 4 located below the source electrode 10 region and the drain electrode 11 region are opened by etching, and the amorphous silicon film to be the semiconductor film 5 is formed to 30 nm by sputtering or CVD.
Deposit to a thickness of about.

【0031】次に、図2(b)に示すように、固相成長
法またはレーザーアニール法によって非晶質シリコン膜
を多結晶シリコン膜に変化させ、ゲート絶縁膜6及びゲ
ート電極7を形成する。
Next, as shown in FIG. 2B, the amorphous silicon film is changed to a polycrystalline silicon film by the solid phase growth method or the laser annealing method to form the gate insulating film 6 and the gate electrode 7. .

【0032】そして、イオンドープ法によって半導体膜
5のソース電極10領域及びドレイン電極11領域の下
層に位置する部分に不純物イオンを導入し、レーザーア
ニール法または熱拡散法によって活性化させた後、層間
絶縁膜8を堆積させる。
Impurity ions are introduced into the portions of the semiconductor film 5 located under the source electrode 10 region and the drain electrode 11 region by the ion doping method and activated by the laser annealing method or the thermal diffusion method. The insulating film 8 is deposited.

【0033】次に、図2(c)に示すように、エッチン
グによってソース電極10領域及びドレイン電極11領
域の下層に位置する部分にコンタクトホール9を形成
し、ソース電極10及びドレイン電極11を形成して薄
膜トランジスタを得る。
Next, as shown in FIG. 2C, a contact hole 9 is formed in a portion located under the source electrode 10 region and the drain electrode 11 region by etching to form the source electrode 10 and the drain electrode 11. To obtain a thin film transistor.

【0034】良好なオフ特性を有する薄膜トランジスタ
を得るためには、半導体膜5の膜厚は30nm以下にす
る必要がある。従来の薄膜トランジスタでは、半導体膜
の膜厚を30nm以下にした場合、コンタクトホールを
形成する際のエッチングにより、半導体膜がエッチング
されてしまい、十分なオーミックコンタクトが得られな
いという可能性があったが、本発明の薄膜トランジスタ
では、コンタクトホール9を形成する際のエッチングに
より、半導体膜5がエッチングされてしまった場合であ
っても、ソース電極10及びドレイン電極11、半導体
膜5並びに導電膜2は電気的に接続された状態であり、
十分なオーミックコンタクトが得られる。
In order to obtain a thin film transistor having good off characteristics, the film thickness of the semiconductor film 5 must be 30 nm or less. In the conventional thin film transistor, when the film thickness of the semiconductor film is 30 nm or less, there is a possibility that the semiconductor film is etched due to etching when forming the contact hole, and sufficient ohmic contact cannot be obtained. In the thin film transistor of the present invention, the source electrode 10 and the drain electrode 11, the semiconductor film 5 and the conductive film 2 are electrically conductive even if the semiconductor film 5 is etched by the etching for forming the contact hole 9. Connected to each other,
Sufficient ohmic contact is obtained.

【0035】本実施の形態においては、導電膜2と遮光
膜3とが同一の材料からなる場合について説明したが、
遮光膜3が形成されていない薄膜トランジスタにおいて
も同様の効果が得られ、導電膜2と遮光膜3とが異なる
材料からなるときにも同様の効果が得られる。
In this embodiment, the case where the conductive film 2 and the light shielding film 3 are made of the same material has been described.
The same effect is obtained also in the thin film transistor in which the light shielding film 3 is not formed, and the same effect is obtained even when the conductive film 2 and the light shielding film 3 are made of different materials.

【0036】(実施の形態2)図3乃至図5を用いて、
本発明の第2の実施の形態について説明する。図3は本
発明の第2の実施の形態に係わる薄膜トランジスタの断
面図、図4は本発明の第2の実施の形態に係わる薄膜ト
ランジスタの製造工程を示す工程図、図5は陽極酸化を
行うためのレジストパターンを示す平面図である。
(Embodiment 2) Referring to FIGS. 3 to 5,
A second embodiment of the present invention will be described. 3 is a cross-sectional view of a thin film transistor according to the second embodiment of the present invention, FIG. 4 is a process diagram showing a manufacturing process of the thin film transistor according to the second embodiment of the present invention, and FIG. 5 is for performing anodic oxidation. 3 is a plan view showing the resist pattern of FIG.

【0037】図3において、1は絶縁性基板、2は導電
膜、3は遮光膜、5は半導体膜、6はゲート絶縁膜、7
はゲート電極、8は層間絶縁膜、9はコンタクトホー
ル、10はソース電極、11はドレイン電極、14は陽
極酸化膜である。
In FIG. 3, 1 is an insulating substrate, 2 is a conductive film, 3 is a light-shielding film, 5 is a semiconductor film, 6 is a gate insulating film, and 7 is a gate insulating film.
Is a gate electrode, 8 is an interlayer insulating film, 9 is a contact hole, 10 is a source electrode, 11 is a drain electrode, and 14 is an anodized film.

【0038】まず、図4(a)に示すように、外形サイ
ズ300mm×300mm程度のガラスからなる絶縁性
基板1の表面を洗浄した後、導電膜2及び遮光膜3を形
成するためのTa、Mo及びW等の陽極酸化が可能な高
融点金属12を、スパッタリング法またはCVD法によ
って厚さ100nm〜1μm程度に絶縁性基板1上に堆
積させる。この陽極酸化が可能な高融点金属12の膜厚
は、薄膜トランジスタに光を照射した際、信頼性が低下
するような特性変動を起こさない遮光性を有する厚さが
必要であり、膜の種類及び実際に使用される際の光の強
度によって決定される。また、光源からの熱による影響
も考慮する必要がある。
First, as shown in FIG. 4A, after cleaning the surface of the insulating substrate 1 made of glass having an outer size of about 300 mm × 300 mm, Ta for forming the conductive film 2 and the light shielding film 3, A refractory metal 12 such as Mo and W capable of anodic oxidation is deposited on the insulating substrate 1 to a thickness of about 100 nm to 1 μm by a sputtering method or a CVD method. The film thickness of the refractory metal 12 capable of anodic oxidation is required to have a light-shielding property that does not cause a characteristic change such that reliability is deteriorated when the thin film transistor is irradiated with light. It is determined by the intensity of light when actually used. It is also necessary to consider the effect of heat from the light source.

【0039】次に、フォトリソグラフィー法によってレ
ジストパターン13を形成する。このとき、図5に示す
ように、レジストパターン13により、チャネル領域の
下層に位置する遮光膜3を形成する部分を相互に接続し
ておく。
Next, a resist pattern 13 is formed by photolithography. At this time, as shown in FIG. 5, the resist pattern 13 connects the portions of the lower layer of the channel region where the light-shielding film 3 is to be formed to each other.

【0040】そして、図4(b)に示すように、このま
まの状態で第1の陽極酸化を行い、レジストパターン1
3を形成していない部分の陽極酸化が可能な高融点金属
12を酸化し、陽極酸化膜14を形成する。
Then, as shown in FIG. 4B, the first anodic oxidation is performed in this state, and the resist pattern 1 is formed.
The anodic oxide film 14 is formed by oxidizing the refractory metal 12 capable of anodic oxidation in the portion where 3 is not formed.

【0041】さらに、図4(c)に示すように、レジス
トパターン13を除去した後、遮光膜3に第2の陽極酸
化を行い、遮光膜3の上側の一部分のみを陽極酸化膜1
4とする。このとき、チャネル領域の下層に位置する遮
光膜3を形成する部分は、レジストパターン13によっ
て相互に接続されていたため、陽極酸化が可能な高融点
金属12によって遮光膜3は相互に電気的接続状態とな
っており、遮光膜3のみを選択的に陽極酸化することが
可能となる。また、第2の陽極酸化によって形成される
陽極酸化膜14の膜厚は、薄膜トランジスタに光を照射
した際、信頼性が低下するような特性変動を起こさない
遮光性を有する厚さを確保できるようにするとともに、
上層に形成される半導体膜5との絶縁性を十分に確保で
きる膜厚を必要とする。
Further, as shown in FIG. 4C, after removing the resist pattern 13, the light-shielding film 3 is subjected to a second anodic oxidation, and only a part of the upper side of the light-shielding film 3 is anodized.
Set to 4. At this time, since the portions forming the light-shielding film 3 located under the channel region were connected to each other by the resist pattern 13, the light-shielding film 3 was electrically connected to each other by the refractory metal 12 capable of anodic oxidation. Therefore, only the light-shielding film 3 can be selectively anodized. Further, the thickness of the anodic oxide film 14 formed by the second anodic oxidation can ensure a thickness having a light-shielding property that does not cause a characteristic change such that reliability is deteriorated when the thin film transistor is irradiated with light. And
The film thickness is required to ensure sufficient insulation with the semiconductor film 5 formed in the upper layer.

【0042】次に、図4(d)に示すように、スパッタ
リング法またはCVD法によって半導体膜5となる非晶
質シリコン膜を30nm程度の厚さに堆積させ、固相成
長法またはレーザーアニール法によって非晶質シリコン
膜を多結晶シリコン膜に変化させる。
Next, as shown in FIG. 4D, an amorphous silicon film to be the semiconductor film 5 is deposited to a thickness of about 30 nm by the sputtering method or the CVD method, and the solid phase growth method or the laser annealing method is used. To change the amorphous silicon film into a polycrystalline silicon film.

【0043】そして、ゲート絶縁膜6及びゲート電極7
を形成する。さらに、イオンドープ法によって半導体膜
5のソース電極10領域及びドレイン電極11領域の下
層に位置する部分に不純物イオンを導入し、レーザーア
ニール法または熱拡散法によって活性化させた後、層間
絶縁膜8を堆積させる。
Then, the gate insulating film 6 and the gate electrode 7 are formed.
To form Further, impurity ions are introduced into portions of the semiconductor film 5 located under the source electrode 10 region and the drain electrode 11 region by the ion doping method and activated by the laser annealing method or the thermal diffusion method, and then the interlayer insulating film 8 is formed. Deposit.

【0044】そして、エッチングによってソース電極1
0領域及びドレイン電極11領域の下層に位置する部分
にコンタクトホール9を形成し、ソース電極10及びド
レイン電極11を形成して薄膜トランジスタを得る。
Then, the source electrode 1 is etched.
A contact hole 9 is formed in a portion located under the 0 region and the drain electrode 11 region, and a source electrode 10 and a drain electrode 11 are formed to obtain a thin film transistor.

【0045】本発明の薄膜トランジスタは、コンタクト
ホール9を形成する際のエッチングにより、半導体膜5
がエッチングされてしまった場合であっても、ソース電
極10及びドレイン電極11、半導体膜5並びに導電膜
2は電気的に接続された状態であり、十分なオーミック
コンタクトが得られる。
In the thin film transistor of the present invention, the semiconductor film 5 is formed by etching when forming the contact hole 9.
Even if is etched, the source electrode 10 and the drain electrode 11, the semiconductor film 5 and the conductive film 2 are electrically connected, and a sufficient ohmic contact can be obtained.

【0046】さらに、導電膜2と陽極酸化膜14との間
に段差が生じないため、上層に形成する半導体膜5を平
坦な状態とすることができ、段差部分での半導体膜5の
亀裂を防止することができる。
Furthermore, since no step is formed between the conductive film 2 and the anodic oxide film 14, the semiconductor film 5 formed in the upper layer can be made flat and cracks in the semiconductor film 5 at the step portion can be prevented. Can be prevented.

【0047】本実施の形態においては、導電膜2と遮光
膜3とが同一の材料からなる場合について説明したが、
遮光膜3が形成されていない薄膜トランジスタにおいて
も同様の効果が得られ、導電膜2と遮光膜3とが異なる
材料からなるときにも同様の効果が得られる。
Although the case where the conductive film 2 and the light shielding film 3 are made of the same material has been described in the present embodiment,
The same effect is obtained also in the thin film transistor in which the light shielding film 3 is not formed, and the same effect is obtained even when the conductive film 2 and the light shielding film 3 are made of different materials.

【0048】[0048]

【発明の効果】以上の説明のように、本発明の薄膜トラ
ンジスタの製造方法によれば、ソース電極領域及びドレ
イン電極領域の下層に、島状にパターン形成された導電
膜を有し、前記導電膜は、前記ソース電極及び前記ドレ
イン電極と半導体膜とに、電気的に接続されていること
により、半導体膜を薄膜化した場合にも、コンタクト抵
抗、ソース抵抗及びドレイン抵抗の増大を招くことな
く、十分なオーミックコンタクトを得ることができ、オ
フ特性の良好な薄膜トランジスタを得ることができる。
As described above, according to the method of manufacturing a thin film transistor of the present invention, the conductive film patterned like islands is provided under the source electrode region and the drain electrode region. Is electrically connected to the source electrode and the drain electrode and the semiconductor film, so that the contact resistance, the source resistance and the drain resistance are not increased even when the semiconductor film is thinned. A sufficient ohmic contact can be obtained, and a thin film transistor with excellent off characteristics can be obtained.

【0049】さらに、前記導電膜は、陽極酸化が可能な
金属または陽極酸化が可能な金属を含む合金で形成され
ていることにより、陽極酸化によって絶縁性の陽極酸化
膜を形成することができ、前記導電膜のエッチング等に
よるパターン形成、絶縁膜形成及び前記絶縁膜への開口
部形成といった工程を省略することができるとともに、
半導体膜を平坦な状態とすることができ、前記半導体膜
の亀裂を防止することができる。
Furthermore, since the conductive film is formed of an anodizable metal or an alloy containing an anodizable metal, an insulating anodized film can be formed by anodization. The steps of forming a pattern by etching the conductive film, forming an insulating film, and forming an opening in the insulating film can be omitted, and
The semiconductor film can be made flat and cracks in the semiconductor film can be prevented.

【0050】また、チャネル領域の下層に遮光膜を有
し、前記導電膜は前記遮光膜と同じ材料からなることに
より、前記遮光膜の形成と同時に前記導電膜を形成する
ことができるため、工程を追加することなく前記導電膜
を形成することができる。
Further, since the light-shielding film is provided below the channel region and the conductive film is made of the same material as the light-shielding film, the conductive film can be formed simultaneously with the formation of the light-shielding film. The conductive film can be formed without adding.

【0051】さらに、前記チャネル領域と前記遮光膜と
は、前記遮光膜の陽極酸化膜によって電気的に分離され
ていることにより、半導体膜を平坦な状態とすることが
でき、前記半導体膜の亀裂を防止することができる。
Further, since the channel region and the light-shielding film are electrically separated by the anodic oxide film of the light-shielding film, the semiconductor film can be made flat and cracks in the semiconductor film can occur. Can be prevented.

【0052】このように、高性能かつオフ特性に優れた
薄膜トランジスタを形成することが可能となれば、特に
液晶表示装置においては、高精細かつ大面積のアクティ
ブマトリクス基板に要求される画素スイッチング用薄膜
トランジスタのオフ特性の低減と周辺駆動回路用薄膜ト
ランジスタの高性能化とを同時に満足し、同一基板上に
アクティブマトリクス部と周辺駆動回路部とを形成する
ドライバモノリシック型アクティブマトリクス基板が実
現できるだけでなく、CPU等の薄膜集積回路も同一基
板上に形成可能となり、モジュールのコンパクト化、高
性能化、低コスト化及びシステムオンパネル化が可能と
なる。
As described above, if it becomes possible to form a thin film transistor having high performance and excellent off characteristics, particularly in a liquid crystal display device, a thin film transistor for pixel switching which is required for a high definition and large area active matrix substrate. It is possible to realize a driver monolithic active matrix substrate in which an active matrix portion and a peripheral driving circuit portion are formed on the same substrate while satisfying both the reduction of the off characteristics of the device and the high performance of the thin film transistor for the peripheral driving circuit at the same time. Thin film integrated circuits such as the above can be formed on the same substrate, and the module can be made compact, high performance, low cost, and system-on-panel.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係わる薄膜トラン
ジスタの断面図である。
FIG. 1 is a cross-sectional view of a thin film transistor according to a first embodiment of the present invention.

【図2】(a)〜(c)は本発明の第1の実施の形態に
係わる薄膜トランジスタの製造工程を示す工程図であ
る。
2A to 2C are process diagrams showing a manufacturing process of the thin film transistor according to the first embodiment of the present invention.

【図3】本発明の第2の実施の形態に係わる薄膜トラン
ジスタの断面図である。
FIG. 3 is a sectional view of a thin film transistor according to a second embodiment of the present invention.

【図4】(a)〜(d)は本発明の第2の実施の形態に
係わる薄膜トランジスタの製造工程を示す工程図であ
る。
4A to 4D are process diagrams showing a manufacturing process of a thin film transistor according to a second embodiment of the present invention.

【図5】陽極酸化を行うためのレジストパターンを示す
平面図である。
FIG. 5 is a plan view showing a resist pattern for performing anodization.

【図6】従来の半導体膜を薄膜化した薄膜トランジスタ
を示す断面図である。
FIG. 6 is a cross-sectional view showing a thin film transistor in which a conventional semiconductor film is thinned.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 導電膜 3 遮光膜 4 絶縁膜 5 半導体膜 6 ゲート絶縁膜 7 ゲート電極 8 層間絶縁膜 9 コンタクトホール 10 ソース電極 11 ドレイン電極 12 陽極酸化が可能な高融点金属 13 レジストパターン 14 陽極酸化膜 61 絶縁性基板 63 遮光膜 64 絶縁膜 65 半導体膜 66 ゲート絶縁膜 67 ゲート電極 68 層間絶縁膜 69 コンタクトホール 70 ソース電極 71 ドレイン電極 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Conductive film 3 Light-shielding film 4 Insulating film 5 Semiconductor film 6 Gate insulating film 7 Gate electrode 8 Interlayer insulating film 9 Contact hole 10 Source electrode 11 Drain electrode 12 Refractory metal 13 resist pattern 14 Anodizable Oxide film 61 Insulating substrate 63 Light-shielding film 64 Insulating film 65 Semiconductor film 66 Gate insulating film 67 Gate electrode 68 Interlayer insulating film 69 Contact hole 70 Source electrode 71 Drain electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ソース電極領域及びドレイン電極領域の
下層に、島状にパターン形成された導電膜を有し、前記
導電膜は、前記ソース電極及び前記ドレイン電極と半導
体膜とに、電気的に接続されていることを特徴とする薄
膜トランジスタ。
1. A conductive film patterned in an island shape is provided under the source electrode region and the drain electrode region, and the conductive film electrically connects to the source electrode and the drain electrode and the semiconductor film. A thin film transistor which is connected.
【請求項2】 前記導電膜は、陽極酸化が可能な金属ま
たは陽極酸化が可能な金属を含む合金で形成されている
ことを特徴とする請求項1記載の薄膜トランジスタ。
2. The thin film transistor according to claim 1, wherein the conductive film is formed of an anodizable metal or an alloy containing an anodizable metal.
【請求項3】 チャネル領域の下層に遮光膜を有し、前
記導電膜は前記遮光膜と同じ材料からなることを特徴と
する請求項1または請求項2記載の薄膜トランジスタ。
3. The thin film transistor according to claim 1, wherein a light shielding film is provided below the channel region, and the conductive film is made of the same material as the light shielding film.
【請求項4】 前記チャネル領域と前記遮光膜とは、前
記遮光膜の陽極酸化膜によって電気的に分離されている
ことを特徴とする請求項3記載の薄膜トランジスタ。
4. The thin film transistor according to claim 3, wherein the channel region and the light shielding film are electrically separated by an anodic oxide film of the light shielding film.
JP12447996A 1996-05-20 1996-05-20 Thin film transistor Expired - Fee Related JP3238072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12447996A JP3238072B2 (en) 1996-05-20 1996-05-20 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12447996A JP3238072B2 (en) 1996-05-20 1996-05-20 Thin film transistor

Publications (2)

Publication Number Publication Date
JPH09307115A true JPH09307115A (en) 1997-11-28
JP3238072B2 JP3238072B2 (en) 2001-12-10

Family

ID=14886546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12447996A Expired - Fee Related JP3238072B2 (en) 1996-05-20 1996-05-20 Thin film transistor

Country Status (1)

Country Link
JP (1) JP3238072B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287084A (en) * 2005-04-04 2006-10-19 Rohm Co Ltd Thin-film transistor element and manufacturing method thereof
CN100458872C (en) * 2005-03-15 2009-02-04 精工爱普生株式会社 Substrate for electronic device and method of manufacturing the same,display device and electronic apparatus
US7800718B2 (en) 2007-08-02 2010-09-21 Seiko Epson Corporation Electro-optical device and electronic apparatus having a light-shielding film at least partially overlapping with a transistor in plan view and having a plurality of openings overlapping with the transistor
KR20150034077A (en) * 2013-09-24 2015-04-02 엘지디스플레이 주식회사 Array substrate and methode of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458872C (en) * 2005-03-15 2009-02-04 精工爱普生株式会社 Substrate for electronic device and method of manufacturing the same,display device and electronic apparatus
JP2006287084A (en) * 2005-04-04 2006-10-19 Rohm Co Ltd Thin-film transistor element and manufacturing method thereof
US7800718B2 (en) 2007-08-02 2010-09-21 Seiko Epson Corporation Electro-optical device and electronic apparatus having a light-shielding film at least partially overlapping with a transistor in plan view and having a plurality of openings overlapping with the transistor
KR20150034077A (en) * 2013-09-24 2015-04-02 엘지디스플레이 주식회사 Array substrate and methode of fabricating the same

Also Published As

Publication number Publication date
JP3238072B2 (en) 2001-12-10

Similar Documents

Publication Publication Date Title
US5430320A (en) Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
US5818070A (en) Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit
KR100485531B1 (en) Poly silicon TFT and method for fabricating of the same
US4942441A (en) Thin film semiconductor device and method of manufacturing the same
US20030160240A1 (en) Channel-etch thin film transistor
JPH10135475A (en) Semiconductor device and its manufacture
JP3943200B2 (en) Method for manufacturing semiconductor device
CN108550590B (en) Active device substrate and method for fabricating the same
JPH10256554A (en) Thin film transistor and manufacture thereof
JPH1195256A (en) Active matrix substrate
JPH10270701A (en) Thin film transistor and its production
JPH08330593A (en) Manufacture of thin film transistor
JPH1065174A (en) Thin-film transistor and its manufacture
JP3238072B2 (en) Thin film transistor
JP2592044B2 (en) Manufacturing method of vertical thin film transistor
JP3708837B2 (en) Semiconductor device
JPH08172195A (en) Thin film transistor
JPH11274505A (en) Thin film transistor structure and its manufacture
JPH06169086A (en) Polycrystalline silicon thin film transistor
JP3708836B2 (en) Semiconductor device
JPH0888363A (en) Semiconductor device and its manufacture
JPH07106582A (en) Manufacture of thin film transistor
JP4286754B2 (en) Method for manufacturing display device
JP3198378B2 (en) Method for manufacturing semiconductor device
JPH02189935A (en) Manufacture of thin-film transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees