JPH09298690A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な回路構成で、光電変換素子での受光量
に応じて、高精度のデジタルデータを出力する固体撮像
素子を提供する。 【解決手段】 光電変換素子１００が受光すると、受光
光量に応じた電荷が発生し、電流信号として出力され
る。このとき、暗電流除去回路７００によって暗電流を
除去する。この電流信号は、積分回路２２０に入力して
時間積分される。一方、ステップ電荷発生器２３０は、
クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２に応
じて、基準電位＋Ｖｒｅｆまたは基準電位−Ｖｒｅｆの
一方に応じた電荷を発生して、クロック信号に同期して
帰還容量素子２２１に電荷を供給する。積分回路２２０
で、帰還容量素子２２１に光電変換素子で発生した電荷
蓄積して積分動作を実行しつつ、ステップ電荷を供給し
てΣΔ変調を実行する。ΣΔ変調の結果からＡＤ変換値
を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換素子にお
ける受光量をデジタルデータとして出力する固体撮像素
子に関するものである。

【０００２】

【従来の技術】近年、画像処理技術の普及に伴い光電変
換機能を有するＭＯＳ型固体撮像デバイスなどが開発さ
れており、これらを利用した種々の固体撮像装置が知ら
れている。そして、画像の高解像度化の要請に伴い、撮
像時の画素を構成するフォトダイオードを微細化すると
ともに、撮像面積の確保のために多数のフォトダイオー
ドを使用する傾向にある。

【０００３】しかし、フォトダイオードの数が増加する
と、高速処理のためには、フォトダイオードの受光量と
いうアナログ値を、画像処理演算にあたって好適なデー
タ形態であるデジタル値に変換するアナログデジタル変
換器（以後、ＡＤ変換器と呼ぶ）が必然的に増大するこ
とになる。

【０００４】そこで、フォトダイオードから電流信号と
して出力される電荷を増幅する電荷増幅器やＡＤ変換器
を集積してアレイ化して、低コスト化および小型化を目
指す提案がなされている。電荷増幅器の回路方式はほぼ
確立されているので、集積化にあたっての工夫は、ＡＤ
変換器の回路方式に集中している。

【０００５】こうした提案の１つが、「S.L.Garverick
et al., Journal of Solid-State Circuits, Vol.30, N
o.5, May 1995, pp.533-541」（以後、従来例１と呼
ぶ）になされている。従来例１では、受光の結果として
フォトダイオードで発生した電荷を、電荷増幅器を使用
し、帰還容量素子に蓄積して電圧信号に変換し、この電
圧値をホールドする。この後、全アレイに共通な階段状
に変化する電圧信号の電圧値との比較を逐次行うことに
より（いわゆる、デュアルスロープＡＤ変換方式によ
り）、ＡＤ変換を行っている。

【０００６】また、Ｂｕｒｒ−Ｂｒｏｗｎ社から、ＣＴ
（Computer Tomography）用フォトダイオード読み出し
専用のＡＤ変換器として、型名「ＤＤＣ１０１」（以
後、従来例２と呼ぶ）が発表されている。従来例２は、
ＡＤ変換にΔ変調器の原理を応用したものであり、各動
作は、積分時間に比べて数十分の１から数百分の１とい
う周期の高速クロックに同期して行われる。

【０００７】すなわち、高速クロック信号のクロック周
期の切り替わりごとに、小刻みにステップ電圧を発生し
て容量素子に印加する。その結果として生じる容量の蓄
積電荷の変化量をフォトダイオードからの電荷量と比較
し、電荷の過不足分を次回のクロック周期で補正してい
く。そして、各クロック周期での比較の結果に応じて
「０」または「１」のデジタル信号パルス列を発生す
る。そして、このデジタル信号パルス列をデジタルフィ
ルタ（ＦＩＲフィルタ等）を通過させて、高精度のＡＤ
変換結果を得ている。

【０００８】また、ＡＤ変換にΣΔ変調器の原理を応用
した技術が、「R.H.Nixon et al.,Proc. SPIE, vol.190
0, 1993, pp.31-39」（以後、従来例３と呼ぶ）に開示
されている。従来例３では、各画素に対応するフォトダ
イオードで発生した電荷量を電圧信号に変換した上でホ
ールドする。このホールド結果に、１段のΣΔ変調器で
１次のΣΔ変調を施し、変調結果である「０」または
「１」のデジタル信号パルス列の「１」のパルスの総数
をカウンタで計数して、ＡＤ変換値を得ている。

【０００９】また、ΣΔ変調器の原理を応用したＡＤ変
換器の技術が、特開平６−２３７１７５号公報（以後、
従来例４と呼ぶ）に開示されている。従来例４では、電
圧信号を入力して、２段のΣΔ変調器で２次のΣΔ変調
を施し、変調結果である「０」または「１」のデジタル
信号パルス列を出力するとともに、ＡＤ変換結果である
デジタル信号パルス列の「１」のパルスの総数に対応し
た電圧信号をデジタルアナログ変換器で発生して、ΣΔ
変調器の基準電圧に加えることで、ΣΔ変調器のオフセ
ットを除去している。

【００１０】

【発明が解決しようとする課題】従来の固体撮像素子は
上記のように構成されるので、以下のような問題点があ
った。

【００１１】従来例１では、比較対象となる階段状の電
圧信号にノイズが重畳した場合には、その影響を除去す
ることが出来ないので、安定して変換精度を維持するこ
とが困難である。

【００１２】また、従来例１では、変換精度、すなわ
ち、ＡＤ変換の分解能を向上しようとすると、変換時間
を長くする必要があるが、Ｘ線ＣＴ用フォトダイオード
読み出し専用のＡＤ変換器として用いられる場合、撮像
対象への曝射量を下げる必要性を考慮すると、むやみに
は変換時間を長くすることができない。結果として、変
換精度が制約されることになる。

【００１３】従来例２の方式では、ステップ電圧が印加
される容量に如何に正確にステップ電荷量を付与するか
が技術的なポイントとなるが、従来例２では、電荷蓄積
量に相当する値をデジタル値として保存するとともに、
当該容量を構成する容量素子アレイに電荷蓄積量を付与
するため、回路サイズが大きくなってしまう。すなわ
ち、従来例２は、本来、単素子のフォトダイオードを目
的として提案されている技術であり、多素子の集積化に
は向いていない。

【００１４】また、従来例２では、Δ変調を採用するが
故に、光電変換素子からの電流値の変化量が小さい場合
には高精度を実現できるが、光電変換素子からの電流値
の変化量が大きい場合には、変換の直線性が悪くなって
しまう。

【００１５】従来例３では、フォトダイオードで発生し
た電荷量を、一旦、電圧に変換してホールドした後、Σ
Δ変調器へ入力するので、ホールドされた直流電圧に対
してしかオーバサンプリングが行われない。この結果、
積分期間の最中に発生したノイズはそのまま蓄積される
ことになり、安定して変換精度を維持することが困難で
ある。

【００１６】また、従来例３では、一般にΣΔ変調器に
はオフセット電圧が存在するので、積分にあたっては、
このオフセット電位が一緒に積分されることとなるた
め、変換精度が低下してしまう。

【００１７】こうした、オフセット電圧に関する問題点
は、従来例４のΣΔ変調型ＡＤ変換器では解消している
が、解消手段にＤＡ変換器を使用するため、回路規模が
大きくなり、集積化には向いていない。

【００１８】また、従来例１〜３では、いずれもフォト
ダイオード特有の問題である暗電流については何等の対
策を施していない。この結果、比較的受光面積が大きな
フォトダイオードを使用する場合には暗電流が増える
が、従来例１〜３では、暗電流と信号電流とを区別する
手段を有さないが故に、精度の良い撮像結果を得ること
ができない。

【００１９】本発明は、上記を鑑みてなされたものであ
り、簡易な回路構成で、光電変換素子での受光量に応じ
て、暗電流の影響を低減して、高精度のデジタルデータ
を出力する固体撮像素子を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明の固体撮像素子
は、暗電流を除去しつつ、ΣΔ変調を行う方式を採用す
るとともに、信号入力時にΣΔ変調器のオフセット電位
が本来的には問題とならない、直接電流入力方式を採用
して、高精度のデジタルデータを出力する固体撮像素子
を実現するものである。

【００２１】すなわち、請求項１の固体撮像素子は、
（ａ）第１の基準電位と第２の基準電位との間の第３の
基準電位に第１の端子が設定され、受光量に応じた電荷
を発生するとともに第２の端子から電荷を流出する、少
なくとも１つの光電変換素子と、（ｂ）光電変換素子の
暗電流を除去する暗電流除去回路と、（ｃ）光電変換素
子の信号出力端子と第１の端子とが直接電気的に接続さ
れる第１の帰還容量素子と、（ｄ）光電変換素子の信号
出力端子と信号入力端子とが直接電気的に接続され、出
力端子が第１の帰還容量素子の第２の端子と接続された
第１の電荷増幅器と、（ｅ）第１の基準電位と第２の基
準電位とから、ステップ電荷を発生し、第１の帰還容量
素子にステップ電荷を供給する第１のステップ電荷発生
器と、（ｆ）第１の電荷増幅器から出力された第１の積
分電圧信号を入力し、第１の積分電圧信号の電位と第３
の基準電位とを比較し、比較結果に応じた比較結果信号
を出力する電位比較器と、（ｇ）比較結果信号を入力
し、比較結果信号を２値サンプルする２値サンプル回路
と、（ｈ）第１のクロック信号と、第１のクロック信号
が有意レベルでは非有意であり、第１のクロック信号の
非有意レベル期間の一部の期間で有意となる第２のクロ
ック信号とを発生し、第１のステップ電荷発生器へ向け
て前記第１のクロック信号と第２のクロック信号とを出
力するとともに、２値サンプル回路に向けて前記第１の
クロック信号を出力する基本タイミング発生回路とを備
えることを特徴とする。

【００２２】ここで、暗電流除去回路は、（i）第１の
電荷増幅器の信号入力端子にソース端子が接続されると
ともに、ドレイン端子が第３の基準電位に設定されたＭ
ＯＳ等の電界効果トランジスタ（ＦＥＴ）と、（ii）電
界効果トランジスタのゲート端子と第１の端子が接続さ
れるとともに、第２の端子が第３の基準電位に設定され
た暗電流記憶容量素子と、（iii）暗電流記憶容量素子
の第１の端子と第１の端子が接続され、第１の電荷増幅
器の出力端子と第２の端子が接続された電流保持用スイ
ッチ素子とを備えて、好適に構成可能である。

【００２３】また、２値サンプル回路からの出力信号を
入力し、２値サンプル回路からの出力信号と２値サンプ
ル回路からの出力信号の反転信号を、ステップ電荷発生
指示として第１のステップ電荷発生器へ向けて出力する
第１のステップ電荷発生制御回路を更に備えることが好
適である。

【００２４】請求項１の固体撮像素子では、受光に先立
って、暗電流成分検出期間である所定の期間にわたっ
て、光電変換素子を受光しない状態に設定し、この期間
にわたって暗電流と検出し、この暗電流量を暗電流除去
回路に記憶するとともに、記憶した暗電流量と同一の量
の電流を、常時、電荷増幅器への入力電流から除去す
る。

【００２５】たとえば、光電変換素子を受光しない状態
で電流保持用スイッチ素子を閉じて、このとき発生して
いる暗電流量に応じた電圧を暗電流記憶容量素子に発生
される。この電圧は電界効果トランジスタのゲート端子
に印加されるので、暗電流は電界効果トランジスタのソ
ースからドレインを介して流れる。

【００２６】次いで、電流保持用スイッチ素子を開く
と、その時点での暗電流記憶容量素子で発生した電圧が
保持され、この後に、暗電流は電荷増幅器への入力電流
から除去される。以後、この状態で撮像を実施する。

【００２７】光電変換素子が受光すると、受光量に応じ
た電荷が発生し、電流信号として出力される。そして、
この電流信号は、第１の帰還容量素子と第１の電荷増幅
器とで構成される第１の積分回路に入力し、時間積分さ
れる。

【００２８】ここで、光電変換素子の信号出力端子と第
１の帰還容量素子の第１の端子および第１の電荷増幅器
の信号入力端子とは直接電気的に接続されており、電流
の積分作用自体はオフセット電圧の影響を本来的に受け
ないものなので、上記の積分動作の結果出力される電圧
値は、オフセット電圧の影響を一切受けない。

【００２９】なお、上記の「直接電気的に接続される」
とは、信号伝達経路に信号の態様を変化させる部品（抵
抗素子、インダクタ素子、容量素子、増幅器、減衰器な
ど）が存在しないことをいい、信号伝達経路に一切の部
品がないこと、および、スイッチ素子のみが信号伝達に
あたって介在することをいう。

【００３０】一方、第１のステップ電荷発生器には、基
本タイミング発生回路から供給された第１のクロック信
号および第２のクロック信号に応じて、第１の基準電位
または第２の基準電位の一方に応じた電荷を発生して、
クロック信号に同期して第１の帰還容量素子に電荷を注
入する（あるいは、第１の帰還容量素子から電荷を抜き
取る）。ここで、電荷の発生については、２値サンプル
回路から供給された２値サンプル回路の出力信号および
その反転信号に応じて、第１の基準電位または第２の基
準電位の一方に応じた電荷を発生することが好適であ
る。

【００３１】こうして、第１の積分回路で、第１の帰還
容量素子に光電変換素子で発生した電荷を蓄積して積分
動作を実行しつつ、基本タイミング発生回路が発生する
タイミングの周期ごとに第１の帰還容量素子に更に電荷
を蓄積したり、第１の帰還容量素子から電荷を抜き取っ
たりして、ΣΔ変調を実行する。ΣΔ変調の結果は、第
１の帰還容量素子に蓄積された電荷量に応じた第１の電
荷増幅器の出力電圧である第１の積分回路の出力信号と
して得られる。すなわち、第１の積分回路と第１のステ
ップ電荷発生器とで、オフセット電圧の影響の無い、電
流入力の第１のΣΔ変調器を構成している。

【００３２】第１の電荷増幅器から出力された第１の積
分電圧信号は、電位比較器に入力する。電位比較器は、
入力した第１の積分電圧信号の電位と第３の基準電位と
を比較し、比較結果に応じた、２値化された比較結果信
号を出力する。この比較信号は、２値サンプル回路に入
力し、基本タイミング発生回路が発生するタイミングの
周期と同一の周期で（例えば、第１のクロック信号に同
期して）サンプルされて、「０」または「１」を表すデ
ジタル信号列として出力される。このデジタル信号列を
処理する（例えば、積分期間の「１」の数を計数する）
ことによりＡＤ変換結果を得ることができる。

【００３３】請求項１の固体撮像素子では、第１のステ
ップ電荷発生器を、（i）第１の基準電位を第１の端子
から入力し、前記２値サンプル回路からの出力信号に応
じて開閉する第１のスイッチ素子と、（ii）第２の基準
電位を第１の端子から入力し、２値サンプル回路からの
出力信号の反転信号に応じて開閉する第２のスイッチ素
子と、（iii）第３の基準電位を第１の端子から入力
し、第１のクロック信号に応じて開閉する第３のスイッ
チ素子と、（iv）第３の基準電位を第１の端子から入力
し、第１のクロック信号に応じて開閉する第４のスイッ
チ素子と、（v）第３のスイッチ素子の第２の端子に第
１の端子が接続され、第４のスイッチ素子の第２の端子
に第２の端子が接続された第１のステップ電荷発生用容
量素子と、（vi）第１のステップ電荷発生用容量素子の
第１の端子と第１の端子が接続され、第１の電荷増幅器
の入力端子と第２の端子が接続されるとともに、第２の
クロック信号に応じて開閉する第５のスイッチ素子と、
（vii）第１のスイッチ素子の第２の端子および第２の
スイッチ素子の第２の端子と第１の端子が接続され、第
１のステップ電荷発生用容量素子の第２の端子と第２の
端子が接続されるとともに、第２のクロック信号に応じ
て開閉する第６のスイッチ素子とを備えて好適に構成さ
れる。

【００３４】上記の第１のステップ電荷発生器によれ
ば、第１のクロック信号が有意になると、第３のスイッ
チ素子および第４のスイッチ素子が閉じて、第１のステ
ップ電荷発生用容量素子の両端の電位が第３の基準電位
となるので、第１のステップ電荷発生用容量素子に蓄積
される電荷は零となる。第１のクロック信号が有意とな
り、第３のスイッチ素子および第４のスイッチ素子が開
いた後に第２のクロック信号が有意となると、第５のス
イッチ素子および第６のスイッチ素子が閉じる。この結
果、第１のステップ電荷発生用容量素子には、第１の基
準電位または第２の基準電位のいずれか一方に応じたス
テップ電荷が発生することとなる。

【００３５】ステップの電荷の発生に応じて、第１の帰
還容量素子にステップ電荷分だけ電荷が付与されたり、
第１の帰還容量素子からステップ電荷分だけ電荷が除去
されたりする。この結果、上記の第１の積分回路と共働
して、好適にΣΔ変調を実行する。

【００３６】請求項５の固体撮像素子は、請求項１の固
体撮像素子において、第１の電荷増幅器と電位比較器と
の間に、（ａ）第１の積分信号を指示されたタイミング
でサンプルし、交流成分を出力する信号サンプル回路
と、（ｂ）信号サンプル回路から出力された信号を第１
の端子から入力する第２の帰還容量素子を有する帰還容
量回路と、（ｃ）信号サンプル回路から出力された信号
を入力端子から入力し、出力端子が第２の帰還容量回路
と接続された第２の電荷増幅器と、（ｄ）第１の基準電
位と第２の基準電位とから、ステップ電荷を発生し、第
２の帰還容量素子にステップ電荷を供給する第２のステ
ップ電荷発生器とを更に備え、電位比較器は、第２の電
荷増幅器から出力された第２の積分信号を入力すること
を特徴とする。

【００３７】ここで、２値サンプル回路からの出力信号
を入力し、２値サンプル回路からの出力信号と２値サン
プル回路からの出力信号の反転信号とを、ステップ電荷
発生指示として第１のステップ電荷発生器および第２の
ステップ電荷発生器へ向けて出力する第２のステップ電
荷発生制御回路を更に備えることが好適である。

【００３８】請求項５の固体撮像素子では、帰還増幅回
路および第２の電荷増幅器とからなる第２の積分回路と
第２のステップ電荷発生器とで、電圧入力の第２のΣΔ
変調器を構成している。

【００３９】そして、第１のΣΔ変調器から出力された
変調結果を、更に、第２のΣΔ変調器でΣΔ変調する。
この結果、通常は１段のΣΔ変調で発生する、光電変換
素子の電流放出に伴う出力基準電位の変化を解消する。
この結果、後の第３の基準電位との比較により、精度良
くＡＤ変化値を得ることができる。

【００４０】請求項５の固体撮像素子では、第１のΣΔ
変調器から出力信号を、信号サンプル回路で、第１のク
ロック信号および第２のクロック信号に同期してサンプ
ルし、サンプル結果として発生した電荷を第２の積分回
路で蓄積して積分する。

【００４１】一方、第２のステップ電荷発生器には、基
本タイミング発生回路から供給された第１のクロック信
号および第２のクロック信号に応じて、第１の基準電位
または第２の基準電位の一方に応じた電荷を発生して、
クロック信号に同期して第２の帰還容量素子に電荷を注
入する（あるいは、第２の帰還容量素子から電荷を抜き
取る）。ここで、電荷の発生については、２値サンプル
回路から供給された２値サンプル回路の出力信号および
その反転信号に応じて、第１の基準電位または第２の基
準電位の一方に応じた電荷を発生することが好適であ
る。

【００４２】こうして、第２の積分回路で、第２の帰還
容量素子に第１のΣΔ変調器の出力のサンプルで発生し
た電荷を蓄積して積分動作を実行しつつ、基本タイミン
グ発生回路が発生するタイミングの周期ごとに第２の帰
還容量素子に更に電荷を蓄積したり、第２の帰還容量素
子から電荷を抜き取ったりして、ΣΔ変調を実行する。
ΣΔ変調の結果は、第２の帰還容量素子に蓄積された電
荷量に応じた第２の電荷増幅器の出力電圧である第２の
積分回路の出力信号として得られる。

【００４３】第２の電荷増幅器から出力された第２の積
分電圧信号は、電位比較器に入力する。電位比較器は、
入力した第２の積分電圧信号の電位と第３の基準電位と
を比較し、比較結果に応じた、２値化された比較結果信
号を出力する。この比較信号は、２値サンプル回路に入
力し、基本タイミング発生回路が発生するタイミングの
周期と同一の周期で（例えば、第１のクロック信号に同
期して）サンプルされて、「０」または「１」を表すデ
ジタル信号列として出力される。このデジタル信号列を
処理する（例えば、積分期間の「１」の数を計数する）
ことによりＡＤ変換結果を得ることができる。

【００４４】請求項５の固体撮像素子では、信号サンプ
ル回路を、（i）第１の電荷増幅器の出力端子と第１の
端子が接続され、第１のクロック信号に応じて開閉する
第７のスイッチ素子と、（ii）第７のスイッチ素子の第
２の端子と第１の端子が接続され、第２の電荷増幅器の
入力端子と第２の端子が接続された信号伝達用容量素子
とを備えて構成することが可能である。

【００４５】この場合、第２のステップ電荷発生器は、
（i）第１の基準電位を第１の端子から入力し、２値サ
ンプル回路からの出力信号に応じて開閉する第８のスイ
ッチ素子と、（ii）第２の基準電位を第１の端子から入
力し、２値サンプル回路からの出力信号の反転信号に応
じて開閉する第９のスイッチ素子と、（iii）第８のス
イッチ素子の第２の端子および第９のスイッチ素子の第
２の端子と第１の端子が接続され、信号伝達用容量素子
の第１の端子と第２の端子が接続されるとともに、第２
のクロック信号に応じて開閉する第１０のスイッチ素子
とを備え、帰還容量回路は、（i）第２の電荷増幅器の
信号入力端子に第１の端子が接続された第２の帰還容量
素子と、（ii）第２の帰還容量素子の第２の端子と第１
の端子が接続され、第２の電荷増幅器の出力端子と第２
の端子が接続されるとともに、第１のクロック信号の反
転信号に応じて開閉する第１１のスイッチ素子と、（ii
i）第２の電荷増幅器の信号入力端子に第１の端子が接
続され、第２の電荷増幅器の出力端子に第２の端子が接
続されるとともに、第１のクロック信号に応じて開閉す
る第１２のスイッチ素子とを備えることが好適である。

【００４６】上記の信号サンプル回路と第２のステップ
電荷発生器と帰還容量回路との組合せによれば、第１の
クロック信号に応じて、第１のΣΔ変調器の出力信号を
信号サンプル回路でサンプルしている間には、第１２の
スイッチ素子が閉じて第２の電荷増幅器の入力端子と出
力端子とは短絡しており、オフセット電圧が発生してい
る。しかし、この期間では、第１１のスイッチ素子は開
いているので、第２の帰還容量素子に蓄積された電荷は
そのまま保存されている。また、信号伝達用容量素子の
第２の端子は第２の電荷増幅器の入力端子に接続された
ままであるので、オフセット電圧が印加されたままであ
る。したがって、第１２のスイッチ素子が開いた後、第
２のクロック信号に応じて第１１のスイッチ素子が閉
じ、第２の帰還容量素子に電荷を蓄積する状態に遷移し
ても、オフセット電圧の影響は現れない。こうして、オ
フセット影響の無いΣΔ変調が実行される。

【００４７】また、請求項５の固体撮像素子では、信号
サンプル回路を、（i）第１の電荷増幅器の出力端子と
第１の端子が接続され、第１のクロック信号に応じて開
閉する第１３のスイッチ素子と、（ii）第１３のスイッ
チ素子の第２の端子と第１の端子が接続された信号伝達
用容量素子と、（iii）信号伝達用容量素子の第２の端
子と第１の端子が接続され、第２の電荷増幅器の信号入
力端子に第２の端子が接続されるとともに、第２のクロ
ック信号に応じて開閉する第１４のスイッチ素子と、
（iv）第３の基準電位を第１の端子から入力し、信号伝
達用容量素子の第１の端子と第２の端子が接続されると
ともに、第２のクロック信号に応じて開閉する第１５の
スイッチ素子と、（v）第３の基準電位を第１の端子か
ら入力し、信号伝達用容量素子の第２の端子と第２の端
子が接続されるとともに、第１のクロック信号に応じて
開閉する第１６のスイッチ素子とを備えて構成すること
ができる。

【００４８】この場合、第２のステップ電荷発生器は、
（i）第１の基準電位を第１の端子から入力し、２値サ
ンプル回路からの出力信号に応じて開閉する第１７のス
イッチ素子と、（ii）第２の基準電位を第１の端子から
入力し、２値サンプル回路からの出力信号の反転信号に
応じて開閉する第１８のスイッチ素子と、（iii）第３
の基準電位を第１の端子から入力し、第１のクロック信
号に応じて開閉する第１９のスイッチ素子と、（iv）第
３の基準電位を第１の端子から入力し、第１のクロック
信号に応じて開閉する第２０のスイッチ素子と、（v）
第１９のスイッチ素子の第２の端子に第１の端子が接続
され、第２０のスイッチ素子の第２の端子に第２の端子
が接続された第２のステップ電荷発生用容量素子と、
（vi）第２のステップ電荷発生用容量素子の第１の端子
と第１の端子が接続され、第２の電荷増幅器の入力端子
と第２の端子が接続されるとともに、第２のクロック信
号に応じて開閉する第２１のスイッチ素子と、（vii）
第１７のスイッチ素子の第２の端子および第１８のスイ
ッチ素子の第２の端子と第１の端子が接続され、第２の
ステップ電荷発生用容量素子の第２の端子と第２の端子
が接続されるとともに、第２のクロック信号に応じて開
閉する第２２のスイッチ素子とを備え、帰還容量回路
は、前記第２の電荷増幅器の信号入力端子に第１の端子
が接続され、前記第２の電荷増幅器の出力端子に第２の
端子が接続された前記第２の帰還容量素子を備えること
が好適である。

【００４９】上記の信号サンプル回路と第２のステップ
電荷発生器と帰還容量回路との組合せによれば、信号サ
ンプル回路で、第１のクロック信号に応じて第１３のス
イッチ素子と第１６のスイッチ素子が閉じて、第１のΣ
Δ変調器の出力信号をサンプルする時には、信号伝達用
容量素子の第２の端子は第３の基準電位に設定されてい
る。また、第１３のスイッチ素子と第１６のスイッチ素
子が開いた後、第２のクロック信号に応じて第１４のス
イッチ素子と第１５のスイッチ素子とが閉じて、第２の
帰還容量素子へ電荷を転送している間は、信号伝達用容
量素子の第１の端子は第３の基準電位に設定されてい
る。したがって、サンプル時と電荷転送時の間でオフセ
ット電圧差は発生せず、オフセット電圧に影響されない
ΣΔ変調が実行される。

【００５０】請求項１１の固体撮像素子は、請求項１記
載の固体撮像素子において、２値サンプル回路から出力
された、デジタルデータ信号列を入力して、デジタルフ
ィルタリングを施したデータ信号を出力する、デジタル
フィルタ回路を更に備えることを特徴とする。

【００５１】請求項１１の固体撮像素子によれば、２値
サンプル回路から出力された、デジタルデータ信号列に
デジタルフィルリングを施した後、データとして得るの
で、精度の良いＡＤ変換を実行できる。

【００５２】請求項１２の固体撮像素子は、請求項１の
固体撮像素子において、第１の帰還容量素子の容量値と
第１のステップ電荷発生用容量素子の容量値とは、前記
光電変換素子の出力電流の時間変化特性に応じて選択さ
れることを特徴とする。

【００５３】請求項１２の固体撮像素子によれば、採用
する光電変換素子の電流レンジに応じて、変換精度と変
換速度との観点から、第１の帰還容量素子の容量値と第
１のステップ電荷発生用容量素子の容量値が選択される
ので、最適な変換精度と変換速度とを達成できる。な
お、第１の帰還容量素子の容量値と第１のステップ電荷
発生用容量素子の容量値との比を一定として、種類の異
なる第１の帰還容量素子と第１のステップ電荷発生用容
量素子とを対で用意しておき、これらの対の中から選択
できる構成とすることが好適である。

【００５４】請求項１３の固体撮像素子は、請求項１記
載の固体撮像素子において、光電変換素子は複数、か
つ、１次元または２次元状に配列されるとともに、第１
の帰還容量素子の第１の端子に接続される、１つの前記
光電変換素子を選択する選択回路を更に備えることを特
徴とする。

【００５５】ここで、選択回路は、（i）光電変換素子
を所定の順序、または、（ii）ランダムな順序で選択す
ることとすることが可能である。

【００５６】請求項１３の固体撮像素子によれば、１つ
のＡＤ変換器で、複数の光電変換素子に関するＡＤ変換
を行うので、実装するＡＤ変換器を低減でき、集積化が
容易となる。

【００５７】

【発明の実施の形態】以下、添付図面を参照して本発明
の固体撮像素子の実施の形態を説明する。なお、図面の
説明にあたって同一の要素には同一の符号を付し、重複
する説明を省略する。

【００５８】（第１実施形態）図１は、本発明の固体撮
像素子の第１の実施形態の回路構成図である。本実施形
態では、１段のΣΔ変調を行ってＡＤ変換を実行する。
図１に示すように、本実施例の固体撮像素子は、（ａ）
カソードが接地され、受光量に応じた電荷を発生し、ア
ノードから電荷を流出するフォトダイオード１００と、
（ｂ）フォトダイオード１００の暗電流を除去する暗電
流除去回路７００と、（ｃ）フォトダイオード１００か
ら出力された電流信号を入力し、流入した電荷を積分す
るとともに、ΣΔ変調をするΣΔ変調器２１０と、
（ｄ）ΣΔ変調器２１０から出力された変調信号ＭＳを
入力し、変調信号ＭＳの電位と接地電位とを比較し、比
較結果に応じた２値の比較結果信号ＣＭＰを出力する比
較器３００と、（ｅ）比較結果信号ＣＭＰを入力し、ク
ロックＣＬＫ１に同期してサンプルし、２値のデジタル
信号Ｄ１を出力する２値サンプル回路４００と、（ｆ）
信号Ｄ１を入力し、信号Ｄ１と信号Ｄ１の反転信号Ｄ１
＊とを、ΣΔ変調器２１０へ向けて出力するステップ電
荷発生制御回路４６０と、（ｇ）デジタル信号Ｄ１を入
力し、デジタルフィルタリングを施した後、ＡＤ変換結
果を得るデジタルフィルタ回路５００と、（ｈ）クロッ
ク信号ＣＬＫ１と、クロック信号ＣＬＫ１が有意レベル
では非有意であり、クロック信号ＣＬＫ１の非有意レベ
ル期間の一部の期間で有意となるクロック信号ＣＬＫ２
とを発生し、ΣΔ変調器２１０へ向けてクロック信号Ｃ
ＬＫ１とクロック信号ＣＬＫ２とを出力するとともに、
２値サンプル回路４００およびデジタルフィルタ回路５
００に向けてクロック信号ＣＬＫ１を出力し、リセット
信号ＲＳＴ、および電流保持指示信号ＩＨを出力する基
本タイミング発生回路６１０とを備える。

【００５９】暗電流除去回路７００は、（i）電荷増幅
器２２２の信号入力端子にソース端子が接続されるとと
もに、ドレイン端子が接地されたＭＯＳ等の電界効果ト
ランジスタ（ＦＥＴ）７１０と、（ii）電界効果トラン
ジスタ７１０のゲート端子と第１の端子が接続されると
ともに、第２の端子が接地された暗電流記憶容量素子７
２０と、（iii）暗電流記憶容量素子７２０の第１の端
子と第１の端子が接続され、電荷増幅器２２２の出力端
子と第２の端子が接続されるとともに、電流保持指示信
号ＩＨに応じて開閉する電流保持用スイッチ素子７３０
とを備える。

【００６０】ΣΔ変調器２１０は、（i）フォトダイオ
ード１００からの電荷を蓄積して積分する積分回路２２
０と、（ii）基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆ
とに基づいて、クロック信号ＣＬＫ１およびクロック信
号ＣＬＫ２に同期してステップ電荷を発生し、積分回路
２２０に供給するステップ電荷発生器２３０とを備え
る。

【００６１】積分回路２２０は、（i）フォトダイオー
ド１００の電流出力端子と第１の端子とが直接電気的に
接続される帰還容量素子２２１（容量値＝Ｃ１１）と、
（ii）フォトダイオード１００の電流出力端子と信号入
力端子（以後、単に入力端子とも呼ぶ）である負入力端
子とが直接電気的に接続されるとともに、正入力端子が
フォトダイオード１００のカソードの電位と同一電位と
すべく接地され、出力端子が帰還容量素子２２１の第２
の端子と接続された電荷増幅器２２２と、（iii）電荷
増幅器２２２の入力端子と第１の端子が接続され、電荷
増幅器２２２の出力端子と第２の端子が接続されるとと
もに、リセット信号ＲＳＴに応じて開閉するスイッチ素
子２２３とを備える。

【００６２】ステップ電荷発生器２３０は、（i）基準
電位＋Ｖｒｅｆを第１の端子から入力し、信号Ｄ１に応
じて開閉するスイッチ素子２３１と、（ii）基準電位−
Ｖｒｅｆを第１の端子から入力し、反転信号Ｄ１＊に応
じて開閉するスイッチ素子２３２と、（iii）第１の端
子が接地され、クロック信号ＣＬＫ１に応じて開閉する
スイッチ素子２３３と、（iv）第１の端子が接地され、
クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２
３４と、（v）スイッチ素子２３３の第２の端子に第１
の端子が接続され、スイッチ素子２３４の第２の端子に
第２の端子が接続されたステップ電荷発生用容量素子２
３５（容量値＝Ｃ１２）と、（vi）ステップ電荷発生用
容量素子２３５の第１の端子と第１の端子が接続され、
電荷増幅器２２２の入力端子と第２の端子が接続される
とともに、クロック信号ＣＬＫ２に応じて開閉するスイ
ッチ素子２３６と、（vii）スイッチ素子２３１の第２
の端子およびスイッチ素子２３２の第２の端子と第１の
端子が接続され、ステップ電荷発生用容量素子２３５の
第２の端子と第２の端子が接続されるとともに、クロッ
ク信号ＣＬＫ２に応じて開閉するスイッチ素子２３７と
を備える。

【００６３】２値サンプル回路４００は、データ入力端
子に比較結果信号ＣＭＰを入力するとともに、トリガ端
子にクロック信号ＣＬＫ１を入力し、クロック信号ＣＬ
Ｋ１の立ち上がり時に比較結果信号ＣＭＰをサンプルし
て、データ出力端子から出力するとともに、リセット信
号ＲＳＴによってデータ出力端子をリセット可能なＤ型
フリップフロップを備える。

【００６４】ステップ電荷発生制御回路４６０は、信号
Ｄ１を入力して反転出力するインバータを備える。

【００６５】図２は、デジタルフィルタ回路５００の回
路構成図である。図２に示すように、デジタルフィルタ
回路５００は、（i）クロック信号ＣＬＫ１をトリガ端
子に入力し、クロック信号ＣＬＫ１を計数し、計数値を
出力する、リセット信号ＲＳＴによってリセット可能な
カウンタ５１０と、（ii）カウンタ５１０から出力され
た計数値信号ＣＮＴを入力し、計数値に応じた重み付け
データＤＷＴを出力するデータテーブル５２０と、（ii
i）重み付けデータＤＷＴと信号Ｄ１とを入力し、計数
値と信号Ｄ１の値との積を演算して積信号Ｄ２を出力す
る乗算器５３０と、（iv）第１のデータ入力端子から積
データ信号Ｄ２を入力し、第２のデータ入力端子から入
力したデータ信号Ｄ３との和を演算して和信号ＤＳを出
力する加算器５４０と、（v）和信号ＤＳをラッチし、
データ信号Ｄ３を出力する保持回路５５０とを備える。

【００６６】本実施形態の固体撮像素子は、以下のよう
にして、フォトダイオード１００での受光量に応じたデ
ジタルデータを得る。図３は、本実施形態の固体撮像素
子の動作のタイミングチャートである。

【００６７】受光量の測定に先立って、フォトダイオー
ド１００を受光しない状態に設定するとともに、リセッ
ト信号ＲＳＴを一時的に有意とした後、電流保持指示信
号ＩＨを有意にして、電流保持用スイッチ素子７３０を
閉じる。この結果、フォトダイオード１００で発生した
暗電流が積分回路２２０に入力する。暗電流の入力によ
り積分回路２１０から、暗電流量に応じた電圧信号が出
力され、この電圧信号がスイッチ素子７３０を介してＦ
ＥＴ７１０のゲート端子に印加される。ＦＥＴ７１０の
ゲート端子に印加されると、暗電流がＦＥＴ７１０のソ
ースからドレインを介して流れる。

【００６８】次いで、スイッチ素子７３０を開くと、そ
の時点での容量素子７２０で発生していた電圧が保持さ
れ、この後に、暗電流は電荷増幅器２２０への入力電流
から除去される。

【００６９】次に、基本タイミング発生回路６１０がリ
セット信号ＲＳＴを有意として、スイッチ素子２２３を
閉じて、帰還容量素子２２１の蓄積電荷を除去するとと
もに、カウンタ５１０の出力する計数値を０とする。

【００７０】また、２値サンプル回路４００をリセット
する。この結果、スイッチ素子２３２が閉じる。

【００７１】次に、リセット信号ＲＳＴを非有意とし
て、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２
に同期して、以後のフォトダイオードでの受光量を計測
する。

【００７２】本実施形態の固体撮像素子では、フォトダ
イオード１００が受光すると、受光量に応じた電荷が発
生し、電流信号として出力される。そして、この電流信
号は、帰還容量素子２２１と電荷増幅器２２２とで構成
される積分回路２２０に入力し、蓄積され、積分され
る。

【００７３】ここで、フォトダイオード１００の信号出
力端子と帰還容量素子２２１の第１の端子および電荷増
幅器２２２の信号入力端子とは直接電気的に接続されて
おり、電流の積分作用自体はオフセット電圧の影響を本
来的に受けないものなので、積分動作の結果出力される
電圧値は、オフセット電圧の影響を一切受けない。

【００７４】一方、ステップ電荷発生器２３０には、基
本タイミング発生回路６１０から供給されるクロック信
号ＣＬＫ１が有意になると、スイッチ素子２３３および
スイッチ素子２３４が閉じて、ステップ電荷発生用容量
素子２３５の両端の電位が接地電位となるので、ステッ
プ電荷発生用容量素子２３５に蓄積される電荷は零とな
る。クロック信号ＣＬＫ１が非有意となり、スイッチ素
子２３３およびスイッチ素子２３４が開いた後にクロッ
ク信号ＣＬＫ２が有意となると、スイッチ素子２３６お
よびスイッチ素子２３７が閉じる。この結果、ステップ
電荷発生用容量素子２３５には、基準電位−Ｖｒｅｆに
応じたステップ電荷Ｑ２１が発生し、帰還容量素子２２
１に付与される。ここで、 となる。

【００７５】この電荷Ｑ２１と、クロック信号ＣＬＫ１
が２回目の有意となるまでにフォトダイオード１００か
ら流入した電荷Ｑ１１とが、帰還容量素子２２１に蓄積
され、電荷Ｑ２１と電荷Ｑ１１との和の電荷Ｑ０１に応
じて、 Ｖ１１＝Ｑ０１／Ｃ１１ で表される電位Ｖ１１が、クロック信号ＣＬＫ１が２回
目の有意となる時点で出力される。

【００７６】電位Ｖ１１は比較器３００に入力し、０電
位と比較される。Ｖ１１＞０であると、比較器３００か
らは比較結果信号ＣＭＰとして「１」が出力され、２値
サンプル回路４００へ入力する。一方、Ｖ１１≦０であ
ると、比較器３００からは比較結果信号ＣＭＰとして
「０」が出力され、２値サンプル回路４００へ入力す
る。

【００７７】２値サンプル回路４００は、クロック信号
ＣＬＫ１の立ち上がり時の比較結果信号ＣＭＰをサンプ
ルして、デジタル信号Ｄ１を出力する。

【００７８】信号Ｄ１は、ステップ電荷発生制御回路４
６０に入力する。ステップ電荷発生制御回路４６０は信
号Ｄ１をそのままの値で出力するとともに、反転信号Ｄ
１＊を出力する。つまり、いずれか一方が有意となる１
対の信号を出力する。この１対の信号が、夫々、スイッ
チ２３１、２３２を閉じる指示を行う。すなわち、比較
結果信号ＣＭＰが「０」の場合には反転信号Ｄ１＊が有
意となり、基準電位−Ｖｒｅｆがステップ電荷発生の基
準電位となり、比較結果信号ＣＭＰが「１」の場合には
信号Ｄ１が有意となり、基準電位＋Ｖｒｅｆがステップ
電荷発生の基準電位となる。

【００７９】以下、クロック信号ＣＬＫ１が２回目の有
意となる時点で、Ｖ１１＞０であるとして説明を続け
る。

【００８０】信号Ｄ１（＝「１」）は、デジタルフィル
タ回路５００に入力する。カウンタ５１０はクロック信
号ＣＬＫ１を計数しており、データテーブル５２０から
は、この時点での信号Ｄ１に対する重み付けデータＤＷ
Ｔが出力されている。乗算器５３０は、重み付けデータ
ＤＷＴと信号Ｄ１の値である１との積を演算し、積値と
して重み付けデータＤＷＴの値の積値信号Ｄ２を出力す
る。積値信号Ｄ２は、加算器５４０に入力し、積値と保
持回路５５０に保持されている前回の加算結果との和を
演算し、和信号ＤＳとして出力する。そして、保持回路
５５０に演算結果を保持し、信号Ｄ３として出力する。

【００８１】クロック信号ＣＬＫ１が２回目の有意とな
ると、スイッチ素子２３３およびスイッチ素子２３４が
閉じて、ステップ電荷発生用容量素子２３５の両端の電
位が接地電位となるので、ステップ電荷発生用容量素子
２３５に蓄積される電荷は零となる。第１のクロック信
号が非有意となり、スイッチ素子２３３およびスイッチ
素子２３４が開いた後にクロック信号ＣＬＫ２が有意と
なると、スイッチ素子２３６およびスイッチ素子２３７
が閉じる。この結果、ステップ電荷発生用容量素子２３
５には、基準電位＋Ｖｒｅｆに応じたステップ電荷Ｑ２
２が発生し、帰還容量素子２２１に付与される。ここ
で、 Ｑ２２＝Ｃ１２・（＋Ｖｒｅｆ） …（２） となる。

【００８２】そして、電荷Ｑ０１に加えて、電荷Ｑ２２
と、クロック信号ＣＬＫ１が２回目の有意後、３回目の
有意となるまでにフォトダイオード１００から流入した
電荷Ｑ１２とが、帰還容量素子２２１に蓄積され、以上
の電荷の総和の電荷Ｑ０２に応じて、 Ｖ１２＝Ｑ０２／Ｃ１１ で表される電位Ｖ１２が、クロック信号ＣＬＫ１が３回
目の有意となる時点で出力される。

【００８３】信号Ｄ１は、ステップ電荷発生制御回路４
６０に入力する。ステップ電荷発生制御回路４６０は信
号Ｄ１をそのままの値で出力するとともに、反転信号Ｄ
１＊を出力する。

【００８４】以下、クロック信号ＣＬＫ１が３回目の有
意となる時点で、Ｖ１１≦０であるとして説明を続け
る。

【００８５】信号Ｄ１（＝「０」）は、デジタルフィル
タ回路５００に入力する。カウンタ５１０はクロック信
号ＣＬＫ１を計数しており、データテーブル５２０から
は、この時点での信号Ｄ１に対する重み付けデータＤＷ
Ｔが出力されている。乗算器５３０は、重み付けデータ
ＤＷＴと信号Ｄ１の値である０との積を演算し、積値と
して０の値の積値信号Ｄ２を出力する。積値信号Ｄ２
は、加算器５４０に入力し、積値と保持回路５５０に保
持されている前回の加算結果との和を演算し、和信号Ｄ
Ｓとして出力する。そして、保持回路５５０に演算結果
を保持し、信号Ｄ３として出力する。

【００８６】以下同様にして、ＡＤ変換結果の所望の分
解能に応じた期間にわたって、フォトダイオード１００
から入力する電流信号を、ΣΔ変調器２１０でΣΔ変調
し、変調結果を比較器３００で２値化後に、２値サンプ
ル回路でサンプルして得られたシリアルデジタル信号に
デジタルフィルタ回路５００で、デジタルフィルタリン
グを施すとともに処理して、ＡＤ変換結果を得る。こう
して、オフセット電圧の影響の無い、ＡＤ変換結果を得
る。

【００８７】なお、ＡＤ変換結果の所望の分解能に応じ
た期間とは、Ｎビットの分解能が所望であればクロック
信号ＣＬＫ１の周期の２^N倍の時間である。

【００８８】また、容量値Ｃ１１および容量値Ｃ１２
は、フォトダイオード１００の電流レンジに応じて、変
換精度と変換速度との観点から選択される。なお、容量
値Ｃ１１と容量値Ｃ１２との比を一定として、種類の異
なる帰還容量素子とステップ電荷発生用容量素子とを対
で用意しておき、これらの対の中から選択できる構成と
することが好適である。

【００８９】以上は、フォトダイオードが１個の場合に
ついての実施形態であるが、フォトダイオードが複数で
あり、１次元または２次元状に配列されていてもよい。
この場合には、フォトダイオード選択回路を新たに設
け、フォトダイオードを所定の順序、または、ランダム
な順序で選択した後、上記の動作を実行すればよい。ま
たは、上記に述べたフォトダイオードとＡＤ変換部を１
対として、これを複数並列に並べて構成することも可能
である。

【００９０】（第２実施形態）図４は、本発明の固体撮
像素子の第２の実施形態の回路構成図である。本実施形
態では、２段のΣΔ変調を行ってＡＤ変換を実行する。
図４に示すように、本実施例の固体撮像素子は、（ａ）
カソードが接地され、受光量に応じた電荷を発生し、ア
ノードから電荷を流出するフォトダイオード１００と、
（ｂ）フォトダイオード１００から出力された電流信号
を入力し、流入した電荷を積分するとともに、ΣΔ変調
をするΣΔ変調器２１０と、（ｃ）ΣΔ変調器２１０か
ら出力された変調信号ＭＳ１を入力し、サンプルする信
号サンプル回路２４０と、（ｄ）信号サンプル回路２４
０から出力されたサンプル信号を積分するとともに、Σ
Δ変調をするとΣΔ変調器２５１、（ｅ）ΣΔ変調器２
５１から出力された変調信号ＭＳ２の電位と接地電位と
を比較し、比較結果に応じた２値の比較結果信号ＣＭＰ
を出力する比較器３００と、（ｆ）比較結果信号ＣＭＰ
を入力し、クロックＣＬＫ１に同期してサンプルし、２
値のデジタル信号Ｄ１を出力する２値サンプル回路４０
０と、（ｇ）信号Ｄ１を入力し、信号Ｄ１と信号Ｄ１の
反転信号Ｄ１＊とを、ΣΔ変調器２１０およびΣΔ変調
器２５１へ向けて出力するステップ電荷発生制御回路４
７０と、（ｆ）デジタル信号Ｄ１を入力し、デジタルフ
ィルタリングを施した後、ＡＤ変換結果を得るデジタル
フィルタ回路５００と、（ｇ）クロック信号ＣＬＫ１
と、クロック信号ＣＬＫ１が有意レベルでは非有意であ
り、クロック信号ＣＬＫ１の非有意レベル期間の一部の
期間で有意となるクロック信号ＣＬＫ２とを発生し、Σ
Δ変調器２１０、信号サンプル回路２４０、およびΣΔ
変調器２５１へ向けてクロック信号ＣＬＫ１とクロック
信号ＣＬＫ２とを出力するとともに、２値サンプル回路
４００に向けてクロック信号ＣＬＫ１を出力し、リセッ
ト信号を出力する基本タイミング発生回路６２０とを備
える。

【００９１】本実施形態の固体撮像装置の構成は、第１
実施形態と比べて、ΣΔ変調２１０と比較器３００との
間に、信号サンプル回路２４０とΣΔ変調器２５１とを
更に備える点が異なる。

【００９２】信号サンプル回路２４０は、（i）ΣΔ変
調器２１０の出力端子と第１の端子が接続され、クロッ
ク信号ＣＬＫ１に応じて開閉するスイッチ素子２４１
と、（ii）スイッチ素子２４１の第２の端子と第１の端
子が接続され、ΣΔ変調器２５１の入力端子と第２の端
子が接続された信号伝達用容量素子２４２（容量値＝Ｃ
２１）とを備える。

【００９３】ΣΔ変調器２５１は、（i）信号サンプル
回路２４０からの電荷を蓄積して積分する積分回路２６
０と、（ii）基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆ
とに基づいて、クロック信号ＣＬＫ２に同期してステッ
プ電荷を発生し、積分回路２６０に供給するステップ電
荷発生器２７０とを備える。

【００９４】積分回路２６０は、（i）信号サンプル回
路２４０の信号出力端子と第１の端子が接続される帰還
容量回路２６１と、（ii）信号サンプル回路２４０の信
号出力端子と信号入力端子である負入力端子とが接続さ
れるとともに、正入力端子が接地され、帰還容量回路２
６１の第２の端子と出力端子が接続された電荷増幅器２
６２とを備える。

【００９５】帰還容量回路２６１は、（i）電荷増幅器
２６２の信号入力端子に第１の端子が接続された帰還容
量素子２６３（容量値＝Ｃ２２）と、（ii）帰還容量素
子２６３の第２の端子と第１の端子が接続され、電荷増
幅器２６２の出力端子と第２の端子が接続されるととも
に、クロック信号ＣＬＫ１の反転信号ＣＬＫ１＊または
リセット信号ＲＳＴに応じて開閉するスイッチ素子２６
４と、（iii）電荷増幅器２６２の信号入力端子に第１
の端子が接続され、電荷増幅器２６２の出力端子に第２
の端子が接続されるとともに、クロック信号ＣＬＫ１ま
たはリセット信号に応じて開閉するスイッチ素子２６５
とを備える。

【００９６】ステップ電荷発生器２７０は、（i）基準
電位＋Ｖｒｅｆを第１の端子から入力し、２値サンプル
回路４００からの出力信号Ｄ１に応じて開閉するスイッ
チ素子２７１と、（ii）基準電位−Ｖｒｅｆを第１の端
子から入力し、２値サンプル回路４００からの出力信号
の反転信号Ｄ１＊に応じて開閉するスイッチ素子２７２
と、（iii）スイッチ素子２７１の第２の端子およびス
イッチ素子２７２の第２の端子と第１の端子が接続さ
れ、信号伝達用容量素子２４２の第１の端子と第２の端
子が接続されるとともに、クロック信号ＣＬＫ２に応じ
て開閉するスイッチ素子２７３とを備える。

【００９７】本実施形態の固体撮像素子は、以下のよう
にして、フォトダイオード１００での受光量に応じたデ
ジタルデータを得る。図５は、本実施形態の固体撮像素
子の動作のタイミングチャートである。

【００９８】受光量の測定に先立って、第１実施形態と
同様にして、暗電流除去回路７００を設定後、基本タイ
ミング発生回路６２０がリセット信号ＲＳＴを有意とし
て、スイッチ素子２２３、スイッチ素子２６４、および
スイッチ素子２６５を閉じて、帰還容量素子２２１およ
び帰還容量素子２６３の蓄積電荷を除去するとともに、
カウンタ５１０の出力する計数値を０とする。

【００９９】また、２値サンプル回路４００をリセット
する。この結果、スイッチ素子２３２が閉じる。

【０１００】次に、リセット信号ＲＳＴを非有意とし
て、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２
に同期して、以後のフォトダイオードでの受光量を計測
する。

【０１０１】本実施形態の固体撮像素子では、フォトダ
イオード１００が受光すると、受光量に応じた電荷が発
生し、電流信号として出力される。そして、この電流信
号が、第１実施形態で説明したように、ΣΔ変調器２１
０でΣΔ変調され、変調信号ＭＳ１が出力される。

【０１０２】通常は１段のΣΔ変調では、光電変換素子
の電流放出に伴う出力基準電位の変化が発生する。

【０１０３】変調信号ＭＳ１は信号サンプル回路２４０
に入力する。信号サンプル回路２４０のスイッチ素子２
４１は、クロック信号ＣＬＫ１が有意となると閉じ、変
調信号ＭＳ１の電位値に応じた電荷Ｑ３１を信号伝達用
容量素子２４２に蓄積する。クロック信号ＣＬＫ１が有
意の間、スイッチ素子２６５は閉じており、電荷増幅器
２６２の入力端子と出力端子とは短絡しているが、スイ
ッチ素子２６４は開いているので、帰還容量素子２６３
に蓄積された電荷はそのまま保存される。

【０１０４】クロック信号ＣＬＫ１が非有意となると、
反転信号ＣＬＫ１＊が有意となり、スイッチ素子２４１
およびスイッチ素子２６５が開くとともに、スイッチ素
子２６４が閉じる。

【０１０５】この後、クロック信号ＣＬＫ２が有意とな
ると、スイッチ素子２７３が閉じ、ステップ電荷Ｑ３２
が発生する。ステップ電荷Ｑ３２は、信号Ｄ１が「０」
の場合には、スイッチ素子２７２が閉じ、−Ｖｒｅｆが
選択されているので、 Ｑ３２＝Ｃ２１・（−Ｖｒｅｆ） …（３） であり、信号Ｄ１が「１」の場合には、スイッチ素子２
７１が閉じ、＋Ｖｒｅｆが選択されているので、 Ｑ３２＝Ｃ２１・（＋Ｖｒｅｆ） …（４） である。

【０１０６】こうして、電荷Ｑ３１とステップ電荷Ｑ３
２との和の電荷Ｑ０３が帰還容量素子２６３に供給され
る。電荷Ｑ０３とそれまで帰還容量素子２６３に蓄積さ
れていた電荷との和である電荷Ｑ０４に応じて、 Ｖ２１＝Ｑ０４／Ｃ２２ で表される電位Ｖ２１が変調信号ＭＳ２として出力され
る。

【０１０７】ところで、変調信号ＭＳ１を信号サンプル
回路２４０でサンプルしている期間、すなわち、クロッ
ク信号ＣＬＫ１が有意の期間は、スイッチ素子２６５が
閉じ、電荷増幅器２６２の入力端子と出力端子とは短絡
しており、オフセット電圧が発生している。しかし、こ
の期間では、スイッチ素子２６４は開いているので、帰
還容量素子２６３に蓄積された電荷はそのまま保存され
ている。また、信号伝達用容量素子２４２の第２の端子
は電荷増幅器２６２の入力端子に接続されたままである
ので、オフセット電圧が印加されたままである。したが
って、スイッチ素子２６５が開いた後、反転信号ＣＬＫ
１＊に応じてスイッチ素子２６４が閉じ、帰還容量素子
２６３に電荷を蓄積する状態に遷移しても、オフセット
電圧の影響は現れない。こうして、オフセット影響の無
いΣΔ変調が実行される。

【０１０８】ΣΔ変調器２５１から出力された変調信号
ＭＳ２は、比較器３００に入力し、以後、第１実施形態
と同様にして、オフセット電圧の影響の無く、ＡＤ変換
結果を得る。

【０１０９】なお、第１実施形態と同様に、容量値Ｃ１
１および容量値Ｃ１２は、フォトダイオード１００の電
流レンジに応じて、変換精度と変換速度との観点から選
択される。なお、容量値Ｃ１１と容量値Ｃ１２との比を
一定として、種類の異なる帰還容量素子とステップ電荷
発生用容量素子とを対で用意しておき、これらの対の中
から選択できる構成とすることが好適である。

【０１１０】以上は、フォトダイオードが１個の場合に
ついての実施形態であるが、第１実施形態と同様に、フ
ォトダイオードが複数であり、１次元または２次元状に
配列されていてもよい。この場合には、フォトダイオー
ド選択回路を新たに設け、フォトダイオードを所定の順
序、または、ランダムな順序で選択した後、上記の動作
を実行すればよい。または、上記に述べたフォトダイオ
ードとＡＤ変換部を１対として、これを複数並列に並べ
て構成することも可能である。

【０１１１】また、複数の本実施形態の固体撮像素子を
アレイ化して１チップした場合には、出力選択回路を新
たに設け、各デジタルフィルタ回路の出力を順次選択し
て読み出すことが、１チップのピン数や、後段の回路規
模の観点から好適である。

【０１１２】（第３実施形態）図６は、本発明の固体撮
像素子の第３の実施形態の回路構成図である。本実施形
態では、第２実施形態と同様に、２段のΣΔ変調を行っ
てＡＤ変換を実行する。図６に示すように、本実施例の
固体撮像素子は、信号サンプル回路２４４とΣΔ変調器
２５２とを使用することが第２実施形態と異なる。

【０１１３】信号サンプル回路２４４は、（i）ΣΔ変
調器２１０の出力端子と第１の端子が接続され、クロッ
ク信号ＣＬＫ１に応じて開閉するスイッチ素子２４５
と、（ii）スイッチ素子２４５の第２の端子と第１の端
子が接続された信号伝達用容量素子２４６と、（iii）
信号伝達用容量素子２４６の第２の端子と第１の端子が
接続され、ΣΔ変調器２５２の信号入力端子に第２の端
子が接続されるとともに、クロック信号ＣＬＫ２に応じ
て開閉するスイッチ素子２４７と、（iv）第１の端子が
接地され、信号伝達用容量素子２４６の第１の端子と第
２の端子が接続されるとともに、クロック信号ＣＬＫ２
に応じて開閉するスイッチ素子２４８と、（v）第１の
端子が接地され、信号伝達用容量素子２４６の第２の端
子と第２の端子が接続されるとともに、クロック信号Ｃ
ＬＫ１に応じて開閉するスイッチ素子２４９とを備え
る。

【０１１４】ΣΔ変調器２５２は、（i）信号サンプル
回路２４４からの電荷を蓄積して積分する積分回路２８
０と、（ii）基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆ
とに基づいて、クロック信号ＣＬＫ１およびクロック信
号ＣＬＫ２に同期してステップ電荷を発生し、積分回路
２８０に供給するステップ電荷発生器２９０とを備え
る。

【０１１５】積分回路２８０は、（i）信号サンプル回
路２４４の出力端子と第１の端子とが接続される帰還容
量素子２８１（容量値＝Ｃ２３）と、（ii）信号サンプ
ル回路２４４の出力端子と信号入力端子である負入力端
子とが接続されるとともに、正入力端子が接地され、出
力端子が帰還容量素子２８１の第２の端子と接続された
電荷増幅器２８２と、（iii）電荷増幅器２８２の入力
端子と第１の端子が接続され、電荷増幅器２８２の出力
端子と第２の端子が接続されるとともに、リセット信号
ＲＳＴに応じて開閉するスイッチ素子２８３とを備え
る。

【０１１６】ステップ電荷発生器２９０は、（i）基準
電位＋Ｖｒｅｆを第１の端子から入力し、信号Ｄ１に応
じて開閉するスイッチ素子２９１と、（ii）基準電位−
Ｖｒｅｆを第１の端子から入力し、反転信号Ｄ１＊に応
じて開閉するスイッチ素子２９２と、（iii）第１の端
子が接地され、クロック信号ＣＬＫ１に応じて開閉する
スイッチ素子２９３と、（iv）第１の端子が接地され、
クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２
９４と、（v）スイッチ素子２９３の第２の端子に第１
の端子が接続され、スイッチ素子２９４の第２の端子に
第２の端子が接続されたステップ電荷発生用容量素子２
９５（容量値＝Ｃ２４）と、（vi）ステップ電荷発生用
容量素子２９５の第１の端子と第１の端子が接続され、
電荷増幅器２８２の入力端子と第２の端子が接続される
とともに、クロック信号ＣＬＫ２に応じて開閉するスイ
ッチ素子２９６と、（vii）スイッチ素子２９１の第２
の端子およびスイッチ素子２９２の第２の端子と第１の
端子が接続され、ステップ電荷発生用容量素子２９５の
第２の端子と第２の端子が接続されるとともに、クロッ
ク信号ＣＬＫ２に応じて開閉するスイッチ素子２９７と
を備える。

【０１１７】すなわち、ΣΔ変調器２１０とΣΔ変調器
２５２とは、同様の回路構成を有するΣΔ変調器であ
り、信号サンプル回路２４４を介して直列に接続され、
２次のΣΔ変調を行う。

【０１１８】本実施形態の固体撮像素子は、以下のよう
にして、フォトダイオード１００での受光量に応じたデ
ジタルデータを得る。図７は、本実施形態の固体撮像素
子の動作のタイミングチャートである。

【０１１９】受光量の測定に先立って、第１実施形態と
同様にして、暗電流除去回路７００を設定後、基本タイ
ミング発生回路６１０がリセット信号ＲＳＴを有意とし
て、スイッチ素子２２３およびスイッチ素子２８３を閉
じて、帰還容量素子２２１および帰還容量素子２８１の
蓄積電荷を除去するとともに、カウンタ５１０の出力す
る計数値を０とする。

【０１２０】また、２値サンプル回路４００をリセット
する。この結果、スイッチ素子２３２が閉じる。

【０１２１】次に、リセット信号ＲＳＴを非有意とし
て、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２
に同期して、以後のフォトダイオードでの受光量を計測
する。

【０１２２】本実施形態の固体撮像素子では、フォトダ
イオード１００が受光すると、受光量に応じた電荷が発
生し、電流信号として出力される。そして、この電流信
号が、第１実施形態で説明したように、ΣΔ変調器２１
０でΣΔ変調され、変調信号ＭＳ１が出力される。

【０１２３】変調信号ＭＳ１は信号サンプル回路２４４
に入力する。信号サンプル回路２４４のスイッチ素子２
４５およびスイッチ素子２４９は、クロック信号ＣＬＫ
１が有意となると閉じ、変調信号ＭＳ１の電位値に応じ
た電荷Ｑ４１を信号伝達用容量素子２４６に蓄積する。

【０１２４】また、クロック信号ＣＬＫ１が有意となる
と、スイッチ素子２９３およびスイッチ素子２９４が閉
じ、ステップ電荷発生用容量素子２９５の電荷が０とな
る。

【０１２５】クロック信号ＣＬＫ１が非有意となり、ス
イッチ素子２４５およびスイッチ素子２４９が開いた
後、クロック信号ＣＬＫ２が有意となると、スイッチ素
子２４７およびスイッチ素子２４８が閉じ、電荷Ｑ４１
が帰還容量素子２８１に伝達される。また、クロック信
号ＣＬＫ１が非有意となり、スイッチ素子２９３および
スイッチ素子２９４が開いた後、クロック信号ＣＬＫ２
が有意となると、スイッチ素子２９６およびスイッチ素
子２９７が閉じ、ステップ電荷発生用容量素子２９５に
ステップ電荷Ｑ４２が発生する。ステップ電荷Ｑ４２
は、信号Ｄ１が「０」の場合には、スイッチ素子２９２
が閉じ、−Ｖｒｅｆが選択されているので、 Ｑ４２＝Ｃ２４・（−Ｖｒｅｆ） …（５） であり、信号Ｄ１が「１」の場合には、スイッチ素子２
９１が閉じ、＋Ｖｒｅｆが選択されているので、 Ｑ４２＝Ｃ２４・（＋Ｖｒｅｆ） …（６） である。

【０１２６】こうして、電荷Ｑ４１とステップ電荷Ｑ４
２との和の電荷Ｑ０５が帰還容量素子２８１に供給され
る。電荷Ｑ０５とそれまで帰還容量素子２８１に蓄積さ
れていた電荷との和である電荷Ｑ０６に応じて、 Ｖ３１＝Ｑ０６／Ｃ２３ で表される電位Ｖ３１が変調信号ＭＳ２として出力され
る。

【０１２７】ところで、変調信号ＭＳ１を信号サンプル
回路２４４でサンプルしている期間、すなわち、クロッ
ク信号ＣＬＫ１が有意の期間は、信号サンプル回路２４
４で、クロック信号ＣＬＫ１に応じてスイッチ素子２４
５とスイッチ素子２４９が閉じて、ΣΔ変調器２１０の
出力信号ＭＳ１をサンプルする時には、信号伝達用容量
素子２４６の第２の端子は接地されている。また、スイ
ッチ素子２４５とスイッチ素子２４９が開いた後、クロ
ック信号ＣＬＫ２に応じてスイッチ素子２４７とスイッ
チ素子２４８とが閉じて、帰還容量素子２８１へ電荷を
転送している間は、信号伝達用容量素子２４６の第１の
端子は接地されている。したがって、サンプル時と電荷
転送時の間でオフセット電圧差は発生せず、オフセット
電圧に影響されないΣΔ変調が実行される。

【０１２８】ΣΔ変調器２５２から出力された変調信号
ＭＳ２は、比較器３００に入力し、以後、第１実施形態
と同様にして、オフセット電圧の影響の無く、ＡＤ変換
結果を得る。

【０１２９】なお、第１実施形態と同様に、容量値Ｃ１
１および容量値Ｃ１２は、フォトダイオード１００の電
流レンジに応じて、変換精度と変換速度との観点から選
択される。なお、容量値Ｃ１１と容量値Ｃ１２との比を
一定として、種類の異なる帰還容量素子とステップ電荷
発生用容量素子とを対で用意しておき、これらの対の中
から選択できる構成とすることが好適である。

【０１３０】以上は、フォトダイオードが１個の場合に
ついての実施形態であるが、第１実施形態と同様に、フ
ォトダイオードが複数であり、１次元または２次元状に
配列されていてもよい。この場合には、フォトダイオー
ド選択回路を新たに設け、フォトダイオードを所定の順
序、または、ランダムな順序で選択した後、上記の動作
を実行すればよい。または、上記に述べたフォトダイオ
ードとＡＤ変換部を１対として、これを複数並列に並べ
て構成することも可能である。

【０１３１】また、複数の本実施形態の固体撮像素子を
アレイ化して１チップした場合には、出力選択回路を新
たに設け、各デジタルフィルタ回路の出力を順次選択し
て読み出すことすることが、１チップのピン数や、後段
の回路規模の観点から好適である。

【０１３２】以上の実施形態では、フォトダイオード、
比較器の正入力端子、電荷増幅器の正入力端子、スイッ
チ素子２３３、２３４の第１の端子は接地されている
が、基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆとの間の
電位であればよい。

【０１３３】

【発明の効果】以上、詳細に説明した通り、請求項１の
固体撮像素子によれば、光電変換素子の暗電流を除去し
つつ、ΣΔ変調器に電流入力にするとともに、フォトダ
イオードなどの光電変換素子からの電流信号をそのまま
の形態で直接的に入力してＡＤ変換することとしたの
で、ΣΔ変調器におけるオフセット電圧の影響無しに、
集積化に適した簡易な回路構成で、光電変換素子での受
光量に応じて、高精度のデジタルデータを得ることがで
きる。

【０１３４】また、請求項５の固体撮像素子によれば、
ΣΔ変調器を直列的に２段配置し、２次のΣΔ変調を実
施することとしたので、第１段目のΣΔ変調器の性能で
は除去しきれない、光電変換素子の特性に由来する精度
低下要因を除去することが可能となり、光電変換素子で
の受光量に応じて、高精度のデジタルデータを得ること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の固体撮像素子の構成図
である。

【図２】デジタルフィルタ回路の構成図である。

【図３】本発明の第１実施形態の固体撮像素子の動作の
タイミングチャートである。

【図４】本発明の第２実施形態の固体撮像素子の構成図
である。

【図５】本発明の第２実施形態の固体撮像素子の動作の
タイミングチャートである。

【図６】本発明の第３実施形態の固体撮像素子の構成図
である。

【図７】本発明の第３実施形態の固体撮像素子の動作の
タイミングチャートである。

【符号の説明】

１００…フォトダイオード、２１０，２５１，２５２…
ΣΔ変調器、２２０，２６０，２８０…積分回路、２２
１，２６３，２８１…帰還容量素子、２２２，２６２，
２８２…電荷増幅器、２２３，２６４，２６５，２８３
…スイッチ素子、２６１…帰還容量回路、２３０，２７
０，２９０…ステップ電荷発生器、２３１，２３２，２
３３，２３４，２３６，２３７，２７１，２７２，２７
３，２９１，２９２，２９３，２９４，２９６，２９７
…スイッチ素子、２３５，２９５…ステップ電荷発生用
容量素子、２４０，２４４…信号サンプル回路、２４
１，２４５，２４７，２４８，２４９…スイッチ素子、
２４２，２４６…信号伝達用容量素子、３００…比較
器、４００…２値サンプル回路、４６０，４７０…ステ
ップ電荷発生制御回路、５００…デジタルフィルタ回
路、５１０…カウンタ、５２０…データテーブル、５３
０…乗算器、５４０…加算器、５５０…保持回路、６１
０，６２０…基本タイミング発生回路、７００…暗電流
除去回路。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 第１の基準電位と第２の基準電位との間
   の第３の基準電位に第１の端子が設定され、受光量に応
   じた電荷を発生するとともに第２の端子から電荷を流出
   する、少なくとも１つの光電変換素子と、 前記光電変換素子の暗電流を除去する暗電流除去回路
   と、 前記光電変換素子の信号出力端子と第１の端子とが直接
   電気的に接続される第１の帰還容量素子と、 前記光電変換素子の第２の端子と入力端子とが直接電気
   的に接続され、出力端子が前記第１の帰還容量素子の第
   ２の端子と接続された第１の電荷増幅器と、 前記第１の基準電位と前記第２の基準電位とから、ステ
   ップ電荷を発生し、前記第１の帰還容量素子に前記ステ
   ップ電荷を供給する第１のステップ電荷発生器と、 前記第１の電荷増幅器から出力された第１の積分電圧信
   号を入力し、前記第１の積分電圧信号の電位と前記第３
   の基準電位とを比較し、比較結果に応じた比較結果信号
   を出力する電位比較器と、 前記比較結果信号を入力し、前記比較結果信号を２値サ
   ンプルする２値サンプル回路と、 第１のクロック信号と、前記第１のクロック信号が有意
   レベルでは非有意であり、前記第１のクロック信号の非
   有意レベル期間の一部の期間で有意となる第２のクロッ
   ク信号とを発生し、前記第１のステップ電荷発生器へ向
   けて前記第１のクロック信号と前記第２のクロック信号
   とを出力するとともに、前記２値サンプル回路に向けて
   前記第１のクロック信号を出力する基本タイミング発生
   回路とを備えることを特徴とする固体撮像素子。
2. 【請求項２】 前記暗電流除去回路は、 前記第１の電荷増幅器の信号入力端子にソース端子が接
   続されるとともに、ドレイン端子が前記第３の基準電位
   に設定された電界効果トランジスタと、 前記電界効果トランジスタのゲート端子と第１の端子が
   接続されるとともに、第２の端子が前記第３の基準電位
   に設定された暗電流記憶容量素子と、 前記暗電流記憶容量素子の第１の端子と第１の端子が接
   続され、前記第１の電荷増幅器の出力端子と第２の端子
   が接続された電流保持用スイッチ素子とを備えることを
   特徴とする請求項１記載の固体撮像素子。
3. 【請求項３】 前記２値サンプル回路からの出力信号を
   入力し、前記２値サンプル回路からの出力信号と前記２
   値サンプル回路からの出力信号の反転信号を、ステップ
   電荷発生指示として前記第１のステップ電荷発生器へ向
   けて出力する第１のステップ電荷発生制御回路を更に備
   える、ことを特徴とする請求項１記載の固体撮像素子。
4. 【請求項４】 前記第１のステップ電荷発生器は、 前記第１の基準電位を第１の端子から入力し、前記２値
   サンプル回路からの出力信号に応じて開閉する第１のス
   イッチ素子と、 前記第２の基準電位を第１の端子から入力し、前記２値
   サンプル回路からの出力信号の反転信号に応じて開閉す
   る第２のスイッチ素子と、 前記第３の基準電位を第１の端子から入力し、前記第１
   のクロック信号に応じて開閉する第３のスイッチ素子
   と、 前記第３の基準電位を第１の端子から入力し、前記第１
   のクロック信号に応じて開閉する第４のスイッチ素子
   と、 前記第３のスイッチ素子の第２の端子に第１の端子が接
   続され、前記第４のスイッチ素子の第２の端子に第２の
   端子が接続された第１のステップ電荷発生用容量素子
   と、 前記第１のステップ電荷発生用容量素子の第１の端子と
   第１の端子が接続され、前記第１の電荷増幅器の入力端
   子と第２の端子が接続されるとともに、前記第２のクロ
   ック信号に応じて開閉する第５のスイッチ素子と、 前記第１のスイッチ素子の第２の端子および前記第２の
   スイッチ素子の第２の端子と第１の端子が接続され、前
   記第１のステップ電荷発生用容量素子の第２の端子と第
   ２の端子が接続されるとともに、前記第２のクロック信
   号に応じて開閉する第６のスイッチ素子と、 を備えることを特徴とする請求項３記載の固体撮像素
   子。
5. 【請求項５】 前記第１の電荷増幅器と前記電位比較器
   との間に、 前記第１の積分信号を指示されたタイミングでサンプル
   し、交流成分を出力するする信号サンプル回路と、 前記信号サンプル回路から出力された信号を第１の端子
   から入力する第２の帰還容量素子を有する帰還容量回路
   と、 前記信号サンプル回路から出力された信号を入力端子か
   ら入力し、出力端子が前記帰還容量回路と接続された第
   ２の電荷増幅器と、 第１の基準電位と第２の基準電位とから、ステップ電荷
   を発生し、前記第２の帰還容量素子にステップ電荷を供
   給する第２のステップ電荷発生器とを更に備え、前記電
   位比較器は、前記第２の電荷増幅器から出力された第２
   の積分信号を入力することを特徴とする請求項１記載の
   固体撮像素子。
6. 【請求項６】 前記２値サンプル回路からの出力信号を
   入力し、前記２値サンプル回路からの出力信号と前記２
   値サンプル回路からの出力信号の反転信号とを、ステッ
   プ電荷発生指示として前記第１のステップ電荷発生器お
   よび前記第２のステップ電荷発生器へ向けて出力する第
   ２のステップ電荷発生制御回路を更に備える、ことを特
   徴とする請求項５記載の固体撮像素子。
7. 【請求項７】 前記信号サンプル回路は、 前記第１の電荷増幅器の出力端子と第１の端子が接続さ
   れ、前記第１のクロック信号に応じて開閉する第７のス
   イッチ素子と、 前記第７のスイッチ素子の第２の端子と第１の端子が接
   続され、前記第２の電荷増幅器の入力端子と第２の端子
   が接続された信号伝達用容量素子と、 を備えることを特徴とする請求項６記載の固体撮像素
   子。
8. 【請求項８】 前記第２のステップ電荷発生器は、 前記第１の基準電位を第１の端子から入力し、前記２値
   サンプル回路からの出力信号に応じて開閉する第８のス
   イッチ素子と、 前記第２の基準電位を第１の端子から入力し、前記２値
   サンプル回路からの出力信号の反転信号に応じて開閉す
   る第９のスイッチ素子と、 前記第８のスイッチ素子の第２の端子および前記第９の
   スイッチ素子の第２の端子と第１の端子が接続され、前
   記信号伝達用容量素子の第１の端子と第２の端子が接続
   されるとともに、前記第２のクロック信号に応じて開閉
   する第１０のスイッチ素子と、 を備え、 前記帰還容量回路は、 前記第２の電荷増幅器の信号入力端子に第１の端子が接
   続された前記第２の帰還容量素子と、 前記第２の帰還容量素子の第２の端子と第１の端子が接
   続され、前記第２の電荷増幅器の出力端子と第２の端子
   が接続されるとともに、前記第１のクロック信号の反転
   信号に応じて開閉する第１１のスイッチ素子と、 前記第２の電荷増幅器の信号入力端子に第１の端子が接
   続され、前記第２の電荷増幅器の出力端子に第２の端子
   が接続されるとともに、前記第１のクロック信号に応じ
   て開閉する第１２のスイッチ素子と、 を備えることを特徴とする請求項７記載の固体撮像素
   子。
9. 【請求項９】 前記信号サンプル回路は、 前記第１の電荷増幅器の出力端子と第１の端子が接続さ
   れ、前記第１のクロック信号に応じて開閉する第１３の
   スイッチ素子と、 前記第１３のスイッチ素子の第２の端子と第１の端子が
   接続された信号伝達用容量素子と、 前記信号伝達用容量素子の第２の端子と第１の端子が接
   続され、前記第２の電荷増幅器の信号入力端子に第２の
   端子が接続されるとともに、前記第２のクロック信号に
   応じて開閉する第１４のスイッチ素子と、 前記第３の基準電位を第１の端子から入力し、前記信号
   伝達用容量素子の第１の端子と第２の端子が接続される
   とともに、前記第２のクロック信号に応じて開閉する第
   １５のスイッチ素子と、 前記第３の基準電位を第１の端子から入力し、前記信号
   伝達用容量素子の第２の端子と第２の端子が接続される
   とともに、前記第１のクロック信号に応じて開閉する第
   １６のスイッチ素子と、 を備えることを特徴とする請求項６記載の固体撮像素
   子。
10. 【請求項１０】 前記第２のステップ電荷発生器は、 前記第１の基準電位を第１の端子から入力し、前記２値
    サンプル回路からの出力信号に応じて開閉する第１７の
    スイッチ素子と、 前記第２の基準電位を第１の端子から入力し、前記２値
    サンプル回路からの出力信号の反転信号に応じて開閉す
    る第１８のスイッチ素子と、 前記第３の基準電位を第１の端子から入力し、前記第１
    のクロック信号に応じて開閉する第１９のスイッチ素子
    と、 前記第３の基準電位を第１の端子から入力し、前記第１
    のクロック信号に応じて開閉する第２０のスイッチ素子
    と、 前記第１９のスイッチ素子の第２の端子に第１の端子が
    接続され、前記第２０のスイッチ素子の第２の端子に第
    ２の端子が接続された第２のステップ電荷発生用容量素
    子と、 前記第２のステップ電荷発生用容量素子の第１の端子と
    第１の端子が接続され、前記第２の電荷増幅器の入力端
    子と第２の端子が接続されるとともに、前記第２のクロ
    ック信号に応じて開閉する第２１のスイッチ素子と、 前記第１７のスイッチ素子の第２の端子および前記第１
    ８のスイッチ素子の第２の端子と第１の端子が接続さ
    れ、前記第２のステップ電荷発生用容量素子の第２の端
    子と第２の端子が接続されるとともに、前記第２のクロ
    ック信号に応じて開閉する第２２のスイッチ素子と、 を備え、 前記帰還容量回路は、前記第２の電荷増幅器の信号入力
    端子に第１の端子が接続され、前記第２の電荷増幅器の
    出力端子に第２の端子が接続された前記第２の帰還容量
    素子を備える、ことを特徴とする請求項９記載の固体撮
    像素子。
11. 【請求項１１】 前記２値サンプル回路から出力され
    た、デジタルデータ信号列を入力して、デジタルフィル
    タリングを施したデータ信号を出力する、デジタルフィ
    ルタ回路を更に備える、ことを特徴とする請求項１記載
    の固体撮像素子。
12. 【請求項１２】 前記第１の帰還容量素子の容量値と前
    記第１のステップ電荷発生用容量素子の容量値とは、前
    記光電変換素子の出力電流の時間変化特性に応じて選択
    される、ことを特徴とする請求項１記載の固体撮像素
    子。
13. 【請求項１３】 前記光電変換素子は複数、かつ、１次
    元または２次元状に配列されるとともに、前記第１の帰
    還容量素子の第１の端子に接続される、１つの前記光電
    変換素子を選択する選択回路を更に備える、ことを特徴
    とする請求項１記載の固体撮像素子。
14. 【請求項１４】 前記選択回路は、前記光電変換素子を
    所定の順序およびランダムな順序のいずれか一方の順序
    で選択する、ことを特徴とする請求項１３記載の固体撮
    像素子。