JPH09297784A - 機能記述遅延算出方法 - Google Patents

Abstract

(57)【要約】 【課題】 論理合成を行った回路だけではなく、人手設
計のネットリスト、あるいは論理合成後に手修正の加わ
ったネットリストに関しても、ネットリストの遅延情報
を対応する機能記述に反映させることにより、機能記述
で遅延を評価することを可能とする。 【解決手段】 機能記述対ネットリスト対応手段によ
り、ブール代数式に展開した機能記述とネットリストを
比較し、機能記述とネットリストで等価なネットや等価
な機能要素と論理要素を対応づけ、機能記述対ネットリ
スト対応情報として記憶する。この機能記述対ネットリ
スト対応情報とネットリスト遅延情報から機能記述遅延
情報を算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、機能記述遅延算出
方法に関するものである。

【０００２】

【従来の技術】従来の機能記述遅延算出方法は例えば特
開平５−２４２１８４号公報に記載されている。

【０００３】この方法は、レジスタ転送レベルの機能記
述を論理合成手段（機能記述から自動的に回路を生成す
る手段）に読み込み、ネットリストを生成すると同時に
機能記述対ネットリスト対応情報を生成し、この機能記
述対ネットリスト対応情報に基づいて、ネットリストか
ら算出されたネットリスト遅延情報を機能記述に反映さ
せるものであった。従って、遅延を機能記述に反映でき
るネットリストは論理合成されたものに限定される。

【０００４】

【発明が解決しようとする課題】上記のような従来の機
能記述遅延算出方法では、論理合成を行なうことを前提
にしているため、実際のＬＳＩ設計で起こるような人手
による接続関係の修正や回路素子の交換を行った回路接
続情報の遅延を機能記述に反映させることが出来ないと
いう問題があった。

【０００５】また、機能記述情報を構成する機能ブロッ
クと回路接続情報を構成する回路素子とは必ずしも１対
１に対応出来ないため、機能ブロックの遅延をその機能
ブロックに含まれる回路素子の作るパスの最大の遅延と
する等の処理が必要となり、機能ブロックの持つ遅延情
報が回路素子の持つ遅延情報に対して誤差が大きくなる
という問題があった。

【０００６】本発明の請求項１は、上記問題点に鑑み、
人手修正の入った回路接続情報とその遅延情報から機能
記述遅延情報を算出することを可能とした機能記述遅延
算出方法を提供することを目的とする。

【０００７】本発明の請求項２は、回路素子と１対１対
応出来ない機能記述情報に対しても回路情報に比べて誤
差の少ない遅延情報を与えることを可能とした機能記述
遅延算出方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
めに本願発明の機能記述遅延算出方法は、機能記述を記
憶する機能記述記憶手段と、前記機能記述に対応するネ
ットリストを記憶するネットリスト記憶手段と、前記ネ
ットリストと前記ネットリストの遅延値との対応を記憶
するネットリスト遅延情報記憶手段と、前記機能記述と
前記ネットリストとの対応を記憶する機能記述対ネット
リスト対応情報記憶手段と、前記機能記述と前記機能記
述の遅延値との対応を記憶する機能記述遅延情報記憶手
段とを有し、前記機能記述記憶手段に記憶された機能記
述と前記ネットリスト記憶手段に記憶されたネットリス
トとを比較した結果に基づいて機能記述対ネットリスト
対応情報を算出し、前記機能記述対ネットリスト対応情
報記憶手段として記憶し、前記機能記述対ネットリスト
記憶手段に記憶された機能記述対ネットリスト対応情報
と前記ネットリスト遅延情報記憶手段に記憶されたネッ
トリスト遅延情報とから機能記述遅延情報を算出し、前
記機能記述遅延情報記憶手段に記憶することを特徴とす
る。

【０００９】

【発明の実施の形態】図１は本発明の一実施の形態に関
わる機能記述遅延算出システムの構成を示す。

【００１０】同図に示す機能記述遅延算出システムは、
機能記述記憶部１０１と、ネットリスト記憶部１０２
と、ネットリスト遅延情報記憶部１０３と、機能記述対
ネットリスト対応情報記憶部１０４と、機能記述遅延情
報記憶部１０５と、機能記述対ネットリスト対応部１０
６と、機能記述遅延計算プロセス１０７とからなる。

【００１１】機能記述記憶部１０１は、集積回路の機能
仕様を図５に示すようなVerilog-HDLで記述された機能
記述の形式で記憶する。

【００１２】ネットリスト記憶部１０２は、ネットリス
ト（回路素子の接続関係を表す情報）を図６に示すよう
なVerilog-HDLで記述された構造記述の形式で記憶す
る。

【００１３】ネットリスト記憶部１０２の記憶するネッ
トリストは、従来例のように論理合成ツールの生成した
ネットリストだけでなく、人手で入力したネットリスト
や、論理合成ツールの生成したネットリストを人手で修
正したネットリスト等を含む任意のネットリストであ
る。

【００１４】ネットリスト遅延記憶部１０３は、ネット
リスト記憶部１０２に記憶されたネットリストに対応す
る遅延情報を、図７に示すようなネットリストのパス
（信号の伝播する経路を"伝播元ネット名→伝播先ネッ
ト名"の形式で表したもの）とネットリストの遅延値と
の対応で記憶する。

【００１５】ネットリスト遅延記憶部１０３に記憶され
る遅延値は、ネットリストの回路素子と接続関係から見
積もった仮想配線遅延、あるいはネットリストを元に集
積回路のレイアウトを行い、そのレイアウト情報から得
られる実配線遅延である。

【００１６】機能記述対ネットリスト対応情報記憶部１
０４は、図８に示すような機能記述に記述されたネット
とネットリストに記述されたネットとの対応を記憶す
る。

【００１７】機能記述遅延情報１０５は、機能記述記憶
部１０１に記憶された機能記述に対応する遅延情報を、
図９に示すような機能記述のパスと機能記述の遅延値と
の対応で記憶する。

【００１８】機能記述対ネットリスト対応部１０６は、
図２に示すような構成を持ち、機能記述とネットリスト
から機能記述のネットとネットリストのネットとの対応
関係を生成する。

【００１９】機能記述遅延計算プロセス１０７は、図４
に示すようなフローチャートを有し、ネットリストの遅
延情報と機能記述対ネットリスト対応情報とから機能記
述における信号伝播経路の遅延（パス遅延）を算出す
る。

【００２０】図２に機能記述対ネットリスト対応部１０
６の構成を示す。同図に示す機能記述対ネットリスト対
応部は、機能要素接続情報記憶部２０１と、回路素子接
続情報記憶部２０２と、機能ブール代数式接続情報記憶
部２０６と、回路ブール代数式接続情報記憶部２０７
と、機能要素ブール代数式データベース２０３と、回路
素子ブール代数式データベース２０４と、機能記述対ネ
ットリスト対応プロセス２０５とからなる。

【００２１】機能要素接続情報記憶部２０１は、機能記
述を図１０に示すような機能要素の接続情報で記憶す
る。

【００２２】回路素子接続情報記憶部２０２は、ネット
リストを図１２に示すような回路素子の接続情報で記憶
する。

【００２３】機能ブール代数式接続情報記憶部２０１
は、機能記述を図１１に示すような機能要素をブール代
数式で置き換えたもの（機能ブール代数式）の接続情報
で記憶する。

【００２４】回路ブール代数式接続情報記憶部２０２
は、ネットリストを図１３に示すような回路素子をブー
ル代数式で置き換えたもの（回路ブール代数式）の接続
情報で記憶する。

【００２５】機能要素ブール代数式データベース２０３
は、図１４に示すような機能要素とブール代数式との対
応を記憶する。

【００２６】回路素子ブール代数式データベース２０４
は、図１５に示すような回路素子とブール代数式との対
応を記憶する。

【００２７】機能記述対ネットリスト対応プロセス２０
５は、図３に示すようなフローチャートを有し、機能記
述とネットリストの対応するネットを抽出する。

【００２８】図３に示す機能記述対ネットリスト対応プ
ロセスのフローチャートの説明をする。

【００２９】まず、機能記述を機能記述記憶部１０１よ
り読み込み、機能要素の接続関係として機能要素接続情
報記憶部２０１に記憶する（ステップ３０１）。

【００３０】同様に、ネットリストをネットリスト記憶
部１０２より読み込み、回路素子の接続関係として回路
素子接続情報記憶部２０２に記憶する（ステップ３０
２）。

【００３１】次に、機能要素とブール代数式との対応を
機能要素ブール代数式データベース２０３より読み込
み、機能要素接続情報記憶部２０１に記憶された機能要
素接続関係の機能要素を、対応するブール代数式（機能
ブール代数式）に置き換え、機能ブール代数接続情報記
憶部２０６に記憶する（ステップ３０３）。

【００３２】同様に、回路素子とブール代数式との対応
を回路素子ブール代数式データベース２０４より読み込
み、回路素子接続情報記憶部２０２に記憶された回路素
子接続関係の回路素子を、対応するブール代数式（回路
ブール代数式）に置き換え、回路ブール代数接続情報記
憶部２０７に記憶する（ステップ３０４）。

【００３３】次に、機能ブール代数式と論理が等価な回
路ブール代数式の組み合わせを論理ブロックとしてまと
める（ステップ３０５）。

【００３４】機能ブール代数式の接続関係と、論理ブロ
ックの接続関係とから、機能ブール代数式をつなぐネッ
ト（機能ネット）と論理ブロックをつなぐネット（回路
ネット）を対応づけ、機能ネットと回路ネットの対応関
係を機能記述対ネットリスト対応情報記憶部に記憶する
（ステップ３０６）。

【００３５】図４に示す機能記述遅延計算プロセスのフ
ローチャートの説明をする。まず、機能記述対ネットリ
スト対応情報記憶部から機能ネットと回路ネットの対応
関係を読み込む（ステップ４０１）。

【００３６】次に、ネットリスト遅延情報記憶部からネ
ットリスト遅延情報を読み込む（ステップ４０２）。

【００３７】そして、回路ネット間の遅延をネットリス
ト遅延情報から算出し、回路ネットに対応する機能ネッ
ト間の遅延として機能記述遅延情報記憶部に記憶する
（ステップ４０３）。

【００３８】次に、本発明の機能記述遅延算出方法の一
実施の形態として、図５に示す機能記述情報と、図６に
示すネットリストと、図７に示すネットリスト遅延情報
とから機能記述遅延情報を算出する場合について説明す
る。

【００３９】機能記述対ネットリスト対応プロセスは、
まず、図５に示す機能記述を機能記述記憶部１０１より
読み込み、図１０に示す機能要素の接続関係として機能
要素接続情報記憶部２０１に記憶する（ステップ３０
１）。

【００４０】同様に、図６に示すネットリストをネット
リスト記憶部１０２より読み込み、図１２に示す回路素
子の接続関係として回路素子接続情報記憶部２０２に記
憶する（ステップ３０２）。

【００４１】次に、図１４に示す機能要素とブール代数
式との対応を機能要素ブール代数式データベース２０３
より読み込み、機能要素接続情報記憶部２０１に記憶さ
れた図１０に示す機能要素接続関係の機能要素を、対応
するブール代数式（機能ブール代数式）に置き換え、図
１１に示す機能ブール代数式の接続関係とする（ステッ
プ３０３）。

【００４２】同様に、図１５に示す回路素子とブール代
数式との対応を回路素子ブール代数式データベース２０
４より読み込み、回路素子接続情報記憶部２０２に記憶
された図１２に示す回路素子接続関係の回路素子を、対
応するブール代数式（回路ブール代数式）に置き換え、
図１３に示す論理ブール代数式の接続関係とする（ステ
ップ３０４）。

【００４３】次に、機能ブール代数式とブール代数式が
等価な論理ブール代数式の組み合わせを図１３の１３０
１、１３０２に示す論理ブロックとしてまとめる（ステ
ップ３０５）。

【００４４】機能ブール代数式の接続関係と、論理ブロ
ックの接続関係とから、機能ブール代数式をつなぐネッ
ト（機能ネット）と論理ブロックをつなぐネット（回路
ネット）を対応づけ、図８に示す機能ネットと回路ネッ
トの対応関係として機能記述対ネットリスト対応情報記
憶部に記憶する（ステップ３０６）。

【００４５】機能記述遅延計算プロセスは、まず、機能
記述対ネットリスト対応情報記憶部から図８に示す機能
ネットと回路ネットの対応関係を読み込む（ステップ４
０１）。

【００４６】次に、ネットリスト遅延情報記憶部から図
７に示すネットリスト遅延情報を読み込む（ステップ４
０２）。

【００４７】そして、回路ネット間の遅延をネットリス
ト遅延情報から算出し、回路ネットに対応する機能ネッ
ト間の遅延として図９に示す機能記述遅延情報を機能記
述遅延情報記憶部に記憶する（ステップ４０３）。

【００４８】以上のプロセスにより図５に示す機能記述
情報と、図６に示すネットリストと、図７に示すネット
リスト遅延情報とから図９に示す機能記述遅延情報が算
出される。

【００４９】図１６は本発明の請求項２の一実施例に関
わる機能記述遅延算出システムの機能記述対ネットリス
ト対応部の構成を示す。

【００５０】同図に示す機能記述対ネットリスト対応部
は、図２に示す構成と、詳細化パス入力部１６０１と、
詳細化機能データベース１６０２と、機能詳細化プロセ
ス１６０３とからなる。

【００５１】前記詳細化パス入力部１６０１は、遅延を
詳細化する機能記述の経路（パス）を指定する。

【００５２】詳細化機能データベース１６０２は、機能
要素と対応する詳細化を行った機能要素を図１７に示す
ような形式で記憶する。

【００５３】機能詳細化プロセス１６０３は、図１８に
示すようなフローチャートを有し、機能要素を詳細化機
能要素に置き換える。

【００５４】図１８に示す機能記述詳細化プロセスのフ
ローチャートの説明をする。まず、詳細化パス入力部１
６０８から遅延を詳細化するパスを取得する（ステップ
１８０１）。

【００５５】次に機能要素接続情報記憶部に記憶された
機能要素の接続情報から詳細化パスに含まれる機能要素
を検出する（ステップ１８０２）。

【００５６】そして、詳細化機能データベースに記憶さ
れた機能と詳細化機能の対応関係を読み込み、詳細化パ
スに含まれる機能要素について対応する詳細化機能要素
に置き換える（ステップ１８０３）。

【００５７】次に、本発明の機能記述遅延算出方法の別
の実施の形態として、図５に示す機能記述情報と、図６
に示すネットリストと、図７に示すネットリスト遅延情
報と、からネットＡ［１］からＣ［１］のパスおよびＣ
［１］からＥ［１］のパスを遅延詳細化パスと指定した
時に機能記述遅延情報を算出する場合について説明す
る。

【００５８】機能記述対ネットリスト対応プロセスは、
まず、図５に示す機能記述と図６に示すネットリストと
から図１０に示す機能要素接続情報を生成する。

【００５９】機能詳細化プロセスは、まず、詳細化パス
入力部１６０８から遅延を詳細化するパスＡ［１］→Ｃ
［１］，Ｃ［１］→Ｅ［１］を取得する（ステップ１８
０１）。

【００６０】次に機能要素接続情報記憶部に記憶された
図１０に示す機能要素の接続情報から詳細化パスに含ま
れる機能要素１００１および１００２を検出する（ステ
ップ１８０２）。

【００６１】そして、詳細化機能データベースに記憶さ
れた図１７に示す機能と詳細化機能の対応関係を読み込
み、詳細化パスに含まれる機能要素１００１、１００２
について対応する詳細化機能要素に置き換え、図１９に
示す機能要素接続情報とする（ステップ１８０３）。

【００６２】機能記述対ネットリスト対応プロセスは、
図６に示すネットリストから図１２に示す回路素子接続
情報を作成する。

【００６３】図１９に示す機能要素接続情報と図１２に
示す回路素子接続情報とから、図２０に示す機能記述対
ネットリスト対応情報を生成する。

【００６４】機能記述遅延計算プロセスは、図２０に示
す機能記述対ネットリスト対応情報と、図７に示すネッ
トリスト遅延情報とから図２１に示す機能記述遅延情報
を機能記述遅延情報記憶部に記憶する。

【００６５】

【発明の効果】以上説明したように、本発明によれば、
人手修正の入った回路接続情報とその遅延情報から機能
記述遅延情報を算出することと回路素子と１対１対応出
来ない機能記述情報に対しても回路情報に比べて誤差の
少ない遅延情報を与えることに優れた効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施の形態に関わる機能記述遅延算
出システムを示す図

【図２】機能記述対ネットリスト対応部の構成例を示す
図

【図３】機能記述対ネットリスト対応プロセスのフロー
チャート

【図４】機能記述遅延計算プロセスのフローチャート

【図５】機能記述のデータ例を示す図

【図６】ネットリストのデータ例を示す図

【図７】ネットリスト遅延情報のデータ例を示す図

【図８】機能記述対ネットリスト対応情報のデータ例を
示す図

【図９】機能記述遅延情報のデータ例を示す図

【図１０】機能要素接続情報のデータ例を示す図

【図１１】機能ブール代数式接続情報のデータ例を示す
図

【図１２】回路素子接続情報のデータ例を示す図

【図１３】論理ブール代数式接続情報のデータ例を示す
図

【図１４】機能要素対機能ブール代数式対応情報のデー
タ例を示す図

【図１５】回路素子対論理ブール代数式対応情報のデー
タ例を示す図

【図１６】本発明の請求項２に関わる機能記述対ネット
リスト対応部の構成例を示す図

【図１７】機能要素対詳細機能要素対応情報のデータ例
を示す図

【図１８】機能詳細化プロセスのフローチャート

【図１９】機能詳細化後の機能要素対機能ブール代数式
対応情報のデータ例を示す図

【図２０】機能詳細化後の機能記述対ネットリスト対応
情報のデータ例を示す図

【図２１】機能詳細化後の機能記述遅延情報のデータ例
を示す図

【符号の説明】

１０１ 機能記述記憶部 １０２ ネットリスト記憶部 １０３ ネットリスト遅延情報記憶部 １０４ 機能記述対ネットリスト対応情報記憶部 １０５ 機能記述遅延情報記憶部 １０６ 機能記述対ネットリスト対応プロセス １０７ 機能記述遅延計算プロセス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 機能記述を記憶する機能記述記憶手段
   と、 前記機能記述に対応するネットリストを記憶するネット
   リスト記憶手段と、 前記ネットリストと前記ネットリストの遅延値との対応
   を記憶するネットリスト遅延情報記憶手段と、 前記機能記述と前記ネットリストとの対応を記憶する機
   能記述対ネットリスト対応情報記憶手段と、 前記機能記述と前記機能記述の遅延値との対応を記憶す
   る機能記述遅延情報記憶手段とを有し、 前記機能記述記憶手段に記憶された機能記述と前記ネッ
   トリスト記憶手段に記憶されたネットリストとを比較し
   た結果に基づいて機能記述対ネットリスト対応情報を算
   出し、 前記機能記述対ネットリスト対応情報記憶手段として記
   憶し、 前記機能記述対ネットリスト記憶手段に記憶された機能
   記述対ネットリスト対応情報と前記ネットリスト遅延情
   報記憶手段に記憶されたネットリスト遅延情報とから機
   能記述遅延情報を算出し、 前記機能記述遅延情報記憶手段に記憶することを特徴と
   する機能記述遅延算出方法。
2. 【請求項２】 前記機能記述記憶手段に記憶された機能
   記述中の遅延詳細化を行なう信号伝播経路を指定する遅
   延詳細化経路指定手段を有し、 前記機能記述の前記遅延詳細化経路を含む部分について
   遅延詳細化経路を２つ以上の経路に分割する機能記述に
   置き換えることを特徴とする請求項１に記載の機能記述
   遅延算出方法。