JPH09283439A - Method for manufacturing polycrystal silicon substrate and method for manufacturing thin film transistor substrate - Google Patents
Method for manufacturing polycrystal silicon substrate and method for manufacturing thin film transistor substrateInfo
- Publication number
- JPH09283439A JPH09283439A JP8912196A JP8912196A JPH09283439A JP H09283439 A JPH09283439 A JP H09283439A JP 8912196 A JP8912196 A JP 8912196A JP 8912196 A JP8912196 A JP 8912196A JP H09283439 A JPH09283439 A JP H09283439A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polycrystalline silicon
- film
- forming
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は多結晶シリコン基板
の製造方法、及び薄膜トランジスタ基板の製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a polycrystalline silicon substrate and a method for manufacturing a thin film transistor substrate.
【0002】[0002]
【従来の技術】多結晶シリコンはアモルファスシリコン
(以下、a−Siとする)を形成した後、そのa−Si
をアニールして多結晶シリコン(以下、p−Siとす
る)としている。ここで、a−Siをアニールする際に
a−Siに水素が多量に含まれていると、膜質が悪化す
るという問題がある。2. Description of the Related Art Polycrystalline silicon is formed by forming amorphous silicon (hereinafter referred to as a-Si) and then forming the a-Si.
Is annealed to obtain polycrystalline silicon (hereinafter referred to as p-Si). Here, when a-Si contains a large amount of hydrogen when annealing a-Si, there is a problem that the film quality deteriorates.
【0003】従来は、減圧CVD(Chemical
Vapor Deposition)法、またはプラズ
マCVD法にてa−Siを成膜していた。減圧CVD法
により成膜されたa−Siは水素含有率は低く、高速で
できるが、高温になるため純度が高く、耐熱性のある高
価な基板を使わなければならない、という問題がある。Conventionally, low pressure CVD (Chemical)
The a-Si film was formed by the Vapor Deposition) method or the plasma CVD method. Although the a-Si film formed by the low pressure CVD method has a low hydrogen content and can be formed at high speed, it has a problem that an expensive substrate having high purity and high heat resistance must be used because of high temperature.
【0004】一方、図3に示すように、プラズマCVD
法は低温でしかも高速に成膜できるので高価な基板を使
う必要はないが、成膜されたa−Siは水素が多量に含
有しており、このままアニールすると上記した問題が起
こるため、アニール前に水素を抜く、脱水素工程が必要
になる、という問題がある。On the other hand, as shown in FIG. 3, plasma CVD
The method does not require the use of an expensive substrate because it can form a film at a low temperature and at a high speed, but since the formed a-Si contains a large amount of hydrogen, the above problems occur if it is annealed as it is. There is a problem that a dehydrogenation process is required for dehydrogenating.
【0005】[0005]
【発明が解決しようとする課題】本発明は上記問題点に
鑑み、なされたもので、安価な基板を用い、高速で、且
つ脱水素工程のいらない多結晶シリコン基板の製造方
法、及び薄膜トランジスタ基板の製造方法を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and is a method for manufacturing a polycrystalline silicon substrate which uses an inexpensive substrate, is high-speed, and does not require a dehydrogenation step, and a thin film transistor substrate. It is intended to provide a manufacturing method.
【0006】[0006]
【課題を解決するための手段】本発明は、基板上にスパ
ッタ法によりアモルファスシリコンを形成する工程と、
脱水素工程を行わず前記アモルファスシリコンを熱処理
し多結晶化する工程とを有する多結晶シリコン基板の製
造方法である。The present invention comprises a step of forming amorphous silicon on a substrate by a sputtering method,
And a step of heat-treating the amorphous silicon to polycrystallize it without performing a dehydrogenation step.
【0007】また、本発明は、基板上にスパッタ法によ
りアモルファスシリコンを形成する工程と、それに引き
続き前記アモルファスシリコンを熱処理により多結晶化
し、多結晶シリコンを形成する工程と、前記多結晶シリ
コンをパターニングする工程と、前記多結晶シリコン上
に第1の絶縁膜を形成する工程と、前記絶縁膜上で前記
多結晶シリコン上の一部に対応する領域にゲート電極を
形成する工程と、前記多結晶シリコンの所定領域にソー
ス領域及びドレイン領域を形成する工程と、前記ゲート
電極を覆って第2の絶縁膜を形成する工程と、前記ソー
ス領域に接続するようにソース電極を、前記ドレイン領
域に接続するようにドレイン電極をそれぞれ形成する工
程と、を有することを特徴とする薄膜トランジスタ基板
の製造方法である。Further, according to the present invention, a step of forming amorphous silicon on a substrate by a sputtering method, a step of subsequently polycrystallizing the amorphous silicon by heat treatment to form polycrystalline silicon, and a step of patterning the polycrystalline silicon. A step of forming a first insulating film on the polycrystalline silicon, a step of forming a gate electrode on a region of the insulating film corresponding to a part of the polycrystalline silicon, the polycrystalline silicon Forming a source region and a drain region in a predetermined region of silicon; forming a second insulating film covering the gate electrode; and connecting the source electrode to the drain region so as to connect to the source region. And a step of respectively forming drain electrodes so that the thin film transistor substrate is manufactured.
【0008】[0008]
【発明の実施の形態】以下に、本発明における一実施例
を詳細に説明する。図1は本発明の実施例におけるa−
Si成膜から多結晶化するまでのプロセスである。ま
ず、後に多結晶シリコンとなるa−Si膜を、シリコン
のターゲットを用い、スパッタ法によって成膜する。例
えば、ベース圧力を1.0×10-4Paとし、RF(R
adio Frequency)電力を用い、Arガス
を使用する。成膜圧力は0.6Paとし、基板の温度は
150℃とする。成膜速度はRF電力を調整することに
より適宜選択する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described in detail below. FIG. 1 shows a- in the embodiment of the present invention.
It is a process from Si film formation to polycrystallization. First, an a-Si film, which will later become polycrystalline silicon, is formed by a sputtering method using a silicon target. For example, the base pressure is 1.0 × 10 −4 Pa, and RF (R
Radio frequency) power is used, and Ar gas is used. The deposition pressure is 0.6 Pa, and the substrate temperature is 150 ° C. The film forming rate is appropriately selected by adjusting the RF power.
【0009】この方法によれば、基板温度は150℃程
度であり、安価なガラス基板でも充分に耐えうる温度で
a−Siが成膜できる。基板温度は、およそ400℃を
越えない程度が望ましいが、さらに低ければより一層好
ましい。本発明のようにスパッタ法によれば400℃を
はるかに下回る150℃程度であるので、安価な基板を
用いても不純物の析出や歪み等による問題は全くない。According to this method, the substrate temperature is about 150 ° C., and a-Si can be formed into a film at a temperature that can sufficiently withstand an inexpensive glass substrate. It is desirable that the substrate temperature does not exceed about 400 ° C., but it is even more preferable if it is lower. According to the sputtering method of the present invention, the temperature is about 150 ° C., which is much lower than 400 ° C., so that even if an inexpensive substrate is used, there is no problem due to precipitation of impurities or distortion.
【0010】しかも、水素をほとんど含まない状態でa
−Siが成膜される。プラズマCVDでは、20%程度
の水素含有率であったが、スパッタ法によれば、約5%
以下に抑えることができる。5%以下であれば脱水素工
程を行わずに多結晶化を行っても膜質に悪影響を与えな
いことが分かっている。Moreover, a
-Si is deposited. In the plasma CVD, the hydrogen content was about 20%, but according to the sputtering method, it was about 5%.
It can be suppressed to the following. It has been found that if the content is 5% or less, the film quality is not adversely affected even if polycrystallization is performed without performing the dehydrogenation step.
【0011】a−Si成膜後、a−Siにレーザーアニ
ール処理を施す。レーザーアニールは、部分毎に非常に
短い時間、例えば24nsの時間でショットを行ってい
く。このように非常に短い時間であり、しかも部分的で
あるので、基板に異変が生じることはない。スパッタ法
により低温でa−Siを成膜し、さらに熱処理もレーザ
ーアニールを用いることによって、基板にかかるストレ
スが大幅に低減されるので、スパッタ法の成膜とレーザ
ーアニールの熱処理との組合せによって、本発明はより
一層効果的である。After the a-Si film is formed, the a-Si is subjected to laser annealing. In laser annealing, shots are made for each part in a very short time, for example, 24 ns. Since the time is extremely short and is partial as described above, the substrate does not change. By forming the a-Si film at a low temperature by the sputtering method and further using the laser annealing for the heat treatment, the stress applied to the substrate is significantly reduced. Therefore, by combining the film formation by the sputtering method and the heat treatment by the laser annealing, The present invention is even more effective.
【0012】このレーザーアニールには例えばXeCl
レーザーを用いる。このエネルギー密度は200〜40
0mJ/cm2 の範囲が好ましい。これはエネルギー密
度が200mJ/cm2 以下だと、結晶化が完全になら
ず不完全な多結晶シリコンとなってしまう。また逆にエ
ネルギー密度が400mJ/cm2 以上の場合は膜表面
に不所望な凹凸が形成される等、膜質が悪化してしま
う。200〜400mJ/cm2 の範囲のエネルギー密
度でレーザーアニールを行えば、完全に結晶化され、し
かも均一な表面を持つ多結晶シリコン膜が得られる。For this laser annealing, for example, XeCl
Use a laser. This energy density is 200-40
A range of 0 mJ / cm 2 is preferred. If the energy density is 200 mJ / cm 2 or less, the crystallization will not be complete, resulting in incomplete polycrystalline silicon. On the other hand, when the energy density is 400 mJ / cm 2 or more, undesired irregularities are formed on the film surface and the film quality deteriorates. When laser annealing is performed with an energy density in the range of 200 to 400 mJ / cm 2 , a polycrystalline silicon film having a completely crystallized and uniform surface can be obtained.
【0013】また、上記実施例ではRF電力によりスパ
ッタを行ったが、DC電力でも適用可能である。ただ
し、シリコンターゲットは導電性があまりないのでRF
の方が好ましいと思われる。さらに、アニールの方法も
レーザーアニールに限らず、RTA(Rapid Th
ermal Annealing)や、FA(Furn
ace Annealing)等の熱処理方法もある。
さらに、レーザーのガスもXeClのみに限らず、例え
ば、ArF、KrF、等様々な変形例が考えられる。Further, in the above embodiment, the sputtering was performed by RF power, but DC power can also be applied. However, since the silicon target is not very conductive, RF
Seems to be preferable. Furthermore, the annealing method is not limited to laser annealing, and RTA (Rapid Th
ermal Annealing) and FA (Furn
ace Annealing).
Further, the laser gas is not limited to XeCl, and various modifications such as ArF and KrF can be considered.
【0014】このような方法によって得られた多結晶シ
リコンを用いて、例えば薄膜トランジスタを形成するこ
とができる。図2に示すように、ガラスからなる基板1
上にa−Si等からなる遮光膜2を形成し、その上にS
iNx 等からなるアンダーコート膜3を被覆する。そし
て、上述した方法によりa−Siをスパッタ法にて成膜
した後、レーザーアニールにより多結晶シリコン4と
し、パターニングする。The polycrystalline silicon obtained by such a method can be used to form, for example, a thin film transistor. As shown in FIG. 2, the substrate 1 made of glass
A light-shielding film 2 made of a-Si or the like is formed on top of which S is formed.
The undercoat film 3 made of iN x or the like is coated. Then, after the a-Si film is formed by the sputtering method by the method described above, the polycrystalline silicon 4 is formed by laser annealing and patterned.
【0015】その上にゲート絶縁膜5を形成し、さらに
MoW等からなるゲート電極6を形成しパターニングす
る。そして、このゲート電極6をマスクとして、多結晶
シリコンにイオンドープを行い、ソース領域4a、ドレ
イン領域4bを形成する。さらにその上全面に例えばS
iOx からなる絶縁膜7を形成する。A gate insulating film 5 is formed thereon, and a gate electrode 6 made of MoW or the like is further formed and patterned. Then, using the gate electrode 6 as a mask, the polycrystalline silicon is ion-doped to form a source region 4a and a drain region 4b. Furthermore, for example, S on the whole surface
An insulating film 7 made of iO x is formed.
【0016】さらに、絶縁膜のソース領域4a、ドレイ
ン領域4b上にスルーホールを開口する。そしてソース
電極8a、ドレイン電極8bを形成し、スルーホールに
よってそれぞれソース領域、ドレイン領域とに接続され
る。このようにして薄膜トランジスタが形成される。Further, through holes are opened on the source region 4a and the drain region 4b of the insulating film. Then, a source electrode 8a and a drain electrode 8b are formed and connected to the source region and the drain region by through holes, respectively. Thus, a thin film transistor is formed.
【0017】また、液晶表示装置の画素スイッチング用
の薄膜トランジスタであれば、例えばインジウム錫酸化
物等からなる画素電極をソース電極に接続して形成すれ
ばよい。また、このときにインジウム錫酸化物を直接ソ
ース領域に接続することでソース電極の替わりとするこ
とも可能である。In the case of a thin film transistor for pixel switching of a liquid crystal display device, it may be formed by connecting a pixel electrode made of, for example, indium tin oxide to a source electrode. At this time, indium tin oxide can be directly connected to the source region to replace the source electrode.
【0018】[0018]
【発明の効果】本発明によれば、後に多結晶化するa−
Siをスパッタ法によって成膜するので、水素含有率の
低いa−Si膜を得ることができ、且つ低温で成膜でき
るので安価な基板を用いることができる。a−Siの水
素含有率が低いので多結晶化するときの熱処理前に、脱
水素工程が不要になる。即ち、安価な基板を使い、工程
数を削減することができるため大幅なコスト削減が可能
になる。According to the present invention, a- which is later polycrystallized
Since Si is formed by the sputtering method, an a-Si film having a low hydrogen content can be obtained, and since it can be formed at a low temperature, an inexpensive substrate can be used. Since the hydrogen content of a-Si is low, the dehydrogenation step becomes unnecessary before the heat treatment for polycrystallization. That is, since an inexpensive substrate is used and the number of steps can be reduced, it is possible to significantly reduce the cost.
【図1】本発明の実施例におけるプロセスフローチャー
トである。FIG. 1 is a process flowchart in an embodiment of the present invention.
【図2】本発明の実施例における薄膜トランジスタの断
面図である。FIG. 2 is a sectional view of a thin film transistor according to an example of the present invention.
【図3】従来のプロセスフローチャートである。FIG. 3 is a conventional process flowchart.
4…多結晶シリコン 4 ... Polycrystalline silicon
Claims (6)
シリコンを形成する工程と、それに引き続き前記アモル
ファスシリコンを熱処理により多結晶化する工程とを有
することを特徴とする多結晶シリコン基板の製造方法。1. A method for producing a polycrystalline silicon substrate, comprising: a step of forming amorphous silicon on a substrate by a sputtering method; and a step of subsequently polycrystallizing the amorphous silicon by heat treatment.
モルファスシリコンを形成する工程と、それに引き続き
前記アモルファスシリコンを熱処理により多結晶化する
工程とを有することを特徴とする多結晶シリコン基板の
製造方法。2. A polycrystalline silicon substrate comprising a step of forming amorphous silicon having a hydrogen content of 5% or less on the substrate, and a step of subsequently polycrystallizing the amorphous silicon by heat treatment. Manufacturing method.
とし、RF電力によりアモルファスシリコンを形成する
ことを特徴とする請求項1記載の多結晶シリコン基板の
製造方法。3. The method for producing a polycrystalline silicon substrate according to claim 1, wherein the sputtering method uses silicon as a target and forms amorphous silicon by RF power.
われることを特徴とする請求項1、2または3いずれか
記載の多結晶シリコン基板の製造方法。4. The method for producing a polycrystalline silicon substrate according to claim 1, 2 or 3, wherein the heat treatment is performed by laser annealing.
は200〜400mJ/cm2 の範囲であることを特徴
とする請求項4記載の多結晶シリコン基板の製造方法。5. The method for producing a polycrystalline silicon substrate according to claim 4, wherein the energy density of the laser annealing is in the range of 200 to 400 mJ / cm 2 .
シリコンを形成する工程と、それに引き続き前記アモル
ファスシリコンを熱処理により多結晶化し、多結晶シリ
コンを形成する工程と、前記多結晶シリコンをパターニ
ングする工程と、前記多結晶シリコン上に第1の絶縁膜
を形成する工程と、前記絶縁膜上で前記多結晶シリコン
上の一部に対応する領域にゲート電極を形成する工程
と、前記多結晶シリコンの所定領域にソース領域及びド
レイン領域を形成する工程と、前記ゲート電極を覆って
第2の絶縁膜を形成する工程と、前記ソース領域に接続
するようにソース電極を、前記ドレイン領域に接続する
ようにドレイン電極をそれぞれ形成する工程と、を有す
ることを特徴とする薄膜トランジスタ基板の製造方法。6. A step of forming amorphous silicon on a substrate by a sputtering method, a step of subsequently polycrystallizing the amorphous silicon by heat treatment to form polycrystalline silicon, and a step of patterning the polycrystalline silicon. Forming a first insulating film on the polycrystalline silicon; forming a gate electrode on the insulating film in a region corresponding to a part of the polycrystalline silicon; and a predetermined region of the polycrystalline silicon. A source region and a drain region, a step of forming a second insulating film to cover the gate electrode, a source electrode connected to the source region, and a drain connected to the drain region. And a step of forming electrodes, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8912196A JPH09283439A (en) | 1996-04-11 | 1996-04-11 | Method for manufacturing polycrystal silicon substrate and method for manufacturing thin film transistor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8912196A JPH09283439A (en) | 1996-04-11 | 1996-04-11 | Method for manufacturing polycrystal silicon substrate and method for manufacturing thin film transistor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09283439A true JPH09283439A (en) | 1997-10-31 |
Family
ID=13962067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8912196A Pending JPH09283439A (en) | 1996-04-11 | 1996-04-11 | Method for manufacturing polycrystal silicon substrate and method for manufacturing thin film transistor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09283439A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020032392A (en) * | 2000-10-25 | 2002-05-03 | 마찌다 가쯔히꼬 | Polysilicon film and method of fabricating the same |
US7126161B2 (en) | 1998-10-13 | 2006-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having El layer and sealing material |
-
1996
- 1996-04-11 JP JP8912196A patent/JPH09283439A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7126161B2 (en) | 1998-10-13 | 2006-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having El layer and sealing material |
US7449725B2 (en) | 1998-10-13 | 2008-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix EL device with sealing structure housing the device |
US7629624B2 (en) | 1998-10-13 | 2009-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix EL device with sealing structure housing the device and the peripheral driving circuits |
US8148743B2 (en) | 1998-10-13 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor circuit made from semiconductor element and manufacturing method thereof |
US8421114B2 (en) | 1998-10-13 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electroluminescent device within resin sealed housing |
US8969906B2 (en) | 1998-10-13 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electroluminescent device within resin sealed housing |
KR20020032392A (en) * | 2000-10-25 | 2002-05-03 | 마찌다 가쯔히꼬 | Polysilicon film and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0758339A (en) | Semiconductor device and its production | |
JP2700277B2 (en) | Method for manufacturing thin film transistor | |
JP3579316B2 (en) | Method for manufacturing semiconductor device | |
JP3190482B2 (en) | Semiconductor device and manufacturing method thereof | |
US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
JP3190483B2 (en) | Semiconductor device manufacturing method | |
JP4026009B2 (en) | Polycrystalline silicon film forming method and thin film transistor manufacturing method using the same | |
JPH06267988A (en) | Method of manufacturing semiconductor circuit | |
JPH09283439A (en) | Method for manufacturing polycrystal silicon substrate and method for manufacturing thin film transistor substrate | |
JP2805035B2 (en) | Thin film transistor | |
JPH0927624A (en) | Thin film transistor, manufacture of thin film transistor and liquid crystal display | |
JPH11283922A (en) | Manufacture of semiconductor device and the semiconductor device | |
JPH11102861A (en) | Manufacture of polycrystalline silicon thin film | |
JPH0738118A (en) | Manufacture of thin film transistor | |
JP2001127301A (en) | Semiconductor device and manufacturing method therefor | |
JP2002280304A (en) | Method of manufacturing semiconductor device | |
JPH07263704A (en) | Thin film transistor and manufacture thereof | |
JPH09139502A (en) | Semiconductor device and its manufacture | |
JPH0964365A (en) | Manufacture of thin-film transistor | |
JP2535654B2 (en) | Method of manufacturing thin film transistor | |
JP3417182B2 (en) | Method for manufacturing thin film semiconductor device and method for manufacturing electronic equipment | |
JPH10163112A (en) | Manufacture of semiconductor device | |
JPH05235039A (en) | Method of manufacturing thin film transistor | |
KR100491584B1 (en) | Heating machine and crystallizing and Method for crystallizing of silicon using the same | |
JP2001237430A (en) | Method of forming oxynitride film and method of manufacturing thin-film transistor |