JPH09279367A - Al taper dry etching method - Google Patents

Al taper dry etching method

Info

Publication number
JPH09279367A
JPH09279367A JP9509496A JP9509496A JPH09279367A JP H09279367 A JPH09279367 A JP H09279367A JP 9509496 A JP9509496 A JP 9509496A JP 9509496 A JP9509496 A JP 9509496A JP H09279367 A JPH09279367 A JP H09279367A
Authority
JP
Japan
Prior art keywords
resist
dry etching
taper
taper angle
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9509496A
Other languages
Japanese (ja)
Other versions
JP3574270B2 (en
Inventor
Yuuzou Oodoi
雄三 大土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9509496A priority Critical patent/JP3574270B2/en
Publication of JPH09279367A publication Critical patent/JPH09279367A/en
Application granted granted Critical
Publication of JP3574270B2 publication Critical patent/JP3574270B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an Al taper dry etching method for Al used as a wiring material of a thin-film device, such as liquid crystal display. SOLUTION: This Al taper dry etching method is based on a resist recessing method for obtaining a small Al taper angle consisting of a stage for forming resist patterns 9 having the small resist taper angle corresponding to the desired small Al taper angle on an Al or Al alloy film 8 and a stage for subjecting the Al or Al alloy film having the resist patterns to anisotropic dry etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、LSIおよび液晶
ディスプレイなどの薄膜素子の配線材料に使用されてい
るアルミニウム(Al)またはAl合金(以下、合わせ
て「Al」という)の加工法に関する。本発明は、とく
に、薄膜トランジスタ(TFT)に代表されるアクティ
ブマトリックス方式の液晶ディスプレイのAlゲート配
線および他のAl配線のテーパドライエッチング方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for processing aluminum (Al) or Al alloy (hereinafter collectively referred to as "Al") used as a wiring material for thin film elements such as LSI and liquid crystal displays. The present invention particularly relates to a taper dry etching method for an Al gate wiring and other Al wiring of an active matrix type liquid crystal display represented by a thin film transistor (TFT).

【0002】[0002]

【従来の技術】従来、液晶ディスプレイでは、パターン
の最小線幅が1μm以下のLSIとは異なり、通常2〜
10μm以上と広い。ゲート配線には、加工のしやす
さ、および耐薬品性などから、Cr、Ta、Mo、Wま
たはこれらの合金が一般的に用いられている。しかし、
大画面化および高精細化などに伴い、ゲート配線の電気
抵抗の増大による信号遅延が問題になってきている。ま
た、少しでもゲート線幅を小さくしてパネルの開口率を
大きくするために、電気抵抗の低いAlゲート電極が望
まれるようになった。
2. Description of the Related Art Conventionally, a liquid crystal display normally has a pattern width of 2
Wide as 10 μm or more. For the gate wiring, Cr, Ta, Mo, W or alloys thereof are generally used because of their ease of processing and chemical resistance. But,
Along with the increase in screen size and definition, signal delay due to an increase in electric resistance of gate wiring has become a problem. Further, in order to reduce the gate line width and increase the aperture ratio of the panel as much as possible, an Al gate electrode having a low electric resistance has been desired.

【0003】また、Alの加工は、硝酸、リン酸もしく
は酢酸系のウエットエッチング、またはCl系ガスを用
いたドライエッチングで行なうことができる。現在、液
晶ディスプレイにおいてAlを使用するばあいには主と
してウエットエッチングが使用されているが、配線の微
細化、再現性確保、廃棄物の削減およびコストの低減を
考えたばあい、LSIと同様にAlの加工はウエットエ
ッチングからドライエッチングに向かうものと考えられ
る。
Further, the processing of Al can be carried out by wet etching of nitric acid, phosphoric acid or acetic acid type, or dry etching using Cl type gas. Currently, when Al is used in liquid crystal displays, wet etching is mainly used. However, when considering fine wiring, ensuring reproducibility, reducing waste and reducing cost, similar to LSI. The processing of Al is considered to proceed from wet etching to dry etching.

【0004】図8はフラットパネル・ディスプレイ’9
1(日経BP社刊行)の88〜99頁に記載されている
液晶ディスプレイのTFT断面図である。図において、
1はガラスまたは石英などからなる基板、2はAl、C
r、Ta、MoまたはWなどからなるゲート配線、3は
Si34、SiO2またはAl23などからなるゲート
絶縁膜、4はa−Siまたはpoly−Siなどからな
るチャネル、5はPまたはBなどの不純物が注入された
a−Siまたはpoly−Siなどからなるソースドレ
イン、6はAl、Cr、Ta、MoまたはWなどからな
るソースドレイン電極、7はSi34またはSiO2
どからなる保護膜である。この構造は、チャネルエッチ
型ボトムゲート構造といわれている。
FIG. 8 shows a flat panel display '9.
1 is a TFT sectional view of a liquid crystal display described on pages 88 to 99 of 1 (published by Nikkei BP). In the figure,
1 is a substrate made of glass or quartz, and 2 is Al, C
Gate wiring made of r, Ta, Mo or W, 3 is a gate insulating film made of Si 3 N 4 , SiO 2 or Al 2 O 3, etc., 4 is a channel made of a-Si or poly-Si, and 5 is a A source / drain made of a-Si or poly-Si in which impurities such as P or B are implanted, a source / drain electrode 6 made of Al, Cr, Ta, Mo or W, and 7 Si 3 N 4 or SiO 2. It is a protective film composed of. This structure is called a channel-etch bottom gate structure.

【0005】TFTは図8に示したようなボトムゲート
構造が一般的であり、ゲート絶縁膜およびチャネルなど
をゲート配線上に形成する必要がある。ゲート配線上に
形成する膜の被覆性、ゲート絶縁膜の耐圧およびTFT
特性などを考慮したばあい、少なくとも60°以下、好
ましくは40°以下の小さいテーパ角θが望ましいこと
が多くの実験から明らかになった。しかし、LSI技術
で使用されているAlドライエッチング技術は1μm以
下の微細化が主目的であるため、テーパ化とは逆の垂直
化を目指したものとなっており、通常、テーパ角θは7
0〜90°である。
A TFT generally has a bottom gate structure as shown in FIG. 8, and it is necessary to form a gate insulating film, a channel and the like on the gate wiring. Coverability of film formed on gate wiring, breakdown voltage of gate insulating film, and TFT
Many experiments have revealed that a small taper angle θ of at least 60 ° or less, preferably 40 ° or less is desirable in consideration of characteristics and the like. However, since the Al dry etching technology used in LSI technology is mainly aimed at miniaturization of 1 μm or less, it is aimed at verticalization opposite to taper, and the taper angle θ is usually 7
0 to 90 °.

【0006】Alテーパドライエッチング技術として
は、たとえば、特開昭64−15933号公報に、垂直
エッチングおよびテーパ化のためのオーバーエッチング
の2つのエッチング工程を用いる方法が記載されてい
る。しかし、オーバーエッチングを行なうことで、露出
したSiO2またはSi34などからなる下地(基板)
までもがエッチングされるという問題があった。
As an Al taper dry etching technique, for example, Japanese Patent Application Laid-Open No. 64-15933 discloses a method using two etching steps of vertical etching and over-etching for taper. However, the base (substrate) made of SiO 2 or Si 3 N 4 exposed by over-etching
There was a problem that even the bottom was etched.

【0007】また、テーパドライエッチング方法として
は、たとえば、エッチングされる加工膜の側壁面に積極
的に堆積物(デポ)を形成して横方向のエッチングを制
御する側壁形成法があり、レジストに酸素などを添加す
ることでレジストマスクのエッチングを促進するレジス
ト後退法がある。
As a taper dry etching method, for example, there is a side wall forming method in which a deposit (deposit) is positively formed on a side wall surface of a processed film to be etched to control lateral etching. There is a resist receding method of promoting etching of a resist mask by adding oxygen or the like.

【0008】しかし、前記側壁形成法には堆積物でテー
パ部表面が荒れやすく、発塵が多くなるという欠点があ
るため好ましくない。また、前記の従来のレジスト後退
法ではAlエッチングの際にレジスト中の酸素が発塵の
原因となるという欠点があり、改良の余地があった。
However, the side wall forming method is not preferable because it has a drawback that the surface of the taper portion is likely to be roughened by deposits and dust is increased. Further, the conventional resist receding method has a drawback that oxygen in the resist causes dust generation during Al etching, and there is room for improvement.

【0009】さらに等方エッチング法では、エッチング
残渣が出やすいという問題があった。
Further, the isotropic etching method has a problem that etching residues are likely to occur.

【0010】[0010]

【発明が解決しようとする課題】本発明の目的は、前記
問題点に鑑み、液晶ディスプレイのAlゲート配線のA
lテーパ角を小さくすることのできる、レジスト後退法
にもとづくAlテーパドライエッチング技術を提供する
ことにある。また、本発明の目的は、下地のエッチング
問題などがほとんどなく、できるだけ簡単なドライエッ
チング工程でAlテーパ化を実現できる条件を提供する
ことにある。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the object of the present invention is to provide an A gate wiring A for a liquid crystal display.
An object of the present invention is to provide an Al taper dry etching technique based on the resist receding method, which can reduce the l taper angle. Another object of the present invention is to provide conditions under which Al taper can be realized by a dry etching process which is as simple as possible with almost no problems of etching the underlying layer.

【0011】[0011]

【課題を解決するための手段】小さいAlテーパ角をう
るためのAlテーパドライエッチング方法として、レジ
スト後退法にもとづくことが有効であることがわかっ
た。
It has been found that an Al taper dry etching method for obtaining a small Al taper angle is effective based on a resist receding method.

【0012】本発明のレジスト後退法は、レジストに酸
素添加を行なわずに小さいレジストテーパ角を形成し
て、異方性ドライエッチングで小さいAlテーパ角をう
ることを特徴とする。
The resist receding method of the present invention is characterized in that a small resist taper angle is formed without adding oxygen to the resist and a small Al taper angle is obtained by anisotropic dry etching.

【0013】本発明にかかわるAlテーパドライエッチ
ング方法は以下のものである。
The Al taper dry etching method according to the present invention is as follows.

【0014】所望する小さいAlテーパ角に対応した小
さいレジストテーパ角を有するレジストパターンを形成
する工程およびイオン性異方性ドライエッチング工程か
らなる、小さいAlテーパ角をうるための、レジスト後
退法にもとづくAlテーパドライエッチング方法。
Based on a resist receding method for obtaining a small Al taper angle, which includes a step of forming a resist pattern having a small resist taper angle corresponding to a desired small Al taper angle and an ionic anisotropic dry etching step. Al taper dry etching method.

【0015】レジストパターン形成工程において、レジ
スト現像後にレジストプリベーク温度以上でポストベー
クするとよい。
In the resist pattern forming step, post-baking may be performed at a resist pre-baking temperature or higher after the resist development.

【0016】レジストパターン形成工程におけるレジス
ト塗布膜厚は1.5μm以下であるのがよい。
The resist coating film thickness in the resist pattern forming step is preferably 1.5 μm or less.

【0017】レジストパターン形成工程において、露光
時の焦点位置が、露光機の線幅に対する焦点範囲からは
ずれたものであるのが好ましい。
In the resist pattern forming step, it is preferable that the focus position at the time of exposure is out of the focus range with respect to the line width of the exposure machine.

【0018】レジストパターン形成工程において、露光
時の露光量が最適露光量より多いオーバー露光であるこ
とが好ましい。
In the resist pattern forming step, it is preferable that the amount of exposure at the time of exposure is overexposure, which is larger than the optimum amount of exposure.

【0019】レジストパターン形成工程における、露光
機の解像度は、形成するレジストパターン線幅よりも大
きいものであるのがよい。
The resolution of the exposure device in the resist pattern forming step is preferably larger than the line width of the resist pattern to be formed.

【0020】レジストパターン形成工程において、レジ
スト感度曲線におけるγ値は1.5以下であるとよい。
In the resist pattern forming step, the γ value on the resist sensitivity curve is preferably 1.5 or less.

【0021】ドライエッチングとしては、基板側に高周
波電力を印加する平行平板RIE方式のイオン性エッチ
ングまたは基板側に高周波電力を印加するその他のプラ
ズマエッチングが考えられる。
As the dry etching, parallel plate RIE type ionic etching for applying high frequency power to the substrate side or other plasma etching for applying high frequency power to the substrate side can be considered.

【0022】ドライエッチング工程におけるガス圧力
は、30mTorr以下であるのがよい。
The gas pressure in the dry etching process is preferably 30 mTorr or less.

【0023】ドライエッチング工程におけるガスの主反
応ガスがBCl3であり、BCl3濃度が80〜100%
であるのがよい。
The main reaction gas of the gas in the dry etching process is BCl 3 , and the BCl 3 concentration is 80 to 100%.
It is good.

【0024】ドライエッチング工程におけるAlとレジ
ストとのエッチングレートの比が1.0以下で、レジス
トのエッチングレートが速いほうがよい。
It is preferable that the etching rate ratio of Al to the resist in the dry etching step is 1.0 or less and the etching rate of the resist is fast.

【0025】ドライエッチング工程におけるガスには、
フッ素系ガスが添加されるのが好ましい。
The gas used in the dry etching process is
Fluorine-based gas is preferably added.

【0026】[0026]

【発明の実施の形態】本発明は、小さいレジストテーパ
角を有するレジストパターンを形成する工程および異方
性ドライエッチングを行なう工程からなり、小さいAl
テーパ角をうるための、レジスト後退法にもとづくAl
テーパドライエッチング方法に関する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention comprises a step of forming a resist pattern having a small resist taper angle and a step of performing anisotropic dry etching.
Al based on resist receding method to obtain taper angle
The present invention relates to a taper dry etching method.

【0027】本発明において、Alテーパ角とは図1に
示すように、Alゲート配線のテーパ部(傾斜部)と基
板面がなす角θ1をいい、レジストテーパ角とはレジス
トのテーパ部とAl加工膜の上面がなす角θ2をいう
(ただし、1は基板、8はAl、9はレジストであ
る)。
In the present invention, the Al taper angle means the angle θ 1 formed by the taper portion (tilt portion) of the Al gate wiring and the substrate surface as shown in FIG. 1, and the resist taper angle is the taper portion of the resist. It means the angle θ 2 formed by the upper surface of the Al processed film (where 1 is the substrate, 8 is Al, and 9 is resist).

【0028】レジストテーパ角を小さくする方法として
はつぎのような種々の方法がある。
There are various methods as follows for reducing the resist taper angle.

【0029】(1)レジスト形成時 アスペクト比(レジストの膜厚/レジストの線幅)を小
さくする方法。これはポストベーク時にレジストが体積
収縮する際、レジストが横方向に引っ張られやすいとい
う理由によりレジストテーパ角を小さくすることができ
る。
(1) Method of forming resist A method of reducing the aspect ratio (film thickness of resist / line width of resist). This is because the resist taper angle can be made smaller because the resist is apt to be pulled in the lateral direction when the resist contracts in volume during post-baking.

【0030】(2)露光時 (a)焦点位置をレジストの線幅に対する焦点範囲から
はずれたものとする方法。ここで、焦点範囲とは、ほぼ
垂直なレジストパターンを形成できる範囲をいい、この
範囲からはずれると、レジストは必然的にテーパ化され
ることになる。
(2) At the time of exposure (a) A method in which the focus position is out of the focus range with respect to the resist line width. Here, the focus range means a range in which a substantially vertical resist pattern can be formed, and if deviated from this range, the resist is inevitably tapered.

【0031】(b)露光量が最適露光量より多いオーバ
ー露光とする方法。これは、光回折により、本来露光さ
れない部分のレジストが一部露光されて、現像液に溶解
するという理由によりレジストテーパ角を小さくするこ
とができる。なお、最適露光量とは、レチクル(マス
ク)寸法とレジスト寸法が一致するばあいの露光量のこ
とをいう。
(B) Overexposure in which the exposure amount is larger than the optimum exposure amount. This is because the resist taper angle can be made small because the resist, which is not originally exposed, is partially exposed by light diffraction and dissolved in the developing solution. The optimum exposure dose means the exposure dose when the reticle (mask) size and the resist size match.

【0032】(c)露光機の解像度をレジストパターン
の線幅よりも低くする方法。解像度を垂直なレジストパ
ターンを形成できる解像度よりも低くする(解像できる
線幅よりもレジストパターンの線幅を小さくする)と、
形成されるレジストにテーパが生ずる。
(C) A method of making the resolution of the exposure device lower than the line width of the resist pattern. If the resolution is lower than the resolution that can form a vertical resist pattern (the line width of the resist pattern is smaller than the resolvable line width),
The formed resist is tapered.

【0033】(3)現像時 レジストの溶解度を大きくする方法。このばあい現像液
の温度、濃度などを調節することにより達成できる。
(3) During development A method of increasing the solubility of the resist. In this case, it can be achieved by adjusting the temperature and concentration of the developer.

【0034】(4)ポストベーク時 露光前のレジスト乾燥(溶剤揮発)工程におけるプリベ
ーク温度以上の温度でポストベークを行なうことによ
り、レジストの体積収縮を起こさせる方法。これは、プ
リベーク時に充分揮発できなかったレジスト中の揮発成
分を除去することによりレジストの体積を収縮させ、そ
の結果レジストテーパ角を小さくすることができるもの
である。とくに、レジストの軟化点以上の温度でポスト
ベークを行なうと、レジスト自体を軟化させて流動させ
ることによりレジストテーパ角を小さくすることができ
るので有利である。
(4) Post-baking A method of causing volume shrinkage of the resist by performing post-baking at a temperature higher than the pre-baking temperature in the resist drying (solvent volatilization) step before exposure. This is to reduce the volume of the resist by removing the volatile components in the resist that could not be sufficiently volatilized during the pre-baking, and as a result, it is possible to reduce the resist taper angle. In particular, post-baking at a temperature equal to or higher than the softening point of the resist is advantageous because the resist taper angle can be reduced by softening and flowing the resist itself.

【0035】前記方法はそれぞれ単独で、または適宜組
み合わせて用いてもよい。
The above methods may be used alone or in appropriate combination.

【0036】また、前記方法を行なう条件については以
下の実施例において述べるが、とくに、本発明において
所望する小さいAlテーパ角をうるためには、60°以
下のAlテーパ角に対して80°以下のレジストテーパ
角、ボトムゲート構造のTFT特性、ゲート配線上に形
成する膜の被覆性およびゲート絶縁膜の耐圧を向上させ
るという理由から40°以下のAlテーパ角に対して7
0°以下のレジストテーパ角であるのが好ましい。
The conditions for carrying out the above method will be described in the following examples. Particularly, in order to obtain the small Al taper angle desired in the present invention, 80 ° or less for an Al taper angle of 60 ° or less. 7 for an Al taper angle of 40 ° or less in order to improve the resist taper angle, the TFT characteristics of the bottom gate structure, the covering property of the film formed on the gate wiring, and the breakdown voltage of the gate insulating film.
The resist taper angle is preferably 0 ° or less.

【0037】なお、本発明においてレジスト後退法を行
なうためには、小さいAlテーパ角ほどエッチング前
に、それに対応した小さいレジストテーパ角を形成する
必要がある。
In order to perform the resist receding method in the present invention, it is necessary to form a smaller resist taper angle corresponding to the smaller Al taper angle before etching.

【0038】テーパ角の小さいレジストパターンに対し
て異方性エッチングを行なうと、レジスト自体もエッチ
ングされるために、該レジストの下層に存在するAl層
も該レジストのテーパ角に対応したテーパ角を有するこ
とになる。すなわち、加工膜であるAlにレジストテー
パ角に対応した角度を転写することができるのである。
When anisotropic etching is performed on a resist pattern having a small taper angle, the resist itself is also etched. Therefore, the Al layer existing under the resist also has a taper angle corresponding to the taper angle of the resist. Will have. That is, it is possible to transfer an angle corresponding to the resist taper angle to the processed film Al.

【0039】なお、等方性エッチングを行なうと、レジ
ストの形状およびテーパ角などに関係なくAlがエッチ
ングされるため、小さいAlテーパ角を実現することは
困難である。
When isotropic etching is performed, Al is etched regardless of the shape of the resist and the taper angle, so it is difficult to achieve a small Al taper angle.

【0040】異方性ドライエッチングとしては、プラズ
マ化されたイオンを用いる異方性ドライエッチングが好
ましく、さらにイオンを基板側へ入射するという点から
基板に高周波電力を印加して行なう平行平板RIE方式
のイオン性異方性エッチングが好ましい。たとえば、E
CR、ヘリカル、ヘリコン、ICPまたはSWP方式な
どの当業者に公知の高密度プラズマ方式異方性ドライエ
ッチングを行なってもよい。
As the anisotropic dry etching, anisotropic dry etching using plasmatized ions is preferable, and from the viewpoint that the ions are incident on the substrate side, a parallel plate RIE method is performed by applying high frequency power to the substrate. Ionic anisotropic etching is preferred. For example, E
High density plasma type anisotropic dry etching known to those skilled in the art such as CR, helical, helicon, ICP or SWP type may be performed.

【0041】本発明による小さいAlテーパ角をうるた
めのイオン性異方性ドライエッチングの方法には、つぎ
のようなものがある。
The ionic anisotropic dry etching method for obtaining a small Al taper angle according to the present invention is as follows.

【0042】(1)エッチング時のガス圧を低くする方
法。これは、ガス圧が低いほどイオン同士の衝突確率が
低くなり、イオンの平均自由工程が長くなってエッチン
グの異方性が増すという理由により、Alテーパ角を小
さくすることができるものである。
(1) A method of lowering the gas pressure during etching. This is because the lower the gas pressure, the lower the probability of collision between ions, the longer the mean free path of ions, and the greater the anisotropy of etching. Therefore, the Al taper angle can be reduced.

【0043】(2)エッチング時のガス組成をBCl3
およびCl2を含むものにする方法。これは、Alをエ
ッチングすることができるCl2系ガスとしてLSI技
術において実績があるという理由による。このばあい、
異方性ドライエッチングを強めるという理由から、BC
3の濃度が80〜100%であるのが好ましい。
(2) The gas composition during etching is BCl 3
And a method of containing Cl 2 . This is because it has a track record in LSI technology as a Cl 2 -based gas capable of etching Al. In this case,
BC because it enhances anisotropic dry etching
The concentration of l 3 is preferably 80 to 100%.

【0044】(3)Alエッチングレート/レジストエ
ッチングレートの比(Al/レジスト選択比)を小さく
する方法。図1において、θ1をAlテーパ角、θ2をエ
ッチング前のレジストテーパ角、MをAlのエッチング
レートおよびRをレジストのエッチングレートとしたば
あい、M/RがAl/レジスト選択比であり、tanθ
1=M/R×tanθ2という関係式が成り立つ。したが
って、Alテーパ角が前記の比に比例するという理由に
より、Alテーパ角を小さくすることができるのであ
る。
(3) A method of reducing the ratio of Al etching rate / resist etching rate (Al / resist selection ratio). In FIG. 1, where θ 1 is the Al taper angle, θ 2 is the resist taper angle before etching, M is the Al etching rate, and R is the resist etching rate, M / R is the Al / resist selectivity. , Tan θ
The relational expression 1 = M / R × tan θ 2 holds. Therefore, the Al taper angle can be made smaller because the Al taper angle is proportional to the above ratio.

【0045】前記方法は、それぞれ単独で、または適宜
組み合わせて用いてもよい。
The above methods may be used alone or in appropriate combination.

【0046】なお、前記方法を行なう条件については、
以下の実施例において述べる。
The conditions for performing the above method are as follows.
This will be described in the following examples.

【0047】[0047]

【実施例】【Example】

[実施例1]本発明を以下の実施例により説明するが、
本発明はこれらのみに限定されるものではない。
[Example 1] The present invention will be described with reference to the following examples.
The present invention is not limited only to these.

【0048】本発明は、所望のAlテーパ角に対応した
小さいレジストテーパ角を有するレジストパターン(マ
スク)を形成する工程条件と、イオン性の異方性ドライ
エッチングを行なう工程条件の2条件を与えることが必
要である。はじめに、レジストパターン形成条件につい
て述べる。
The present invention provides two conditions: a process condition for forming a resist pattern (mask) having a small resist taper angle corresponding to a desired Al taper angle and a process condition for performing ionic anisotropic dry etching. It is necessary. First, the resist pattern forming conditions will be described.

【0049】図2は本発明にかかわるレジストテーパ角
のポストベーク温度依存性を示した図である。図より、
現像後にポストベークを行なうことにより、ポストベー
ク温度が高いほどレジストテーパ角が小さくなることが
わかる。これは、プリベーク温度以上の温度でポストベ
ークすることで、プリベークでは揮発できなかったレジ
スト中に残留する有機溶媒が揮発してレジストが体積収
縮を起こし、さらにレジスト軟化点以上の高温ではレジ
スト自体が軟化してだれる(流動する)ことでレジスト
のテーパ化(球状化と呼ばれるばあいもある)がなされ
ているものである。ポストベークの温度はレジストパタ
ーンの精度が劣らない程度にレジストのテーパ角を小さ
くできる温度であればよく、レジストの軟化点(たとえ
ば140〜150℃)に依存するが、レジスト軟化点以
上の温度がレジストのテーパ化に有利である。
FIG. 2 is a diagram showing the post-baking temperature dependency of the resist taper angle according to the present invention. From the figure,
It can be seen that by performing post-baking after development, the resist taper angle decreases as the post-baking temperature increases. This is because by post-baking at a temperature above the pre-baking temperature, the organic solvent remaining in the resist that could not be volatilized by the pre-baking volatilizes and the resist contracts in volume, and at high temperatures above the resist softening point the resist itself By softening and dripping (flowing), the resist is tapered (sometimes called spheroidizing). The post-baking temperature may be a temperature that can reduce the taper angle of the resist to the extent that the accuracy of the resist pattern is not deteriorated, and depends on the softening point of the resist (for example, 140 to 150 ° C.). This is advantageous for tapering the resist.

【0050】つぎに、この小さいテーパ角のレジストパ
ターンを使用してAlをイオン性異方性ドライエッチン
グ工程を行なうことで小さいAlテーパ角がえられる。
Next, a small Al taper angle is obtained by performing an ionic anisotropic dry etching process on Al using the resist pattern having the small taper angle.

【0051】レジストおよびAlの膜厚をそれぞれ1.
5μmおよび0.25μmとし、レジストの線幅が5、
10および50μm(それぞれ実験番号1−1、1−2
および1−3)のものについて実験した。
The film thicknesses of the resist and Al are set to 1.
5 μm and 0.25 μm, the resist line width is 5,
10 and 50 μm (Experiment Nos. 1-1 and 1-2, respectively)
And 1-3) were tested.

【0052】このときのドライエッチング条件は、平行
平板式のRIE装置で、ガス圧30mTorr、ガス組
成BCl3/Cl2=40/10sccm、電力密度1.
4W/cm2である。図2に示すように、それぞれ実験
番号1−1〜3におけるポストベーク温度180℃のレ
ジストパターンを用いたばあい、線幅5、10または5
0μmのAl膜のAlテーパ角として30〜60°がえ
られた(実験番号1−4〜6)。
The dry etching conditions at this time were as follows: parallel plate type RIE apparatus, gas pressure 30 mTorr, gas composition BCl 3 / Cl 2 = 40/10 sccm, power density 1.
It is 4 W / cm 2 . As shown in FIG. 2, when a resist pattern having a post-baking temperature of 180 ° C. in Experiment Nos. 1 to 3 was used, the line width was 5, 10 or 5 respectively.
The Al taper angle of the 0 μm Al film was 30 to 60 ° (Experiment Nos. 1-4 to 6).

【0053】図2より気づく点として、線幅によってポ
ストベーク後のレジストテーパ角に大きな差があり、線
幅が広い方が小さいレジストテーパ角がえられているこ
とから好ましくは10μm以上であるのがよい。この理
由としては、レジスト膜厚と線幅のアスペクト比が小さ
い方が、レジスト体積収縮時にパターン端が横方向に引
っ張られ易く、テーパ化され易いからである。
As can be seen from FIG. 2, the resist taper angle after post-baking has a large difference depending on the line width, and the wider the line width is, the smaller the resist taper angle is. Therefore, it is preferably 10 μm or more. Is good. The reason for this is that the smaller the resist film thickness and the line width aspect ratio, the easier the pattern edge is to be laterally pulled and taper when the resist volume shrinks.

【0054】また、ポストベーク時の体積収縮でレジス
ト膜厚と線幅のアスペクト比がレジストテーパ角に関係
するのであれば、レジストテーパ角はポストベーク温度
以外にレジスト膜厚にも関係すると考えられる。アスペ
クト比が小さい方がテーパ化され易いとすれば、同じ線
幅であれば、レジスト膜厚が薄い方が小さいテーパ角に
なる。
If the aspect ratio of the resist film thickness and the line width is related to the resist taper angle due to the volume contraction during post-baking, the resist taper angle is considered to be related to the resist film thickness as well as the post-baking temperature. . If the smaller the aspect ratio is, the more easily the taper is made, the smaller the resist film thickness is, the smaller the taper angle is when the line width is the same.

【0055】図3は本発明にかかわるポストベーク後の
Alテーパ角のレジスト塗布膜厚依存性を示したグラフ
である。なるべく小さいレジストテーパ角をうるため、
ポストベーク温度は180℃のものを示す。Al膜厚を
0.25μmとし、レジストの線幅を5、10または5
0μmとした(実験番号1−7〜9)。どのレジスト塗
布膜厚および線幅でも60°以下のテーパ角がえられて
いる。前記のように、レジスト膜厚が薄い方が小さいレ
ジストテーパ角がえられた。とくに、レジスト塗布膜厚
を1.5μm以下、好ましくは0.5〜1.0μmにし
た方がAlテーパ化により効果的である。
FIG. 3 is a graph showing the dependency of the Al taper angle after post-baking according to the present invention on the resist coating film thickness. To obtain a resist taper angle as small as possible,
The post-baking temperature is 180 ° C. Al film thickness is 0.25 μm and resist line width is 5, 10 or 5
It was set to 0 μm (Experiment No. 1-7 to 9). A taper angle of 60 ° or less is obtained for any resist coating film thickness and line width. As described above, the smaller the resist film thickness, the smaller the resist taper angle. Particularly, it is more effective to make the Al taper when the resist coating film thickness is 1.5 μm or less, preferably 0.5 to 1.0 μm.

【0056】なお、現像後のレジストのポストベークに
よって、体積収縮を利用したレジストテーパ化を促進す
る方法では、前記理由により線幅依存性が大きい。ま
た、小さい線幅ではテーパ化されにくい。したがって、
ポストベークによらずに現像直後にレジストテーパ化を
行なう方法が好ましい。
In the method of promoting resist taper utilizing volume shrinkage by post-baking the resist after development, the line width dependency is large for the above reason. Also, with a small line width, it is difficult to taper. Therefore,
A method of tapering the resist immediately after development without using post bake is preferable.

【0057】小さいレジストテーパ角をうるその他の方
法としては、以下のものが考えられる。露光時の焦点位
置が、露光機のその線幅に対する焦点範囲からはずれた
ものにすれば、焦点がぼけて垂直のパターンが形成でき
ないことになるので、結果として現像直後でもレジスト
のテーパ化がなされる。なお、焦点深度は波長/(レン
ズ開口率)2に比例する。
As another method for obtaining a small resist taper angle, the following can be considered. If the focus position during exposure is out of the focus range for the line width of the exposure machine, the focus will be blurred and a vertical pattern cannot be formed.As a result, the resist will be tapered even immediately after development. It The depth of focus is proportional to wavelength / (lens aperture ratio) 2 .

【0058】また、露光時の露光量が最適露光量より数
十〜数百%多いオーバー露光であっても、光回折により
本来は露光されない部分も多少露光されて現像液に溶解
するので、現像直後でもレジストのテーパ化がなされ
る。なお、オーバー露光はレジストパターンの線幅が細
くなるので、この細り分を見込んだマスク(レチクル)
を設計する必要がある。
Further, even when overexposure is performed in which the exposure amount at the time of exposure is several tens to several hundreds of% higher than the optimum exposure amount, the portion which is not originally exposed due to light diffraction is slightly exposed and dissolved in the developing solution. Immediately after that, the resist is tapered. In addition, since the line width of the resist pattern becomes thin during overexposure, a mask (reticle) that allows for this thinning
Need to be designed.

【0059】また、レジストパターンの線幅が露光機の
解像度より狭いばあいには、垂直のパターンが形成でき
ないことになるので、現像直後でもレジストのテーパ化
がなされる。なお、通常、解像度とはほぼ垂直なパター
ンが形成できる最小線幅と定義されるので、ゲート配線
のような孤立パターンでは解像度以下の線幅が形成でき
ないわけではない。線幅が決まっているばあい、露光機
の解像度を落とすには、解像度は波長/レンズ開口率N
Aに比例するので、レンズ開口率NAをたとえば0.1
程度とする(NAは本来は大きい方がよいので、必要最
小限にとどめる)。または、露光波長を液晶ディスプレ
イ製造で使用されている光源のHgランプのgおよびh
線より長波長化するとよい。
If the line width of the resist pattern is narrower than the resolution of the exposure device, a vertical pattern cannot be formed, so that the resist is tapered even immediately after development. Note that resolution is usually defined as the minimum line width that allows formation of a substantially vertical pattern, and therefore an isolated pattern such as a gate wiring cannot form a line width below the resolution. If the line width is fixed, the resolution is wavelength / lens aperture ratio N
Since it is proportional to A, the lens aperture ratio NA is, for example, 0.1.
It should be approximately (NA should be large, so keep it to the minimum necessary). Alternatively, the exposure wavelength is set to g and h of the Hg lamp of the light source used in the liquid crystal display manufacturing.
It is better to make the wavelength longer than the line.

【0060】図4は露光量とレジスト残膜率との関係
(レジスト感度曲線)を概念的に示すグラフである。縦
軸のレジスト残膜率とは現像後のレジスト厚/現像前の
レジスト厚のことをいう。レジスト感度曲線と横軸の露
光量(対数軸)とがなす接線角度θのtanθ値をγ値
という。現在、一般的に液晶ディスプレイで使用されて
いるレジスト(たとえばTFR−B(東京応化工業
(株)製))のγ値は1.8程度である。この値が大き
いほど垂直なレジストパターン形成が容易となる。従
来、LSIのように微細化が目的のばあいは、パターン
垂直化のためにγ値が2以上になるようにレジスト材料
開発およびプロセス開発がなされている。理想的な(垂
直な)レジスト感度曲線を図4にAとして示す。本発明
はAlテーパ角θ1を曲線B、曲線Cと小さくする方法
である。テーパ化が目的のばあいは、γ値が1.5以
下、好ましくは0.5〜1.5になるようにレジスト材
料の感光基やベース樹脂、プリベーク温度(たとえば7
0〜130℃)、プリベーク時間(たとえば30秒〜1
時間)、現像液、現像温度および現像時間などの条件を
選択すればテーパ化が容易になる。たとえば、レジスト
感度のわるいものを使用する、レジストプリベーク温度
を最適温度から低くもしくは高くする、プリベーク時間
を長くするなどしてレジスト感光基を分解してレジスト
感度を低下させる、現像液の濃度を濃く、現像液の温度
を通常の温度(たとえば23℃)から高くもしくは低く
してレジストの未感光部の溶解度を大きくする、および
/またはオーバー現像してテーパ化を促進するなどの工
夫を、適宜組み合わせて行なうことも可能である。
FIG. 4 is a graph conceptually showing the relationship between the exposure dose and the resist residual film rate (resist sensitivity curve). The resist residual film rate on the vertical axis means the resist thickness after development / the resist thickness before development. The tan θ value of the tangent angle θ formed by the resist sensitivity curve and the exposure amount on the horizontal axis (logarithmic axis) is called the γ value. At present, the γ value of a resist generally used in liquid crystal displays (for example, TFR-B (manufactured by Tokyo Ohka Kogyo Co., Ltd.)) is about 1.8. The larger this value, the easier the vertical resist pattern formation becomes. Conventionally, in the case of miniaturization such as LSI, resist material development and process development have been made so that the γ value is 2 or more for pattern verticalization. The ideal (vertical) resist sensitivity curve is shown as A in FIG. The present invention is a method of reducing the Al taper angle θ 1 to curves B and C. When taper is desired, the photosensitive group of the resist material, the base resin, and the pre-baking temperature (for example, 7) so that the γ value is 1.5 or less, preferably 0.5 to 1.5.
0 to 130 ° C., prebake time (for example, 30 seconds to 1)
The taper is facilitated by selecting conditions such as time), developing solution, developing temperature, and developing time. For example, a resist having a poor resist sensitivity is used, the resist prebaking temperature is lowered or raised from the optimum temperature, and the prebaking time is lengthened to decompose the resist photosensitive group to lower the resist sensitivity. , The temperature of the developing solution is raised or lowered from the normal temperature (for example, 23 ° C.) to increase the solubility of the unexposed portion of the resist, and / or overdeveloped to promote taper formation, which are appropriately combined. It is also possible to carry out.

【0061】なお、前記方法は、従来のエッチング工程
における最適使用条件ではないため、パターン精度およ
び再現性などを低下させることになり易いので注意が必
要である。しかし、液晶ディスプレイのゲート配線のば
あいは、通常は線幅が5μm以上と広いためにLSIな
どのような精度の必要はなく、また、ゲート配線は孤立
パターンとして扱える画素設計のばあいが多いので前記
方法を行なうことができるのである。
It should be noted that the above method is not the optimum use condition in the conventional etching process, so that the pattern accuracy and reproducibility are likely to be deteriorated. However, in the case of the gate wiring of the liquid crystal display, since the line width is usually as wide as 5 μm or more, it is not necessary to have the accuracy required in the LSI and the like, and the gate wiring is often designed as a pixel which can be treated as an isolated pattern. Therefore, the above method can be performed.

【0062】[実施例2]つぎに、イオン性の異方性ド
ライエッチングにより、Alテーパ化を促進させる条件
について述べる。異方性エッチングを実現するには、エ
ッチング時のガス圧力が最も重要である。ガス圧力が低
いほどイオン同士の衝突確率が低く平均自由工程が長く
なるため、異方性エッチングが実現され易い。
[Embodiment 2] Next, conditions for promoting Al taper by ionic anisotropic dry etching will be described. In order to realize anisotropic etching, the gas pressure during etching is the most important. The lower the gas pressure, the lower the probability of collision between ions and the longer the mean free path, so that anisotropic etching is easily realized.

【0063】図5はAlテーパ角のエッチング時のガス
圧力依存性を示す図である。5、10および50μmの
線幅のレジストについて(実験番号2−1〜3)、ガス
圧を15、30および60mTorrにして実験を行な
った。レジストのポストベーク温度は180℃、レジス
ト膜厚は1.5μm、ガス組成はBCl3/Cl2=40
/10sccm、電力密度は1.4W/cm2である。
FIG. 5 is a diagram showing the gas pressure dependence of the Al taper angle during etching. Experiments were performed with resists having line widths of 5, 10 and 50 μm (Experiment Nos. 2-1 to 3) at gas pressures of 15, 30 and 60 mTorr. The resist post-baking temperature is 180 ° C., the resist film thickness is 1.5 μm, and the gas composition is BCl 3 / Cl 2 = 40.
/ 10 sccm, and power density is 1.4 W / cm 2 .

【0064】図より、ガス圧力が小さいほどテーパ化し
易く、とくにどの線幅でもテーパ角を60°以下にする
には30mTorr以下(好ましくは15mTorr以
下)がよいことがわかる。なお、ガス圧力が60mTo
rrと高いばあい、エッチングはイオン性の異方性エッ
チングからラジカル性の等方性エッチングになるため、
AlSiCuなどのようなAl合金膜では粒界でテーパ
部の形状が荒れたり、基板にCuなどの蒸気圧の低い添
加物のエッチング残渣が残り易いという傾向にあった。
From the figure, it can be seen that the smaller the gas pressure is, the easier the taper is, and that the taper angle is preferably 30 mTorr or less (preferably 15 mTorr or less) for any line width of 60 ° or less. The gas pressure is 60 mTo
If it is high with rr, the etching changes from ionic anisotropic etching to radical isotropic etching.
In the case of an Al alloy film such as AlSiCu, the shape of the taper portion is rough at the grain boundary, and the etching residue of an additive having a low vapor pressure such as Cu tends to remain on the substrate.

【0065】[実施例3]また、異方性ドライエッチン
グを促進するにはガス組成も非常に重要である。
[Embodiment 3] The gas composition is also very important for promoting anisotropic dry etching.

【0066】図6はAlテーパ角のエッチング時のガス
組成依存性を示す図である。エッチング時のガス圧力は
30mTorrで、ガス組成以外の他の条件は実施例2
と同じである(レジスト線幅が5、10および50μm
のものに対する実験をそれぞれ実験番号3−1、2およ
び3とする)。ガス組成はAlをエッチングできる塩素
系ガスという理由からBCl3およびCl2が一般的であ
る。このばあい、BCl3濃度が高い方がドライエッチ
ングに堆積性(デポ性)が多少加わり、エッチングされ
たAl側壁面を保護して横方向のエッチングを防ぐ効果
を奏し、異方性エッチングが強くなる。他方、BCl3
濃度が低いとエッチングされたAl側壁面に堆積性がな
く、Cl2に触れるだけでも横方向のエッチングが進行
するので等方性エッチングになり易い。また、粒界でテ
ーパ部の形状が荒れる問題も生じ易くなる。本実施例で
はBCl3濃度60%のばあいのAlテーパ角は図では
小さく見えるが、実際はテーパ部の形状が荒れて凹凸が
ひどく(テーパ角が一様でない)、パターンの直線性が
ないために使用できないものであった。したがって、B
Cl3濃度は80〜100%が好ましい。
FIG. 6 is a diagram showing the gas composition dependence of the Al taper angle during etching. The gas pressure during etching was 30 mTorr, and other conditions other than the gas composition were used in Example 2.
Same as (resist line width is 5, 10 and 50 μm
Experiments for the above are designated as experiment numbers 3-1, 2 and 3, respectively. The gas composition is generally BCl 3 and Cl 2 because it is a chlorine-based gas capable of etching Al. In this case, the higher the BCl 3 concentration is, the more the deposition property (deposition property) is added to the dry etching, the effect of protecting the etched Al side wall surface and preventing the lateral etching, and the anisotropic etching is strong. Become. On the other hand, BCl 3
When the concentration is low, there is no depositing property on the etched Al side wall surface, and the etching in the lateral direction proceeds even if it is contacted with Cl 2 , so isotropic etching is likely to occur. In addition, the problem that the shape of the taper portion is rough at the grain boundary is likely to occur. In the present embodiment, the Al taper angle when the BCl 3 concentration is 60% looks small in the figure, but in reality, the shape of the taper portion is rough and uneven (the taper angle is not uniform), and there is no linearity of the pattern. It could not be used. Therefore, B
The Cl 3 concentration is preferably 80 to 100%.

【0067】また、Alの異方性エッチングを促進する
堆積性(デポ性)を有するガスとして、BCl3以外に
SiCl4でも同様の効果が期待できる。
Similar effects can be expected with SiCl 4 other than BCl 3 as a gas having a deposition property (deposition property) for promoting anisotropic etching of Al.

【0068】[実施例4]本発明の基本的な考え方はレ
ジスト後退法にもとづくものである。したがって、マス
クであるレジストはAlエッチング中に同時にエッチン
グされる。
[Embodiment 4] The basic idea of the present invention is based on the resist receding method. Therefore, the mask resist is simultaneously etched during Al etching.

【0069】図7は異方性エッチング時のレジストエッ
チングレートとAlエッチングレートの比(Al/レジ
スト選択比)から計算したAlテーパ角のエッチング前
のレジストテーパ角依存性を示す図である。Al/レジ
スト選択比が0.2、0.5、0.8、1.0、1.5
および2.0のものをそれぞれ4−1〜6とする。エッ
チング時のAl/レジスト選択比が1のときは、Alテ
ーパ角とエッチング前のレジストテーパ角とが同じにな
るが、Al/レジスト選択比が1以下では、Alテーパ
化が促進される。逆にAl/レジスト選択比が1以上で
はAl垂直化が促進される。したがって、Al/レジス
ト選択比が1以下になるように、レジストのエッチング
レートを促進するエッチング条件がAlテーパ化に対し
て好ましい。
FIG. 7 is a diagram showing the dependence of the Al taper angle on the resist taper angle before etching calculated from the ratio (Al / resist selection ratio) between the resist etching rate and the Al etching rate during anisotropic etching. Al / resist selection ratio is 0.2, 0.5, 0.8, 1.0, 1.5
And 2.0 are 4-1 to 6 respectively. When the Al / resist selection ratio during etching is 1, the Al taper angle and the resist taper angle before etching are the same, but when the Al / resist selection ratio is 1 or less, Al taper is promoted. On the contrary, when the Al / resist selection ratio is 1 or more, Al verticalization is promoted. Therefore, etching conditions that promote the etching rate of the resist are preferable for Al taper so that the Al / resist selection ratio becomes 1 or less.

【0070】レジストエッチングを促進する方法とし
て、エッチングガス中にレジストをエッチングするがA
lはエッチングしないO2、CF4、SF6などのガスを
添加することが考えられる。
As a method for promoting the resist etching, the resist is etched in an etching gas.
It is conceivable to add a gas such as O 2 , CF 4 or SF 6 which is not etched for l.

【0071】Alテーパ角のエッチングガスにCF4
添加したばあいの効果を確認した。ポストベーク温度を
180℃とし、レジスト膜厚1.5μm、線幅5、10
および50μmのものについて実験した(実験番号4−
7〜9)。ここではCF4をBCl3およびCl2の反応
ガスの全流量に対し約30%添加した。結果を表1に示
す。
The effect of adding CF 4 to the etching gas having an Al taper angle was confirmed. Post bake temperature is 180 ° C., resist film thickness is 1.5 μm, line width is 5, 10
And those of 50 μm (Experiment No. 4-
7-9). Here, CF 4 was added at about 30% with respect to the total flow rate of the reaction gas of BCl 3 and Cl 2 . The results are shown in Table 1.

【0072】[0072]

【表1】 [Table 1]

【0073】レジストエッチングレートを促進すること
により、Alテーパ化がどの線幅でも促進されているこ
とがわかる。一般的なレジスト後退法ではレジストのエ
ッチングレートを促進するためにO2を添加するが、A
lエッチングにおいては、反応ガスのBCl3とO2が反
応してBの酸化物を形成して装置内発塵の原因となり、
素子欠陥が増えるため使用できない。したがって、レジ
ストエッチングレートを促進する同様の効果が期待でき
るCF4またはSF6などの含フッ素のガスを添加するこ
とが有効である。
It can be seen that the Al taper is promoted at any line width by promoting the resist etching rate. In a general resist receding method, O 2 is added to accelerate the resist etching rate.
In l etching, the reaction gases BCl 3 and O 2 react with each other to form an oxide of B, which causes dust in the apparatus.
It cannot be used because the number of device defects increases. Therefore, it is effective to add a fluorine-containing gas such as CF 4 or SF 6 which is expected to have the same effect of promoting the resist etching rate.

【0074】なお、この実施例のAlテーパドライエッ
チング法により、Alテーパ角として約20°という非
常に小さいテーパ角のAlSiCu合金ゲートがえられ
ていた。
By the Al taper dry etching method of this example, an AlSiCu alloy gate having a very small Al taper angle of about 20 ° was obtained.

【0075】[0075]

【発明の効果】本発明によれば、レジストテーパ角を小
さくする条件、イオン性異方性エッチングの条件および
テーパ化促進条件を与えることにより、小さなテーパ角
のレジストパターンがAlに転写され、60°以下のA
lのテーパ角をうることができる。したがって、Alゲ
ート配線上に形成する膜の被覆性、ゲート絶縁膜の耐圧
およびTFT特性の改善に寄与しうるという効果を奏す
る。
According to the present invention, a resist pattern having a small taper angle is transferred to Al by providing a condition for reducing the resist taper angle, a condition for ionic anisotropic etching and a condition for promoting taper formation. A below °
A taper angle of 1 can be obtained. Therefore, it is possible to contribute to the improvement of the covering property of the film formed on the Al gate wiring, the breakdown voltage of the gate insulating film, and the improvement of the TFT characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】 Alテーパ角およびレジストテーパ角の説明
図である。
FIG. 1 is an explanatory diagram of an Al taper angle and a resist taper angle.

【図2】 本発明の実施例1によるレジストテーパ角の
ポストベーク温度依存性を示す図である。
FIG. 2 is a diagram showing the post-baking temperature dependence of the resist taper angle according to the first embodiment of the present invention.

【図3】 本発明の実施例1によるAlテーパ角のレジ
スト塗布膜厚依存性を示す図である。
FIG. 3 is a diagram showing the dependency of the Al taper angle on the resist coating film thickness according to Example 1 of the present invention.

【図4】 本発明の実施例1のレジスト感度曲線を示す
図である。
FIG. 4 is a diagram showing a resist sensitivity curve of Example 1 of the present invention.

【図5】 本発明の実施例2によるAlテーパ角のエッ
チング時のガス圧力依存性を示す図である。
FIG. 5 is a diagram showing a gas pressure dependency during etching of an Al taper angle according to Example 2 of the present invention.

【図6】 本発明の実施例3によるAlテーパ角のエッ
チング時のガス組成依存性を示す図である。
FIG. 6 is a diagram showing a gas composition dependency of an Al taper angle during etching according to a third embodiment of the present invention.

【図7】 本発明の実施例4のAlテーパ角のレジスト
テーパ角依存性を示す図である。
FIG. 7 is a diagram showing the dependence of the Al taper angle on the resist taper angle in Example 4 of the present invention.

【図8】 液晶ディスプレイのTFT構造を示す断面図
である。
FIG. 8 is a sectional view showing a TFT structure of a liquid crystal display.

【符号の説明】[Explanation of symbols]

1 基板、2 ゲート配線、3 ゲート絶縁膜、4 チ
ャネル、5 ソースドレイン、6 ソースドレイン電
極、7 保護膜、8 Al、9 レジスト。
1 substrate, 2 gate wiring, 3 gate insulating film, 4 channel, 5 source drain, 6 source drain electrode, 7 protective film, 8 Al, 9 resist.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3065 H01L 21/302 G ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/3065 H01L 21/302 G

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 所望の小さいAlテーパ角に対応した小
さいレジストテーパ角を有するレジストパターンをAl
またはAl合金膜上に形成する工程および該レジストパ
ターンを有するAlまたはAl合金膜に異方性ドライエ
ッチングを行なう工程からなる、小さいAlテーパ角を
うるためのレジスト後退法にもとづくAlテーパドライ
エッチング方法。
1. A resist pattern having a small resist taper angle corresponding to a desired small Al taper angle is formed by Al.
Or an Al taper dry etching method based on a resist receding method for obtaining a small Al taper angle, which comprises a step of forming on an Al alloy film and a step of performing anisotropic dry etching on an Al or Al alloy film having the resist pattern. .
【請求項2】 Alテーパ角が60°以下である請求項
1記載の方法。
2. The method according to claim 1, wherein the Al taper angle is 60 ° or less.
【請求項3】 レジストテーパ角が80°以下である請
求項1記載の方法。
3. The method according to claim 1, wherein the resist taper angle is 80 ° or less.
【請求項4】 レジストパターン形成工程において、レ
ジスト現像後にレジストプリベーク温度以上の温度でポ
ストベークする請求項1記載のAlテーパドライエッチ
ング方法。
4. The Al taper dry etching method according to claim 1, wherein in the resist pattern forming step, post-baking is performed at a temperature equal to or higher than a resist pre-baking temperature after resist development.
【請求項5】 レジストパターン形成工程において、塗
布したレジストの乾燥後の膜厚が1.5μm以下である
請求項1記載のAlテーパドライエッチング方法。
5. The Al taper dry etching method according to claim 1, wherein in the resist pattern forming step, the film thickness of the applied resist after drying is 1.5 μm or less.
【請求項6】 レジストパターン形成工程において、露
光時の焦点位置が、露光機のレジストパターン線幅に対
する焦点範囲からはずれたものである請求項1記載のA
lテーパドライエッチング方法。
6. The A according to claim 1, wherein in the resist pattern forming step, the focal position at the time of exposure is out of the focal range with respect to the resist pattern line width of the exposure machine.
l Tapered dry etching method.
【請求項7】 レジストパターン形成工程において、露
光時の露光量が最適露光量より多いオーバー露光である
請求項1記載のAlテーパドライエッチング方法。
7. The Al taper dry etching method according to claim 1, wherein in the resist pattern forming step, the overexposure is such that the exposure amount during exposure is larger than the optimum exposure amount.
【請求項8】 レジストパターン形成工程において、露
光機の解像度が形成するレジストパターン線幅より低い
請求項1記載のAlテーパドライエッチング方法。
8. The Al taper dry etching method according to claim 1, wherein, in the resist pattern forming step, the resolution of the exposure device is lower than the resist pattern line width to be formed.
【請求項9】 レジストパターン形成工程において、レ
ジスト感度曲線におけるγ値が1.5以下である請求項
1記載のAlテーパドライエッチング方法。
9. The Al taper dry etching method according to claim 1, wherein the γ value in the resist sensitivity curve is 1.5 or less in the resist pattern forming step.
【請求項10】 ドライエッチング工程が、基板側に高
周波電力を印加する平行平板RIE方式イオン性エッチ
ングまたは基板側に高周波電力を印加するプラズマエッ
チングで行なう請求項1記載のAlテーパドライエッチ
ング方法。
10. The Al taper dry etching method according to claim 1, wherein the dry etching step is performed by parallel plate RIE type ionic etching for applying high frequency power to the substrate side or plasma etching for applying high frequency power to the substrate side.
【請求項11】 ドライエッチング工程におけるエッチ
ング時のガス圧力が30mTorr以下である請求項1
0記載のAlテーパドライエッチング方法。
11. The gas pressure during etching in the dry etching step is 30 mTorr or less.
The Al taper dry etching method described in 0.
【請求項12】 ドライエッチング工程において、エッ
チングガスのBCl3濃度が80〜100%である請求
項10記載のAlテーパドライエッチング方法。
12. The Al taper dry etching method according to claim 10, wherein the etching gas has a BCl 3 concentration of 80 to 100% in the dry etching step.
【請求項13】 ドライエッチング工程において、エッ
チング時のAlのエッチングレートとレジストのエッチ
ングレートとの比が1.0以下である請求項10記載の
Alテーパドライエッチング方法。
13. The Al taper dry etching method according to claim 10, wherein in the dry etching step, the ratio of the etching rate of Al at the time of etching and the etching rate of the resist is 1.0 or less.
【請求項14】 ドライエッチング工程において、エッ
チングガスに含フッ素化合物のガスを添加する請求項1
0記載のAlテーパドライエッチング方法。
14. The gas of a fluorine-containing compound is added to the etching gas in the dry etching step.
The Al taper dry etching method described in 0.
JP9509496A 1996-04-17 1996-04-17 Al taper dry etching method Expired - Lifetime JP3574270B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9509496A JP3574270B2 (en) 1996-04-17 1996-04-17 Al taper dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9509496A JP3574270B2 (en) 1996-04-17 1996-04-17 Al taper dry etching method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004133777A Division JP4361415B2 (en) 2004-04-28 2004-04-28 Al taper dry etching method

Publications (2)

Publication Number Publication Date
JPH09279367A true JPH09279367A (en) 1997-10-28
JP3574270B2 JP3574270B2 (en) 2004-10-06

Family

ID=14128321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9509496A Expired - Lifetime JP3574270B2 (en) 1996-04-17 1996-04-17 Al taper dry etching method

Country Status (1)

Country Link
JP (1) JP3574270B2 (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
US6100100A (en) * 1996-06-18 2000-08-08 Matsushita Electronics Corporation Method for manufacturing capacitor element
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP2002033331A (en) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2002057163A (en) * 2000-05-13 2002-02-22 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2002343769A (en) * 2001-05-16 2002-11-29 Shin Etsu Chem Co Ltd Method for forming chromium-based photomask
WO2004093178A1 (en) * 2003-04-11 2004-10-28 Hoya Corporation Method for etching chromium thin film and method for producing photomask
JP2005303151A (en) * 2004-04-14 2005-10-27 Nec Kagoshima Ltd Method for forming organic mask and method for forming pattern using the same
JP2007012970A (en) * 2005-07-01 2007-01-18 Mejiro Precision:Kk Exposure device and exposure method capable of controlling cross-sectional shape of resist pattern
JP2007173850A (en) * 2000-01-26 2007-07-05 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device and electronic equipment using semiconductor device
JP2007318151A (en) * 2007-06-05 2007-12-06 Semiconductor Energy Lab Co Ltd Method of manufacturing active matrix type display device
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
JP2008197479A (en) * 2007-02-14 2008-08-28 Bonmaaku:Kk Metal mask and manufacturing method of mask
US7422934B2 (en) 2000-06-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US7422984B2 (en) 2001-11-07 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7432211B2 (en) 2004-04-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100867886B1 (en) * 1999-07-22 2008-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing an active matrix display device
US7482274B2 (en) 2001-07-27 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
US7573069B2 (en) 1999-04-30 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579270B2 (en) 2003-10-03 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7615825B2 (en) 1999-09-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having tapered gate insulating film
JP2010113360A (en) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2011077532A (en) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd Method for preparing wiring
US7968890B2 (en) 1999-07-22 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8056501B2 (en) 2000-07-10 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus and method of manufacturing light emitting device
JP2012019237A (en) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
USRE43471E1 (en) 2000-05-13 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2015079972A (en) * 2014-11-18 2015-04-23 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device
US9041875B2 (en) 1999-08-12 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100100A (en) * 1996-06-18 2000-08-08 Matsushita Electronics Corporation Method for manufacturing capacitor element
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
US8097884B2 (en) 1999-04-30 2012-01-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7573069B2 (en) 1999-04-30 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7858987B2 (en) 1999-04-30 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8624253B2 (en) 1999-07-22 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
US7956359B2 (en) 1999-07-22 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US8624248B2 (en) 1999-07-22 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968890B2 (en) 1999-07-22 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US9576981B2 (en) 1999-07-22 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a gate insulting film with thick portions aligned with a tapered gate electrode
US7626202B2 (en) 1999-07-22 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US8368076B2 (en) 1999-07-22 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US8258515B2 (en) 1999-07-22 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
KR100867886B1 (en) * 1999-07-22 2008-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing an active matrix display device
US9640630B2 (en) 1999-08-12 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US9041875B2 (en) 1999-08-12 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7615825B2 (en) 1999-09-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having tapered gate insulating film
JP2007173850A (en) * 2000-01-26 2007-07-05 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device and electronic equipment using semiconductor device
JP2002033331A (en) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2002057163A (en) * 2000-05-13 2002-02-22 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
USRE43471E1 (en) 2000-05-13 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7422934B2 (en) 2000-06-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US8056501B2 (en) 2000-07-10 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus and method of manufacturing light emitting device
US8647706B2 (en) 2000-07-10 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus and method of manufacturing light emitting device
JP2002343769A (en) * 2001-05-16 2002-11-29 Shin Etsu Chem Co Ltd Method for forming chromium-based photomask
US8173478B2 (en) 2001-07-27 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing metal wiring and method of manufacturing semiconductor device
US10854636B2 (en) 2001-07-27 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
US9917107B2 (en) 2001-07-27 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
US9153352B2 (en) 2001-07-27 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
US7482274B2 (en) 2001-07-27 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
US7422984B2 (en) 2001-11-07 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US8597427B2 (en) 2001-11-07 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2004093178A1 (en) * 2003-04-11 2004-10-28 Hoya Corporation Method for etching chromium thin film and method for producing photomask
US7575692B2 (en) 2003-04-11 2009-08-18 Hoya Corporation Method for etching chromium thin film and method for producing photomask
US7579270B2 (en) 2003-10-03 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4524744B2 (en) * 2004-04-14 2010-08-18 日本電気株式会社 Method for forming organic mask and pattern forming method using the organic mask
US7807341B2 (en) 2004-04-14 2010-10-05 Nec Lcd Technologies, Ltd. Method for forming organic mask and method for forming pattern using said organic mask
JP2005303151A (en) * 2004-04-14 2005-10-27 Nec Kagoshima Ltd Method for forming organic mask and method for forming pattern using the same
US7432211B2 (en) 2004-04-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007012970A (en) * 2005-07-01 2007-01-18 Mejiro Precision:Kk Exposure device and exposure method capable of controlling cross-sectional shape of resist pattern
JP2008197479A (en) * 2007-02-14 2008-08-28 Bonmaaku:Kk Metal mask and manufacturing method of mask
JP2007318151A (en) * 2007-06-05 2007-12-06 Semiconductor Energy Lab Co Ltd Method of manufacturing active matrix type display device
JP2010113360A (en) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2011077532A (en) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd Method for preparing wiring
JP2012019237A (en) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2015079972A (en) * 2014-11-18 2015-04-23 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP3574270B2 (en) 2004-10-06

Similar Documents

Publication Publication Date Title
JP3574270B2 (en) Al taper dry etching method
KR940007451B1 (en) Fabricating method of thin film transistor
US8658532B2 (en) Method and material for forming a double exposure lithography pattern
US7759253B2 (en) Method and material for forming a double exposure lithography pattern
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
KR100475080B1 (en) Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer
JP2550412B2 (en) Method for manufacturing field effect transistor
CN109786335B (en) Preparation method of array substrate structure, array substrate and display panel
JP2003282550A (en) Method for manufacturing semiconductor device
JPH09127707A (en) Formation of resist pattern
JP3248072B2 (en) Oxide film etching method
JPH0547791A (en) Fabrication of thin film transistor
JP4361415B2 (en) Al taper dry etching method
JPH08153714A (en) Etching method and production of semiconductor device
US20070031763A1 (en) Method of fabricating semiconductor device
KR100705616B1 (en) Method for manufacturing thin film transistor liquid crystal display device
JPH07106583A (en) Manufacture of thin film transistor
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
Kuo Reactive ion etching technology in thin-film-transistor processing
JPH07130751A (en) Method of patterning aluminum system metal film
JP3312541B2 (en) Method for manufacturing thin film semiconductor device
JPH10214773A (en) Fabrication of semiconductor device
CN108321186A (en) Thin film transistor and its manufacturing method, array substrate and display device
US6583037B2 (en) Method for fabricating gate of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040701

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term