JPH0927932A - テレビジョン用電源回路 - Google Patents
テレビジョン用電源回路Info
- Publication number
- JPH0927932A JPH0927932A JP7174685A JP17468595A JPH0927932A JP H0927932 A JPH0927932 A JP H0927932A JP 7174685 A JP7174685 A JP 7174685A JP 17468595 A JP17468595 A JP 17468595A JP H0927932 A JPH0927932 A JP H0927932A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- power supply
- current
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】 テレビジョン用電源回路において、トランス
に流れる電流を制御するスイッチ素子に過電流が決めら
れた時間以上流れ続けた場合に、その動作を停止しスイ
ッチ素子の熱破壊を防止することを目的とする。 【構成】 トランスに流れる電流を制御するスイッチ手
段と、前記スイッチ手段に流れる過電流を抑制する制御
手段と、前記スイッチ手段に流れる電流の値が所定値を
超えた場合に充電される充電手段と、前記充電手段の充
電量が所定値を超えた場合に前記スイッチ手段を停止さ
せる信号を発生する信号発生手段を備えた構成を有す
る。
に流れる電流を制御するスイッチ素子に過電流が決めら
れた時間以上流れ続けた場合に、その動作を停止しスイ
ッチ素子の熱破壊を防止することを目的とする。 【構成】 トランスに流れる電流を制御するスイッチ手
段と、前記スイッチ手段に流れる過電流を抑制する制御
手段と、前記スイッチ手段に流れる電流の値が所定値を
超えた場合に充電される充電手段と、前記充電手段の充
電量が所定値を超えた場合に前記スイッチ手段を停止さ
せる信号を発生する信号発生手段を備えた構成を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受信機な
どで使用されるテレビジョン用のスイッチング電源回路
に関するものである。
どで使用されるテレビジョン用のスイッチング電源回路
に関するものである。
【０００２】
【従来の技術】従来のテレビジョン用のスイッチング電
源の一例として自励式フライバックコンバ−タ−の構成
を図３に示す。１は入力電源電圧、２は電圧平滑用電解
コンデンサ、３はトランス、４はトランス３の１次側巻
線、５はスイッチング電源の制御回路、６は電界効果型
トランジスタ（以下ＦＥＴ）を用いたスイッチ手段とな
るスイッチング素子、７はフォトカプラ−、８はトラン
ス３の２次側巻線、９、１２、１５はトランス３の２次
側巻線に発生する電圧を整流するダイオ−ド、１０、１
３、１６はダイオ−ド９、１２、１５で整流した電圧を
平滑する電解コンデンサ、１１、１４、１７は２次側の
直流出力電圧、１８は誤差増幅器、１９、２０は電流制
限用抵抗、２１はＦＥＴ６のドレインソ−ス端子間に接
続された共振用コンデンサ、２２はＦＥＴ６に流れる電
流を検出するための微小抵抗、２３、２４は分圧用抵
抗、２５はノイズ除去用コンデンサ、２６はＦＥＴ６の
ゲ−ト抵抗、２７はトランス３のバイアス巻線、２８は
バイアス巻線２７に発生した電圧を整流するダイオ−
ド、２９はノイズ除去用抵抗、３０はダイオ−ド２８で
整流した電圧を平滑する電解コンデンサ、３１、３２は
遅延用積分回路を構成する抵抗とコンデンサ、３３は過
電圧検出用ツェナ−ダイオ−ド、３４は起動抵抗、３５
は電源電圧１のグランド端子、３６は制御回路５のＦＥ
Ｔ６を駆動する出力端子、３７は制御回路５の過電流保
護入力端子、３８は制御回路５のトランスリセット検出
入力端子、３９は制御回路５のグランド端子、４０は制
御回路５のフィ−ドバック入力端子、４１は制御回路５
の過電圧保護入力端子、４２は制御回路５の電源電圧入
力端子である。
源の一例として自励式フライバックコンバ−タ−の構成
を図３に示す。１は入力電源電圧、２は電圧平滑用電解
コンデンサ、３はトランス、４はトランス３の１次側巻
線、５はスイッチング電源の制御回路、６は電界効果型
トランジスタ（以下ＦＥＴ）を用いたスイッチ手段とな
るスイッチング素子、７はフォトカプラ−、８はトラン
ス３の２次側巻線、９、１２、１５はトランス３の２次
側巻線に発生する電圧を整流するダイオ−ド、１０、１
３、１６はダイオ−ド９、１２、１５で整流した電圧を
平滑する電解コンデンサ、１１、１４、１７は２次側の
直流出力電圧、１８は誤差増幅器、１９、２０は電流制
限用抵抗、２１はＦＥＴ６のドレインソ−ス端子間に接
続された共振用コンデンサ、２２はＦＥＴ６に流れる電
流を検出するための微小抵抗、２３、２４は分圧用抵
抗、２５はノイズ除去用コンデンサ、２６はＦＥＴ６の
ゲ−ト抵抗、２７はトランス３のバイアス巻線、２８は
バイアス巻線２７に発生した電圧を整流するダイオ−
ド、２９はノイズ除去用抵抗、３０はダイオ−ド２８で
整流した電圧を平滑する電解コンデンサ、３１、３２は
遅延用積分回路を構成する抵抗とコンデンサ、３３は過
電圧検出用ツェナ−ダイオ−ド、３４は起動抵抗、３５
は電源電圧１のグランド端子、３６は制御回路５のＦＥ
Ｔ６を駆動する出力端子、３７は制御回路５の過電流保
護入力端子、３８は制御回路５のトランスリセット検出
入力端子、３９は制御回路５のグランド端子、４０は制
御回路５のフィ−ドバック入力端子、４１は制御回路５
の過電圧保護入力端子、４２は制御回路５の電源電圧入
力端子である。
【０００３】次に図４を参照しながら動作説明を行う。
図４は定常状態での各部の波形を示したものである。図
４において（ａ）は制御回路５によって出力されるＦＥ
Ｔ６の駆動波形ＶOUT、（ｂ）はＦＥＴ６を流れる電流
波形ＩDでドレイン端子からソ−ス端子に流れる向きを
正としている。（ｃ）は前記電流ＩDを微小抵抗２２で
電圧として検出し抵抗２３、２４で分圧しコンデンサ２
５でノイズ除去した電圧波形ＶCL、（ｄ）はＦＥＴ６の
ドレインソ−ス端子間電圧ＶDS、（ｅ）はバイアス巻線
２７の出力電圧ＶS、（ｆ）は積分回路３１、３２によ
り積分され制御回路５に入力される電圧波形ＶDLであ
る。時刻ｔ１でＶOUTがＨになると、ＦＥＴ６はオンし
電流ＩDが流れ始める。そのとき１次巻線４に流れる１
次電流により、トランス３に磁束が発生しエネルギ−が
蓄積され、同時にトランス３の２次巻線８にも誘起電圧
が発生するが、２次側整流ダイオ−ド９、１２、１５を
逆バイアスする方向に誘起電圧を発生するように構成し
ているので２次側電流は流れない。このとき同時にバイ
アス巻線２７にも誘起電圧が発生するが、ＶOUTと逆相
で発生するように構成されているので、このときＶSは
負電圧になり積分回路３１、３２を通って制御回路５に
入力される波形ＶDLは、制御回路５に内蔵されたクラン
プ回路によって０Ｖにクランプされる。
図４は定常状態での各部の波形を示したものである。図
４において（ａ）は制御回路５によって出力されるＦＥ
Ｔ６の駆動波形ＶOUT、（ｂ）はＦＥＴ６を流れる電流
波形ＩDでドレイン端子からソ−ス端子に流れる向きを
正としている。（ｃ）は前記電流ＩDを微小抵抗２２で
電圧として検出し抵抗２３、２４で分圧しコンデンサ２
５でノイズ除去した電圧波形ＶCL、（ｄ）はＦＥＴ６の
ドレインソ−ス端子間電圧ＶDS、（ｅ）はバイアス巻線
２７の出力電圧ＶS、（ｆ）は積分回路３１、３２によ
り積分され制御回路５に入力される電圧波形ＶDLであ
る。時刻ｔ１でＶOUTがＨになると、ＦＥＴ６はオンし
電流ＩDが流れ始める。そのとき１次巻線４に流れる１
次電流により、トランス３に磁束が発生しエネルギ−が
蓄積され、同時にトランス３の２次巻線８にも誘起電圧
が発生するが、２次側整流ダイオ−ド９、１２、１５を
逆バイアスする方向に誘起電圧を発生するように構成し
ているので２次側電流は流れない。このとき同時にバイ
アス巻線２７にも誘起電圧が発生するが、ＶOUTと逆相
で発生するように構成されているので、このときＶSは
負電圧になり積分回路３１、３２を通って制御回路５に
入力される波形ＶDLは、制御回路５に内蔵されたクラン
プ回路によって０Ｖにクランプされる。
【０００４】制御回路５によって決められるオン期間が
終わると、時刻ｔ２でＶOUTはＬになりＦＥＴ６はオフ
する。ＦＥＴ６がオフすると１次巻線４にフライバック
電圧が発生すると同時に、２次巻線８にもフライバック
電圧が発生し、２次側整流ダイオ−ド９、１２、１５を
順バイアスする方向に電圧が印可されるのでトランス３
に蓄積されたエネルギ−が前記２次巻線８を介して２次
電流として放出され、平滑コンデンサ−１０、１３、１
６によって平滑され直流電源電圧１１、１４、１７とし
て出力される。このとき１次側バイアス巻線２７に発生
したフライバック電圧は積分回路３１、３２によってＶ
DLのような波形となり制御回路５に入力される。時刻ｔ
３にトランス３に蓄積されたエネルギ−が２次電流とし
てすべて放出されると、２次巻線８に誘起されていたフ
ライバック電圧は反転し２次側整流ダイオ−ド９、１
２、１５は逆バイアスされるので２次電流はオフする。
１次側巻線に発生していたフライバック電圧も反転し、
共振コンデンサ２１に蓄積されていたエネルギ−は放出
され１次巻線４のインダクタンスと共振を始めるので、
ＦＥＴ６のドレインソ−ス間電圧ＶDSは（ｄ）に示すよ
うに低下してゆく。このとき時刻ｔ４でＶDLが０Ｖにな
るように積分定数３１、３２を設定することにより制御
回路５は時刻ｔ４でタ−ンオンし、ＶOUTはＨが出力さ
れる。ＶOUTがＨになったあとの動作は時刻ｔ１からの
動作と同様である。
終わると、時刻ｔ２でＶOUTはＬになりＦＥＴ６はオフ
する。ＦＥＴ６がオフすると１次巻線４にフライバック
電圧が発生すると同時に、２次巻線８にもフライバック
電圧が発生し、２次側整流ダイオ−ド９、１２、１５を
順バイアスする方向に電圧が印可されるのでトランス３
に蓄積されたエネルギ−が前記２次巻線８を介して２次
電流として放出され、平滑コンデンサ−１０、１３、１
６によって平滑され直流電源電圧１１、１４、１７とし
て出力される。このとき１次側バイアス巻線２７に発生
したフライバック電圧は積分回路３１、３２によってＶ
DLのような波形となり制御回路５に入力される。時刻ｔ
３にトランス３に蓄積されたエネルギ−が２次電流とし
てすべて放出されると、２次巻線８に誘起されていたフ
ライバック電圧は反転し２次側整流ダイオ−ド９、１
２、１５は逆バイアスされるので２次電流はオフする。
１次側巻線に発生していたフライバック電圧も反転し、
共振コンデンサ２１に蓄積されていたエネルギ−は放出
され１次巻線４のインダクタンスと共振を始めるので、
ＦＥＴ６のドレインソ−ス間電圧ＶDSは（ｄ）に示すよ
うに低下してゆく。このとき時刻ｔ４でＶDLが０Ｖにな
るように積分定数３１、３２を設定することにより制御
回路５は時刻ｔ４でタ−ンオンし、ＶOUTはＨが出力さ
れる。ＶOUTがＨになったあとの動作は時刻ｔ１からの
動作と同様である。
【０００５】つぎに出力電圧が安定に制御される動作に
ついて説明する。誤差増幅器１８は基準電圧を内蔵して
おり、電源電圧１１が前記基準電圧より低ければフォト
カプラ７の発光ダイオ−ドに流れる電流が減少し、受光
側トランジスタのベ−ス電流が減少しコレクタ電流も減
少する。制御回路５はコレクタ電流が減少するとＶOUT
のオン期間を広げてＦＥＴ６に流れる電流を増加させ、
単位時間にトランス３に蓄積されるエネルギ−を増加さ
せる。このとき２次巻線に流れる電流も増加してコンデ
ンサ−１０にエネルギ−を蓄積し電源電圧１１を上昇さ
せる。電源電圧１１が誤差増幅器１８の基準電圧より高
くなった場合には、上記と全く逆の動作で電源電圧１１
を低下させる。このように電源電圧１１の電圧が変動し
ても電圧は常に一定になるように制御される。
ついて説明する。誤差増幅器１８は基準電圧を内蔵して
おり、電源電圧１１が前記基準電圧より低ければフォト
カプラ７の発光ダイオ−ドに流れる電流が減少し、受光
側トランジスタのベ−ス電流が減少しコレクタ電流も減
少する。制御回路５はコレクタ電流が減少するとＶOUT
のオン期間を広げてＦＥＴ６に流れる電流を増加させ、
単位時間にトランス３に蓄積されるエネルギ−を増加さ
せる。このとき２次巻線に流れる電流も増加してコンデ
ンサ−１０にエネルギ−を蓄積し電源電圧１１を上昇さ
せる。電源電圧１１が誤差増幅器１８の基準電圧より高
くなった場合には、上記と全く逆の動作で電源電圧１１
を低下させる。このように電源電圧１１の電圧が変動し
ても電圧は常に一定になるように制御される。
【０００６】つぎに保護回路動作について説明する。ま
ず過電流保護について図４を用いて説明する。時刻ｔ１
でＶOUTがＨになりＦＥＴ６がオンすると、ＦＥＴ６に
電流ＩDが流れ始め、そのＩDに対応して制御回路５に電
圧波形ＶCLが入力される。いまＩDが上昇を続け、ＶCL
が時刻ｔ２でしきい値Ｖthに達すると、制御回路５は直
ちにＶOUTをＬに引き落す。ＶOUTがＬになるとＦＥＴ６
はオフするので電流ＩDもオフし、それ以上電流が流れ
続ける事なくスイッチ手段となるＦＥＴ６は過電流によ
る破壊から保護される。
ず過電流保護について図４を用いて説明する。時刻ｔ１
でＶOUTがＨになりＦＥＴ６がオンすると、ＦＥＴ６に
電流ＩDが流れ始め、そのＩDに対応して制御回路５に電
圧波形ＶCLが入力される。いまＩDが上昇を続け、ＶCL
が時刻ｔ２でしきい値Ｖthに達すると、制御回路５は直
ちにＶOUTをＬに引き落す。ＶOUTがＬになるとＦＥＴ６
はオフするので電流ＩDもオフし、それ以上電流が流れ
続ける事なくスイッチ手段となるＦＥＴ６は過電流によ
る破壊から保護される。
【０００７】なおこの動作はＶOUTの１パルスごとに動
作し、電源の動作を停止させることはない。したがって
２次側の負荷が瞬間的に過負荷状態になっても、なんら
問題なく動作を続ける。つぎに過電圧保護について説明
する。もし回路になんらかの異常があり２次側電源電圧
１１が上昇したとすると、２次巻線８と１次側バイアス
巻線２７との結合が十分よくなるよう構成していれば、
１次側バイアス巻線２７の整流平滑電圧ＶCCも上昇す
る。制御回路５はＶCCの上昇をツェナ−ダイオ−ド３３
を介して入力される電圧ＶOVPとして入力端子４１で監
視しており、ＶOVPがしきい値に達した時点で制御回路
は動作を停止するようになっている。
作し、電源の動作を停止させることはない。したがって
２次側の負荷が瞬間的に過負荷状態になっても、なんら
問題なく動作を続ける。つぎに過電圧保護について説明
する。もし回路になんらかの異常があり２次側電源電圧
１１が上昇したとすると、２次巻線８と１次側バイアス
巻線２７との結合が十分よくなるよう構成していれば、
１次側バイアス巻線２７の整流平滑電圧ＶCCも上昇す
る。制御回路５はＶCCの上昇をツェナ−ダイオ−ド３３
を介して入力される電圧ＶOVPとして入力端子４１で監
視しており、ＶOVPがしきい値に達した時点で制御回路
は動作を停止するようになっている。
【０００８】
【発明が解決しようとする課題】しかしながら上記構成
においては、２次側の負荷が重たかったり過電流保護が
連続してかかるような状態が続くと、スイッチ手段とな
るＦＥＴ６が加熱して破壊してしまうという問題点を有
していた。
においては、２次側の負荷が重たかったり過電流保護が
連続してかかるような状態が続くと、スイッチ手段とな
るＦＥＴ６が加熱して破壊してしまうという問題点を有
していた。
【０００９】本発明では上記問題に鑑み、過電流保護が
連続してかかった場合にスイッチ手段の動作を容易に停
止するような保護回路を有する電源を提供し、電源の安
全性、信頼性を向上しようとするものである。
連続してかかった場合にスイッチ手段の動作を容易に停
止するような保護回路を有する電源を提供し、電源の安
全性、信頼性を向上しようとするものである。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明のテレビジョン用電源回路は、トランスに流
れる電流を制御するスイッチ手段と、前記スイッチ手段
に流れる過電流を抑制する制御手段と、前記スイッチ手
段に流れる電流の値が所定値を超えた場合に充電される
充電手段と、前記充電手段の充電量が所定値を超えた場
合に前記スイッチ手段を停止させる信号を発生する信号
発生手段を備えた構成を有する。
に、本発明のテレビジョン用電源回路は、トランスに流
れる電流を制御するスイッチ手段と、前記スイッチ手段
に流れる過電流を抑制する制御手段と、前記スイッチ手
段に流れる電流の値が所定値を超えた場合に充電される
充電手段と、前記充電手段の充電量が所定値を超えた場
合に前記スイッチ手段を停止させる信号を発生する信号
発生手段を備えた構成を有する。
【００１１】
【作用】本発明のテレビジョン用電源回路によれば、ス
イッチ手段に連続して過電流保護がかかった場合に信号
発生手段からの信号により、スイッチ手段を停止させる
ことができる。
イッチ手段に連続して過電流保護がかかった場合に信号
発生手段からの信号により、スイッチ手段を停止させる
ことができる。
【００１２】
【実施例】以下図面により本発明の一実施例を説明す
る。図１は本発明のテレビジョン用スイッチング電源の
実施例である自励式フライバックコンバ−タ−の構成図
である。この図において１から４２までは図３に示す従
来例と同じである。４３は電流制限抵抗、４４は分圧抵
抗、４５はトランジスタ、４６は電流制限抵抗、４７は
積分用抵抗、４８は積分用電解コンデンサ、４９はトラ
ンジスタ、５０は電流制限抵抗、５１はトランジスタで
ある。
る。図１は本発明のテレビジョン用スイッチング電源の
実施例である自励式フライバックコンバ−タ−の構成図
である。この図において１から４２までは図３に示す従
来例と同じである。４３は電流制限抵抗、４４は分圧抵
抗、４５はトランジスタ、４６は電流制限抵抗、４７は
積分用抵抗、４８は積分用電解コンデンサ、４９はトラ
ンジスタ、５０は電流制限抵抗、５１はトランジスタで
ある。
【００１３】つぎに図２を用いて動作を説明する。図２
はスイッチ手段となるＦＥＴ６を流れる電流が過電流保
護回路にかかるような大電流で連続的に流れている状態
を示している。（ａ）はＦＥＴ６を流れる電流波形Ｉ
D、（ｂ）はトランジスタ４５のベ−ス・エミッタ−間
電圧ＶBE1、（ｃ）はトランジスタ４９のベ−ス・エミ
ッタ−間電圧ＶBE2、（ｄ）はトランジスタ５１のベ−
ス・エミッタ−間電圧ＶBE3である。ＦＥＴ６に大電流
が流れると制御回路５は過電流保護回路によってＶOUT
をＬに引き落すが、トランジスタ４５はＶOUTがＬに引
き落される前にわずかの時間、具体的には、数ｎｓｅｃ
〜数μｓｅｃの時間、オンするよう設定されている。ト
ランジスタ４５がオンすると抵抗４７を介して充電手段
となる電解コンデンサ４８を充電するのでトランジスタ
４９のベ−ス電圧が上昇する。
はスイッチ手段となるＦＥＴ６を流れる電流が過電流保
護回路にかかるような大電流で連続的に流れている状態
を示している。（ａ）はＦＥＴ６を流れる電流波形Ｉ
D、（ｂ）はトランジスタ４５のベ−ス・エミッタ−間
電圧ＶBE1、（ｃ）はトランジスタ４９のベ−ス・エミ
ッタ−間電圧ＶBE2、（ｄ）はトランジスタ５１のベ−
ス・エミッタ−間電圧ＶBE3である。ＦＥＴ６に大電流
が流れると制御回路５は過電流保護回路によってＶOUT
をＬに引き落すが、トランジスタ４５はＶOUTがＬに引
き落される前にわずかの時間、具体的には、数ｎｓｅｃ
〜数μｓｅｃの時間、オンするよう設定されている。ト
ランジスタ４５がオンすると抵抗４７を介して充電手段
となる電解コンデンサ４８を充電するのでトランジスタ
４９のベ−ス電圧が上昇する。
【００１４】ここで、トランジスタ４５がオフしても抵
抗４６、４７の抵抗値を大きく、設定していれば、次に
トランジスタ４５がオンするまでの短期間に電解コンデ
ンサ４８の電圧が放電してしまうことはない。本実施例
では、具体的には、抵抗４６、４７の値を数１０ｋΩ〜
数１００ｋΩの値に設定している。
抗４６、４７の抵抗値を大きく、設定していれば、次に
トランジスタ４５がオンするまでの短期間に電解コンデ
ンサ４８の電圧が放電してしまうことはない。本実施例
では、具体的には、抵抗４６、４７の値を数１０ｋΩ〜
数１００ｋΩの値に設定している。
【００１５】さらにＦＥＴ６につぎの大電流が流れ、ト
ランジスタ４５がオンするとトランジスタ４９のベ−ス
電圧がさらに上昇する。このようにしてＦＥＴ６に大電
流が連続的に流れるとＶBE2が上昇して、ある時刻ｔｎ
でトランジスタ４９がオンし抵抗５０に電流が流れる。
このとき、トランジスタ５１のベ−ス・エミッタ−間に
電位差が発生しトランジスタ５１がオンし、制御回路５
の過電圧保護端子４１に１次側バイアス巻線２７の整流
平滑電圧ＶCCが直接加わる。ＶCCを直接加えることによ
り過電圧保護端子４１のしきい値をオ−バ−するので、
制御回路５は動作を停止し、ＦＥＴ６もその動作を停止
する。すなわち、充電手段となる電解コンデンサ４８の
充電量が所定値を超えた場合に、トランジスタ４９、５
１、電流制限抵抗５０を含む信号発生手段から発生され
る信号により、スイッチ手段となるＦＥＴ６は動作を停
止する。
ランジスタ４５がオンするとトランジスタ４９のベ−ス
電圧がさらに上昇する。このようにしてＦＥＴ６に大電
流が連続的に流れるとＶBE2が上昇して、ある時刻ｔｎ
でトランジスタ４９がオンし抵抗５０に電流が流れる。
このとき、トランジスタ５１のベ−ス・エミッタ−間に
電位差が発生しトランジスタ５１がオンし、制御回路５
の過電圧保護端子４１に１次側バイアス巻線２７の整流
平滑電圧ＶCCが直接加わる。ＶCCを直接加えることによ
り過電圧保護端子４１のしきい値をオ−バ−するので、
制御回路５は動作を停止し、ＦＥＴ６もその動作を停止
する。すなわち、充電手段となる電解コンデンサ４８の
充電量が所定値を超えた場合に、トランジスタ４９、５
１、電流制限抵抗５０を含む信号発生手段から発生され
る信号により、スイッチ手段となるＦＥＴ６は動作を停
止する。
【００１６】ここで、電解コンデンサ４８と抵抗４７の
値を適当に選択することにより、保護回路の動作時間を
設定することができる。本実施例では、時定数で数百ｍ
ｓｅｃ〜１ｓｅｃの値に設定することにより、有効な保
護回路動作を得ている。
値を適当に選択することにより、保護回路の動作時間を
設定することができる。本実施例では、時定数で数百ｍ
ｓｅｃ〜１ｓｅｃの値に設定することにより、有効な保
護回路動作を得ている。
【００１７】また一般的に制御回路５はＩＣ化されてお
り、前記保護回路をＩＣ内に構成すれば従来の電源回路
と比較しても、コストアップにはならない。
り、前記保護回路をＩＣ内に構成すれば従来の電源回路
と比較しても、コストアップにはならない。
【００１８】以上の構成により、スイッチ手段となるＦ
ＥＴ６に連続して過電流保護がかかった場合に、ＦＥＴ
６の温度を測定する手段等を特別に設ける必要もなく、
容易にその加熱を防止して保護することができる。
ＥＴ６に連続して過電流保護がかかった場合に、ＦＥＴ
６の温度を測定する手段等を特別に設ける必要もなく、
容易にその加熱を防止して保護することができる。
【００１９】さらに、付け加えると、ＦＥＴ６の温度測
定等の特別な手段を設けた場合には、ＦＥＴ６の温度等
の耐圧の定格に合わせて制御回路を厳密に設計変更する
必要があったが、本発明により、スイッチ手段の温度等
の耐圧の定格とある程度無関係に同一の制御回路を使用
できることとなり、制御回路の共用化が図れる。
定等の特別な手段を設けた場合には、ＦＥＴ６の温度等
の耐圧の定格に合わせて制御回路を厳密に設計変更する
必要があったが、本発明により、スイッチ手段の温度等
の耐圧の定格とある程度無関係に同一の制御回路を使用
できることとなり、制御回路の共用化が図れる。
【００２０】なお、本実施例では、充電手段として、コ
ンデンサを用いた場合についてのみ説明したが、充電手
段としてはＦＥＴ６に過電流保護がかかるような大電流
が流れたことを記憶できるものであれば、コンデンサ以
外のものを用いてもかまわない。例えば、前記大電流が
流れた回数を短時間の間だけ記憶するメモリ等を用いて
もかまわない。このとき、ＦＥＴ６を停止させる信号を
発生する信号発生手段としては、前記メモリに記憶した
回数が所定回数を超えた場合に、ＦＥＴ６を停止させる
信号を発生させるようする。この場合においても、ＦＥ
Ｔ６に過電流保護が連続してかかるような状態におい
て、ＦＥＴ６の動作を容易に停止させることができ、Ｆ
ＥＴ６を加熱による破壊から保護することができる。
ンデンサを用いた場合についてのみ説明したが、充電手
段としてはＦＥＴ６に過電流保護がかかるような大電流
が流れたことを記憶できるものであれば、コンデンサ以
外のものを用いてもかまわない。例えば、前記大電流が
流れた回数を短時間の間だけ記憶するメモリ等を用いて
もかまわない。このとき、ＦＥＴ６を停止させる信号を
発生する信号発生手段としては、前記メモリに記憶した
回数が所定回数を超えた場合に、ＦＥＴ６を停止させる
信号を発生させるようする。この場合においても、ＦＥ
Ｔ６に過電流保護が連続してかかるような状態におい
て、ＦＥＴ６の動作を容易に停止させることができ、Ｆ
ＥＴ６を加熱による破壊から保護することができる。
【００２１】
【発明の効果】以上のように本発明のテレビジョン用電
源回路によれば、トランスに流れる電流を制御するスイ
ッチ手段の加熱保護が容易に可能となり、電源の安全
性、信頼性の向上が図れる。
源回路によれば、トランスに流れる電流を制御するスイ
ッチ手段の加熱保護が容易に可能となり、電源の安全
性、信頼性の向上が図れる。
【図１】本発明の一実施例によるテレビジョン用電源回
路の構成図
路の構成図
【図２】本発明の一実施例による電源回路の動作波形を
示す図
示す図
【図３】従来例のテレビジョン用電源回路の構成図
【図４】従来例の電源回路の動作波形を示す図
１ 電源電圧 ２ 電解コンデンサ ３ トランス ４ １次巻線 ５ 制御回路 ６ ＦＥＴ（スイッチ手段） ７ フォトカプラ− ８ ２次巻線 ９、１２、１５ 整流ダイオ−ド １１、１４、１７ 電源電圧 １８ 誤差増幅器 ２１ 共振用コンデンサ ２２ 電流検出用微小抵抗 ２７ バイアス巻線 ３５ グランド端子 ４５、４９、５１ トランジスタ ４８ 電解コンデンサ（充電手段）
Claims (1)
- 【請求項１】 トランスに流れる電流を制御するスイッ
チ手段と、前記スイッチ手段に流れる過電流を抑制する
制御手段と、前記スイッチ手段に流れる電流の値が所定
値を超えた場合に充電される充電手段と、前記充電手段
の充電量が所定値を超えた場合に前記スイッチ手段を停
止させる信号を発生する信号発生手段を備えたテレビジ
ョン用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7174685A JPH0927932A (ja) | 1995-07-11 | 1995-07-11 | テレビジョン用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7174685A JPH0927932A (ja) | 1995-07-11 | 1995-07-11 | テレビジョン用電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927932A true JPH0927932A (ja) | 1997-01-28 |
Family
ID=15982908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7174685A Pending JPH0927932A (ja) | 1995-07-11 | 1995-07-11 | テレビジョン用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001630A (ko) * | 1999-06-07 | 2001-01-05 | 윤종용 | 과열에 의한 세트보호장치 |
-
1995
- 1995-07-11 JP JP7174685A patent/JPH0927932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001630A (ko) * | 1999-06-07 | 2001-01-05 | 윤종용 | 과열에 의한 세트보호장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1215808B1 (en) | A power supply circuit and method thereof to detect demagnitization of the power supply | |
| US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
| US4447841A (en) | Overcurrent protection circuit for a multiple output switching power supply and method therefor | |
| US5774350A (en) | Integrated low dissipation power controller | |
| US20060202562A1 (en) | Quasi resonant type switching power supply unit and quasi resonant type switching power apparatus using the same | |
| JP5293016B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR20170118068A (ko) | 전원 제어용 반도체 장치 | |
| US7466568B2 (en) | Switching power supply circuit | |
| JPH02263169A (ja) | 電源装置への入力電圧の低下を検出する方法と装置 | |
| JP2004511998A (ja) | スイッチングモード電源 | |
| JPH0927932A (ja) | テレビジョン用電源回路 | |
| JP4960761B2 (ja) | 充電回路 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JP3000937B2 (ja) | スイッチング電源装置 | |
| JPH07163142A (ja) | スイッチング電源 | |
| JPH0998568A (ja) | 電源回路 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH067369Y2 (ja) | スイッチング電源の過電流保護回路 | |
| JPH09182425A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3198347B2 (ja) | 過電流保護回路 | |
| JP2003061345A (ja) | 擬似共振方式スイッチング電源回路 | |
| JPH072010B2 (ja) | 電源回路 | |
| JPH05300731A (ja) | スイッチング電源の過電流保護回路 | |
| JPH09168100A (ja) | テレビジョン用電源装置 | |
| JPH0583934A (ja) | 電源回路 |