JPH0927570A - Hybrid semiconductor integrated circuit device - Google Patents

Hybrid semiconductor integrated circuit device

Info

Publication number
JPH0927570A
JPH0927570A JP7174587A JP17458795A JPH0927570A JP H0927570 A JPH0927570 A JP H0927570A JP 7174587 A JP7174587 A JP 7174587A JP 17458795 A JP17458795 A JP 17458795A JP H0927570 A JPH0927570 A JP H0927570A
Authority
JP
Japan
Prior art keywords
ceramic substrate
integrated circuit
semiconductor integrated
circuit device
hybrid semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7174587A
Other languages
Japanese (ja)
Inventor
Osamu Izumi
修 和泉
Masahiko Tanaka
政彦 田中
Takeshi Saito
剛 斉藤
Kunihiko Sugawa
邦彦 須河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP7174587A priority Critical patent/JPH0927570A/en
Publication of JPH0927570A publication Critical patent/JPH0927570A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a hybrid semiconductor integrated circuit device which is used for a microwave communication or the like, whose high reliability is ensured and which is miniaturized by a method wherein a quantity of heat generated in an output transistor pellet is dissipated efficiently. SOLUTION: A ceramic by a low-temperature firing technique is adopted for a ceramic substrate. Nearly the whole face of the ceramic substrate 3 is covered with a metal 5. A quantity of heat generated in a transistor pellet 1 is diffused to nearly the whole face of the ceramic substrate 3. Through holes 4 for heat dissipation are arranged equally on nearly the whole face of the ceramic substrate 3. Thereby, a heat dissipating area is expanded equivalently up to nearly the whole face of the ceramic substrate 3. It is possible to obtain a hybrid semiconductor integrated circuit device whose high reliability is ensured and which is miniaturized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はハイブリッド型半導体集
積回路装置に関し、特にマイクロ波通信のような高周波
通信の送信用電力増幅器に使用されるハイブリッド型半
導体集積回路装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid type semiconductor integrated circuit device, and more particularly to a hybrid type semiconductor integrated circuit device used for a power amplifier for transmission of high frequency communication such as microwave communication.

【0002】[0002]

【従来の技術】従来の最も基本的な電力増幅器の構造
は、図3(a)に例示し、(b)に説明のためのC−C
断面を示すような形のものであった。この場合は、出力
トランジスタペレット1は直接ヒートシンク(放熱板)
7に接合されるため放熱効果は良いが、出力トランジス
タペレット1やそれの入出力整合回路2はディスクリー
ト(ばら)にヒートシンク7に取り付けた上に、それら
相互間の配線をする必要があって、回路の大型化とコス
ト高を招いていた。
2. Description of the Related Art The most basic structure of a conventional power amplifier is illustrated in FIG. 3 (a) and CC for illustration in FIG. 3 (b).
It was shaped like a cross section. In this case, the output transistor pellet 1 is directly a heat sink (heat sink).
7 has a good heat dissipation effect, but the output transistor pellet 1 and its input / output matching circuit 2 need to be discretely attached to the heat sink 7 and wiring between them is required. This has led to a larger circuit and higher costs.

【0003】これらの問題を解決する方法として、セラ
ミック基板にプリント配線を施した上に出力トランジス
タペレットや入出力整合回路を装着する方法が工夫され
た。これは一種のハイブリッド型の(半導体)集積回路
である。これによって効果的に配線距離も短くなって高
周波特性も大幅に改善された。
As a method for solving these problems, a method has been devised in which a printed wiring is provided on a ceramic substrate and then an output transistor pellet or an input / output matching circuit is mounted. This is a kind of hybrid (semiconductor) integrated circuit. As a result, the wiring distance was effectively shortened and the high frequency characteristics were greatly improved.

【0004】この種の高周波用電力増幅ハイブリッド型
半導体集積回路の例としては、特開昭61ー51946
号公報に示されているものがある。この例を出力トラン
ジスタの放熱に重点をおいて分かりやすく書き直したも
のが図4(a)で、そのB−B断面を(b)に示す。
An example of this kind of high frequency power amplification hybrid type semiconductor integrated circuit is disclosed in Japanese Patent Laid-Open No. 61-51946.
Is disclosed in Japanese Patent Publication No. FIG. 4 (a) is a rewrite of this example in an easy-to-understand manner with emphasis on heat dissipation of the output transistor, and its BB cross section is shown in FIG. 4 (b).

【0005】この場合、出力トランジスタペレット1や
入出力整合回路2はセラミック基板3の取付面6に接合
され、出力トランジスタペレット1の発生熱量はこのハ
イブリッド型半導体集積回路の取付面であるセラミック
基板3の取付面6とは逆の面(背面)へ放熱することと
なるが、セラミック基板3は一般に熱伝導が悪いので、
この種のハイブリッド型半導体集積回路については放熱
対策が重要な課題となる。
In this case, the output transistor pellets 1 and the input / output matching circuit 2 are bonded to the mounting surface 6 of the ceramic substrate 3, and the amount of heat generated by the output transistor pellets 1 is the mounting surface of the hybrid semiconductor integrated circuit. Although the heat is radiated to the surface (rear surface) opposite to the mounting surface 6 of, the ceramic substrate 3 generally has poor heat conduction.
For this type of hybrid semiconductor integrated circuit, heat dissipation measures are an important issue.

【0006】放熱をはかるために、セラミック基板に孔
をあけ、孔の内面にメタル(金属)を例えば無電解メッ
キや蒸着、スパッタ等の方法で付着させ(これをスルー
ホールと呼ぶ)、必要があればさらにハンダ等の金属材
料で孔を塞ぐことにより熱の伝導をはかることが一般に
行われている。
In order to dissipate heat, it is necessary to form a hole in the ceramic substrate and attach a metal to the inner surface of the hole by a method such as electroless plating, vapor deposition, or sputtering (this is called a through hole). If so, it is generally performed to block heat with a metal material such as solder to conduct heat.

【0007】以前はセラミック基板を高温焼成技術で作
成していたため、堅くて丈夫なセラミックは得られた
が、セラミックとメタルをサンドイッチしたような積層
セラミックはつくることができず、またスルーホール部
に高温焼成の際に熱ストレスがかかってクラックが発生
しやすかった。このため、図4(b)に示すように出力
トランジスタペレット1の取り付いている部分に限定し
て1ないし数本のスルーホール4を設けていた。しか
し、これでは充分な放熱対策とは言えなかった。
In the past, since a ceramic substrate was made by a high temperature firing technique, a hard and durable ceramic was obtained, but a laminated ceramic such as a sandwich of ceramic and metal could not be made, and a through hole portion was not formed. During high temperature firing, heat stress was applied and cracks were likely to occur. Therefore, as shown in FIG. 4B, one or several through holes 4 are provided only in the portion where the output transistor pellet 1 is attached. However, this was not a sufficient heat dissipation measure.

【0008】[0008]

【発明が解決しようとする課題】通信機器に対する市場
要求は低価格、小型、さらには故障しないことにあるこ
とは言うまでもないが、従って電力増幅用ハイブリッド
型半導体集積回路に対する要求も小型化、低コスト化と
ともに高信頼化が強く求められている。
Needless to say, the market demands for communication devices are low price, small size, and no failure. Therefore, demands for hybrid type semiconductor integrated circuits for power amplification are also small and low cost. There is a strong demand for higher reliability along with the trend toward higher reliability.

【0009】電力増幅器の場合、ある程度の消費熱量が
存在することは避けられないので、小型にすればするほ
ど発生する熱量が集中してくることとなる。熱量の集中
は出力トランジスタのジャンクション温度の上昇を促
し、最悪の場合トランジスタの熱暴走にいたる可能性が
ある。そのためいかに効率よく発生した熱量を放熱する
かが最大の課題となってくる。
In the case of a power amplifier, it is unavoidable that a certain amount of heat is consumed, so the smaller the size, the more the amount of heat generated will concentrate. The concentration of the heat quantity promotes the rise of the junction temperature of the output transistor, and in the worst case, it may lead to the thermal runaway of the transistor. Therefore, the most important issue is how to efficiently dissipate the generated heat.

【0010】本発明の目的は、放熱特性の優れた、ひい
ては信頼性の高い電力増幅用ハイブリッド型半導体集積
回路装置を提供することである。
It is an object of the present invention to provide a hybrid type semiconductor integrated circuit device for power amplification, which has excellent heat dissipation characteristics and is highly reliable.

【0011】[0011]

【課題を解決するための手段】本発明によれば、増幅用
トランジスタペレットが搭載されるセラミック基板と、
このセラミック基板の前記増幅用トランジスタペレット
の搭載面の全面に被着されたメタル層と、前記セラミッ
ク基板に設けられた放熱用のスルーホールとを含むこと
を特徴とするハイブリッド型半導体集積回路装置が得ら
れる。
According to the present invention, a ceramic substrate on which an amplifying transistor pellet is mounted,
A hybrid semiconductor integrated circuit device comprising: a metal layer deposited on the entire mounting surface of the amplification transistor pellet of the ceramic substrate; and a through hole for heat dissipation provided in the ceramic substrate. can get.

【0012】[0012]

【作用】セラミックの低温焼成技術によるセラミックを
セラミック基板に採用し、その全面にメタルを被着して
トランジスタペレットの発生する熱量をトランジスタペ
レットの取付面積だけではなく、セラミック基板のほぼ
全面積から放熱を行い、更に全体に放熱用のスルーホー
ルを形成することで、放熱効果を高める。
[Function] Ceramics made by low-temperature firing technology are used for the ceramic substrate, and metal is deposited on the entire surface to radiate the heat generated by the transistor pellets not only from the mounting area of the transistor pellets, but from almost the entire area of the ceramic substrate. And further forming a through hole for heat dissipation over the entire surface, the heat dissipation effect is enhanced.

【0013】[0013]

【実施例】以下に本発明の実施例について図面を用いて
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1(a)は本発明の実施例であるハイブ
リッド型半導体集積回路の上面図であり、説明の便のた
めA−A断面を同図(b)に示す。
FIG. 1A is a top view of a hybrid type semiconductor integrated circuit according to an embodiment of the present invention. For convenience of explanation, a cross section taken along the line AA is shown in FIG. 1B.

【0015】セラミック基板3の上にトランジスタペレ
ット1と入出力整合回路2が装着されてハイブリッド型
半導体集積回路が構成される。セラミック基板3の上面
全面には、メタル層5が被着されており、当該セラミッ
ク基板3はこのメタル層5とともに低温焼成技術で作ら
れた多層セラミックである。
The transistor pellet 1 and the input / output matching circuit 2 are mounted on the ceramic substrate 3 to form a hybrid semiconductor integrated circuit. A metal layer 5 is deposited on the entire upper surface of the ceramic substrate 3, and the ceramic substrate 3 is a multi-layer ceramic made by a low temperature firing technique together with the metal layer 5.

【0016】入出力整合回路2は基本的にはパッシブな
回路なので、発生する熱量はトランジスタペレット1に
集中するが、メタル層5がこれに直接接合されているの
で、メタルは熱伝導が良く、熱は速やかにセラミック基
板3の表面を拡散していく。
Since the input / output matching circuit 2 is basically a passive circuit, the amount of heat generated is concentrated in the transistor pellet 1, but since the metal layer 5 is directly bonded to this, the metal has good heat conduction, The heat quickly diffuses on the surface of the ceramic substrate 3.

【0017】また低温焼成技術で作られた多層セラミッ
クの場合は、焼成過程でのセラミック材料に対する熱ス
トレスが小さい(焼成が低温なので)ので、スルーホー
ル部でのクラックをほとんど心配する必要がない。した
がって、スルーホールは必要な数だけいくらでも設ける
ことができる。図1(b)の実施例の場合、スルーホー
ル4はセラミック基板全面にわたってほぼ均等に設けら
れる。
In the case of a multilayer ceramic produced by the low temperature firing technique, since the thermal stress on the ceramic material during the firing process is small (since firing is low temperature), there is almost no need to worry about cracks in the through holes. Therefore, as many through holes as necessary can be provided. In the case of the embodiment shown in FIG. 1B, the through holes 4 are provided substantially evenly over the entire surface of the ceramic substrate.

【0018】メタル層5を通じてセラミック基板3の全
面に広がった熱は、ほぼ均等に配置されたスルーホール
によって効率よく外部に放熱される。
The heat spread over the entire surface of the ceramic substrate 3 through the metal layer 5 is efficiently dissipated to the outside by the through holes arranged substantially evenly.

【0019】この場合の放熱の熱抵抗を計算する。図2
に示す様に、セラミック基板3の実質放熱面積をW×
L、厚みをtとする。さらにセラミック基板のスルーホ
ールを含む実効熱伝導率をk、メタル層の厚みをd、比
例係数をCとすると、熱抵抗Rthは次の式で与えられ
る。
The thermal resistance of heat radiation in this case is calculated. FIG.
As shown in, the actual heat dissipation area of the ceramic substrate 3 is W ×
Let L and thickness be t. Further, when the effective thermal conductivity including the through hole of the ceramic substrate is k, the thickness of the metal layer is d, and the proportional coefficient is C, the thermal resistance Rth is given by the following equation.

【0020】W≠Lの時、 Rth=〔Ct/k・2d・(L−W)〕ln〔WL+2
Lt〕/〔WL+2Wt〕 であり、W=Lの時、 Rth=Ct2 /k・d・L・(L+2t) となる。
When W ≠ L, Rth = [Ct / k · 2d · (L−W)] ln [WL + 2
Lt] / [WL + 2Wt], and when W = L, Rth = Ct 2 / k · d · L · (L + 2t).

【0021】従って、放熱を良くする(セラミック基板
の熱抵抗を下げる)にはセラミック層の厚みtを小とし
たり、熱伝導率kを大としたり(スルーホールを増や
す)、メタル層の厚みdを大としたり、等価的な放熱面
積を増やしたりすることが必要である。
Therefore, in order to improve heat dissipation (to reduce the thermal resistance of the ceramic substrate), the thickness t of the ceramic layer is made small, the thermal conductivity k is made large (through holes are increased), and the thickness d of the metal layer is made. It is necessary to increase the size and increase the equivalent heat dissipation area.

【0022】セラミック層の厚みtを小としたり、スル
ーホールを増やすことは基板の強度を下げることになる
が、メタル層の上部にセラミック層を出力トランジスタ
ペレットを取り付ける部分を除いてサンドイッチするこ
とにより補強するすることができる。
Although reducing the thickness t of the ceramic layer or increasing the number of through holes lowers the strength of the substrate, by sandwiching the ceramic layer above the metal layer except the portion where the output transistor pellet is attached, Can be reinforced.

【0023】尚、図1の例では、入出力整合回路2は、
これまた低温焼成技術により形成されたセラミック基板
の上面または内部に形成されており、セラミック基板
3、メタル層5及びこの入出力整合回路2が形成された
セラミック基板の3層(多層)構造とすることで、強度
が増大することになる。
In the example of FIG. 1, the input / output matching circuit 2 is
This is also formed on the upper surface or inside the ceramic substrate formed by the low temperature firing technique, and has a three-layer (multilayer) structure of the ceramic substrate 3, the metal layer 5, and the ceramic substrate on which the input / output matching circuit 2 is formed. As a result, the strength is increased.

【0024】[0024]

【発明の効果】本発明によれば、電力増幅用ハイブリッ
ド型半導体集積回路の場合、そのセラミック基板を低温
焼成技術による多層セラミック構造にすることにより、
セラミックのトランジスタペレット取付面全面をメタル
で覆って等価的なトランジスタペレットで発生する熱量
の放熱面積をほぼセラミック基板全面に拡大するととも
に、放熱用のスルーホールもセラミック基板全面にほぼ
均等に設けて放熱効率を大幅に改善する効果がある。
According to the present invention, in the case of a hybrid semiconductor integrated circuit for power amplification, the ceramic substrate has a multi-layer ceramic structure formed by a low temperature firing technique.
By covering the entire surface of the ceramic transistor pellet mounting surface with metal, the heat radiation area of the heat generated by an equivalent transistor pellet is expanded to almost the entire ceramic board, and through holes for heat radiation are also provided almost evenly on the entire ceramic board to radiate heat. It has the effect of greatly improving efficiency.

【0025】このことはハイブリッド型半導体集積回路
の信頼性を向上するばかりでなく、さらにトランジスタ
ペレット取付部をのぞくメタル部表面(ほぼ入出力整合
回路取付部に相当する部分)をセラミックで覆って(こ
の部分では熱は発生しないので)セラミック基板を補強
したり、セラミック基板のセラミック部分をさらに多層
化して伝送ライン(信号配線)層を内層に配置して総合
的に小型化がはかれる効果がある。
This not only improves the reliability of the hybrid type semiconductor integrated circuit, but also covers the surface of the metal portion (a portion substantially corresponding to the input / output matching circuit mounting portion) except the transistor pellet mounting portion with ceramic ( Since heat is not generated in this portion), the ceramic substrate is reinforced, or the ceramic portion of the ceramic substrate is further multi-layered so that the transmission line (signal wiring) layer is arranged in the inner layer, so that there is an effect that the overall size can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の外観図である。FIG. 1 is an external view of an embodiment of the present invention.

【図2】セラミック基板の放熱計算のための図である。FIG. 2 is a diagram for calculating heat dissipation of a ceramic substrate.

【図3】従来の電力用ハイブリッド型半導体集積回路装
置の一例の外観図である。
FIG. 3 is an external view of an example of a conventional power hybrid type semiconductor integrated circuit device.

【図4】従来の電力用ハイブリッド型半導体集積回路装
置の他の一例の外観図である。
FIG. 4 is an external view of another example of a conventional power hybrid semiconductor integrated circuit device.

【符号の説明】[Explanation of symbols]

1 トランジスタペレット 2 入出力整合回路 3 セラミック基板 4 スルーホール 5 メタル(層) 6 (部品)取付面 L セラミック基板の等価放熱面積の横幅 W セラミック基板の等価放熱面積の縦幅 t セラミック基板の厚み 1 Transistor Pellet 2 Input / Output Matching Circuit 3 Ceramic Substrate 4 Through Hole 5 Metal (Layer) 6 (Component) Mounting Surface L Horizontal Width of Equivalent Radiation Area of Ceramic Substrate W Vertical Width of Equivalent Radiation Area of Ceramic Substrate t Thickness of Ceramic Substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須河 邦彦 東京都港区芝浦三丁目18番21号 日本電気 エンジニアリング株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kunihiko Sugawa 3-18-21 Shibaura, Minato-ku, Tokyo NEC Engineering Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 増幅用トランジスタペレットが搭載され
るセラミック基板と、このセラミック基板の前記増幅用
トランジスタペレットの搭載面の全面に被着されたメタ
ル層と、前記セラミック基板に設けられた放熱用のスル
ーホールとを含むことを特徴とするハイブリッド型半導
体集積回路装置。
1. A ceramic substrate on which amplification transistor pellets are mounted, a metal layer deposited on the entire mounting surface of the amplification transistor pellets of the ceramic substrate, and a heat dissipation layer provided on the ceramic substrate. A hybrid semiconductor integrated circuit device comprising a through hole.
【請求項2】 前記セラミック基板は、低温焼成技術に
より作成されたセラミック基板であることを特徴とする
請求項1記載のハイブリッド型半導体集積回路装置。
2. The hybrid semiconductor integrated circuit device according to claim 1, wherein the ceramic substrate is a ceramic substrate formed by a low temperature firing technique.
【請求項3】 前記放熱用のスルーホールは前記メタル
層の下部に均等に設けられていることを特徴とする請求
項1または2記載のハイブリッド型半導体集積回路装
置。
3. The hybrid semiconductor integrated circuit device according to claim 1, wherein the through holes for heat dissipation are evenly provided under the metal layer.
【請求項4】 前記メタル層上の前記トランジタペレッ
トの搭載部分を除く面に更に第2のセラミック基板を設
けたことを特徴とする請求項1〜3いずれか記載のハイ
ブリッド型半導体集積回路装置。
4. The hybrid semiconductor integrated circuit device according to claim 1, further comprising a second ceramic substrate provided on a surface of the metal layer excluding a portion where the transistor pellets are mounted. .
【請求項5】 前記第2のセラミック基板の内部もしく
は上面に信号配線層が設けられていることを特徴とする
請求項4記載のハイブリッド型半導体集積回路装置。
5. The hybrid semiconductor integrated circuit device according to claim 4, wherein a signal wiring layer is provided inside or on the upper surface of the second ceramic substrate.
JP7174587A 1995-07-11 1995-07-11 Hybrid semiconductor integrated circuit device Withdrawn JPH0927570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7174587A JPH0927570A (en) 1995-07-11 1995-07-11 Hybrid semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7174587A JPH0927570A (en) 1995-07-11 1995-07-11 Hybrid semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH0927570A true JPH0927570A (en) 1997-01-28

Family

ID=15981175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7174587A Withdrawn JPH0927570A (en) 1995-07-11 1995-07-11 Hybrid semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0927570A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462785B1 (en) * 2002-11-12 2004-12-23 삼성에스디아이 주식회사 Hybrid IC
US6879488B2 (en) 2002-01-10 2005-04-12 Hitachi, Ltd. Radio frequency module
WO2011160520A1 (en) * 2010-06-24 2011-12-29 方方 Ceramic radiation heat dissipation structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879488B2 (en) 2002-01-10 2005-04-12 Hitachi, Ltd. Radio frequency module
US7362576B2 (en) 2002-01-10 2008-04-22 Hitachi, Ltd. Radio frequency module
KR100462785B1 (en) * 2002-11-12 2004-12-23 삼성에스디아이 주식회사 Hybrid IC
WO2011160520A1 (en) * 2010-06-24 2011-12-29 方方 Ceramic radiation heat dissipation structure

Similar Documents

Publication Publication Date Title
JPH06252285A (en) Circuit board
JPH08222690A (en) Semiconductor module for microprocessors
JPH09275170A (en) Semiconductor device
JP2018133527A (en) Semiconductor device and semiconductor device manufacturing method
JPH11233904A (en) Printed board having heat radiating structure
TW200423345A (en) Thermal-conductive substrate package
JP2803603B2 (en) Multi-chip package structure
JP2012209527A (en) Component built-in substrate and manufacturing method of the same
JPH0927570A (en) Hybrid semiconductor integrated circuit device
JP2861322B2 (en) Film carrier mounting structure
JPH09199823A (en) Chip-on-board printed wiring board
JP6686467B2 (en) Electronic component heat dissipation structure
JPH07321471A (en) Multilayer board
JPH08125287A (en) Manufacture of printed wiring board for multichip module
JP3344362B2 (en) Film carrier type semiconductor device
JP2856192B2 (en) Semiconductor device
JPH09213847A (en) Semiconductor integrated circuit device, manufacture thereof, and electronic device equipped therewith
JP2841945B2 (en) Semiconductor device
JP2004087700A (en) Semiconductor device and its manufacturing method
JPH05251596A (en) Ic chip package structure of flip chip system
JPH05121589A (en) Thick film hybrid integrated circuit
JP2002164482A (en) Semiconductor device
JPH07273462A (en) Electronic part mounting substrate
JP2004047866A (en) Semiconductor device
JPH05218226A (en) Multilayer interconnection board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021001