JPH09275322A - Audio output circuit - Google Patents

Audio output circuit

Info

Publication number
JPH09275322A
JPH09275322A JP8083680A JP8368096A JPH09275322A JP H09275322 A JPH09275322 A JP H09275322A JP 8083680 A JP8083680 A JP 8083680A JP 8368096 A JP8368096 A JP 8368096A JP H09275322 A JPH09275322 A JP H09275322A
Authority
JP
Japan
Prior art keywords
field effect
suction side
effect transistor
input
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8083680A
Other languages
Japanese (ja)
Inventor
Kiyotaka Sasanouchi
清孝 笹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8083680A priority Critical patent/JPH09275322A/en
Publication of JPH09275322A publication Critical patent/JPH09275322A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an audio output circuit in which a radio wave noise is reduced without bringing a delivery side FET and a suction side FET (being components of a push-pull circuit whose sources and drains are connected both into a conductive state. SOLUTION: A steep rise of a gate waveform is suppressed by changing a resistance of input resistors 25, 28 provided to gates of delivery side FETs 9, 12 receiving a pulse width modulation signal and a resistance of input resistors 26, 27 provided to gates of suction side FETs 10, 11 receiving the pulse width modulation signal so as to reduce a radio wave noise without throughconduction of the FETs whose drains and sources are directly connected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は車載用のオーディオ
機器に使用する音声出力回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an audio output circuit used in a vehicle audio device.

【0002】[0002]

【従来の技術】近年、車載用のオーディオ機器における
音声出力回路では大出力化と小型化が要求されており、
プッシュプル回路とパルス幅変調回路との組合せにより
実現されている。
2. Description of the Related Art In recent years, there has been a demand for high output and downsizing of audio output circuits in vehicle audio equipment.
It is realized by a combination of a push-pull circuit and a pulse width modulation circuit.

【0003】以下に従来のパルス幅変調を利用した音声
出力回路について説明する。図3は従来のパルス幅変調
を利用した音声出力回路の回路結線図を示す。図3にお
いて、1,2,3,4はパルス幅変調信号の入力端子で
ある。5,6,7,8は入力抵抗であり、9,10,1
1,12は出力トランジスタとしての電界解効果トラン
ジスタ(以下FETという)である。13,14はフィ
ルタ用のコイルであり、15,16,17はフィルタ用
のコンデンサである。18は音響再生用のスピーカであ
り、19は電源端子である。
A conventional audio output circuit using pulse width modulation will be described below. FIG. 3 shows a circuit connection diagram of a conventional audio output circuit using pulse width modulation. In FIG. 3, reference numerals 1, 2, 3, and 4 are input terminals for pulse width modulation signals. 5,6,7,8 are input resistances, 9,10,1
Field-effect transistors (hereinafter referred to as FETs) 1 and 12 are output transistors. Reference numerals 13 and 14 are filter coils, and reference numerals 15, 16 and 17 are filter capacitors. Reference numeral 18 is a speaker for sound reproduction, and 19 is a power supply terminal.

【0004】上記FET9,10のドレインとソースと
が接続され、上記FET11,12のドレインとソース
とが接続され、かつ上記FET10と上記FET11の
ソースが接続されて接地されており、プッシュプル回路
を構成している。そして、上記FET9〜12の各ゲー
トに入力抵抗5〜8を介して入力端子1〜4が夫々接続
されている。上記FET9と上記FET10のドレイン
とソースの接続点はコイル13とコンデンサ15を介し
て接地され、上記FET11と上記FET12のドレイ
ンとソースの接続点はコイル14とコンデンサ16を介
して接地されている。そして、上記コイル13とコンデ
ンサ15の接続点と上記コイル14とコンデンサ16の
接続点との間にスピーカ18が接続され、このスピーカ
18に並列にコンデンサ17が接続されており、上記F
ET9,12の各ドレインに電源端子19が接続されて
いる。
The drains and sources of the FETs 9 and 10 are connected, the drains and sources of the FETs 11 and 12 are connected, and the sources of the FETs 10 and 11 are connected and grounded. I am configuring. The input terminals 1 to 4 are connected to the gates of the FETs 9 to 12 via the input resistors 5 to 8, respectively. The connection point between the drain and the source of the FET 9 and the FET 10 is grounded via the coil 13 and the capacitor 15, and the connection point between the drain and the source of the FET 11 and the FET 12 is grounded via the coil 14 and the capacitor 16. A speaker 18 is connected between a connection point between the coil 13 and the capacitor 15 and a connection point between the coil 14 and the capacitor 16, and a capacitor 17 is connected in parallel with the speaker 18,
A power supply terminal 19 is connected to each drain of the ETs 9 and 12.

【0005】ここで、上記入力端子1,2,3,4には
図4に示すパルス幅変調信号20,21,22,23が
入力される。24,30はパルス幅変調信号20,23
としての吐出側入力信号の立ち上がったときの電圧であ
り、26,28はパルス幅変調信号21,22としての
吸込側入力信号の立ち上がったときの電圧である。2
5,27,29,31はアース電圧である。
Here, the pulse width modulation signals 20, 21, 22, and 23 shown in FIG. 4 are input to the input terminals 1, 2, 3, and 4. 24 and 30 are pulse width modulation signals 20 and 23
Is the voltage when the discharge side input signal rises, and 26 and 28 are the voltages when the suction side input signal as the pulse width modulation signals 21 and 22 rises. Two
5, 27, 29 and 31 are earth voltages.

【0006】以上のように構成された音声出力回路にお
いて、以下その動作について説明する。まず、入力信号
20,21,22,23がそれぞれ入力端子1,2,
3,4に入力されると、上記FET9,12がONで、
上記FET10,11がOFFの状態と、上記FET
9,12がOFFで、上記FET10,11がONの状
態とがわずかの間隔をおいて交互に繰り返される。それ
により、電源端子19からの電流はFET9、コイル1
3、スピーカ18、コイル14、FET11という流れ
と、FET12、コイル14、スピーカ18、コイル1
3、FET10という流れが交互に繰り返される。ま
た、コイル13,14とコンデンサ15,16,17は
パルス幅変調信号を元の信号に変換するためのフィルタ
である。このように小さな信号を入力することで上記F
ET9〜12をON、OFFさせて大きな出力を得る。
The operation of the audio output circuit configured as described above will be described below. First, input signals 20, 21, 22, 23 are input terminals 1, 2,
When input to 3 and 4, the above FETs 9 and 12 are ON,
When the FETs 10 and 11 are off,
The state where 9 and 12 are OFF and the above FETs 10 and 11 are ON is alternately repeated with a slight interval. As a result, the current from the power supply terminal 19 is FET 9, coil 1
3, the flow of the speaker 18, the coil 14, and the FET 11, and the FET 12, the coil 14, the speaker 18, and the coil 1
3 and the flow of the FET 10 are alternately repeated. The coils 13, 14 and the capacitors 15, 16, 17 are filters for converting the pulse width modulation signal into the original signal. By inputting such a small signal, the above F
A large output is obtained by turning ET9 to 12 on and off.

【0007】FETはゲート電圧がソース電圧に比べあ
る程度大きくなるとON状態となり、ドレインとソース
の間の抵抗値が小さくなり、ドレイン−ソース間に電流
が流れるようになっている。パルス幅変調信号20,2
1,22,23は図5(b)のように電流が吐出側のF
ET9,12と直接つながっている吸込側のFET1
0,11とが同時にONしている時、FET9,10ま
たは12,11の電流が貫通しないようにタイムラグt
1を持っている。ゲート電圧の立ち上がり、立ち下がり
は入力抵抗5〜8の大きさとFET9〜12が個々に持
つゲート容量によって決まる時定数をもって立ち上が
り、立ち下がりが行われる。そこで、吐出側FET9,
12と吸込側FET10,11とを貫通させないために
タイムラグt1が決定されている場合、入力抵抗5,
6,7,8を調整している。ここで、入力抵抗の値を小
さくすると、図5(a)のように立ち上がり、立ち下が
りが急峻となって貫通は無くなるが、電圧のリンギング
が大きくなって電波ノイズの発生の原因となる。また、
入力抵抗5〜8の値を大きくすると、立ち上がり、立ち
下がりがなだらかになるが、FET9,10または1
1,12は貫通する。
The FET is turned on when the gate voltage is higher than the source voltage to some extent, the resistance value between the drain and the source is reduced, and a current flows between the drain and the source. Pulse width modulated signal 20, 2
Nos. 1, 22 and 23 are F on the discharge side, as shown in FIG.
FET1 on the suction side directly connected to ET9, 12
When 0 and 11 are turned on at the same time, the time lag t is set so that the current of FETs 9 and 10 or 12 and 11 does not penetrate.
Have one. The rise and fall of the gate voltage are performed with a time constant determined by the size of the input resistors 5 to 8 and the gate capacitance of each of the FETs 9 to 12. Therefore, the discharge side FET 9,
12 and the suction side FETs 10 and 11 are not penetrated, when the time lag t1 is determined, the input resistance 5
6, 7, 8 are adjusted. Here, when the value of the input resistance is made small, the rising and the falling are sharp as shown in FIG. 5A and the penetration is lost, but the ringing of the voltage becomes large and it causes radio noise. Also,
When the value of the input resistors 5 to 8 is increased, the rising and falling become gentle, but the FET 9, 10 or 1
1, 12 penetrate.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の構成の音声出力回路では、入力抵抗5,6,7,8
はFET9からFET10、またはFET12からFE
T11と電流が流れることによる貫通を無くするため
に、入力抵抗5〜8の値を小さく設定し、また回路とし
ての歪率をよくするため同じ大きさの入力抵抗を使用し
ているので、FET9〜12の立ち上がりが急峻とな
り、電波ノイズの発生の原因となるという問題点を有し
ていた。
However, in the audio output circuit having the above-mentioned conventional configuration, the input resistors 5, 6, 7, 8 are used.
Is FET9 to FET10 or FET12 to FE
In order to eliminate the penetration due to the flow of current with T11, the values of the input resistors 5 to 8 are set small, and the input resistors of the same size are used to improve the distortion factor of the circuit. There is a problem in that the rising edge of ~ 12 becomes steep and causes generation of radio noise.

【0009】本発明は上記従来の問題点を解決するもの
で、FETが貫通すること無く、また電波ノイズが小さ
い音声出力回路を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide an audio output circuit in which the FET does not penetrate and the radio noise is small.

【0010】[0010]

【課題を解決するための手段】この目的を達成するため
に本発明の音声出力回路は、吐出側電界効果トランジス
タのゲートに接続される入力抵抗の値と吸込側電界効果
トランジスタのゲートに接続される入力抵抗の値とを異
ならせたものであり、電界効果トランジスタが貫通する
こと無く、電波ノイズの小さいプッシュプル回路を用い
た音声出力回路を実現することができる。
In order to achieve this object, the audio output circuit of the present invention is connected to the value of the input resistance connected to the gate of the discharge side field effect transistor and the gate of the suction side field effect transistor. It is possible to realize an audio output circuit using a push-pull circuit with a small radio noise without the field effect transistor penetrating.

【0011】[0011]

【発明の実施の形態】本発明の請求項1記載の発明は、
吐出側の第1の電界効果トランジスタのソースと吸込側
の第2の電界効果トランジスタのドレインとを接続する
と共にその接続点をコイルとコンデンサの第1直列体を
介して接地し、吐出側の第2の電界効果トランジスタの
ソースと吸込側の第1の電界効果トランジスタのドレイ
ンとを接続すると共にその接続点をコイルとコンデンサ
の第2直列体を介して接地し、上記吐出側の第1、第2
の電界効果トランジスタの夫々のドレインを電源端子に
接続すると共に上記吸込側の第1、第2の電界効果トラ
ンジスタの夫々のソースを接地し、上記第1、第2の直
列体のコイルとコンデンサの接続点間にスピーカを接続
した音声出力回路であって、上記吐出側の第1の電界効
果トランジスタと上記吸込側の第1の電界効果トランジ
スタの各ゲートおよび上記吐出側の第2の電界効果トラ
ンジスタと上記吸込側の第2の電界効果トランジスタの
各ゲートに夫々入力抵抗を介して極性が反転した関係に
あるパルス幅変調信号を供給し、かつ上記吐出側の第
1、第2の電界効果トランジスタの入力抵抗の値に対し
て上記吸込側の第1、第2の電界効果トランジスタの入
力抵抗の値を異ならしめたことを特徴とする音声出力回
路であり、吐出側電界効果トランジスタと吸込側電界効
果トランジスタの貫通を防止し、電波ノイズの小さい音
声出力回路を実現することができる。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention is
The source of the first field-effect transistor on the discharge side and the drain of the second field-effect transistor on the suction side are connected to each other, and the connection point is grounded via the coil and the first series body of the capacitor. The source of the second field effect transistor is connected to the drain of the first field effect transistor on the suction side, and the connection point is grounded via the coil and the second series body of the capacitor, and Two
Of each of the field effect transistors is connected to a power supply terminal and the sources of the first and second field effect transistors on the suction side are grounded, and the coils and capacitors of the first and second series bodies are connected. An audio output circuit in which a speaker is connected between connection points, each gate of the first field effect transistor on the ejection side, the first field effect transistor on the suction side, and the second field effect transistor on the ejection side. And a pulse width modulation signal having a reversed polarity via the input resistance to each gate of the second field effect transistor on the suction side, and the first and second field effect transistors on the ejection side. Is a voice output circuit characterized in that the input resistance values of the first and second field-effect transistors on the suction side are different from the input resistance value of Prevents penetration effect transistor and the suction-side field effect transistor, it is possible to realize a small audio output circuit radio wave noise.

【0012】請求項2記載の発明は、上記入力抵抗の抵
抗値を吐出側に対して吸込側を約2対1に設定した請求
項1記載の音声出力回路であり、電界効果トランジスタ
が貫通することなく電波ノイズを小さくし、歪率を最適
化することができる。
A second aspect of the present invention is the audio output circuit according to the first aspect, wherein the resistance value of the input resistance is set to about 2: 1 on the suction side with respect to the discharge side. It is possible to reduce the radio noise without optimizing the distortion rate.

【0013】以下本発明の実施形態について、図面を参
照しながら説明する。図1は本発明の一実施形態におけ
る音声出力回路の回路図を示し、図1において、1,4
は吐出側の信号の入力端子、2,3は吸込側の信号の入
力端子、25,28は入力端子1,4と吐出側のFET
9,12のゲート間に挿入した入力抵抗、26,27は
入力端子2,3と吸込側のFET10,11のゲート間
に挿入した入力抵抗、9,12は吐出側のFET、1
0,11は吸込側のFET、13は吐出側のFET9の
ソースと吸込側のFET10のドレインの接続点に設け
たパルス幅変調信号を元の波形に戻すフィルタのコイ
ル、14は吐出側のFET12のソースと吸込側のFE
T11のドレインとの接続点に設けたパルス幅変調信号
を元の信号に戻すフィルタのコイル、15はコイル13
とアース間に設けたパルス幅変調信号を元の波形に戻す
フィルタのコンデンサ、16はコイル14とアース間に
設けたパルス幅変調信号を元の波形に戻すフィルタのコ
ンデンサ、17はコイル13とコンデンサ15の接続点
とコイル14とコンデンサ16の接続点との間に設けた
パルス幅変調信号を元の波形に戻すフィルタのコンデン
サ、18はコンデンサ17に並列に設けた音響再生する
スピーカ、19は吐出側のFET9,12のドレインと
接続した電源端子である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a circuit diagram of an audio output circuit according to an embodiment of the present invention. In FIG.
Is a signal input terminal on the discharge side, 2 and 3 are signal input terminals on the suction side, and 25 and 28 are input terminals 1 and 4 and a FET on the discharge side.
Input resistors inserted between the gates 9 and 12, 26 and 27 are input resistors inserted between the input terminals 2 and 3 and the gates of the FETs 10 and 11 on the suction side, and 9 and 12 are FETs on the discharge side.
Reference numerals 0 and 11 are FETs on the suction side, 13 is a filter coil provided at the connection point between the source of the FET 9 on the discharge side and the drain of the FET 10 on the suction side to restore the original waveform, and 14 is the FET 12 on the discharge side. FE and suction side FE
A coil of a filter provided at the connection point with the drain of T11 for returning the pulse width modulation signal to the original signal, and 15 is a coil 13
And a ground, a filter capacitor for returning the pulse width modulation signal to the original waveform, 16 is a capacitor for a pulse width modulation signal provided between the coil 14 and the ground, and 17 is a coil 13 and a capacitor. A capacitor of a filter provided between the connection point of 15 and the connection point of the coil 14 and the capacitor 16 for returning the pulse width modulation signal to the original waveform, 18 is a speaker for acoustic reproduction provided in parallel with the capacitor 17, and 19 is a discharge It is a power supply terminal connected to the drains of the FETs 9 and 12 on the side.

【0014】以上のように構成された入力端子1,4と
2,3とにそれぞれ逆相の関係にあるパルス幅変調信号
20,21,22,23が入力されるとFET9〜12
はゲート電位がHiになったときON状態となり電流は
ドレインからソースに流れる。FET9,10,11,
12にそれぞれ信号20,21,22,23が入力され
ると、FET9,12がOFF、FET10,11がO
Nの状態と、FET9,12がON、FET10,11
がOFFの状態と交互に繰り返され、電流は電源端子1
9からFET12、コイル14、スピーカ18、コイル
13、FET10、アースという流れと、電源端子19
からFET9、コイル13、スピーカ18、コイル1
4、FET11、アースという流れとが交互に繰り返さ
れる。FETはゲートの電圧がソースの電圧に比べある
程度大きくなるとON状態となり、ドレインとソースの
間の抵抗値が小さくなり電流は一方からもう一方へ流れ
るようになっている。そこで、パルス幅変調信号20,
21,22,23は電流が吐出側のFETとそのFET
に直接つながっている吸込側のFETが同時にONして
両FETの電流が貫通しないようにタイムラグを持って
いる。
When the pulse width modulation signals 20, 21, 22, and 23 having the opposite phases are input to the input terminals 1, 4 and 2, 3 configured as described above, the FETs 9 to 12 are input.
Turns on when the gate potential becomes Hi, and current flows from the drain to the source. FET9,10,11,
When the signals 20, 21, 22, and 23 are input to 12, respectively, the FETs 9 and 12 are turned off and the FETs 10 and 11 are turned off.
N state, FET9,12 is ON, FET10,11
Is alternately turned off, and the current is the power supply terminal 1
9 to FET 12, coil 14, speaker 18, coil 13, FET 10, ground, and power supply terminal 19
To FET 9, coil 13, speaker 18, coil 1
4, the FET 11, and the flow of ground are alternately repeated. The FET is turned on when the gate voltage becomes higher than the source voltage to some extent, the resistance value between the drain and the source becomes small, and the current flows from one side to the other side. Therefore, the pulse width modulation signal 20,
21, 22 and 23 are FETs on the discharge side and their FETs.
There is a time lag so that the FETs on the suction side that are directly connected to are turned on at the same time and the currents of both FETs do not penetrate.

【0015】ところで、吐出側FETと吸込側FETと
を貫通させないためにタイムラグが決定されている場
合、入力抵抗の値を小さくすると立ち上がり、立ち下が
りが急峻となり貫通は無くなるが、電圧のリンギングが
大きくなり電波ノイズの発生の原因となる。また、入力
抵抗の値を大きくすると立ち上がり、立ち下がりがなだ
らかになるがFETは貫通する。したがって、本実施形
態では吐出側のFET9,12の入力抵抗25,28と
吸込側のFET10,11の入力抵抗26,27の値を
変え、片方のFETの入力抵抗を小さく、もう一方のF
ETの入力抵抗を大きくすることにより、FETの貫通
を抑えることができ、なおかつ電波ノイズの発生も小さ
くすることができるようになる。具体的に吐出側FET
の入力抵抗に対して吸込側FETの入力抵抗を約2対1
の割合に設定することにより最適化することができる。
By the way, when the time lag is determined so that the discharge side FET and the suction side FET are not penetrated, when the value of the input resistance is reduced, the rise and fall become steep and the penetration is eliminated, but the voltage ringing is large. May cause radio noise. Further, when the value of the input resistance is increased, the rising and falling become gentle, but the FET penetrates. Therefore, in the present embodiment, the values of the input resistances 25 and 28 of the discharge side FETs 9 and 12 and the input resistances 26 and 27 of the suction side FETs 10 and 11 are changed to reduce the input resistance of one FET and to reduce the other F
By increasing the input resistance of ET, the penetration of the FET can be suppressed and the generation of radio noise can be reduced. Specifically, discharge side FET
The input resistance of the suction side FET is about 2 to 1 with respect to the input resistance of
It can be optimized by setting the ratio to.

【0016】[0016]

【発明の効果】このように本発明による音声出力回路
は、FETの入力抵抗の抵抗値を吐出側と吸込側とで異
ならせて増幅させることにより、FETの貫通をさせる
ことなく電波ノイズを回路的に低減できるという効果が
得られる。
As described above, in the audio output circuit according to the present invention, the resistance value of the input resistance of the FET is made different between the discharge side and the suction side to be amplified, so that the radio noise is circuited without passing through the FET. The effect of being able to reduce it is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態による音声出力回路を示す
回路図
FIG. 1 is a circuit diagram showing an audio output circuit according to an embodiment of the present invention.

【図2】同実施形態によるパルス幅変調入力波形を示す
FIG. 2 is a diagram showing a pulse width modulation input waveform according to the same embodiment.

【図3】従来の音声出力回路を示す回路図FIG. 3 is a circuit diagram showing a conventional audio output circuit.

【図4】同回路のパルス幅変調入力波形を示す図FIG. 4 is a diagram showing a pulse width modulation input waveform of the circuit.

【図5】(a)ゲート抵抗によるゲート電圧の変化を示
す図 (b)ゲート電圧のON・OFFのタイミングを示す図
5A is a diagram showing a change in gate voltage due to a gate resistance, and FIG. 5B is a diagram showing ON / OFF timing of the gate voltage.

【符号の説明】[Explanation of symbols]

1〜4 入力端子 5〜8,25〜28 入力抵抗 9〜12 FET 13,14 コイル 15,16,17 コンデンサ 18 スピーカ 1-4 Input terminal 5-8, 25-28 Input resistance 9-12 FET 13,14 Coil 15, 16, 17 Capacitor 18 Speaker

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 吐出側の第1の電界効果トランジスタの
ソースと吸込側の第2の電界効果トランジスタのドレイ
ンとを接続すると共にその接続点をコイルとコンデンサ
の第1直列体を介して接地し、吐出側の第2の電界効果
トランジスタのソースと吸込側の第1の電界効果トラン
ジスタのドレインとを接続すると共にその接続点をコイ
ルとコンデンサの第2直列体を介して接地し、上記吐出
側の第1、第2の電界効果トランジスタの夫々のドレイ
ンを電源端子に接続すると共に上記吸込側の第1、第2
の電界効果トランジスタの夫々のソースを接地し、上記
第1、第2の直列体のコイルとコンデンサの接続点間に
スピーカを接続した音声出力回路であって、上記吐出側
の第1の電界効果トランジスタと上記吸込側の第1の電
界効果トランジスタの各ゲートおよび上記吐出側の第2
の電界効果トランジスタと上記吸込側の第2の電界効果
トランジスタの各ゲートに夫々入力抵抗を介して極性が
反転した関係にあるパルス幅変調信号を供給し、かつ上
記吐出側の第1、第2の電界効果トランジスタの入力抵
抗の値に対して上記吸込側の第1、第2の電界効果トラ
ンジスタの入力抵抗の値を異ならしめたことを特徴とす
る音声出力回路。
1. A source of a first field effect transistor on the discharge side and a drain of a second field effect transistor on the suction side are connected and the connection point is grounded via a first series body of a coil and a capacitor. , The source of the second field effect transistor on the discharge side and the drain of the first field effect transistor on the suction side are connected, and the connection point is grounded via the second series body of the coil and the capacitor, Drains of the first and second field effect transistors of the first and second field effect transistors are connected to the power supply terminal, and the first and second of the suction side are connected.
Is a sound output circuit in which the source of each of the field effect transistors is grounded, and a speaker is connected between the connection points of the coils of the first and second series bodies and the capacitor, the first field effect on the discharge side. A transistor and gates of the first field effect transistor on the suction side and a second gate on the discharge side
Of the field-effect transistor and the gate of the second field-effect transistor on the suction side are supplied with pulse width modulation signals having polarities inverted via input resistors, respectively, and the first and second circuits on the ejection side are supplied. The voice output circuit is characterized in that the input resistance values of the first and second field effect transistors on the suction side are different from the input resistance value of the field effect transistor.
【請求項2】 上記入力抵抗はその抵抗値を吐出側に対
して吸込側を約2対1にした請求項1の音声出力回路。
2. The audio output circuit according to claim 1, wherein the input resistance has a resistance value of about 2: 1 on the suction side with respect to the discharge side.
JP8083680A 1996-04-05 1996-04-05 Audio output circuit Pending JPH09275322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8083680A JPH09275322A (en) 1996-04-05 1996-04-05 Audio output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8083680A JPH09275322A (en) 1996-04-05 1996-04-05 Audio output circuit

Publications (1)

Publication Number Publication Date
JPH09275322A true JPH09275322A (en) 1997-10-21

Family

ID=13809209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8083680A Pending JPH09275322A (en) 1996-04-05 1996-04-05 Audio output circuit

Country Status (1)

Country Link
JP (1) JPH09275322A (en)

Similar Documents

Publication Publication Date Title
US4333058A (en) Operational amplifier employing complementary field-effect transistors
US6707337B2 (en) Self-operating PWM amplifier
US7400191B2 (en) Switching power amplifier
US6605991B2 (en) Circuitry for creating a spectral null in a differential output switching amplifier and method therefor
WO1997015170A1 (en) Class d hearing aid amplifier with feedback
JPH0728181B2 (en) Pulse width modulation amplifier circuit
JPH07212148A (en) Amplifier
US6621335B2 (en) Class D amplifier with passive RC network
US6396934B1 (en) Analog audio filter for high frequencies
JP3894294B2 (en) Power Amplifier
JPH08504290A (en) Device for reading information from a track on a record carrier
WO1995033305A1 (en) Pulse width modulation amplifier
Omeni et al. A micropower CMOS continuous-time filter with on-chip automatic tuning
JPH09275322A (en) Audio output circuit
JP6647932B2 (en) Audio amplifier circuit, audio output device using the same, and electronic device using the same
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
CN113258908A (en) Dual bootstrapping for open loop pulse width modulation drivers
JPH07254824A (en) Amplifier
US7110718B1 (en) Phase distortion using MOS nonlinear capacitance
US8917142B2 (en) Switching circuit and envelope signal amplifier
JPS6228607B2 (en)
JP2004135016A (en) Output muting circuit of audio equipment
JP2003152467A (en) Power amplifier
JP2002314351A (en) Electronic circuit device and switching circuit device using the same
JPS641779Y2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531