JPH0927268A - Manufacture of electron emitting element, electron source, and image forming device - Google Patents

Manufacture of electron emitting element, electron source, and image forming device

Info

Publication number
JPH0927268A
JPH0927268A JP19796495A JP19796495A JPH0927268A JP H0927268 A JPH0927268 A JP H0927268A JP 19796495 A JP19796495 A JP 19796495A JP 19796495 A JP19796495 A JP 19796495A JP H0927268 A JPH0927268 A JP H0927268A
Authority
JP
Japan
Prior art keywords
electron
emitting device
manufacturing
voltage
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19796495A
Other languages
Japanese (ja)
Other versions
JP3062991B2 (en
Inventor
Toshiichi Onishi
敏一 大西
Masato Yamanobe
正人 山野辺
Tatsuya Iwasaki
達哉 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19796495A priority Critical patent/JP3062991B2/en
Publication of JPH0927268A publication Critical patent/JPH0927268A/en
Application granted granted Critical
Publication of JP3062991B2 publication Critical patent/JP3062991B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a surface conduction type electron emitting element having high electron emission efficiency and having high stability when driven over a long time. SOLUTION: This method for manufacturing a surface conduction type electron emitting element provided with a conductive film 3 having an electron emitting part 2 between electrodes 4, 5 includes a process for forming a carbonaceous coating in the gap of the conductive film 3 that serves as the electron emitting part 2 and for applying a voltage to the coating in an evacuated atmosphere. The crystalline property of the carbonaceous coating can thus be enhanced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、該
素子を多数個配置してなる電子源、及び該電子源を用い
て構成した表示装置や露光装置等の画像形成装置の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source in which a large number of such devices are arranged, and a method for manufacturing an image forming apparatus such as a display device or an exposure device which is constructed by using the electron source. .

【0002】[0002]

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are a thermoelectron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type ". ), Metal / insulating layer / metal type (hereinafter referred to as “MI
It is called "M type". ) And surface conduction electron-emitting devices.

【0003】FE型の例としては、W.P. Dyke
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “Physical
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, “Field Em
"Ission", Advance in Elect
ron Physics, 8, 89 (1956) or C.I. A. Spindt, “Physical
Properties of thin-filmfi
eld emission cathodes wit
h mollybdenum cones ”, J. A.
ppl. Phys. , 47, 5248 (1976)
And the like are known.

【0004】MIM型の例としては、C.A. Mea
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
An example of the MIM type is C.I. A. Mea
d, “Operation of Tunnel-Em
"Ission Devices", J. Appl.
Phys. , 32,646 (1961) and the like are known.

【0005】表面伝導型電子放出素子の例としては、
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
As an example of the surface conduction electron-emitting device,
M. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290 (1
965) and the like.

【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2 薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“Thin Solid
Films”, 9,317(1972)]、In2
3 /SnO2 薄膜によるもの[M.Hartwell
and C.G. Fonstad:“IEEE T
rans. ED Conf.”, 519(197
5)]、カーボン薄膜によるもの[荒木久 他:真空、
第26巻、第1号、22頁(1983)]等が報告され
ている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer: "Thin Solid
Films ", 9, 317 (1972)], In 2
O 3 / SnO 2 thin film [M. Hartwell
and C.I. G. FIG. Fonstad: "IEEE T
rans. ED Conf. , 519 (197
5)], using a carbon thin film [Hisashi Araki et al .: Vacuum,
26, No. 1, p. 22 (1983)].

【0007】表面伝導型電子放出素子は、絶縁性の基板
上に形成された導電性膜に、膜面に平行に電流を流すこ
とにより電子放出が生ずる現象を利用するものである。
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is applied to a conductive film formed on an insulating substrate in parallel with the film surface.

【0008】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性膜に、予めフォーミング
と称される通電処理により電子放出部を形成したものが
挙げられる。フォーミングは、導電性膜の両端に直流電
圧あるいは非常にゆっくりとした昇電圧、例えば1V/
1分程度の昇電圧を印加通電することで通常行われ、導
電性膜を局所的に破壊、変形もしくは変質させて構造を
変化させ、電気的に高抵抗な状態の電子放出部を形成す
る処理である。電子放出は、上記電子放出部が形成され
た導電性膜に電圧を印加して電流を流すことにより、電
子放出部に発生した亀裂付近から行われる。
As a typical configuration example of the surface conduction electron-emitting device, a conductive film such as a metal oxide which connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is performed by applying a DC voltage or a very slow rising voltage across the conductive film, for example, 1 V /
A process that is usually performed by applying and applying a rising voltage for about 1 minute to locally destroy, deform or alter the conductive film to change the structure and form an electron-emitting portion in an electrically high resistance state. Is. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion by applying a voltage to the conductive film in which the electron emitting portion is formed and flowing a current.

【0009】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.

【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、同1−283
749号公報、同2−257552号公報)。また、特
に表示装置においては、液晶を用いた表示装置と同様の
平板型表示装置とすることが可能で、しかもバックライ
トが不要な自発光型の表示装置として、表面伝導型電子
放出素子を多数配置した電子源と、この電子源からの電
子線の照射により可視光を発光する蛍光体とを組み合わ
せた表示装置が提案されている(アメリカ特許第506
6883号明細書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source in which a large number of rows connected to each other (also referred to as common wiring) is arranged (also referred to as a ladder arrangement) (Japanese Patent Laid-Open No. 64-31332 and 1-283).
749, and 2-257552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 506).
No. 6883).

【0011】[0011]

【発明が解決しようとする課題】前記電子源、画像形成
装置等に用いられる電子放出素子を長時間駆動するに際
しては安定で制御された電子放出特性及びその効率の向
上が望まれて来た。
When the electron-emitting device used in the electron source, the image forming apparatus and the like is driven for a long time, stable and controlled electron-emitting characteristics and its efficiency have been desired to be improved.

【0012】上記の効率とは、例えば前述の表面伝導型
電子放出素子であれば、一対の対向する素子電極に電圧
を印加したとき、流れる電流(以降、「素子電流If」
と呼ぶ)に対する真空中に放出される電流(以降、「放
出電流Ie」と呼ぶ)との電流比をさす。つまり、素子
電流Ifはできるだけ小さく、放出電流Ieはできるだ
け大きいことが望ましい。
The above-mentioned efficiency means, for example, in the case of the above-mentioned surface conduction electron-emitting device, when a voltage is applied to a pair of opposing device electrodes, a current (hereinafter referred to as "device current If").
(Hereinafter referred to as “emission current Ie”) with respect to the current emitted in the vacuum (hereinafter referred to as “emission current Ie”). That is, it is desirable that the device current If is as small as possible and the emission current Ie is as large as possible.

【0013】安定で制御された電子放出特性と効率の向
上がなされれば、例えば蛍光体を画像形成部材とする画
像形成装置においては、低電流で明るい高品位な画像形
成装置、例えばフラットテレビが実現される。また、低
電流化にともない、画像形成装置を構成する駆動回路等
も安価になることも期待できる。
If stable and controlled electron emission characteristics and efficiency are improved, in an image forming apparatus using a phosphor as an image forming member, for example, a bright and high quality image forming apparatus with a low current, such as a flat television, can be used. Will be realized. Further, it can be expected that the drive circuit and the like that form the image forming apparatus will be cheaper as the current becomes lower.

【0014】従来、上記効率の向上のため、前記フォー
ミング処理をした表面伝導型電子放出素子に対して、有
機化合物ガスを含む雰囲気中で、電子放出部を含む導電
性膜に電圧を印加する工程(以後、この工程を活性化と
呼ぶ)を行っていた。このような活性化後の素子には、
電子放出部(またはその近傍)に炭素及び炭素化合物が
堆積されていると考えられている。
Conventionally, in order to improve the efficiency, a step of applying a voltage to a conductive film including an electron emitting portion in an atmosphere containing an organic compound gas with respect to the surface conduction type electron emitting device subjected to the forming treatment. (Hereinafter, this step is called activation). After such activation, the device
It is considered that carbon and a carbon compound are deposited on (or in the vicinity of) the electron emitting portion.

【0015】しかしながら、上記の方法で作製された一
般的な表面伝導型電子放出素子は、有機化合物ガスを排
気された状態で電子放出のための駆動を長時間行うと、
放出電流が低下してくるという問題点があった。
However, in a general surface conduction electron-emitting device manufactured by the above method, when driving for electron emission is performed for a long time in a state where the organic compound gas is exhausted,
There is a problem that the emission current is reduced.

【0016】上記放出電流の低下の一因として、堆積さ
れた炭素質被膜が、長時間の駆動に伴って脱離すること
が考えられ、該被膜の結晶性の良否が、電子源及び画像
形成装置の安定性に寄与している。つまりは、結晶性が
高い炭素を主成分とする被膜が形成できれば、放出電流
Ieを上昇させることに加え、素子毎の電子放出特性の
バラツキを抑制させることができる。また、長時間駆動
が可能となり、更には、安定な電子源及び画像形成装置
を作製することが期待できる。
It is considered that the deposited carbonaceous film is desorbed with the driving for a long time as one of the causes of the decrease of the emission current, and whether the crystallinity of the film is good or bad depends on the electron source and the image formation. It contributes to the stability of the device. In other words, if a film mainly composed of carbon with high crystallinity can be formed, it is possible to increase the emission current Ie and also suppress variations in electron emission characteristics among devices. Further, it can be driven for a long time, and further, it can be expected to manufacture a stable electron source and an image forming apparatus.

【0017】本発明の目的は、上記事情に鑑み、長時間
駆動しても、電子放出効率を高いまま維持でき安定に駆
動し得る電子放出素子及びそれを用いた電子源及び画像
形成装置の製法を提供することにある。
In view of the above circumstances, an object of the present invention is to provide a method of manufacturing an electron-emitting device and an electron source and an image forming apparatus using the electron-emitting device, which can maintain high electron emission efficiency and can be stably driven even when driven for a long time. To provide.

【0018】[0018]

【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は以下の通りである。
The configuration of the present invention which has been achieved to achieve the above object is as follows.

【0019】即ち、本発明の第一は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、一部に間隙を有し、少なくとも該間隙部に炭
素を主成分とする膜を有する導電性膜に、排気後に電圧
を印加する工程を有することを特徴とする電子放出素子
の製造方法にある。
That is, the first aspect of the present invention is a method for manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, wherein a gap is partially formed and carbon is mainly contained in at least the gap portion. A method for manufacturing an electron-emitting device is characterized by including a step of applying a voltage to a conductive film having a film as a component after exhausting.

【0020】また、本発明の第二は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、一部に間隙を有する導電性膜の少なくとも該
間隙部に、炭素を主成分とする膜を形成する工程と、前
記炭素を主成分とする膜を有する導電性膜に、排気後に
電圧を印加する工程とを有することを特徴とする電子放
出素子の製造方法にある。
A second aspect of the present invention is a method of manufacturing an electron-emitting device including a conductive film having an electron-emitting portion between electrodes, wherein at least the conductive film having a gap has at least the gap. A method for manufacturing an electron-emitting device, comprising: a step of forming a film containing carbon as a main component; and a step of applying a voltage to the conductive film having the film containing carbon as a main component after exhausting. is there.

【0021】上記本発明第二は、さらにその特徴とし
て、「前記炭素を主成分とする膜を形成する工程と、排
気後に電圧を印加する工程とを繰り返し行う過程を有す
る」こと、「前記導電性膜の間隙部に炭素を主成分とす
る膜を形成する工程は、炭素あるいは炭素化合物の雰囲
気下にて、該導電性膜に電圧を印加する工程を有する」
こと、「導電性膜に間隙を形成する工程を有する」こ
と、「前記導電性膜に間隙を形成する工程は、該導電性
膜に電圧を印加する工程を有する」こと、「前記導電性
膜に間隙を形成する工程における導電性膜への電圧の印
加は、電圧値を時間とともに増加させて行う」こと、
「前記排気後に導電性膜に印加される電圧値は、前記導
電性膜に間隙を形成する工程において導電性膜に印加さ
れる電圧値よりも小さい」こと、をも含むものである。
The second aspect of the present invention is further characterized in that it "has a step of repeatedly performing the step of forming the film containing carbon as a main component and the step of applying a voltage after exhausting", The step of forming a film containing carbon as a main component in the gap portion of the conductive film includes a step of applying a voltage to the conductive film in an atmosphere of carbon or a carbon compound. "
That “the step of forming a gap in the conductive film is included”, “the step of forming the gap in the conductive film includes a step of applying a voltage to the conductive film”, “the conductive film The voltage is applied to the conductive film in the step of forming the gap in the gap by increasing the voltage value with time. "
"The voltage value applied to the conductive film after the evacuation is smaller than the voltage value applied to the conductive film in the step of forming a gap in the conductive film".

【0022】また、上記本発明第一及び第二は、さらに
その特徴として、「前記排気後に電圧を印加する工程
は、前記炭素を主成分とする膜を加熱する工程を有す
る」こと、「前記排気後に電圧を印加する工程は、前記
炭素を主成分とする膜の結晶性を向上させる工程であ
る」こと、「前記排気後の雰囲気は、1×10-6tor
r以下である」こと、「前記導電性膜は、微粒子からな
る」こと、「前記微粒子は、金属あるいは金属酸化物で
ある」こと、「前記炭素を主成分とする膜は、アモルフ
ァスカーボンあるいはグラファイトあるいはこれらの混
合物を主体としてなる」こと、「前記電子放出素子は、
表面伝導型電子放出素子である」こと、をも含むもので
ある。
Further, the first and second aspects of the present invention are further characterized in that "the step of applying a voltage after the exhaust includes a step of heating the film containing carbon as a main component". The step of applying a voltage after evacuation is a step of improving the crystallinity of the film containing carbon as a main component. "" The atmosphere after evacuation is 1 × 10 -6 torr
r or less "," the conductive film is composed of fine particles "," the fine particles are a metal or a metal oxide "," the film containing carbon as a main component is amorphous carbon or graphite ". Alternatively, it is mainly composed of a mixture thereof, "the electron-emitting device is
It is also a surface conduction electron-emitting device ".

【0023】また、本発明の第三は、電子放出素子と前
記電子放出素子の駆動手段とを有する電子源の製造方法
において、前記電子放出素子が、前記本発明第一又は第
二の方法にて製造されることを特徴とする電子源の製造
方法にある。
A third aspect of the present invention is a method for manufacturing an electron source having an electron-emitting device and driving means for the electron-emitting device, wherein the electron-emitting device is the same as the first or second method of the present invention. The method for manufacturing an electron source is characterized by being manufactured by the following method.

【0024】上記本発明第三は、さらにその特徴とし
て、「前記電子源は、複数の電子放出素子が並列に結線
された素子列を少なくとも1列以上有する電子源であ
る」こと、「前記電子源は、複数の電子放出素子が結線
された素子列の複数列がマトリクス配置されている電子
源である」こと、をも含むものである。
The third aspect of the present invention is further characterized in that "the electron source is an electron source having at least one row of elements in which a plurality of electron-emitting devices are connected in parallel". The source is also an electron source in which a plurality of element rows in which a plurality of electron-emitting devices are connected are arranged in a matrix. ”

【0025】また、本発明の第四は、電子放出素子と電
子線の照射により画像を形成する画像形成部材とを有す
る画像形成用パネルの製造方法において、前記電子放出
素子が、前記本発明第一又は第二の方法にて製造される
ことを特徴とする画像形成用パネルの製造方法にある。
A fourth aspect of the present invention is a method for manufacturing an image-forming panel having an electron-emitting device and an image-forming member for forming an image by irradiation of an electron beam, wherein the electron-emitting device is the same as the present invention. An image forming panel manufacturing method is characterized by being manufactured by the first or second method.

【0026】上記本発明第四は、さらにその特徴とし
て、「前記画像形成用パネルは、前記電子放出素子の複
数が並列に結線された素子列を少なくとも1列以上有す
る画像形成用パネルである」こと、「前記画像形成用パ
ネルは、前記電子放出素子の複数が結線された素子列の
複数列がマトリクス配置されている画像形成用パネルで
ある」こと、「前記画像形成部材が、蛍光体である」こ
と、をも含むものである。
The fourth aspect of the present invention is further characterized in that "the image forming panel has at least one element row in which a plurality of the electron-emitting devices are connected in parallel." That, "the image forming panel is an image forming panel in which a plurality of rows of the element rows in which a plurality of the electron-emitting devices are connected are arranged in a matrix", "the image forming member is a phosphor. "There is".

【0027】更に、本発明の第五は、電子放出素子と、
画像形成部材と、前記電子放出素子から放出される電子
線の前記画像形成部材への照射を情報信号に応じて制御
する駆動手段とを有する画像形成装置の製造方法におい
て、前記電子放出素子が前記本発明第一又は第二の方法
にて製造されることを特徴とする画像形成装置の製造方
法にある。
The fifth aspect of the present invention is to provide an electron-emitting device,
In the method of manufacturing an image forming apparatus, which includes an image forming member and a driving unit that controls irradiation of an electron beam emitted from the electron emitting device to the image forming member according to an information signal, the electron emitting device is An image forming apparatus manufacturing method is characterized by being manufactured by the first or second method of the present invention.

【0028】上記本発明第五は、さらにその特徴とし
て、「前記画像形成装置は、前記電子放出素子の複数が
並列に結線された素子列を少なくとも1列以上有する画
像形成装置である」こと、「前記画像形成装置は、前記
電子放出素子の複数が結線された素子列の複数列がマト
リクス配置されている画像形成装置である」こと、「前
記画像形成部材が、蛍光体である」こと、をも含むもの
である。
The fifth aspect of the present invention is further characterized in that "the image forming apparatus is an image forming apparatus having at least one element row in which a plurality of the electron-emitting elements are connected in parallel.""The image forming apparatus is an image forming apparatus in which a plurality of element rows in which a plurality of the electron-emitting devices are connected are arranged in a matrix", "the image forming member is a phosphor", Is also included.

【0029】[0029]

【発明の実施の形態】上記のように、本発明は、電子放
出素子、この電子放出素子を複数個備えた電子源、これ
を用いた画像形成用パネル並びに画像形成装置の新規な
製造方法に係るもので、各発明の構成及び作用を以下に
更に説明する。
As described above, the present invention relates to an electron-emitting device, an electron source including a plurality of the electron-emitting devices, an image forming panel using the same, and a novel method of manufacturing an image forming apparatus. Therefore, the configuration and operation of each invention will be further described below.

【0030】本発明に係る電子放出素子は、先述したよ
うな冷陰極型の電子放出素子に分類されるもので、それ
らの中でも電子放出特性等の観点から特に表面伝導型の
電子放出素子が好適である。このため、以下では表面伝
導型電子放出素子を例に挙げて説明する。
The electron-emitting device according to the present invention is classified into the cold cathode type electron-emitting device as described above. Among them, the surface conduction type electron-emitting device is particularly preferable from the viewpoint of electron emission characteristics and the like. Is. Therefore, the surface conduction electron-emitting device will be described below as an example.

【0031】本発明に係る表面伝導型電子放出素子には
平面型と垂直型がある。まず、平面型の表面伝導型電子
放出素子の基本的な構成について説明する。
The surface conduction electron-emitting device according to the present invention includes a flat type and a vertical type. First, the basic structure of a flat surface conduction electron-emitting device will be described.

【0032】図1(a),(b)は、平面型の表面伝導
型電子放出素子の基本的な構成を示す図であり、図中、
1は基板、2は電子放出部、3は導電性膜、4と5は電
極(素子電極)である。
FIGS. 1A and 1B are views showing the basic structure of a flat surface conduction electron-emitting device.
Reference numeral 1 is a substrate, 2 is an electron emitting portion, 3 is a conductive film, and 4 and 5 are electrodes (element electrodes).

【0033】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
The substrate 1 is, for example, quartz glass or Na.
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0034】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
As the material of the device electrodes 4 and 5 facing each other,
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【0035】素子電極間隔L、素子電極長さW、導電性
膜3の形状等は、応用される形態等によって設計され
る。
The element electrode spacing L, the element electrode length W, the shape of the conductive film 3 and the like are designed according to the applied form.

【0036】素子電極間隔Lは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。
The device electrode spacing L is preferably several hundred angstroms to several hundreds of micrometers, more preferably several micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 4 and 5. .

【0037】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。
The device electrode length W is preferably several micrometers to several hundreds of micrometers in consideration of the electrode resistance value and electron emission characteristics, and the device electrode thickness d is
Hundreds of Angstroms to a few micrometers.

【0038】尚、図1に示される電子放出素子は、基板
1上に、素子電極4,5、導電性膜3の順に積層された
ものとなっているが、基板1上に、導電性膜3、素子電
極4,5の順に積層したものとしてもよい。
In the electron-emitting device shown in FIG. 1, the device electrodes 4, 5 and the conductive film 3 are laminated in this order on the substrate 1, but the conductive film is formed on the substrate 1. 3, the device electrodes 4 and 5 may be laminated in this order.

【0039】導電性膜3は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この導電性
膜3の膜厚は、好ましくは数オングストロームから数千
オングストロームで、特に好ましくは10オングストロ
ームから500オングストロームであり、その抵抗値
は、10の3乗から10の7乗オーム/□のシート抵抗
値である。
In order to obtain good electron emission characteristics, the conductive film 3 is particularly preferably a fine particle film composed of fine particles, and the thickness of the conductive film 3 depends on the step coverage of the device electrodes 4 and 5 and the device. It is appropriately selected depending on the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive film 3 is preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 500 angstroms, and its resistance value is 10 3 to 10 7 ohm / □ sheet. It is the resistance value.

【0040】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
In the present specification, the term “fine particles” is frequently used, and the meaning will be described.

【0041】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
Small particles are called "fine particles", and smaller ones are called "ultra fine particles". It is widely known that particles smaller than "ultrafine particles" and having a number of atoms of about several hundreds or less are called "clusters".

【0042】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
However, each boundary is not strict, and changes depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0043】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では、「本稿で微粒子と言うときにはその直径がだ
いたい2〜3μm程度から10nm程度までとし、特に
超微粒子というときは粒径が10nm程度から2〜3n
m程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)と記述されて
いる。
For example, in “Experimental Physics Course 14: Surfaces and Particles” (edited by Kinoshita Yoshio, published by Kyoritsu Shuppan, September 1, 1986), “particles in this paper have a diameter of about 2-3 μm to 10 nm. And especially when it is referred to as ultrafine particles, the particle size is about 10 nm to 2-3 n.
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is from 2 to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).

【0044】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
In addition, the definition of “ultrafine particles” in the “Hayashi / Ultrafine Particle Project” of the New Technology Development Corporation has the following lower limit of the particle size, and is as follows.

【0045】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
1個の超微粒子はおよそ100〜108 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」(「超微粒子−創造科学技
術」林主税、上田良二、田崎明 編;三田出版 198
8年 2ページ1〜4行目)/「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される1
個の粒子は、ふつうクラスターと呼ばれる」(同書2ペ
ージ12〜13行目)。
In the "Ultrafine particle project" (1981-1986) of the Creative Science and Technology Promotion System, particles having a particle size (diameter) in the range of about 1 to 100 nm are called "ultrafine particles". Then, one ultrafine particle is an aggregate of about 100 to 10 8 atoms. From the atomic scale, the ultrafine particles are large to huge particles. "(" Ultrafine particles- Creative Science and Technology "Takashi Hayashi, Ryoji Ueda, Akira Tasaki ed .; Mita Publishing 198
8 years, page 2, lines 1 to 4) / "Even smaller than ultrafine particles, that is, composed of several to several hundred atoms 1
Individual particles are usually called clusters "(ibid., Page 2, lines 12-13).

【0046】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜10Å程度、上限は数μm
程度のものを指すこととする。
Based on the above general term,
In the present specification, “fine particles” are an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is several Å to 10 Å, and the upper limit is several μm.
I will refer to something of a degree.

【0047】導電性膜3を構成する材料としては、例え
ばPd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属、P
dO,SnO2 ,In23 ,PbO,Sb23 等の
酸化物、HfB2 ,ZrB2,LaB6 ,CeB6 ,Y
4 ,GdB4 等の硼化物、TiC,ZrC,HfC,
TaC,SiC,WCなどの炭化物、TiN,ZrN,
HfN等の窒化物、Si,Ge等の半導体、カーボン等
が挙げられる。
As the material forming the conductive film 3, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Fe, Zn, Sn, Ta, W, and Pb;
oxides such as dO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , Y
Borides such as B 4 and GdB 4 , TiC, ZrC, HfC,
Carbides such as TaC, SiC and WC, TiN, ZrN,
Examples include nitrides such as HfN, semiconductors such as Si and Ge, and carbon.

【0048】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む)の膜を
さす。微粒子膜である場合、微粒子の粒径は、数オング
ストロームから数千オングストロームであることが好ま
しく、特に好ましくは10オングストロームから200
オングストロームである。
The above-mentioned fine particle film is a film in which a plurality of fine particles are aggregated, and the fine structure thereof is not only a state in which the fine particles are dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other (some Fine particles of
(Including the case where an island-shaped structure is formed as a whole). In the case of a fine particle film, the particle diameter of the fine particles is preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 200 angstroms.
Angstrom.

【0049】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性膜3の膜厚、膜質、
材料及び後述するフォーミング条件等の製法に依存して
形成される。従って、電子放出部2の位置及び形状は図
1に示されるような位置及び形状に特定されるものでは
ない。
The electron emitting portion 2 has a crack, and the electron is emitted from the vicinity of this crack. The electron-emitting portion 2 including the crack and the crack itself have a thickness, film quality,
It is formed depending on a material and a manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.

【0050】亀裂内部には、数オングストロームから数
百オングストロームの粒径の導電性微粒子を有すること
もある。この導電性微粒子は、導電性膜3を構成する材
料の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性膜3
は炭素を主成分とする膜を有する。
Inside the cracks, there may be conductive fine particles having a particle diameter of several angstroms to several hundred angstroms. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive film 3. In addition, the electron emitting portion 2 including a crack and the conductive film 3 in the vicinity thereof
Has a film containing carbon as a main component.

【0051】次に、垂直型の表面伝導型電子放出素子の
基本的な構成について説明する。
Next, the basic structure of the vertical type surface conduction electron-emitting device will be described.

【0052】図2は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中21は段差形成部材
で、その他図1と同じ符号は同じ部材を示すものであ
る。
FIG. 2 is a view showing the basic structure of a vertical type surface conduction electron-emitting device, in which 21 is a step forming member and the same reference numerals as those in FIG. 1 indicate the same members.

【0053】基板1、電子放出部2、導電性膜3、素子
電極4,5は、前述した平面型の表面伝導型電子放出素
子と同様の材料で構成されたものである。
The substrate 1, the electron emitting portion 2, the conductive film 3, and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned planar type surface conduction electron emitting device.

【0054】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔L(図1参照)に対応するもので、段差形
成部材21の作成法や素子電極4,5間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。
The step forming member 21 is formed by, for example, a vacuum vapor deposition method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode distance L (see FIG. 1) of the above-mentioned flat surface conduction electron-emitting device. It is set by the voltage applied between the first and second electrodes, but is preferably several hundred angstroms to several tens of micrometers, and particularly preferably several hundred angstroms to several micrometers.

【0055】導電性膜3は、通常、素子電極4,5の作
成後に形成されるので、素子電極4,5の上に積層され
るが、導電性膜3の形成後に素子電極4,5を作成し、
導電性膜3の上に素子電極4,5が積層されるようにす
ることも可能である。また、平面型の表面伝導型電子放
出素子の説明においても述べたように、電子放出部2の
形成は、導電性膜3の膜厚、膜質、材料及び後述するフ
ォーミング条件等の製法に依存するので、その位置及び
形状は図2に示されるような位置及び形状に特定される
ものではない。
Since the conductive film 3 is usually formed after the device electrodes 4 and 5 are formed, it is laminated on the device electrodes 4 and 5, but the device electrodes 4 and 5 are formed after the conductive film 3 is formed. make,
The device electrodes 4 and 5 may be stacked on the conductive film 3. Further, as described in the description of the planar type surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the film thickness of the conductive film 3, the film quality, the material, the forming conditions described later, and the like. Therefore, its position and shape are not limited to the position and shape shown in FIG.

【0056】尚、以下の説明は、上述の平面型の表面伝
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。
In the following description, of the above-mentioned planar type surface conduction electron-emitting device and vertical type surface conduction type electron emission device, the planar type is taken as an example. A vertical surface conduction electron-emitting device may be used instead of the electron-emitting device.

【0057】本発明に好適な表面伝導型電子放出素子の
基本構成の製法としては様々な方法が考えられるが、そ
の一例を図3に基づいて説明する。尚、図3において図
1と同じ符号は同じ部材を示すものである。
Various methods are conceivable as a method for manufacturing the basic structure of the surface conduction electron-emitting device suitable for the present invention, and one example thereof will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same members.

【0058】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術等により基板1の面上に素子電極4,5を形成する
(図3(a))。
1) After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then on the surface of the substrate 1 by a photolithography technique or the like. The device electrodes 4 and 5 are formed (FIG. 3A).

【0059】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属膜を形成する。尚、
有機金属溶液とは、前述の導電性膜3の構成材料の金属
を主元素とする有機化合物の溶液である。この後、有機
金属膜を加熱焼成処理し、リフトオフ、エッチング等に
よりパターニングされた導電性膜3を形成する(図3
(b))。
2) The element electrode 4 is formed by applying an organic metal solution on the substrate 1 on which the element electrodes 4 and 5 are provided and leaving it to stand.
And the element electrode 5 are connected to each other to form an organic metal film. still,
The organic metal solution is a solution of an organic compound whose main element is a metal of the constituent material of the conductive film 3 described above. After that, the organic metal film is heated and baked to form the conductive film 3 patterned by lift-off, etching or the like (FIG. 3).
(B)).

【0060】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。
Although the coating method of the organic metal solution has been described here, the present invention is not limited to this, and examples thereof include a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method and a spinner method. It is also possible to form an organic metal film.

【0061】3)続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を以下に説明するが、本発明に係るフォーミング工
程はこれに限られるものではなく、導電性膜3に亀裂を
生じさせて高抵抗状態を形成させる方法であればいかな
る方法でも良い。
3) Subsequently, a forming process is performed. As an example of the method of this forming step, a method by energization will be described below, but the forming step according to the present invention is not limited to this, and cracks are generated in the conductive film 3 to form a high resistance state. Any method may be used as long as it is a method.

【0062】素子電極4,5間に不図示の電源より通電
すると、導電性膜3の部位に構造の変化した電子放出部
2が形成される(図3(c))。この通電処理により導
電性膜3を局所的に破壊、変形もしくは変質せしめ、構
造の変化した部位が電子放出部2である。
When a power source (not shown) is applied between the device electrodes 4 and 5, an electron emitting portion 2 having a changed structure is formed at the portion of the conductive film 3 (FIG. 3C). By this energization treatment, the conductive film 3 is locally destroyed, deformed or denatured, and the site where the structure is changed is the electron emitting portion 2.

【0063】通電フォーミングの電圧波形の例を図4に
示す。
FIG. 4 shows an example of a voltage waveform of energization forming.

【0064】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is preferably a pulse waveform,
There are a case where a voltage pulse with a constant pulse peak value is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).

【0065】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0066】図4(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔であり、例えば、T1を1マ
イクロ秒〜10ミリ秒、T2を10マイクロ秒〜100
ミリ秒とし、波高値(フォーミング時のピーク電圧)を
前述した電子放出素子の形態に応じて適宜選択して、1
0の−5乗torr程度の適当な真空度の真空雰囲気下
で、数秒から数十分印加する。尚、印加する電圧波形
は、図示される三角波に限定されるものではなく、矩形
波等の所望の波形を用いても良く、その波高値及びパル
ス幅・パルス間隔等についても上述の値に限るものでは
なく、電子放出部2が良好に形成されるように、電子放
出素子の抵抗値等に合わせて所望の値を選択することが
できる。
In FIG. 4A, T1 and T2 are the pulse width and pulse interval of the voltage waveform. For example, T1 is 1 microsecond to 10 milliseconds and T2 is 10 microseconds to 100.
The peak value (peak voltage at the time of forming) is set to millisecond and is appropriately selected according to the form of the electron-emitting device described above.
It is applied for several seconds to several tens of minutes in a vacuum atmosphere having an appropriate degree of vacuum of about 0 −5 torr. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave may be used, and the crest value, pulse width, pulse interval, etc. are also limited to the above values. However, a desired value can be selected according to the resistance value of the electron-emitting device so that the electron-emitting portion 2 can be formed favorably.

【0067】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, the case of applying the voltage pulse while increasing the pulse crest value will be described with reference to FIG.

【0068】図4(b)におけるT1及びT2は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T1 and T2 in FIG. 4B are shown in FIG.
As in (a), the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps,
The voltage is applied in an appropriate vacuum atmosphere similar to that described with reference to FIG.

【0069】尚、パルス間隔T2中に、導電性膜3を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば0.1V程度の電圧で素子電流を測定して抵抗値を
求め、例えば1Mオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。
During the pulse interval T2, the element current is measured at a voltage that does not locally damage, deform or alter the conductive film 3, for example, a voltage of about 0.1 V to obtain a resistance value, for example, 1 M. Forming is preferably terminated when the resistance is equal to or higher than ohms.

【0070】上記フォーミング工程からそれ以降の工程
は、図5に示されるような測定評価系内で行うことがで
きる。この測定評価系について説明する。
The steps from the forming step onward can be performed in a measurement and evaluation system as shown in FIG. This measurement evaluation system will be described.

【0071】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性膜3を流れ
る素子電流Ifを測定するための電流計、54は電子放
出部2より放出される放出電流Ieを捕捉するためのア
ノード電極、53はアノード電極54に電圧を印加する
ための高圧電源、52は電子放出部2より放出される放
出電流Ieを測定するための電流計、55は真空装置、
56は排気ポンプである。
5, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage Vf to the device, 50 is an ammeter for measuring a device current If flowing through the conductive film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion 2. An anode electrode for trapping the emission current Ie generated, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current Ie emitted from the electron emission portion 2, 55 Is a vacuum device,
56 is an exhaust pump.

【0072】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空計等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device, the anode electrode 54, etc. are installed in a vacuum device 55, and this vacuum device 55 is equipped with necessary equipment such as a vacuum gauge (not shown) so that the electron-emitting device can be operated under a desired vacuum. It is possible to measure and evaluate.

【0073】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネルの組み立て段階において、表示パネル及びその内部
を真空装置55及びその内部として構成することで、フ
ォーミング工程及び後述するそれ以後の工程における測
定評価及び処理に応用されるものである。
The exhaust pump 56 is composed of an ordinary high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system including an ion pump.
The entire vacuum device 55 and the substrate 1 of the electron-emitting device are
The heater can heat up to about 200 ° C. This measurement and evaluation system configures the display panel and its inside as the vacuum device 55 and its inside at the stage of assembling the display panel as will be described later, so that the measurement and evaluation in the forming step and the subsequent steps described later are performed. It is applied to processing.

【0074】4)フォーミングを終えた素子には活性化
工程1、2と呼ばれる処理を施すのが好ましい。これら
の工程は、素子電流If、放出電流Ieの状態を著しく
向上させることができる工程である。
4) It is preferable to perform a process called activation steps 1 and 2 on the element which has finished forming. These steps are steps that can significantly improve the states of the device current If and the emission current Ie.

【0075】活性化工程1とは、素子の電子放出部2及
びその近傍に炭素及び炭素化合物を堆積させる工程であ
る。即ち、上記フォーミングによって導電性膜3内に生
じた高抵抗の構造の変化した部位(電子放出部2)に炭
素及び炭素化合物を堆積させて、ある程度の電子放出性
を更に付与する工程である。
The activation step 1 is a step of depositing carbon and a carbon compound on the electron emitting portion 2 of the device and its vicinity. That is, it is a step of depositing carbon and a carbon compound on a site (electron emitting portion 2) where the structure of high resistance is changed in the conductive film 3 by the above-mentioned forming to further impart electron emitting property to some extent.

【0076】この活性化工程1は、例えば、有機物質の
ガスを含有する雰囲気下で、通電フォーミングと同様
に、素子電極4,5間にパルスの印加を繰り返すことで
行うことができる。上記雰囲気は、イオンポンプなどに
より一旦十分に排気した真空中に適当な有機物質のガス
を導入することによっても得られる。このときの好まし
い有機物質のガス圧は、前述の応用の形態、真空容器の
形状や、有機物質の種類などにより異なるため、適宜設
定される。
This activation step 1 can be carried out, for example, by repeating the application of a pulse between the device electrodes 4 and 5 in the same atmosphere as the energization forming in an atmosphere containing a gas of an organic substance. The atmosphere can also be obtained by introducing a gas of an appropriate organic substance into a vacuum that has been sufficiently evacuated by an ion pump or the like. The preferable gas pressure of the organic substance at this time is appropriately set because it varies depending on the form of application, the shape of the vacuum container, the type of the organic substance and the like.

【0077】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類等
を挙げることが出来、具体的には、メタン、エタン、プ
ロパンなどCn2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどCn2n等の組成式で表される不飽
和炭化水素、ベンゼン、トルエン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等が使用で
きる。この処理により、雰囲気中に存在する有機物質か
ら、炭素あるいは炭素化合物が素子上に堆積し、素子電
流If,放出電流Ieが、著しく変化するようになる。
Suitable organic substances include alkanes, alkenes, alkynes, aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carvone, sulfonic acid and other organic acids. etc. can be mentioned, specifically, methane, ethane, C n H 2n + 2 represented by a saturated hydrocarbon such as propane, ethylene, propylene C n H 2n such unsaturated represented by the composition formula such as Hydrocarbons, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine, ethyl amine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【0078】上記活性化工程1は、例えば素子電流If
や放出電流Ieを測定しながら行って、例えば放出電流
Ieが飽和した時点で終了するようにすれば効果的であ
るので好ましい。尚、活性化工程1で印加する電圧パル
スのパルス幅、パルス間隔、パルス波高値などは適宜設
定されるものであるが、パルス波高値を増加させながら
電圧パルスを印加するのが好ましく、また、パルス波高
値は、フォーミングが完了した電圧から動作駆動電圧程
度まで徐々に増加させることが好ましい。
In the activation step 1, for example, the device current If
It is effective to measure the emission current Ie while measuring the emission current Ie and to end the emission current Ie when the emission current Ie is saturated, which is effective. The pulse width, pulse interval, pulse crest value, etc. of the voltage pulse applied in the activation step 1 are set appropriately, but it is preferable to apply the voltage pulse while increasing the pulse crest value. The pulse crest value is preferably gradually increased from the voltage at which the forming is completed to the operation drive voltage.

【0079】有機化合物ガスの導入分圧としては、通常
の真空排気装置を用いた場合、10-1〜10-7torr
程度であることが好ましい。
The partial pressure of the organic compound gas introduced is 10 -1 to 10 -7 torr when a normal vacuum exhaust device is used.
It is preferred that it is about.

【0080】素子に堆積される炭素及び炭素化合物と
は、例えばグラファイト(いわゆるHOPG’,P
G(,GC)を包含し、HOPGはほぼ完全なグラファ
イト結晶構造、PGは結晶粒が200Å程度で結晶構造
がやや乱れたもの、GCは結晶粒が20Å程度になり結
晶構造の乱れがさらに大きくなったものを指す。)、非
晶質カーボン(アモルファスカーボン及び、アモルファ
スカーボンと前記グラファイトの微結晶の混合物を指
す)であり、その膜厚は、500Å以下の範囲とするの
が好ましく、300Å以下の範囲とすることがより好ま
しい。
Carbon and carbon compounds deposited on the device are, for example, graphite (so-called HOPG ', P
Including G (, GC), HOPG has a nearly perfect graphite crystal structure, PG has a crystal grain of about 200 Å, and the crystal structure is somewhat disordered, and GC has a crystal grain of about 20 Å, and the crystal structure is more disordered. Refers to what has become. ) And amorphous carbon (referring to amorphous carbon and a mixture of amorphous carbon and fine crystals of the graphite), and the film thickness thereof is preferably in the range of 500 Å or less, more preferably 300 Å or less. More preferable.

【0081】次に、活性化工程2を行う。この工程は、
有機化合物ガスが充分排気された雰囲気中で、素子電極
4,5間に電圧を印加する工程である。この時の印加電
圧波形は、パルス波高値を一定にして電圧パルスを印加
するのが好ましく、また、活性化工程1のパルス波高値
を越えないことが好ましい。
Next, the activation step 2 is performed. This step is
This is a step of applying a voltage between the device electrodes 4 and 5 in an atmosphere in which the organic compound gas is sufficiently exhausted. The applied voltage waveform at this time is preferably such that the voltage pulse is applied with the pulse peak value kept constant, and the pulse peak value in the activation step 1 is preferably not exceeded.

【0082】上記有機化合物が排気された真空容器内の
有機成分の分圧は、上記の炭素及び炭素化合物がほぼ新
たに堆積しない分圧とする。この分圧は具体的には、例
えば1×10-8torr以下が好ましく、さらには1×
10-10 torr以下が特に好ましい。さらに真空容器
内を排気するときには、真空容器全体を加熱して、真空
容器内壁や、電子放出素子に吸着した有機物質分子を排
気しやすくするのが好ましい。このときの加熱条件は、
80〜200℃で5時間以上が望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力低くすることが必要
で、1〜3×10-7torr以下が好ましく、さらに1
×10-8torr以下が特に好ましい。
The partial pressure of the organic component in the vacuum container from which the organic compound has been exhausted is set so that the carbon and the carbon compound are not newly deposited. Specifically, this partial pressure is preferably, for example, 1 × 10 −8 torr or less, and further 1 ×.
Particularly preferred is 10 -10 torr or less. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating conditions at this time are:
The temperature is preferably 80 to 200 ° C. for 5 hours or more, but is not particularly limited to this condition, and the condition is appropriately selected depending on various conditions such as the size and shape of the vacuum container and the configuration of the electron-emitting device. It is necessary to make the pressure in the vacuum vessel as low as possible, preferably 1 to 3 × 10 -7 torr or less,
It is particularly preferably not more than × 10 -8 torr.

【0083】上記真空容器の排気に用いる真空排気装置
は、装置から発生するオイルが素子の特性に影響を与え
ないように、オイルを使用しないものを用いるのが好ま
しい。具体的には、ソープションポンプ、イオンポンプ
等の真空排気装置を挙げることが出来る。
The vacuum evacuation device used for evacuation of the vacuum container preferably uses no oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0084】上記活性化工程2では、素子電流や放出電
子により、前記活性化工程1で堆積された炭素及び炭素
化合物が加熱されたり、電子照射されたりする。これに
より、上記の炭素及び炭素化合物中から、残存する有機
化合物ガスやその縮合反応生成物である炭素化合物が脱
離したり、結晶性の低い炭素が炭化水素,一酸化炭素,
二酸化炭素等として脱離すると同時に、ある程度の高い
結晶性を有する炭素の中には、結晶の再配列を起こし
て、より結晶性の高い炭素へと変質する。尚、この過程
においては、素子電流If及び放出電流Ieは減少する
方向に推移する。
In the activation step 2, the element current and the emitted electrons heat the carbon and carbon compound deposited in the activation step 1 or irradiate them with electrons. As a result, residual organic compound gas or a carbon compound which is a condensation reaction product thereof is desorbed from the above-mentioned carbon and carbon compound, or carbon having low crystallinity is converted into hydrocarbon, carbon monoxide,
At the same time as desorbing as carbon dioxide or the like, some carbon having a certain degree of crystallinity undergoes crystal rearrangement to be transformed into carbon having a higher degree of crystallinity. In this process, the device current If and the emission current Ie change in a decreasing direction.

【0085】本発明においては、上記活性化工程1と活
性化工程2を繰り返して行うことが好ましい。即ち、活
性化工程1で形成された炭素及び炭素化合物中に、有機
化合物ガスが多く残留していたり、その縮合反応生成物
である炭素及び炭素化合物に結晶性の低いものが多く含
まれている場合、活性化工程2を施すことにより炭化水
素,一酸化炭素,二酸化炭素等として脱離させたとして
も、必ずしも充分に結晶性の高いものが得られるとは限
らない。このような結晶性の低い炭素及び炭素化合物が
堆積したままでは、電子放出素子として安定性に乏し
く、得られる放出電流が小さく、実用性が低い。つま
り、上記炭素及び炭素化合物の結晶性は素子特性に大き
な影響を与えるもので、炭化水素や非晶質カーボンより
も、グラファイトを多く含み結晶性が高いほうが、素子
を高真空中に保持して駆動した際に劣化の少ない安定し
た特性を示すものである。そこで、上記活性化工程1,
2を繰り返すと、素子上に形成される結晶性の良い炭素
及び炭素化合物の量を多くすることができ、安定性を高
め、放出電流も大きくすることができるものである。
In the present invention, it is preferable to repeat the activation step 1 and the activation step 2 described above. That is, a large amount of organic compound gas remains in the carbon and carbon compound formed in the activation step 1, and the condensation reaction product carbon and carbon compound contains a large amount of low crystallinity. In this case, even if desorption is performed as hydrocarbons, carbon monoxide, carbon dioxide, etc. by carrying out the activation step 2, those having sufficiently high crystallinity are not always obtained. If carbon and carbon compounds having such low crystallinity are deposited as they are, the electron-emitting device has poor stability, the obtained emission current is small, and the practicality is low. That is, the crystallinity of the carbon and the carbon compound has a great influence on the device characteristics, and the higher the crystallinity and the higher the crystallinity than the hydrocarbon or the amorphous carbon, the more the device is kept in a high vacuum. It exhibits stable characteristics with little deterioration when driven. Therefore, the activation step 1,
By repeating step 2, the amount of carbon and carbon compound having good crystallinity formed on the device can be increased, the stability can be improved, and the emission current can be increased.

【0086】また、活性化工程2において、脱離・結晶
性向上のために、素子を加熱する事が好ましい。加熱温
度としては、100〜500℃が好ましい。
In addition, in the activation step 2, it is preferable to heat the device in order to improve desorption and crystallinity. The heating temperature is preferably 100 to 500 ° C.

【0087】また、活性化工程2は、前述のように有機
化合物ガスが排気された高真空、超高真空雰囲気下で行
っても良いし、水、水素、酸素等のエッチングガスが導
入された雰囲気手段で行っても良い。尚、これらのエッ
チングガスは、活性化工程2における脱離反応を促進さ
せる働きがある。
The activation step 2 may be performed in a high vacuum or ultra high vacuum atmosphere in which the organic compound gas is exhausted as described above, or an etching gas such as water, hydrogen or oxygen is introduced. You may go by means of atmosphere. Incidentally, these etching gases have a function of promoting the elimination reaction in the activation step 2.

【0088】図19は、上記活性化工程1と活性化工程
2を繰り返した際の、素子電流の変化を示した図であ
る。活性化工程1,2を繰り返すにしたがって、活性化
工程2後の素子電流値が増加している。また、繰り返し
行われる活性化工程で、最終の活性化工程2後の素子電
流値が、すべての活性化工程1後の素子電流値を越えな
いように、各活性化工程1での炭素及び炭素化合物の堆
積を充分に行うことが好ましい。
FIG. 19 is a diagram showing a change in device current when the activation process 1 and the activation process 2 are repeated. The element current value after the activation step 2 increases as the activation steps 1 and 2 are repeated. In addition, in the repeated activation process, carbon and carbon in each activation process 1 are set so that the device current value after the final activation process 2 does not exceed the device current value after all activation processes 1. It is preferable to fully deposit the compound.

【0089】活性化工程2を行った後の、駆動時の雰囲
気は、活性化工程2終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。このような真空雰囲気を
採用することにより、新たな炭素あるいは炭素化合物の
堆積を抑制でき、結果として素子電流If,放出電流I
eが安定する。
It is preferable to maintain the atmosphere at the time of driving after the activation step 2 is the same as that at the end of the activation step 2. However, the present invention is not limited to this, and the organic substance may be sufficiently removed. For example, it is possible to maintain sufficiently stable characteristics even if the degree of vacuum itself is slightly lowered. By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed, and as a result, the device current If and the emission current I
e becomes stable.

【0090】以上のようにして得られる表面伝導型電子
放出素子の基本特性について、以下に説明する。
The basic characteristics of the surface conduction electron-emitting device obtained as described above will be described below.

【0091】以下に述べる表面伝導型電子放出素子の基
本特性は、図5の測定評価系のアノード電極54の電圧
を1kV〜10kVとし、アノード電極54と表面伝導
型電子放出素子の距離Hを2〜8mmとして、通常測定
を行う。
The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 54 of the measurement / evaluation system of FIG. 5 is 1 kV to 10 kV and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 Usually, the measurement is performed by setting the width to 8 mm.

【0092】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図6に示す。尚、
図6の(a)において、放出電流Ieは素子電流Ifに
比べて著しく小さいので、任意単位で示されている。
First, the emission current Ie and the device current If,
A typical example of the relationship with the device voltage Vf is shown in FIG. still,
In FIG. 6A, the emission current Ie is markedly smaller than the device current If, and therefore is shown in arbitrary units.

【0093】図6の(a)から明らかなように、表面伝
導型電子放出素子は、放出電流Ieに対する次の3つの
特徴的特性を有する。
As is apparent from FIG. 6A, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【0094】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6の(a)中のVt
h)を超える素子電圧Vfを印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieが殆ど検出されない。即ち、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子であ
る。
First, the surface conduction electron-emitting device has a certain voltage (called a threshold voltage: Vt in FIG. 6A).
When the device voltage Vf exceeding h) is applied, the emission current Ie rapidly increases, while at the threshold voltage Vth or less, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0095】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
Secondly, since the emission current Ie has a characteristic of monotonically increasing with respect to the element voltage Vf (called MI characteristic), the emission current Ie can be controlled by the element voltage Vf.

【0096】第3に、アノード電極54(図5参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
Thirdly, the emission charge trapped in the anode electrode 54 (see FIG. 5) depends on the time for applying the device voltage Vf. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0097】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の(a)に示す特性
である。一方、図6の(b)に示すように、素子電流I
fは素子電圧Vfに対して電圧制御型負性抵抗特性(V
CNR特性と呼ぶ)を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。但し、素子電流Ifが次に、本
発明に係る電子源の一例として前述の表面伝導型電子放
出素子を複数配置した電子源について述べる。まず、表
面伝導型電子放出素子の配列方式について説明する。
The emission current Ie is MI with respect to the device voltage Vf.
At the same time as having the characteristics, the device current If may also have the MI characteristics with respect to the device voltage Vf. An example of the characteristic of such a surface conduction electron-emitting device is the characteristic shown in FIG. On the other hand, as shown in (b) of FIG.
f is a voltage control type negative resistance characteristic (V
In some cases, it may be referred to as a CNR characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device, measurement conditions at the time of measurement, and the like. However, the device current If will next be described as an electron source in which a plurality of the surface conduction electron-emitting devices described above are arranged as an example of the electron source according to the present invention. First, the arrangement method of the surface conduction electron-emitting devices will be described.

【0098】本発明に係る電子源における表面伝導型電
子放出素子の配列方式としては、従来の技術の項で述べ
たような梯型配置の他、m本のX方向配線の上にn本の
Y方向配線を層間絶縁層を介して設置し、表面伝導型電
子放出素子の一対の素子電極に夫々X方向配線、Y方向
配線を接続した配置方式が挙げられる。これを以後単純
マトリクス配置と呼ぶ。まず、この単純マトリクス配置
について詳述する。
As a method of arranging the surface conduction electron-emitting devices in the electron source according to the present invention, in addition to the trapezoidal arrangement as described in the section of the prior art, there are n wirings on m wirings in the X direction. An arrangement method in which Y-direction wiring is provided via an interlayer insulating layer and the X-direction wiring and the Y-direction wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0099】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the basic characteristics of the surface-conduction type electron-emitting device described above, the emitted electrons in the surface-conduction type electron-emitting device arranged in the simple matrix are generated between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the applied pulsed voltage. On the other hand, almost no electrons are emitted below the threshold voltage. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulsed voltage is appropriately applied to each device, the surface conduction electron-emitting device is selected according to the input signal and the electron emission amount thereof is selected. Can be controlled, and individual surface conduction electron-emitting devices can be selected and driven independently by simple matrix wiring.

【0100】単純マトリクス配置はこのような原理に基
づくもので、本発明に係る電子源の一例である、この単
純マトリクス配置の電子源の構成について図7に基づい
て更に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source according to the present invention, will be further described with reference to FIG.

【0101】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された本発明に
よる表面伝導型電子放出素子104の個数及び形状は用
途に応じて適宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as already described, and the number and shape of the surface conduction electron-emitting devices 104 according to the present invention arranged on the substrate 1 are appropriately set according to the application. It is something.

【0102】m本のX方向配線102は、夫々外部端子
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
The m X-direction wirings 102 have external terminals Dx1, Dx2, ..., Dxm, respectively.
A conductive metal or the like formed on the top by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material, so that the voltage is supplied almost evenly to the large number of surface conduction electron-emitting devices 104,
The film thickness and wiring width are set.

【0103】n本のY方向配線103は、夫々外部端子
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
The n Y-direction wirings 103 each have external terminals Dy1, Dy2, ..., Dyn, and are formed similarly to the X-direction wirings 102.

【0104】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0105】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。X方向配線102とY方向
配線103は、それぞれ外部端子として引き出されてい
る。
The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum evaporation method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. The X-direction wiring 102 and the Y-direction wiring 103 are respectively drawn out as external terminals.

【0106】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Furthermore, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 104 are m number of X-direction wirings 102.
, N Y-direction wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of a conductive metal or the like formed by a sputtering method or the like
05 are electrically connected.

【0107】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
Here, even if some or all of the constituent elements of the m X-direction wirings 102, the n Y-direction wirings 103, the connection 105, and the opposing element electrodes are the same, Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the element electrode and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. In addition, the surface conduction electron-emitting device 104
May be formed either on the substrate 1 or on an interlayer insulating layer (not shown).

【0108】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
Further, as will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction according to an input signal. A scanning signal applying means (not shown) is electrically connected.

【0109】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) is applied to the Y-direction wiring 103 in order to modulate each row of the surface conduction electron-emitting devices 104 arranged in the Y-direction according to an input signal. The signal generating means is electrically connected. Further, the drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the surface conduction electron-emitting device 104.

【0110】次に、以上のような単純マトリクス配置の
電子源を用いて構成される本発明に係る画像形成装置の
一例を、図8〜図10を用いて説明する。尚、図8は表
示パネル201の基本構成図であり、図9は蛍光膜11
4を示す図であり、図10は図8の表示パネル201
で、NTSC方式のテレビ信号に応じてテレビジョン表
示を行うための駆動回路の一例を示すブロック図であ
る。
Next, an example of the image forming apparatus according to the present invention, which is constructed by using the electron source having the above-mentioned simple matrix arrangement, will be described with reference to FIGS. Note that FIG. 8 is a basic configuration diagram of the display panel 201, and FIG.
4 is a view showing the display panel 201 shown in FIG.
3 is a block diagram showing an example of a drive circuit for performing television display in accordance with an NTSC television signal. FIG.

【0111】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting devices are arranged as described above, 111 is a rear plate to which the substrate 1 is fixed, and 116 is a glass substrate 1.
13 is a face plate in which a fluorescent film 114 and a metal back 115 are formed on the inner surface. Reference numeral 112 denotes a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and is applied in the air or in nitrogen. Then, the envelope 118 is formed by baking at 400 to 500 ° C. for 10 minutes or more for sealing.

【0112】図8において、102,103は、表面伝
導型電子放出素子104の一対の素子電極4,5(図1
参照)と接続されたX方向配線及びY方向配線で、夫々
外部端子Dx1ないしDxm,Dy1ないしDynを有
している。
In FIG. 8, 102 and 103 are a pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104 (see FIG. 1).
The X-direction wiring and the Y-direction wiring connected to the external terminals Dx1 to Dxm and Dy1 to Dyn, respectively.

【0113】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 is composed of the face plate 116, the support frame 112 and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0114】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
In the case of monochrome, the fluorescent film 114 is composed of only the phosphor 122, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphors 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9A). 9
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 122 of the three primary colors necessary for color display black so that mixed colors and the like are not noticeable, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0115】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0116】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェースプレート11
6側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器118内で発生した負イオンの衝突による
ダメージからの蛍光体122の保護等である。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着等で堆積することで
作製できる。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to allow light emitted from the phosphor 122 (see FIG. 9) toward the inner surface side to be emitted from the face plate 11
The mirror 122 is mirror-reflected to improve brightness, acts as an electrode for applying an electron beam accelerating voltage, and protects the phosphor 122 from damage due to collision of negative ions generated in the envelope 118. Etc. The metal back 115 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0117】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0118】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
When performing the above-mentioned sealing, in the case of color, the phosphors 122 of the respective colors and the surface conduction electron-emitting devices 104 must correspond to each other, and therefore, it is necessary to perform sufficient alignment.

【0119】外囲器118内は、不図示の排気管を通じ
て排気し、所定の真空度に達した後、封止される。ま
た、外囲器118の封止後の真空度を維持するためにゲ
ッター処理を行うこともできる。これは、外囲器118
の封止を行う直前あるいは封止後に抵抗加熱あるいは高
周波加熱等により、外囲器118内の所定の位置に配置
したゲッター(不図示)を加熱し、蒸着膜を形成する処
理である。ゲッターは通常Ba等が主成分であり、該蒸
着膜の吸着作用により、例えば1×10の−5乗ないし
は1×10の−7乗torrの真空度を維持するための
ものである。
The inside of the envelope 118 is evacuated through an exhaust pipe (not shown), and after reaching a predetermined vacuum degree, it is sealed. Further, a getter process can be performed to maintain the degree of vacuum after the envelope 118 is sealed. This is the envelope 118
Immediately before or after the sealing is performed, a getter (not shown) arranged at a predetermined position in the envelope 118 is heated by resistance heating or high frequency heating to form a vapor deposition film. The getter usually contains Ba or the like as a main component, and is for maintaining a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr due to the adsorption action of the vapor deposition film.

【0120】尚、前述したフォーミング処理以降の表面
伝導型電子放出素子の各製造工程は、通常、外囲器11
8の封止直前又は封止後に行われるもので、その内容は
前述した通りである。
Incidentally, each manufacturing process of the surface conduction electron-emitting device after the above-mentioned forming treatment is usually performed by the envelope 11
It is performed immediately before or after the sealing of No. 8, and the content thereof is as described above.

【0121】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx及びVaは直流電圧源であ
る。
The display panel 201 described above is, for example, as shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a synchronization signal separation circuit, 2
Reference numeral 07 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0122】図10に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn及び高圧端子Hvを介して外部の電気回路と
接続されている。この内、外部端子Dx1ないしDxm
には前記表示パネル201内に設けられている表面伝導
型電子放出素子、即ちm行n列の行列状にマトリクス配
置された表面伝導型電子放出素子群を1行(n素子ず
つ)順次駆動して行くための走査信号が印加される。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals Dx1 to Dxm, the external terminals Dy1 to Dyn, and the high-voltage terminal Hv. Of these, the external terminals Dx1 to Dxm
The surface conduction electron-emitting devices provided in the display panel 201, that is, the group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially driven one row (n elements at a time). A scanning signal for moving is applied.

【0123】一方、端子Dy1ないし外部端子Dynに
は、前記走査信号により選択された1行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Hvには、直流電圧源
Vaより、例えば10kVの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device of one row selected by the scanning signal is applied to the terminal Dy1 to the external terminal Dyn. Further, the high voltage terminal Hv is supplied with a DC voltage of, for example, 10 kV from the DC voltage source Va. This is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0124】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1ないしSmで模式的に示す)を
備えるもので、各スイッチング素子S1〜Smは、直流
電圧電源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
The scanning circuit 202 includes therein m switching elements (schematically shown by S1 to Sm in FIG. 10), and each of the switching elements S1 to Sm is an output voltage of the DC voltage power supply Vx or 0V. One of (ground level) is selected and electrically connected to the external terminals Dx1 to Dxm of the display panel 201. Each of the switching elements S1 to Sm includes a control circuit 203.
It operates on the basis of the control signal Tscan output from the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET.

【0125】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
In the DC voltage source Vx in this example, the drive voltage applied to the surface-conduction type electron-emitting device which has not been scanned is based on the characteristic (threshold voltage) of the surface-conduction type electron-emitting device. It is set to output a constant voltage that is less than or equal to the value voltage.

【0126】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The synchronization signal Tsyn sent from the synchronization signal separation circuit 206 described below
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【0127】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
The sync signal separation circuit 206 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and as is well known, a frequency separation (filter). If you use a circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
For convenience of explanation, it is shown as Tsync. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is shown as an ATA signal. This DATA signal is input to the shift register 204.

【0128】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
The shift register 204 is for serially / parallel converting the DATA signal serially input in time series for each line of the image, and based on the control signal Tsft sent from the control circuit 203. Operate. The control signal Tsft is supplied to the shift register 20.
In other words, the shift clock may be four. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Data is output from the shift register 204 as n parallel signals Id1 to Idn.

【0129】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time,
The contents of Id1 to Idn are stored according to the control signal Tmry sent from the control circuit 203. The stored contents are output as Id'1 to Id'n and input to the modulation signal generator 207.

【0130】変調信号発生器207は、前記画像データ
Id’1ないしId’nの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data Id'1 to Id'n, and its output signal is , And is applied to the surface conduction electron-emitting device in the display panel 201 through the terminals Dy1 to Dyn.

【0131】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Further, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Material of surface conduction electron-emitting device,
The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change by changing the configuration and the manufacturing method. In any case, the following can be said.

【0132】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, no electron emission occurs even if a voltage below the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. If it does, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Secondly, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.

【0133】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0134】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0135】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0136】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
Further, in connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0137】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of the voltage modulation method using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added if necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device may be added.

【0138】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using analog signals, the modulation signal generator 207 may be, for example, an amplifier circuit using a well-known operational amplifier or the like, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of the pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and the voltage is amplified to the drive voltage of the surface conduction electron-emitting device as necessary. May be added.

【0139】以上のような表示パネル201及び駆動回
路を有する本発明に係る画像形成装置は、端子Dx1〜
Dxm及びDy1〜Dynから電圧を印加することによ
り、必要な表面伝導型電子放出素子から電子を放出させ
ることができ、高圧端子Hvを通じて、メタルバック1
15あるいは透明電極(不図示)に高電圧を印加して電
子ビームを加速し、加速した電子ビームを蛍光膜114
に衝突させることで生じる励起・発光によって、NTS
C方式のテレビ信号に応じてテレビジョン表示を行うこ
とができるものである。
The image forming apparatus according to the present invention having the display panel 201 and the driving circuit as described above has terminals Dx1 to Dx1.
By applying a voltage from Dxm and Dy1 to Dyn, electrons can be emitted from a required surface conduction electron-emitting device, and the metal back 1 is supplied through the high voltage terminal Hv.
15 or a transparent electrode (not shown) is applied with a high voltage to accelerate the electron beam, and the accelerated electron beam is irradiated with the fluorescent film 114.
By the excitation / emission caused by collision with the NTS
The television display can be performed according to the C system television signal.

【0140】尚、以上説明した構成は、表示等に用いら
れる本発明に係る画像形成装置を得る上で必要な概略構
成であり、例えば各部材の材料等、詳細な部分は上述の
内容に限られるものではなく、画像形成装置の用途に適
するよう、適宜選択されるものである。また、入力信号
としてNTSC方式を挙げたが、本発明に係る画像形成
装置はこれに限られるものではなく、PAL、SECA
M方式等の他の方式でもよく、更にはこれらよりも多数
の走査線からなるTV信号、例えばMUSE方式を初め
とする高品位TV方式でもよい。
The structure described above is a schematic structure necessary for obtaining the image forming apparatus according to the present invention used for display and the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the application of the image forming apparatus. Further, although the NTSC system is mentioned as the input signal, the image forming apparatus according to the present invention is not limited to this, and PAL, SECA
Other methods such as the M method may be used, and further, a TV signal including a larger number of scanning lines than these, for example, a high definition TV method such as the MUSE method may be used.

【0141】次に、前述の梯型配置の電子源及びこれを
用いて構成される本発明に係る画像形成装置の一例につ
いて図11及び図12を用いて説明する。
Next, an example of the above-mentioned trapezoidal arrangement of electron sources and an image forming apparatus according to the present invention configured using the electron sources will be described with reference to FIGS. 11 and 12.

【0142】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
In FIG. 11, 1 is a substrate, 104 is a surface conduction electron-emitting device, and 304 is a common wiring for connecting the surface conduction electron-emitting device 104, and 10 wirings are provided, each having external terminals D1 to D10. are doing.

【0143】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction electron-emitting device 104 is the substrate 1
A plurality is arranged in parallel above. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0144】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2). That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. The application of such a drive voltage applies to the common wirings D2 to D9 located between the element rows, the common wirings 304 adjacent to each other, that is, the external terminals D2 and D3, D4 and D5, D6 and D7 and D8 adjacent to each other. The common wiring 304 of D9 and D9 may be integrated into the same wiring.

【0145】図12は、上記梯型配置の電子源を備えた
表示パネル301の構造を示す図である。
FIG. 12 is a view showing the structure of a display panel 301 having the above-mentioned ladder-type electron sources.

【0146】図12中302はグリッド電極、303は
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 12, 302 is a grid electrode, 303 is an opening through which electrons pass, D1 to Dm are external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to G1.
Gn is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0147】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.

【0148】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to the stripe-shaped electrode provided orthogonal to the device row in the ladder-type arrangement. To pass
A circular opening 303 is provided for each of the surface conduction electron-emitting devices 104.

【0149】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302 are
It does not necessarily have to be the one shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0150】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0151】以上のように、本発明に係る画像形成装置
は、単純マトリクス配置及び梯型配置のいずれの本発明
に係る電子源を用いても得ることができ、上述したテレ
ビジョン放送の表示装置のみならず、テレビ会議システ
ム、コンピューター等の表示装置として好適な画像形成
装置が得られる。更には、感光ドラムとで構成した光プ
リンターの露光装置としても用いることができるもので
ある。
As described above, the image forming apparatus according to the present invention can be obtained by using the electron source according to the present invention in either the simple matrix arrangement or the trapezoidal arrangement, and the above-mentioned television broadcast display device. In addition, an image forming apparatus suitable as a display device such as a video conference system and a computer can be obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0152】[0152]

【実施例】以下に、具体的な実施例を挙げて本発明を詳
しく説明するが、本発明はこれら実施例に限定されるも
のではなく、本発明の目的が達成される範囲内での各要
素の置換や設計変更がなされたものをも包含する。
EXAMPLES The present invention will be described in detail below with reference to specific examples, but the present invention is not limited to these examples, and each is within a range in which the object of the present invention is achieved. It also includes elements that have undergone element replacement or design changes.

【0153】(実施例1)本実施例の表面伝導型電子放
出素子の構成は、図1に示されるものと同様であり、図
13〜図15の製造工程図に基づきその製造方法を以下
に説明する。
(Example 1) The structure of the surface conduction electron-emitting device of this example is the same as that shown in FIG. 1, and its manufacturing method will be described below based on the manufacturing process charts of FIGS. 13 to 15. explain.

【0154】1)絶縁性基板1として石英基板を用い、
これを洗剤、純水および有機溶剤により十分に洗浄を行
った(図13(a))。
1) A quartz substrate is used as the insulating substrate 1,
This was thoroughly washed with a detergent, pure water and an organic solvent (Fig. 13 (a)).

【0155】2)レジスト材(RD−2000N・日立
化成社製)を2500rpmで40秒間スピンナー塗布
し、80℃で25分加熱してプリベークした(図13
(b))。
2) A resist material (RD-2000N, manufactured by Hitachi Chemical Co., Ltd.) was spinner coated at 2500 rpm for 40 seconds and heated at 80 ° C. for 25 minutes for prebaking (FIG. 13).
(B)).

【0156】3)素子電極間隔Lは2μm、素子電極長
さWは500μmの電極形状に対応するマスクを用いて
密着露光し、RD−2000N用現像液で現像した(図
13(c))。その後、120℃で20分加熱してポス
トベークした。
3) The element electrode interval L was 2 μm, and the element electrode length W was 500 μm, and contact exposure was carried out using a mask corresponding to the electrode shape, followed by development with a developer for RD-2000N (FIG. 13C). Then, it heated at 120 degreeC for 20 minutes, and was post-baked.

【0157】4)抵抗加熱蒸着機を用いてニッケルを毎
秒0.3nmで膜厚が100nmになるまで蒸着した
(図13(d))。
4) Using a resistance heating vapor deposition machine, nickel was vapor deposited at 0.3 nm per second until the film thickness became 100 nm (FIG. 13 (d)).

【0158】5)アセトンでリフトオフし、アセトン、
イソプロピルアルコール、つづいて酢酸ブチルで洗浄
後、乾燥して素子電極4,5をパターン形成した(図1
3(e))。
5) Lift off with acetone to remove acetone,
After washing with isopropyl alcohol and then with butyl acetate, the element electrodes 4 and 5 were patterned by drying (FIG. 1).
3 (e)).

【0159】6)次に、クロムを基板上全面に50nm
蒸着した(図14(a))。
6) Next, chromium is applied to the entire surface of the substrate to a thickness of 50 nm.
It vapor-deposited (FIG.14 (a)).

【0160】7)レジスト材(AZ1370・ヘキスト
社製)を2500rpmで30秒スピンナー塗布し、9
0℃で30分加熱しプリベークした(図14(b))。
7) A resist material (AZ1370, manufactured by Hoechst) was spinner coated at 2500 rpm for 30 seconds, and 9
It was prebaked by heating at 0 ° C. for 30 minutes (FIG. 14 (b)).

【0161】8)導電性膜材料を塗布するパターンを有
するマスクを用いて露光し(図14(c))、現像液M
IF312で現像した(図14(d))。その後、12
0℃で30分加熱しポストベークした。
8) Exposure is performed using a mask having a pattern for applying a conductive film material (FIG. 14C), and a developing solution M is used.
It was developed with IF312 (FIG. 14 (d)). Then, 12
It was post-baked by heating at 0 ° C. for 30 minutes.

【0162】9)(NH4 )Ce(NO36 /HCl
4 /H2 O=17g/5cc/100ccの組成の溶
液に30秒浸漬し、クロムをエッチングした(図14
(e))。
9) (NH 4 ) Ce (NO 3 ) 6 / HCl
It was immersed in a solution having a composition of O 4 / H 2 O = 17 g / 5 cc / 100 cc for 30 seconds to etch chromium (FIG. 14).
(E)).

【0163】10)アセトン中、10分間超音波撹拌し
てレジストを剥離した(図14(f))。
10) The resist was peeled off by ultrasonic stirring in acetone for 10 minutes (FIG. 14 (f)).

【0164】11)有機Pd(ccp4230奥野製薬
(株)社製)を800rpmで30秒スピンナー塗布
し、300℃で10分間焼成し、酸化パラジウム(Pd
O)微粒子(平均粒径:7nm)を主体とする微粒子状
の導電性膜3を形成した(図14(g))。
11) Organic Pd (ccp4230 manufactured by Okuno Chemical Industries Co., Ltd.) was spinner coated at 800 rpm for 30 seconds and baked at 300 ° C. for 10 minutes to obtain palladium oxide (Pd
O) A fine particle-shaped conductive film 3 mainly composed of fine particles (average particle diameter: 7 nm) was formed (FIG. 14 (g)).

【0165】12)クロムをリフトオフし、導電性膜3
のパターンを形成した(図14(h))。 このパター
ンは、その幅を300μmとし、素子電極4と5のほぼ
中央部に配置した。
12) Lift off the chrome to obtain the conductive film 3
Pattern was formed (FIG. 14 (h)). This pattern had a width of 300 μm and was arranged almost at the center of the device electrodes 4 and 5.

【0166】また、この導電性膜3の膜厚は10nm、
シート抵抗値は5×104 Ω/□であった。なおここで
述べる微粒子膜とは、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散配置した
状態のみならず、微粒子が互いに隣接、あるいは、重な
り合った状態(島状も含む)の膜を指しし、その粒径と
は、前記状態で粒子形状が認識可能な微粒子についての
径をいう。
The thickness of the conductive film 3 is 10 nm,
The sheet resistance was 5 × 10 4 Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which the fine particles are individually dispersed and arranged but also in a state in which the fine particles are adjacent to each other or overlap each other (also in an island shape). (Including), and the particle diameter means the diameter of the fine particles whose particle shape is recognizable in the above state.

【0167】13)上記工程を経た基板1を図5の測定
評価系の真空容器55内に設置し、真空ポンプにて排気
し、2×10-7torrの真空度に達した後、電源51
より素子電極4,5間に電圧を印加し、通電処理(フォ
ーミング処理)を施して電子放出部2を形成した(図1
5(a)、(b))。フォーミング処理の電圧波形は図
4(b)に示されるような波形とした。
[0167] 13) The substrate 1 having undergone the above steps was placed in a vacuum chamber 55 of the measuring evaluation system of Figure 5, was evacuated by a vacuum pump, after reaching the vacuum degree of 2 × 10 -7 torr, the power supply 51
A voltage is applied between the device electrodes 4 and 5 to perform an energization process (forming process) to form the electron emitting portion 2 (FIG. 1).
5 (a), (b)). The voltage waveform of the forming process was a waveform as shown in FIG.

【0168】図4(b)中、T1及びT2は電圧波形の
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波ではなく矩形波を
用い、矩形波の波高値(フォーミング時のピーク電圧)
は0.1Vステップで昇圧させてフォーミング処理を行
なった。また、フォーミング処理中は、同時に、0.1
Vの電圧でT2間に抵抗測定パルスを挿入して抵抗を測
定した。尚、フォーミング処理の終了は、抵抗測定パル
スでの測定値が1Mオームを示した時とし、同時に、表
面伝導型電子放出素子への電圧の印加を終了した。
In FIG. 4B, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 ms and T2 is 10 ms, and a rectangular wave is used instead of a triangular wave. Peak value of rectangular wave (peak voltage during forming)
Was subjected to a forming process by raising the pressure in 0.1 V steps. During the forming process, 0.1
The resistance was measured by inserting a resistance measurement pulse between T2 at a voltage of V. The forming process was ended when the measured value by the resistance measurement pulse showed 1 M ohm, and at the same time, the application of the voltage to the surface conduction electron-emitting device was ended.

【0169】以上のようにして作製された素子につい
て、室温下でアセトンを約1×10-4torr導入し
て、素子電極4,5間に電圧を印加して活性化(活性化
工程1)を行った。活性化工程1での電圧波形は、パル
ス幅100マイクロ秒とパルス間隔10ミリ秒の矩形波
を用い、矩形波の波高値は10Vから14Vまで3.3
mV/secで徐々に電圧を増加させながら行った。
With respect to the device manufactured as described above, about 1 × 10 −4 torr of acetone was introduced at room temperature, and a voltage was applied between the device electrodes 4 and 5 to activate (activation step 1). I went. The voltage waveform in the activation step 1 uses a rectangular wave with a pulse width of 100 microseconds and a pulse interval of 10 milliseconds, and the peak value of the rectangular wave is from 10V to 14V 3.3.
It was performed while gradually increasing the voltage at mV / sec.

【0170】アセトンを排気して、真空度を6×10-8
torrにした後、素子電極4,5間に電圧を2時間印
加して活性化(活性化工程2)を行った。
Acetone was evacuated to a vacuum degree of 6 × 10 -8.
After the pressure was set to torr, a voltage was applied between the device electrodes 4 and 5 for 2 hours for activation (activation step 2).

【0171】活性化工程2での電圧波形は、パルス幅1
00マイクロ秒とパルス間隔10ミリ秒の矩形波を用
い、矩形波の波高値は14Vに固定して行った。
The voltage waveform in the activation step 2 has a pulse width of 1
A rectangular wave with 00 microseconds and a pulse interval of 10 milliseconds was used, and the peak value of the rectangular wave was fixed at 14V.

【0172】この活性化工程1,2をさらに3回繰り返
した。
The activation steps 1 and 2 were repeated three more times.

【0173】以上のようにして得られた素子の特性を、
アノード電極54に1kVを印加し、アノード電極54
と電子放出素子との距離Hを4mmとして、真空度1×
10-8torrの環境下で測定を行った。その結果、素
子電圧が14Vの時、素子電流Ifは1.8mA、放出
電流Ieは0.9μAとなり、電子放出効率ηは0.0
5%であった。また、素子電流If、放出電流Ieの減
少率δf、δeは、それぞれ55%と50%であった。
The characteristics of the device obtained as described above are
Applying 1 kV to the anode electrode 54,
And the distance H between the electron-emitting device and the electron-emitting device is 4 mm, the degree of vacuum is 1 ×
The measurement was performed in an environment of 10 −8 torr. As a result, when the device voltage is 14 V, the device current If is 1.8 mA, the emission current Ie is 0.9 μA, and the electron emission efficiency η is 0.0.
5%. The reduction rates δf and δe of the device current If and the emission current Ie were 55% and 50%, respectively.

【0174】但し、測定開始t=0から任意の時間tで
の減少率δf、δeは、 δf=If(t=t)/If(t=0)×100 δe=Ie(t=t)/Ie(t=0)×100 と定義した。
However, the reduction rates δf and δe from the measurement start t = 0 to an arbitrary time t are as follows: δf = If (t = t) / If (t = 0) × 100 δe = Ie (t = t) / It was defined as Ie (t = 0) × 100.

【0175】(実施例2)実施例1の活性化工程1を、
室温下でメタンを1torr導入して行った以外は実施
例1と全く同様にして電子放出素子を作製した。
Example 2 The activation step 1 of Example 1 is
An electron-emitting device was produced in exactly the same manner as in Example 1 except that methane was introduced at 1 torr at room temperature.

【0176】その後、1×10-8torrまで排気し
て、If,Ieの測定を行った。その結果、素子電圧が
14Vの時、素子電流Ifは1.5mA、放出電流Ie
は1.2μAとなり、電子放出効率ηは0.08%であ
った。また、素子電流If、放出電流Ieの減少率δ
f、δeは、それぞれ60%と58%であった。
After that, the gas was evacuated to 1 × 10 -8 torr and the If and Ie were measured. As a result, when the device voltage is 14 V, the device current If is 1.5 mA and the emission current Ie is
Was 1.2 μA, and the electron emission efficiency η was 0.08%. Further, the decrease rate δ of the device current If and the emission current Ie
f and δe were 60% and 58%, respectively.

【0177】(実施例3)実施例1で、素子基板を30
0℃に加熱して、活性化工程2を行った以外は実施例1
と全く同様にして電子放出素子を作製した。
(Embodiment 3) In Embodiment 1, the device substrate is 30
Example 1 except that the activation step 2 was performed by heating to 0 ° C.
An electron-emitting device was manufactured in exactly the same manner as.

【0178】その後、1×10-8torrまで排気し
て、If,Ieの測定を行った。その結果、素子電圧が
14Vの時、素子電流Ifは1.7mA、放出電流Ie
は1.4μAとなり、電子放出効率ηは0.082%で
あった。また、素子電流If、放出電流Ieの減少率δ
f、δeは、それぞれ59%と60%であった。
After that, the gas was evacuated to 1 × 10 -8 torr and the If and Ie were measured. As a result, when the device voltage is 14 V, the device current If is 1.7 mA and the emission current Ie is
Was 1.4 μA, and the electron emission efficiency η was 0.082%. Further, the decrease rate δ of the device current If and the emission current Ie
f and δe were 59% and 60%, respectively.

【0179】(実施例4)実施例1で、水素ガス分圧5
×10-7torrの雰囲気で活性化工程2を行った以外
は、実施例1と全く同様にして電子放出素子を作製し
た。
Example 4 In Example 1, the hydrogen gas partial pressure was 5
An electron-emitting device was produced in exactly the same manner as in Example 1 except that the activation step 2 was performed in an atmosphere of × 10 -7 torr.

【0180】その後、1×10-8torrまで排気し
て、If,Ieの測定を行った。その結果、素子電圧が
14Vの時、素子電流Ifは1.3mA、放出電流Ie
は1.1μAとなり、電子放出効率ηは0.085%で
あった。また、素子電流If、放出電流Ieの減少率δ
f、δeは、それぞれ57%と58%であった。
After that, the gas was evacuated to 1 × 10 -8 torr and the If and Ie were measured. As a result, when the device voltage is 14 V, the device current If is 1.3 mA and the emission current Ie is
Was 1.1 μA, and the electron emission efficiency η was 0.085%. Further, the decrease rate δ of the device current If and the emission current Ie
f and δe were 57% and 58%, respectively.

【0181】(比較例1)実施例1で、活性化工程1の
みを行ない活性化工程1及び2の繰り返しを行わなかっ
た以外は、実施例1と全く同様にして電子放出素子を作
製した。得られた素子に対し、実施例1と同様にIf,
Ieの測定を行った。その結果、素子電圧が14Vの
時、素子電流Ifは1.5mA、放出電流Ieは0.6
μAとなり、電子放出効率ηは0.04%であった。ま
た、素子電流If、放出電流Ieの減少率δf、δe
は、それぞれ42%と40%であった。
(Comparative Example 1) An electron-emitting device was manufactured in exactly the same manner as in Example 1, except that only the activation step 1 was carried out and the activation steps 1 and 2 were not repeated. For the obtained device, if,
Ie was measured. As a result, when the device voltage is 14 V, the device current If is 1.5 mA and the emission current Ie is 0.6.
The electron emission efficiency η was 0.04%. Further, the reduction rates δf and δe of the device current If and the emission current Ie
Were 42% and 40%, respectively.

【0182】(実施例5)実施例1と同様の製造方法
で、電子放出素子を基板上にライン状に多数作製し、図
11に示したような複数の導電性膜が梯型配線された基
板1を作製した。次に、この複数の導電性膜が梯型配線
された基板1を用いて図12に示したような画像形成装
置を作製した。この作製方法を以下に具体的に説明す
る。
(Embodiment 5) A large number of electron-emitting devices were formed in a line on a substrate by the same manufacturing method as in Embodiment 1, and a plurality of conductive films as shown in FIG. Substrate 1 was produced. Next, an image forming apparatus as shown in FIG. 12 was produced using the substrate 1 in which the plurality of conductive films were arranged in a ladder-type wiring. This manufacturing method will be specifically described below.

【0183】先ず、複数の導電性膜が梯型配線された基
板1をリアプレート111上に固定した後、電子源基板
1の上方に、電子通過孔303を有するグリッド電極3
02を共通配線304と直交する方向に配置した。更
に、電子源基板1の5mm上方に、フェースプレート1
16(ガラス基板の内面に蛍光膜とメタルバックが形成
されて構成される)を支持枠112を介し配置し、フェ
ースプレート116、支持枠112、リアプレート11
1の接合部にフリットガラスを塗布し、大気中で430
℃で10分以上焼成することで封着した。尚、リアプレ
ート111への電子源基板1の固定もフリットガラスで
行った。
First, after fixing the substrate 1 on which a plurality of conductive films are arranged in a ladder pattern on the rear plate 111, the grid electrode 3 having the electron passage holes 303 above the electron source substrate 1.
02 is arranged in a direction orthogonal to the common wiring 304. Furthermore, the face plate 1 is placed 5 mm above the electron source substrate 1.
16 (a fluorescent film and a metal back are formed on the inner surface of the glass substrate) are arranged via a support frame 112, and the face plate 116, the support frame 112, and the rear plate 11 are arranged.
Frit glass is applied to the joint part of No. 1 and 430 in the air.
It sealed by baking at ℃ for 10 minutes or more. The frit glass was also used to fix the electron source substrate 1 to the rear plate 111.

【0184】蛍光膜は、ストライプ配列のカラーの蛍光
膜(図9(a)参照)を採用し、先にブラックストライ
プを形成し、その間隙部に各色蛍光体を塗布して作製し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。尚、ガラ
ス基板に蛍光体を塗布する方法はスラリー法を用いた。
As the fluorescent film, a color fluorescent film having a stripe arrangement (see FIG. 9A) was adopted, a black stripe was first formed, and the phosphors of each color were applied to the gaps. As a material for the black stripe, a material which is commonly used and whose main component is graphite was used. The slurry method was used to apply the phosphor to the glass substrate.

【0185】また、蛍光膜の内面側にはメタルバックを
設けた。メタルバックは、蛍光膜作製後、蛍光膜の内面
側表面の平滑化処理(通常フィルミングと呼ばれる)を
行い、その後Alを真空蒸着することで作製した。
A metal back is provided on the inner surface side of the fluorescent film. The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then vacuum-depositing Al.

【0186】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
When performing the above-mentioned sealing, in the case of a color, the phosphors of the respective colors must correspond to the electron-emitting devices, so that sufficient alignment was performed.

【0187】以上のようにして完成した外囲器118内
の雰囲気を排気管(図示せず)を通じ真空ポンプにて排
気し、十分な真空導入達した後、容器外端子D1ないし
Dmを通じ素子電極間に電圧を印加し、前述のフォーミ
ングを行い、電子放出部を形成した。
The atmosphere inside the envelope 118 completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after a sufficient vacuum is introduced, the device electrodes are connected through the terminals D1 to Dm outside the container. A voltage was applied between them to perform the above-mentioned forming to form an electron emitting portion.

【0188】次に、外囲器118内にアセトンを1×1
-4torr導入し、容器外端子D1ないしDmを通じ
素子電極間に電圧を10分間印加し活性化工程1を行っ
た。その後、アセトンを排気した。
Next, 1 × 1 of acetone was put in the envelope 118.
The activation step 1 was performed by introducing 0 −4 torr and applying a voltage between the device electrodes through the terminals D1 to Dm outside the container for 10 minutes. Then, acetone was exhausted.

【0189】次に、外囲器118内を約1×10-6to
rrの真空度とした後、素子電極間に電圧を200分間
印加し、活性化工程2を行った。
Next, the inside of the envelope 118 is set to about 1 × 10 −6 to
After the vacuum degree was set to rr, a voltage was applied between the device electrodes for 200 minutes, and the activation step 2 was performed.

【0190】更に、上記活性化工程1,2を3回繰り返
した。
Further, the activation steps 1 and 2 were repeated three times.

【0191】最後に、外囲器118内を約1×10-7
orrの真空度とした後、不図示の排気管をガスバーナ
ーで熱することで溶着し外囲器118の封止を行った
後、封止後の真空度を維持するために、ゲッター処理を
行った。
Finally, the inside of the envelope 118 is approximately 1 × 10 −7 t.
After setting the vacuum degree to orr, the exhaust pipe (not shown) is heated and welded by a gas burner to seal the envelope 118, and then a getter process is performed to maintain the vacuum degree after the sealing. went.

【0192】以上のように完成した本発明による画像表
示装置(図12参照)において、各電子放出素子には、
容器外端子D1ないしDmを通じ電圧を印加することに
より電子放出させ、放出された電子はグリッド電極30
2の電子通過孔303を通過した後、高圧端子Hvを通
じ、メタルバック(不図示)に印加された数kV以上の
高圧により加速され、蛍光膜(不図示)に衝突し、励起
・発光させる。その際、グリッド電極302に情報信号
に応じた電圧を容器外端子G1ないしGnを通じ印加す
ることにより、電子通過孔303を通過する電子ビーム
を制御し画像表示するものである。
In the image display device according to the present invention (see FIG. 12) completed as described above, each electron-emitting device has:
Electrons are emitted by applying a voltage through the terminals D1 to Dm outside the container, and the emitted electrons are emitted from the grid electrode 30.
After passing through the second electron passage hole 303, it is accelerated by the high voltage of several kV or more applied to the metal back (not shown) through the high voltage terminal Hv, collides with the fluorescent film (not shown), and excites and emits light. At that time, a voltage corresponding to an information signal is applied to the grid electrode 302 through the external terminals G1 to Gn to control the electron beam passing through the electron passage hole 303 and display an image.

【0193】本実施例では、絶縁層であるSiO2 (不
図示)を介し、電子源基板1の10μm上方に50μm
径の電子通過孔303を有するグリッド電極302を配
置することで、加速電圧として上記メタルバックに6k
V印加したとき、電子ビームのオンとオフは50V以内
の変調電圧で制御できた。また、表示画像は、良好なコ
ントラストが得られ、数時間連続して表示させても、表
示画像に大きな変化は見られなかった。
In this embodiment, 50 μm is provided 10 μm above the electron source substrate 1 through SiO 2 (not shown) which is an insulating layer.
By arranging the grid electrode 302 having the electron passage hole 303 of a diameter, 6k is applied to the metal back as an acceleration voltage
When V was applied, the on / off of the electron beam could be controlled by the modulation voltage within 50V. In addition, the display image provided a good contrast, and no significant change was observed in the display image even when the display image was continuously displayed for several hours.

【0194】(実施例6)多数の表面伝導型電子放出素
子を単純マトリクス配置した電子源を用いて画像形成装
置を作製した例を説明する。
(Embodiment 6) An example in which an image forming apparatus is manufactured by using an electron source in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix will be described.

【0195】複数の導電性膜がマトリクス配線された基
板1の一部の平面図を図16に示す。また、図中のA−
A’断面図を図17に示す。但し、図7、図8、図16
及び図17において同じ符号は同じ部材を示す。
FIG. 16 shows a plan view of a part of the substrate 1 in which a plurality of conductive films are arranged in matrix. In addition, A- in the figure
A sectional view taken along the line A ′ is shown in FIG. However, FIG. 7, FIG. 8 and FIG.
17 and 17, the same reference numerals indicate the same members.

【0196】ここで1は基板、102はX方向配線(下
配線とも呼ぶ)、103はY方向配線(上配線とも呼
ぶ)、3は導電性膜、4,5は素子電極、401は層間
絶縁層、402は素子電極4と下配線102と電気的接
続のためのコンタクトホールである。
Here, 1 is a substrate, 102 is an X-direction wiring (also called lower wiring), 103 is a Y-direction wiring (also called upper wiring), 3 is a conductive film, 4 and 5 are element electrodes, and 401 is interlayer insulation. A layer 402 is a contact hole for electrically connecting the device electrode 4 and the lower wiring 102.

【0197】先ず、電子源の製造方法を、図18に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程a〜hは図18の(a)〜(h)に対応するものであ
る。
First, a method of manufacturing the electron source will be specifically described in the order of steps with reference to FIG. The following steps a to h correspond to (a) to (h) in FIG.

【0198】工程−a 十分に清浄化した青板ガラス上に厚さ0.5マイクロメ
ートルのシリコン酸化膜をスパッタ法で形成した基板1
上に、真空蒸着により、厚さ5ナノメートルのCr、厚
さ600ナノメートルのAuを順次積層した後、ホトレ
ジスト(AZ1370・ヘキスト社製)をスピンナーに
より回転塗布し、ベークした後、ホトマスク像を露光、
現像して、下配線102のレジストパターンを形成し、
Au/Cr堆積膜をウエットエッチングして、所望の形
状の下配線102を形成した。
Step-a Substrate 1 in which a 0.5-micrometer-thick silicon oxide film is formed on a sufficiently cleaned soda-lime glass by a sputtering method.
After 5 nm of Cr and 600 nm of Au were sequentially laminated by vacuum evaporation, a photoresist (AZ1370, Hoechst) was spin-coated with a spinner and baked, and then a photomask image was formed. exposure,
Develop to form a resist pattern for the lower wiring 102,
The Au / Cr deposited film was wet-etched to form the lower wiring 102 having a desired shape.

【0199】工程−b 次に、厚さ1.0マイクロメートルのシリコン酸化膜か
らなる層間絶縁層401をRFスパッタ法により堆積し
た。
Step-b Next, an interlayer insulating layer 401 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.

【0200】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール4
02を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層401をエッチングしてコ
ンタクトホール402を形成した。エッチングはCF4
とH2 ガスを用いたRIE(Reactive・Ion
・Etching)法によった。
Step-c Contact hole 4 is formed in the silicon oxide film deposited in Step b.
A photoresist pattern for forming 02 was formed, and the interlayer insulating layer 401 was etched using this as a mask to form a contact hole 402. Etching is CF 4
And Reactive Ion using H 2 gas
-Etching) method.

【0201】工程−d その後、素子電極パターンをホトレジスト(RD−20
00N−41・日立化成社製)で形成し、真空蒸着法に
より、厚さ5ナノメートルのTi、厚さ100ナノメー
トルのNiを順次堆積した。ホトレジストパターンを有
機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素
子電極間隔Lが3マイクロメートル、幅Wが300マイ
クロメートルの素子電極4,5を形成した。
Step-d After that, the device electrode pattern was patterned with a photoresist (RD-20).
00N-41 manufactured by Hitachi Chemical Co., Ltd.), and Ti having a thickness of 5 nanometers and Ni having a thickness of 100 nanometers were sequentially deposited by a vacuum vapor deposition method. The photoresist pattern was dissolved in an organic solvent and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5 having a device electrode interval L of 3 μm and a width W of 300 μm.

【0202】工程−e 上配線103のホトレジストパターンを形成した後、厚
さ5ナノメートルのTi、厚さ500ナノメートルのA
uを順次真空蒸着により堆積し、リフトオフにより不要
の部分を除去して、所望の形状の上配線103を形成し
た。
Step-e After forming the photoresist pattern for the upper wiring 103, Ti having a thickness of 5 nm and A having a thickness of 500 nm are formed.
u was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form the upper wiring 103 having a desired shape.

【0203】工程−f 次に、膜厚1000ÅのCr膜403を真空蒸着により
堆積・パターニングし、その上に有機Pd(ccp42
30・奥野製薬(株)製)をスピンナーにより回転塗布
し、300℃で10分間の加熱焼成処理をした。こうし
て形成された主元素がPdOの微粒子からなる導電性膜
3の膜厚は約100Å、シート抵抗値は5×104 Ω/
□であった。
Step-f Next, a Cr film 403 having a film thickness of 1000 Å is deposited and patterned by vacuum evaporation, and an organic Pd (ccp42) film is formed thereon.
30. Okuno Seiyaku Co., Ltd. was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. The thickness of the conductive film 3 formed of fine particles whose main element is PdO is about 100Å, and the sheet resistance value is 5 × 10 4 Ω /
It was □.

【0204】工程−g Cr膜403及び焼成後の導電性膜3を酸エッチャント
によりエッチングして所望のパターンを形成した。
Step-g The Cr film 403 and the baked conductive film 3 were etched with an acid etchant to form a desired pattern.

【0205】工程−h コンタクトホール402部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ5ナノメートル
のTi、厚さ500ナノメートルのAuを順次堆積し
た。リフトオフにより不要の部分を除去することによ
り、コンタクトホール402を埋め込んだ。
Step-h A pattern was formed by applying a resist on portions other than the contact hole 402 portion, and Ti having a thickness of 5 nanometers and Au having a thickness of 500 nanometers were sequentially deposited by vacuum evaporation. Contact holes 402 were buried by removing unnecessary portions by lift-off.

【0206】以上の工程により、絶縁性基板1上に下配
線102、層間絶縁層401、上配線103、素子電極
4,5、導電性膜3等を形成した。
Through the above steps, the lower wiring 102, the interlayer insulating layer 401, the upper wiring 103, the device electrodes 4 and 5, the conductive film 3 and the like were formed on the insulating substrate 1.

【0207】次に、以上のようにして作製した複数の導
電性膜3がマトリクス配線された基板1(図16)を用
いて画像形成装置を構成した例を、図8と図9を用いて
説明する。
Next, with reference to FIGS. 8 and 9, an example in which an image forming apparatus is constructed using the substrate 1 (FIG. 16) on which a plurality of conductive films 3 produced as described above are arranged in matrix. explain.

【0208】上述のようにして複数の導電性膜3がマト
リクス配線された基板1(図16)をリアプレート11
1上に固定した後、基板1の5mm上方に、フェースプ
レート116(ガラス基板113の内面に蛍光膜114
とメタルバック115が形成されて構成される)を支持
枠112を介して配置し、フェースプレート116、支
持枠 112、リアプレート111の接合部にフリット
ガラスを塗布し、大気中で430℃で10分以上焼成す
ることで封着した。またリアプレート111への基板1
の固定もフリットガラスで行った。
The rear plate 11 is provided with the substrate 1 (FIG. 16) on which the plurality of conductive films 3 are arranged in matrix as described above.
After being fixed on the substrate 1, the face plate 116 (the fluorescent film 114 on the inner surface of the glass substrate 113 is provided 5 mm above the substrate 1).
And a metal back 115 are formed via a support frame 112, and a frit glass is applied to a joint portion of the face plate 116, the support frame 112, and the rear plate 111, and the frit glass is applied in the atmosphere at 430 ° C. for 10 minutes. It was sealed by baking for more than a minute. Also, the substrate 1 to the rear plate 111
Was also fixed with frit glass.

【0209】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、本実施例では蛍光体122
はストライプ形状(図9(a))を採用し、先にブラッ
クストライプを形成し、その間隙部に各色蛍光体122
を塗布して蛍光膜114を作製した。ブラックストライ
プの材料としては、通常よく用いられている黒鉛を主成
分とする材料を用いた。
In the case of monochrome, the fluorescent film 114 is composed of only the fluorescent substance 122, but in this embodiment, the fluorescent substance 122 is used.
Adopts a stripe shape (FIG. 9A), a black stripe is formed first, and the phosphors 122 of each color are provided in the gap.
Was applied to produce a fluorescent film 114. As a material for the black stripe, a material which is commonly used and whose main component is graphite was used.

【0210】ガラス基板113に蛍光体122を塗布す
る方法としてはスラリー法を用いた。また、蛍光膜11
4の内面側にはメタルバック115を設けた。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後、Alを真空蒸着することで作製し
た。
A slurry method was used to apply the phosphor 122 to the glass substrate 113. In addition, the fluorescent film 11
A metal back 115 was provided on the inner surface side of No. 4. The metal back 115 was manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then vacuum-depositing Al.

【0211】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。
At the time of performing the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors and the surface conduction electron-emitting device 104 have to correspond to each other, so that sufficient alignment is performed.

【0212】以上のようにして完成した外囲器118内
の雰囲気を排気管(図示せず)を通じオイルを使用しな
い真空ポンプにて1×10-6torrまで排気した。そ
の後、容器外端子Dx1ないしDxmとDy1ないしDynを通
じ電子放出素子104の素子電極4,5間に電圧を印加
し、前述のフォーミングを行い電子放出部2を形成し
た。
The atmosphere in the envelope 118 completed as described above was exhausted to 1 × 10 -6 torr by an oil-free vacuum pump through an exhaust pipe (not shown). Thereafter, a voltage was applied between the device electrodes 4 and 5 of the electron-emitting device 104 through the terminals D x1 to D xm and D y1 to D yn outside the container, and the above-mentioned forming was performed to form the electron-emitting portion 2.

【0213】次に、外囲器118内にアセトンを1×1
-4torr導入し、容器外端子Dx1ないしDxmとDy1
ないしDynを通じ電子放出素子104の素子電極4,5
間に電圧を10分間印加し活性化工程1を行った。その
後、アセトンを排気した。
Next, 1 × 1 of acetone is put in the envelope 118.
0 -4 torr was introduced, to no vessel terminals D x1 D xm and D y1
Through D yn through the device electrodes 4, 5 of the electron-emitting device 104
A voltage was applied for 10 minutes in between to perform the activation step 1. Then, acetone was exhausted.

【0214】次に、外囲器118内を約1×10-6to
rrの真空度とした後、素子電極4,5間に電圧を20
0分間印加し、活性化工程2を行った。
Next, the inside of the envelope 118 is about 1 × 10 −6 to
After setting the vacuum degree to rr, apply a voltage of 20 between the device electrodes 4 and 5.
The activation step 2 was performed by applying the voltage for 0 minutes.

【0215】更に、上記の活性化工程1,2を3回繰り
返した。
Further, the above activation steps 1 and 2 were repeated three times.

【0216】次に1×10-6torr程度の真空度で、
120℃10時間のベーキングを行った後、不図示の排
気管をガスバーナーで熱することで溶着し外囲器118
の封止を行った。最後に封止後の真空度を維持するため
に、ゲッター処理を行った。
Next, at a vacuum degree of about 1 × 10 -6 torr,
After baking at 120 ° C. for 10 hours, an exhaust pipe (not shown) is heated by a gas burner to be welded to the envelope 118.
Was sealed. Finally, a getter process was performed to maintain the degree of vacuum after sealing.

【0217】以上のように完成した画像形成装置におい
て、外部端子Dx1ないしDxmとDy1ないしDyn
を通じ、走査信号及び変調信号を不図示の信号発生手段
より夫々表面伝導型電子放出素子104に印加すること
により電子放出させると共に、高圧端子Hvを通じてメ
タルバック114に数kV以上の高圧を印加して、電子
ビームを加速し、蛍光膜115に衝突させ、励起・発光
させることで画像を表示した。
In the image forming apparatus completed as described above, the external terminals Dx1 to Dxm and Dy1 to Dyn are provided.
The scanning signal and the modulation signal are applied to the surface conduction electron-emitting device 104 by the signal generating means (not shown) to emit electrons, and a high voltage of several kV or more is applied to the metal back 114 through the high voltage terminal Hv. An image was displayed by accelerating the electron beam, causing it to collide with the fluorescent film 115, and exciting and emitting light.

【0218】その結果、表示画像は、良好なコントラス
トが得られ、長時間連続表示させても表示画像に大きな
変化は見られなかった。
As a result, a good contrast was obtained for the display image, and no significant change was seen in the display image even after continuous display for a long time.

【0219】[0219]

【発明の効果】以上説明した様に、本発明によれば、導
電性膜の間隙(亀裂)部を含む領域に被覆された炭素質
被膜の結晶性を向上することができ、従来よりも電子放
出効率が高く、かつ安定性の高い電子放出素子が得られ
る。
As described above, according to the present invention, it is possible to improve the crystallinity of the carbonaceous coating film coated on the region including the gap (crack) of the conductive film, and to improve the crystallinity as compared with the conventional one. An electron-emitting device having high emission efficiency and high stability can be obtained.

【0220】また、電子放出素子とこれの駆動手段とを
備えた電子源においては、安定で制御された電子放出特
性が得られ、且つ歩留よく作製できるようになった。
Further, in the electron source provided with the electron-emitting device and its driving means, stable and controlled electron-emitting characteristics can be obtained, and the electron-emitting device can be manufactured with high yield.

【0221】また、画像形成装置においても、安定で制
御された電子放出特性が得られ、例えば蛍光体を画像形
成部材とする画像形成装置においては、低電流で明るい
高品位な画像形成装置、例えばカラーフラットテレビが
実現された。
Further, stable and controlled electron emission characteristics can be obtained also in the image forming apparatus. For example, in an image forming apparatus using a phosphor as an image forming member, a bright and high quality image forming apparatus of low current, A color flat TV was realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に好適な電子放出素子の一例である平面
型の表面伝導型電子放出素子を模式的に示した平面図及
び縦断面図である。
FIG. 1 is a plan view and a vertical cross-sectional view schematically showing a planar surface conduction electron-emitting device which is an example of an electron-emitting device suitable for the present invention.

【図2】本発明に好適な電子放出素子の一例である垂直
型の表面伝導型電子放出素子を模式的に示した図であ
る。
FIG. 2 is a view schematically showing a vertical type surface conduction electron-emitting device which is an example of an electron-emitting device suitable for the present invention.

【図3】図1の表面伝導型電子放出素子の基本的構成の
製法を説明するための図である。
FIG. 3 is a diagram for explaining a manufacturing method of a basic configuration of the surface conduction electron-emitting device of FIG.

【図4】フォーミング波形の例を示す図である。FIG. 4 is a diagram showing an example of a forming waveform.

【図5】表面伝導型電子放出素子の測定評価系の一例を
示す概略的構成図である。
FIG. 5 is a schematic configuration diagram showing an example of a measurement / evaluation system of a surface conduction electron-emitting device.

【図6】本発明に好適な表面伝導型電子放出素子の放出
電流−素子電圧特性(I−V特性)を示す図である。
FIG. 6 is a diagram showing an emission current-device voltage characteristic (IV characteristic) of a surface conduction electron-emitting device suitable for the present invention.

【図7】単純マトリクス配置の電子源の概略的構成図で
ある。
FIG. 7 is a schematic configuration diagram of an electron source having a simple matrix arrangement.

【図8】単純マトリクス配置の電子源を用いた画像形成
装置に用いる表示パネルの概略的構成図である
FIG. 8 is a schematic configuration diagram of a display panel used in an image forming apparatus using an electron source having a simple matrix arrangement.

【図9】図8の表示パネルにおける蛍光膜を示す図であ
る。
FIG. 9 is a diagram showing a fluorescent film in the display panel of FIG.

【図10】図8の表示パネルを駆動する駆動回路の一例
を示す図である。
10 is a diagram showing an example of a drive circuit for driving the display panel of FIG.

【図11】梯型配置の電子源の概略的平面図である。FIG. 11 is a schematic plan view of an electron source in a trapezoidal arrangement.

【図12】梯型配置の電子源を用いた画像形成装置に用
いる表示パネルの概略的構成図である。
FIG. 12 is a schematic configuration diagram of a display panel used in an image forming apparatus using an electron source in a ladder arrangement.

【図13】本発明の実施例に係る電子放出素子の製造工
程を説明するための図である。
FIG. 13 is a diagram illustrating a manufacturing process of the electron-emitting device according to the example of the present invention.

【図14】本発明の実施例に係る電子放出素子の製造工
程を説明するための図である。
FIG. 14 is a diagram for explaining a manufacturing process of the electron-emitting device according to the example of the present invention.

【図15】本発明の実施例に係る電子放出素子の製造工
程を説明するための図である。
FIG. 15 is a diagram illustrating a manufacturing process of the electron-emitting device according to the example of the present invention.

【図16】本発明の実施例に係るマトリクス配置の電子
源の部分平面図である。
FIG. 16 is a partial plan view of a matrix-arranged electron source according to an embodiment of the present invention.

【図17】図16におけるA−A’断面図である。17 is a cross-sectional view taken along the line A-A ′ in FIG.

【図18】本発明の実施例に係るマトリクス配置の電子
源の製造工程を説明するための図である。
FIG. 18 is a diagram for explaining a manufacturing process of the electron source having the matrix arrangement according to the example of the present invention.

【図19】本発明に係る活性化工程1及び活性化工程2
を繰り返して行った際の、素子電流Ifの変化を示した
図である。
FIG. 19: Activation step 1 and activation step 2 according to the present invention
It is a figure showing change of element current If when it repeatedly performs.

【符号の説明】[Explanation of symbols]

1 基板 2 電子放出部 3 導電性膜 4,5 素子電極 21 段差形成材 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線(下配線) 103 Y方向配線(上配線) 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 401 層間絶縁層 402 コンタクトホール 403 Cr膜 DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive film 4,5 Element electrode 21 Step forming material 50 Ammeter 51 for measuring element current If 51 Power supply 52 Ammeter 53 for measuring emission current Ie 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X-direction wiring (lower wiring) 103 Y-direction wiring (upper wiring) 104 Surface conduction electron-emitting device 105 Wiring 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Outside Enclosure 121 Black conductive material 122 Phosphor 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring 401 Interlayer insulation Layer 402 Contact hole 403 Cr film

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】 電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、 一部に間隙を有し、少なくとも該間隙部に炭素を主成分
とする膜を有する導電性膜に、排気後に電圧を印加する
工程を有することを特徴とする電子放出素子の製造方
法。
1. A method for manufacturing an electron-emitting device, comprising a conductive film having an electron-emitting portion between electrodes, wherein a conductive film having a gap at least and having a film containing carbon as a main component in at least the gap. A method for manufacturing an electron-emitting device, comprising the step of applying a voltage to the flexible film after exhausting.
【請求項2】 電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、 一部に間隙を有する導電性膜の少なくとも該間隙部に、
炭素を主成分とする膜を形成する工程と、 前記炭素を主成分とする膜を有する導電性膜に、排気後
に電圧を印加する工程とを有することを特徴とする電子
放出素子の製造方法。
2. A method of manufacturing an electron-emitting device, comprising a conductive film having an electron-emitting portion between electrodes, wherein at least the conductive film having a gap has at least the gap.
A method of manufacturing an electron-emitting device, comprising: a step of forming a film containing carbon as a main component; and a step of applying a voltage to a conductive film having the film containing carbon as a main component after exhausting.
【請求項3】 前記炭素を主成分とする膜を形成する工
程と、排気後に電圧を印加する工程とを繰り返し行う過
程を有する請求項2に記載の電子放出素子の製造方法。
3. The method of manufacturing an electron-emitting device according to claim 2, further comprising a step of repeatedly performing the step of forming the film containing carbon as a main component and the step of applying a voltage after evacuation.
【請求項4】 前記導電性膜の間隙部に炭素を主成分と
する膜を形成する工程は、炭素あるいは炭素化合物の雰
囲気下にて、該導電性膜に電圧を印加する工程を有する
請求項2又は3に記載の電子放出素子の製造方法。
4. The step of forming a film containing carbon as a main component in the gap portion of the conductive film includes a step of applying a voltage to the conductive film in an atmosphere of carbon or a carbon compound. 4. The method for manufacturing an electron-emitting device according to 2 or 3.
【請求項5】 更に、導電性膜に間隙を形成する工程を
有する請求項2〜4のいずれかに記載の電子放出素子の
製造方法。
5. The method for manufacturing an electron-emitting device according to claim 2, further comprising the step of forming a gap in the conductive film.
【請求項6】 前記導電性膜に間隙を形成する工程は、
該導電性膜に電圧を印加する工程を有する請求項5に記
載の電子放出素子の製造方法。
6. The step of forming a gap in the conductive film,
The method for manufacturing an electron-emitting device according to claim 5, comprising a step of applying a voltage to the conductive film.
【請求項7】 前記導電性膜に間隙を形成する工程にお
ける導電性膜への電圧の印加は、電圧値を時間とともに
増加させて行う請求項6に記載の電子放出素子の製造方
法。
7. The method of manufacturing an electron-emitting device according to claim 6, wherein the voltage is applied to the conductive film in the step of forming the gap in the conductive film by increasing the voltage value with time.
【請求項8】 前記排気後に導電性膜に印加される電圧
値は、前記導電性膜に間隙を形成する工程において導電
性膜に印加される電圧値よりも小さい請求項6又は7に
記載の電子放出素子の製造方法。
8. The voltage value applied to the conductive film after the evacuation is smaller than the voltage value applied to the conductive film in the step of forming a gap in the conductive film. Method of manufacturing electron-emitting device.
【請求項9】 前記排気後に電圧を印加する工程は、前
記炭素を主成分とする膜を加熱する工程を有する請求項
1〜8のいずれかに記載の電子放出素子の製造方法。
9. The method for manufacturing an electron-emitting device according to claim 1, wherein the step of applying a voltage after the exhaust includes a step of heating the film containing carbon as a main component.
【請求項10】 前記排気後に電圧を印加する工程は、
前記炭素を主成分とする膜の結晶性を向上させる工程で
ある請求項1〜9のいずれかに記載の電子放出素子の製
造方法。
10. The step of applying a voltage after the exhausting comprises:
The method for manufacturing an electron-emitting device according to claim 1, which is a step of improving crystallinity of the film containing carbon as a main component.
【請求項11】 前記排気後の雰囲気は、1×10-6
orr以下である請求項1〜10のいずれかに記載の電
子放出素子の製造方法。
11. The atmosphere after the exhaust is 1 × 10 −6 t
The method for manufacturing an electron-emitting device according to claim 1, wherein the electron-emitting device is orrr or less.
【請求項12】 前記導電性膜は、微粒子からなる請求
項1〜11のいずれかに記載の電子放出素子の製造方
法。
12. The method for manufacturing an electron-emitting device according to claim 1, wherein the conductive film is made of fine particles.
【請求項13】 前記微粒子は、金属あるいは金属酸化
物である請求項12に記載の電子放出素子の製造方法。
13. The method of manufacturing an electron-emitting device according to claim 12, wherein the fine particles are metal or metal oxide.
【請求項14】 前記炭素を主成分とする膜は、アモル
ファスカーボンあるいはグラファイトあるいはこれらの
混合物を主体としてなる請求項1〜13のいずれかに記
載の電子放出素子の製造方法。
14. The method of manufacturing an electron-emitting device according to claim 1, wherein the film containing carbon as a main component is mainly composed of amorphous carbon, graphite, or a mixture thereof.
【請求項15】 前記電子放出素子は、表面伝導型電子
放出素子である請求項1〜14のいずれかに記載の電子
放出素子の製造方法。
15. The method of manufacturing an electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項16】 電子放出素子と前記電子放出素子の駆
動手段とを有する電子源の製造方法において、 前記電子放出素子が、請求項1〜15のいずれかに記載
の方法にて製造されることを特徴とする電子源の製造方
法。
16. A method of manufacturing an electron source having an electron-emitting device and driving means for driving the electron-emitting device, wherein the electron-emitting device is manufactured by the method according to any one of claims 1 to 15. A method for manufacturing an electron source, comprising:
【請求項17】 前記電子源は、複数の電子放出素子が
並列に結線された素子列を少なくとも1列以上有する電
子源である請求項16に記載の電子源の製造方法。
17. The method of manufacturing an electron source according to claim 16, wherein the electron source is an electron source having at least one row of elements in which a plurality of electron-emitting devices are connected in parallel.
【請求項18】 前記電子源は、複数の電子放出素子が
結線された素子列の複数列がマトリクス配置されている
電子源である請求項16に記載の電子源の製造方法。
18. The method of manufacturing an electron source according to claim 16, wherein the electron source is an electron source in which a plurality of element rows in which a plurality of electron emitting elements are connected are arranged in a matrix.
【請求項19】 電子放出素子と電子線の照射により画
像を形成する画像形成部材とを有する画像形成用パネル
の製造方法において、 前記電子放出素子が、請求項1〜15のいずれかに記載
の方法にて製造されることを特徴とする画像形成用パネ
ルの製造方法。
19. A method for manufacturing an image-forming panel having an electron-emitting device and an image-forming member for forming an image by irradiation with an electron beam, wherein the electron-emitting device is according to any one of claims 1 to 15. A method for manufacturing an image forming panel, which is manufactured by a method.
【請求項20】 前記画像形成用パネルは、前記電子放
出素子の複数が並列に結線された素子列を少なくとも1
列以上有する画像形成用パネルである請求項19に記載
の画像形成用パネルの製造方法。
20. The image forming panel has at least one element array in which a plurality of the electron-emitting devices are connected in parallel.
The method for producing an image forming panel according to claim 19, which is an image forming panel having at least rows.
【請求項21】 前記画像形成用パネルは、前記電子放
出素子の複数が結線された素子列の複数列がマトリクス
配置されている画像形成用パネルである請求項19に記
載の画像形成用パネルの製造方法。
21. The image forming panel according to claim 19, wherein the image forming panel is an image forming panel in which a plurality of element rows in which a plurality of the electron-emitting devices are connected are arranged in a matrix. Production method.
【請求項22】 前記画像形成部材が、蛍光体である請
求項19〜21のいずれかに記載の画像形成用パネルの
製造方法。
22. The method for manufacturing an image forming panel according to claim 19, wherein the image forming member is a phosphor.
【請求項23】 電子放出素子と、画像形成部材と、前
記電子放出素子から放出される電子線の前記画像形成部
材への照射を情報信号に応じて制御する駆動手段とを有
する画像形成装置の製造方法において、 前記電子放出素子が請求項1〜15のいずれかに記載の
方法にて製造されることを特徴とする画像形成装置の製
造方法。
23. An image forming apparatus, comprising: an electron-emitting device, an image-forming member, and a driving means for controlling irradiation of an electron beam emitted from the electron-emitting device to the image-forming member according to an information signal. A method of manufacturing an image forming apparatus, wherein the electron-emitting device is manufactured by the method according to any one of claims 1 to 15.
【請求項24】 前記画像形成装置は、前記電子放出素
子の複数が並列に結線された素子列を少なくとも1列以
上有する画像形成装置である請求項23に記載の画像形
成装置の製造方法。
24. The method of manufacturing an image forming apparatus according to claim 23, wherein the image forming apparatus is an image forming apparatus having at least one element row in which a plurality of the electron-emitting devices are connected in parallel.
【請求項25】 前記画像形成装置は、前記電子放出素
子の複数が結線された素子列の複数列がマトリクス配置
されている画像形成装置である請求項23に記載の画像
形成装置の製造方法。
25. The method of manufacturing an image forming apparatus according to claim 23, wherein the image forming apparatus is an image forming apparatus in which a plurality of element rows in which a plurality of the electron-emitting devices are connected are arranged in a matrix.
【請求項26】 前記画像形成部材が、蛍光体である請
求項23〜25のいずれかに記載の画像形成装置の製造
方法。
26. The method of manufacturing an image forming apparatus according to claim 23, wherein the image forming member is a phosphor.
JP19796495A 1995-07-12 1995-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus Expired - Fee Related JP3062991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19796495A JP3062991B2 (en) 1995-07-12 1995-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19796495A JP3062991B2 (en) 1995-07-12 1995-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0927268A true JPH0927268A (en) 1997-01-28
JP3062991B2 JP3062991B2 (en) 2000-07-12

Family

ID=16383256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19796495A Expired - Fee Related JP3062991B2 (en) 1995-07-12 1995-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3062991B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044022A1 (en) * 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Method for manufacturing electron beam device, and image creating device manufactured by these manufacturing methods, method for manufacturing electron source, and apparatus for manufacturing electron source, and apparatus for manufacturing image creating device
JP2001526826A (en) * 1997-05-21 2001-12-18 エスアイ ダイアモンド テクノロジー,インコーポレイテッド Process of growing carbon film
US6900581B2 (en) 1999-02-22 2005-05-31 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and manufacturing methods thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526826A (en) * 1997-05-21 2001-12-18 エスアイ ダイアモンド テクノロジー,インコーポレイテッド Process of growing carbon film
WO2000044022A1 (en) * 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Method for manufacturing electron beam device, and image creating device manufactured by these manufacturing methods, method for manufacturing electron source, and apparatus for manufacturing electron source, and apparatus for manufacturing image creating device
US6900581B2 (en) 1999-02-22 2005-05-31 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and manufacturing methods thereof
US7067336B1 (en) 1999-02-22 2006-06-27 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus, and manufacturing methods thereof

Also Published As

Publication number Publication date
JP3062991B2 (en) 2000-07-12

Similar Documents

Publication Publication Date Title
US6522054B2 (en) Electron-emitting device, electron source and image forming apparatus
JP3423519B2 (en) Image forming device
JP3062991B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3559689B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JP2000195415A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2850108B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0945226A (en) Electron emitting element, electron source using it, and image forming device and those manufacture
JP3320363B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP3402891B2 (en) Electron source and display panel
JPH09223457A (en) Electron source substrate, manufacture thereof, and image forming device
JPH10188854A (en) Image forming device and manufacture thereof
JP3428806B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3302258B2 (en) Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus
JP2884482B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09277586A (en) Electron source, image forming device and manufacture thereof
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3217946B2 (en) Material for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, display device, and image forming apparatus using the material
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH09330648A (en) Electron emitting element, electron source, image forming device, and manufacture of them
JPH11283493A (en) Electron emission element, electron source, image forming device and their manufacture
JP2000075832A (en) Image forming device
JPH09199008A (en) Electron source and manufacture thereof, display panel and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees