JPH0926893A - Loopback test system - Google Patents
Loopback test systemInfo
- Publication number
- JPH0926893A JPH0926893A JP7197025A JP19702595A JPH0926893A JP H0926893 A JPH0926893 A JP H0926893A JP 7197025 A JP7197025 A JP 7197025A JP 19702595 A JP19702595 A JP 19702595A JP H0926893 A JPH0926893 A JP H0926893A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- loopback
- input
- output control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はループバック試験方
式に関し、特にパラレルポート，シリアルポート等の入
出力制御装置のループバック試験方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a loopback test system, and more particularly to a loopback test system for input / output control devices such as parallel ports and serial ports.
【０００２】[0002]
【従来の技術】従来、パラレルポート，シリアルポート
等の入出力制御装置に折り返しコネクタを接続して実行
されるループバック試験においては、図４に示すよう
に、入出力制御装置の入力信号端子と出力信号端子とを
結線する折り返しコネクタ６１を情報処理装置側コネク
タ５１に装着している。そして、折り返しコネクタ６１
が装着された入出力制御装置に対し、専用のループバッ
ク試験プログラムを実行することにより試験を行う。2. Description of the Related Art Conventionally, in a loopback test executed by connecting a folding connector to an input / output control device such as a parallel port or a serial port, as shown in FIG. A folded connector 61 for connecting the output signal terminal is attached to the information processing apparatus side connector 51. Then, the folded connector 61
A test is performed by executing a dedicated loopback test program for the input / output control device equipped with.
【０００３】ループバック試験の合否は、入出力制御装
置からデータを送信し、折り返しコネクタ６１を介して
再び入出力制御装置にて受信し、受信データが期待値デ
ータと一致するか否かで判定していた。The success or failure of the loopback test is judged by whether or not the data is transmitted from the input / output control device and received again by the input / output control device via the loopback connector 61, and whether the received data matches the expected value data. Was.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来の折り返
しコネクタを用いたループバック試験方式では、受信デ
ータと期待値データとに比較エラーが発生した場合、そ
れが入出力制御装置の故障であるか折り返しコネクタの
未装着によるものであるかの判断が困難であるという問
題点があった。In the loopback test method using the above-described conventional folded connector, when a comparison error occurs between the received data and the expected value data, is it a failure of the input / output control device? There is a problem that it is difficult to determine whether the folded connector is not attached.
【０００５】また、折り返しコネクタの末装着を判断す
るためのビットを設けた場合でも、それが入出力制御装
置の故障であるか折り返しコネクタの未装着によるもの
であるかは判断できないという問題点があった。Further, even when a bit for determining the end mounting of the folded connector is provided, it is not possible to judge whether it is due to the failure of the input / output control device or the unattached folded connector. there were.
【０００６】本発明の目的は、上述の点に鑑み、入出力
制御装置の接地レベルを折り返しコネクタを通じて入出
力制御装置にループバックさせ、折り返しコネクタの装
着／未装着を判断できるようにしたループバック試験方
式を提供することにある。In view of the above points, an object of the present invention is to loop back the ground level of the input / output control device to the input / output control device through the loopback connector so that it can be determined whether the loopback connector is mounted or not mounted. To provide a test method.
【０００７】なお、先行技術として、特開平３−１６７
７０号公報に開示された「プリンタ」があるが、このプ
リンタは、プリンタ本体内に制御ユニットの所定端子か
ら出力した信号を制御ユニットの他の所定端子に入力さ
せる信号ループ形成手段を設けるとともに、信号ループ
形成手段を内部コネクタと制御ユニットとの間に電気的
に介装するか否かを選択するための選択切替手段を設
け、折り返しコネクタの装着なしにループバック試験を
行うことができるようにしたものであり、本願発明のよ
うに折り返しコネクタの装着／未装着を判断できるよう
にしたものではない。As a prior art, Japanese Patent Laid-Open No. 3-167
There is a "printer" disclosed in Japanese Patent Publication No. 70-70, but this printer is provided with a signal loop forming means for inputting a signal output from a predetermined terminal of the control unit to another predetermined terminal of the control unit in the printer body, Provided with selection switching means for selecting whether or not to electrically interpose the signal loop forming means between the internal connector and the control unit, so that the loopback test can be performed without mounting the folded connector. However, unlike the present invention, it is not possible to judge whether the folded connector is attached or not attached.
【０００８】[0008]
【課題を解決するための手段】本発明のループバック試
験方式は、パラレルポート，シリアルポート等の入出力
制御装置に折り返しコネクタを接続して実行されるルー
プバック試験方式において、前記入出力制御装置のコネ
クタに接続されることにより前記入出力制御装置の接地
端子と特定の入力信号端子とを接続するように結線した
ループバック試験用の折り返しコネクタと、ループバッ
ク試験の開始時に前記入出力制御装置の前記特定の入力
信号端子の電圧レベルをチェックして前記折り返しコネ
クタが接続されているか否かを判定する折り返しコネク
タ接続状態判定手段とを備える。The loopback test method of the present invention is a loopback test method that is executed by connecting a folded connector to an input / output control device such as a parallel port or a serial port. A loopback test folded connector connected to connect the ground terminal of the input / output control device to a specific input signal terminal by being connected to the connector, and the input / output control device at the start of the loopback test. And a return connector connection state determining means for checking the voltage level of the specific input signal terminal and determining whether or not the return connector is connected.
【０００９】[0009]
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail with reference to the drawings.
【００１０】図１は、本発明の一実施例に係るループバ
ック試験方式が適用された情報処理装置１０の構成を示
すブロック図である。この情報処理装置１０は、中央処
理装置２０と、主記憶装置３０と、入出力制御装置４０
と、入出力制御装置４０に接続され外部装置（図示せ
ず）との接続を行うための情報処理装置側コネクタ５０
と、中央処理装置２０，主記憶装置３０および入出力制
御装置４０を相互に接続するバス７０とを含んで構成さ
れている。また、情報処理装置側コネクタ５０には、入
出力制御装置４０のループバック試験時に入出力制御装
置４０からの送信信号をそのまま受信信号にするための
折り返しコネクタ６０が装着されるようになっている。FIG. 1 is a block diagram showing the configuration of an information processing apparatus 10 to which a loopback test method according to an embodiment of the present invention is applied. The information processing device 10 includes a central processing unit 20, a main storage device 30, and an input / output control device 40.
And an information processing device-side connector 50 that is connected to the input / output control device 40 and is connected to an external device (not shown).
And a bus 70 that interconnects the central processing unit 20, the main storage device 30, and the input / output control device 40. Further, the information processing device side connector 50 is equipped with a loopback connector 60 for directly converting a transmission signal from the input / output control device 40 into a reception signal during a loopback test of the input / output control device 40. .
【００１１】主記憶装置３０には、ループバック試験プ
ログラム３１がロードされている。A loopback test program 31 is loaded in the main storage device 30.
【００１２】入出力制御装置４０は、パラレルポート，
シリアルポート等でなり、ステータスレジスタ４１を備
えている。The input / output control device 40 includes a parallel port,
It is composed of a serial port or the like, and has a status register 41.
【００１３】図２は、情報処理装置側コネクタ５０と折
り返しコネクタ６０との一構成例を示す図である。情報
処理装置側コネクタ５０には、入出力制御装置４０の接
地レベルを出力する接地端子（端子はピンまたはプラグ
でなる。以下同様）ｔ10と、ステータス信号端子ｔ
11と、入出力制御装置４０と外部装置とがデータ通信を
行うためのデータ信号端子Ｔ11，Ｔ12，…とが設けられ
ている。これらデータ信号端子Ｔ11，Ｔ12，…は、ステ
ータスレジスタ４１のデータ受取り用の各ビットに接続
されている。接地端子ｔ10は、入出力制御装置４０内で
接地されてロウ（ｌｏｗ）レベルとなっており、ステー
タス信号端子ｔ11は、プルアップ抵抗Ｒを介して電源Ｖ
cc（例えば、５Ｖ）に接続されているとともに、アンプ
４２を通じてステータスレジスタ４１のあるビット（以
下、コネクタ装着認識用ビットという）４１ａに接続さ
れている。したがって、入出力制御装置４０のステータ
ス信号端子ｔ11は、折り返しコネクタ６０の未装着時に
は電源Ｖccの電圧によりプルアップ抵抗Ｒを介してハイ
（ｈｉｇｈ）レベルになるように構成されている。ステ
ータスレジスタ４１は、中央処理装置２０からバス７０
を通じて読み出し可能になっている。FIG. 2 is a diagram showing a configuration example of the information processing apparatus side connector 50 and the folded connector 60. The information processing apparatus side connector 50 has a ground terminal (terminal is a pin or a plug; the same applies hereinafter) t 10 for outputting the ground level of the input / output control apparatus 40 and a status signal terminal t.
11 and data signal terminals T 11 , T 12 , ... For data communication between the input / output control device 40 and an external device. These data signal terminals T 11 , T 12 , ... Are connected to respective bits for receiving data of the status register 41. The ground terminal t 10 is grounded in the input / output control device 40 and is at a low level, and the status signal terminal t 11 is connected to the power source V via the pull-up resistor R.
In addition to being connected to cc (for example, 5V), it is also connected to a bit (hereinafter, referred to as a connector mounting recognition bit) 41a of the status register 41 through the amplifier 42. Therefore, the status signal terminal t 11 of the input / output control device 40 is configured to be at a high level via the pull-up resistor R by the voltage of the power supply V cc when the folded connector 60 is not attached. The status register 41 is stored in the bus 70 from the central processing unit 20.
Can be read through.
【００１４】一方、折り返しコネクタ６０には、情報処
理装置側コネクタ５０の接地端子ｔ10およびステータス
信号端子ｔ11と接続されるステータス折り返し端子ｔ20
およびｔ21が設けられており、ステータス折り返し端子
ｔ20およびｔ21間は結線（短絡）されている。また、折
り返しコネクタ６０には、情報処理装置側コネクタ５０
のデータ信号端子Ｔ11，Ｔ12，…と接続されてるデータ
折り返し端子Ｔ21，Ｔ22，…が設けられており、データ
折り返し端子Ｔ21，Ｔ22，…は一対ずつ結線（短絡）さ
れている。On the other hand, the return connector 60 has a status return terminal t 20 connected to the ground terminal t 10 and the status signal terminal t 11 of the information processing apparatus side connector 50.
And t 21 are provided, and the status folding terminals t 20 and t 21 are connected (shorted). In addition, the folding connector 60 includes the information processing device side connector 50.
The data signal terminal T 11, T 12, ... data is connected to the folded terminal T 21, T 22, ... are provided, data folding terminals T 21, T 22, ... is a pair by being connected (short-circuited) There is.
【００１５】図３を参照すると、ループバック試験プロ
グラム３１の処理は、コネクタ装着認識用ビット読取り
ステップＳ１０１と、コネクタ装着認識用ビット判定ス
テップＳ１０２と、折り返しコネクタ装着認識ステップ
Ｓ１０３とを含んでいる。Referring to FIG. 3, the process of the loopback test program 31 includes a connector mounting recognition bit reading step S101, a connector mounting recognition bit determining step S102, and a folded connector mounting recognition step S103.
【００１６】次に、このように構成された本実施例のル
ープバック試験方式の動作について説明する。Next, the operation of the loopback test system of the present embodiment thus constructed will be described.
【００１７】入出力制御装置４０のループバック試験を
行わない状態では、情報処理装置側コネクタ５０に折り
返しコネクタ６０が装着されていないので、ステータス
信号端子ｔ11がプルアップ抵抗Ｒを通じて電源Ｖccの電
圧レベル（ハイレベル）となり、アンプ４２を通じてス
テータスレジスタ４１のコネクタ装着認識用ビット４１
ａが“１”となっている。In the state where the loopback test of the input / output control device 40 is not performed, since the folding connector 60 is not attached to the information processing device side connector 50, the status signal terminal t 11 is connected to the power source Vcc through the pull-up resistor R. The voltage level (high level) is reached, and the connector mounting recognition bit 41 of the status register 41 is passed through the amplifier 42.
a is “1”.
【００１８】入出力制御装置４０のループバック試験を
行うときには、情報処理装置側コネクタ５０に折り返し
コネクタ６０を装着する。すると、入出力制御装置４０
の接地端子ｔ10が折り返しコネクタ６０のステータス折
り返し端子ｔ20に、ステータス信号端子ｔ11が折り返し
コネクタ６０のステータス折り返し端子ｔ21にそれぞれ
接続されるので、接地端子ｔ10の接地レベル（ロウレベ
ル）が短絡されているステータス折り返し端子ｔ20およ
びｔ21間を通じてステータス信号端子ｔ11に伝えられ、
アンプ４２を通じてステータスレジスタ４１のコネクタ
装着認識用ビット４１ａが“０”となる。When performing the loopback test of the input / output control device 40, the folded back connector 60 is attached to the information processing device side connector 50. Then, the input / output control device 40
Since the ground terminal t 10 is connected to the status return terminal t 20 of the return connector 60 and the status signal terminal t 11 is connected to the status return terminal t 21 of the return connector 60, the ground level (low level) of the ground terminal t 10 is It is transmitted to the status signal terminal t 11 through the shorted status folding terminals t 20 and t 21 ,
The connector mounting recognition bit 41a of the status register 41 becomes "0" through the amplifier 42.
【００１９】この状態から情報処理装置１０でループバ
ック試験プログラム３１が起動されると、ループバック
試験プログラム３１は、ループバック試験の開始時にス
テータスレジスタ４１のコネクタ装着認識用ビット４１
ａを読み取り（ステップＳ１０１）、コネクタ装着認識
用ビット４１ａが“０”であるかどうかを判定する（ス
テップＳ１０２）。コネクタ装着認識用ビット４１ａが
“０”であれば、ループバック試験プログラム３１は、
折り返しコネクタ６０の装着を認識し（ステップＳ１０
３）、ループバック試験を続行する。コネクタ装着認識
用ビット４１ａが“０”でなければ、情報処理装置側コ
ネクタ５０に折り返しコネクタ６０が装着されていない
ことを意味するので、ループバック試験プログラム３１
は、折り返しコネクタ６０の装着を認識することなしに
必要な処理（障害処理，折り返しコネクタ装着促進メッ
セージの表示処理等）を行う。When the loopback test program 31 is started in the information processing apparatus 10 from this state, the loopback test program 31 causes the connector mounting recognition bit 41 of the status register 41 at the start of the loopback test.
a is read (step S101), and it is determined whether or not the connector mounting recognition bit 41a is "0" (step S102). If the connector mounting recognition bit 41a is "0", the loopback test program 31
The attachment of the folded connector 60 is recognized (step S10
3) Continue the loopback test. If the connector installation recognition bit 41a is not "0", it means that the loopback connector 60 is not installed in the information processing apparatus side connector 50, and therefore the loopback test program 31
Performs necessary processing (fault processing, display processing of the return connector mounting promotion message, etc.) without recognizing the mounting of the return connector 60.
【００２０】[0020]
【発明の効果】以上説明したように、本発明は、パラレ
ルポート，シリアルポート等の入出力制御装置に折り返
しコネクタを接続して実行されるループバック試験時に
入出力制御装置の接地端子の接地レベルを入力信号の１
ステータスとしてループバックして取り込むようにした
ことにより、折り返しコネクタの装着／未装着を判断す
ることができるので、受信データと期待値データとの比
較エラーが発生した場合に、それが入出力制御装置の故
障であるか折り返しコネクタの未装着によるものである
かを容易に判断することが可能となり、ループバック試
験の精度を向上させることができるという効果がある。As described above, according to the present invention, the ground level of the ground terminal of the input / output control device during the loopback test executed by connecting the folded connector to the input / output control device such as the parallel port and the serial port. Input signal of 1
By looping back and taking in the status, it is possible to determine whether the folded connector is mounted or not mounted. Therefore, when a comparison error between the received data and the expected value data occurs, that is input / output control device. It is possible to easily determine whether the failure is due to the failure or the unattached folded connector, and it is possible to improve the accuracy of the loopback test.
【図１】本発明の一実施例に係るループバック試験方式
が適用された情報処理装置の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an information processing apparatus to which a loopback test method according to an embodiment of the present invention is applied.
【図２】図１中の情報処理装置側コネクタおよび折り返
しコネクタの構成を例示する図である。FIG. 2 is a diagram exemplifying configurations of an information processing apparatus side connector and a folded connector in FIG.
【図３】図１中のループバック試験プログラムの処理を
示す流れ図である。FIG. 3 is a flowchart showing a process of a loopback test program in FIG.
【図４】従来技術における情報処理装置側コネクタおよ
び折り返しコネクタの構成図である。FIG. 4 is a configuration diagram of an information processing apparatus-side connector and a folded connector according to a conventional technique.
１０ 情報処理装置 ２０ 中央処理装置 ３０ 主記憶装置 ３１ ループバック試験プログラム ４０ 入出力制御装置 ４１ ステータスレジスタ ４１ａ コネクタ装着認識用ビット ４２ アンプ ５０ 情報処理装置側コネクタ ６０ 折り返しコネクタ ７０ バス Ｒ プルアップ抵抗 ｔ10 接地端子 ｔ11 ステータス信号端子 ｔ20，ｔ21 ステータス折り返し端子 Ｔ11，Ｔ12，Ｔ21，Ｔ22 データ信号端子 Ｖcc 電源10 information processing device 20 central processing unit 30 main memory device 31 loopback test program 40 input / output control device 41 status register 41a connector installation recognition bit 42 amplifier 50 information processing device side connector 60 folding connector 70 bus R pull-up resistance t 10 ground terminal t 11 status signal terminals t 20, t 21 status wrapping terminal T 11, T 12, T 21 , T 22 the data signal terminal V cc power supply
Claims (2)
出力制御装置に折り返しコネクタを接続して実行される
ループバック試験方式において、 前記入出力制御装置のコネクタに接続されることにより
前記入出力制御装置の接地端子と特定の入力信号端子と
を接続するように結線したループバック試験用の折り返
しコネクタと、 ループバック試験の開始時に前記入出力制御装置の前記
特定の入力信号端子の電圧レベルをチェックして前記折
り返しコネクタが接続されているか否かを判定する折り
返しコネクタ接続状態判定手段とを備えることを特徴と
するループバック試験方式。1. In a loopback test method executed by connecting a return connector to an input / output control device such as a parallel port or a serial port, the input / output control device is connected to the connector of the input / output control device. The loopback test fold-back connector, which is wired to connect the ground terminal of the input signal terminal to the specific input signal terminal, and the voltage level of the specific input signal terminal of the input / output control device is checked at the start of the loopback test. And a loopback connector connection state determining means for determining whether or not the loopback connector is connected.
が、前記特定の入力信号端子の電圧レベルを入力する前
記入出力制御装置に設けられたステータスレジスタのあ
るビットと、このステータスレジスタのあるビットから
電圧レベルを読み出して接地レベルであれば前記折り返
しコネクタの装着を認識するループバック試験プログラ
ムとからなる請求項１記載のループバック試験方式。2. The return connector connection state determining means includes a bit in a status register provided in the input / output control device for inputting a voltage level of the specific input signal terminal, and a voltage from a bit in the status register. 2. The loopback test method according to claim 1, comprising a loopback test program for reading out the level and recognizing attachment of the folded connector if the level is the ground level.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7197025A JPH0926893A (en) | 1995-07-10 | 1995-07-10 | Loopback test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7197025A JPH0926893A (en) | 1995-07-10 | 1995-07-10 | Loopback test system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0926893A true JPH0926893A (en) | 1997-01-28 |
Family
ID=16367508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7197025A Pending JPH0926893A (en) | 1995-07-10 | 1995-07-10 | Loopback test system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0926893A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001216175A (en) * | 2000-02-01 | 2001-08-10 | Internatl Business Mach Corp <Ibm> | Communication interface device, connecting device for inspection, inspecting and inspecting method |
| JP2007156526A (en) * | 2005-11-30 | 2007-06-21 | Kyosan Electric Mfg Co Ltd | Contact input device |
| JP2009187245A (en) * | 2008-02-06 | 2009-08-20 | Fujitsu Ltd | Interface board testing device and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212146A (en) * | 1985-03-15 | 1986-09-20 | Nec Corp | Communication control equipment |
-
1995
- 1995-07-10 JP JP7197025A patent/JPH0926893A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212146A (en) * | 1985-03-15 | 1986-09-20 | Nec Corp | Communication control equipment |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001216175A (en) * | 2000-02-01 | 2001-08-10 | Internatl Business Mach Corp <Ibm> | Communication interface device, connecting device for inspection, inspecting and inspecting method |
| JP4634561B2 (en) * | 2000-02-01 | 2011-02-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Communication interface device, inspection connection device, inspection device, inspection method |
| JP2007156526A (en) * | 2005-11-30 | 2007-06-21 | Kyosan Electric Mfg Co Ltd | Contact input device |
| JP4666370B2 (en) * | 2005-11-30 | 2011-04-06 | 株式会社京三製作所 | Contact input device |
| JP2009187245A (en) * | 2008-02-06 | 2009-08-20 | Fujitsu Ltd | Interface board testing device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006020038A (en) | Physical quantity sensor device and inspecting device therefor | |
| JPH0926893A (en) | Loopback test system | |
| EP1607758B1 (en) | Test apparatus | |
| CN115509846A (en) | INTEL SVID power supply verification and fault diagnosis method and equipment | |
| US20080068036A1 (en) | Semiconductor test system capable of virtual test and semiconductor test method thereof | |
| JP2002002419A (en) | Electronic control unit for vehicle | |
| JP3050303B2 (en) | LSI logic circuit evaluation equipment | |
| JP2002366505A (en) | Method and device for detecting mounting position | |
| JPH05289790A (en) | Information processor | |
| KR100330575B1 (en) | Lead / Write Data Error Verification Apparatus and Method for Semiconductor Memory Devices | |
| JPH05303540A (en) | Information processor | |
| KR100978713B1 (en) | Cause distinguish apparatus and method of system reset | |
| US6591214B2 (en) | Communication interface unit, connection tool for test, wrap test tool, and wrap testing method | |
| JP3256256B2 (en) | Transmission monitoring device | |
| JP2858816B2 (en) | Initial setting method of EEPROM | |
| JP2979814B2 (en) | Serial data transfer device | |
| JP2710777B2 (en) | Test circuit for intermediate control unit | |
| US20090100306A1 (en) | Electronic unit | |
| JP2941082B2 (en) | IC memory card processing device | |
| KR0165818B1 (en) | One chip microcomputer | |
| JPS6027054B2 (en) | Input/output control method | |
| JP3549702B2 (en) | Bus control circuit and test method thereof | |
| JP2002110925A (en) | System lsi | |
| JPH11338594A (en) | Defective contact detecting circuit | |
| JPS59191943A (en) | Detecting system for cable unconnected state |