JPH0926835A - Reset circuit - Google Patents
Reset circuitInfo
- Publication number
- JPH0926835A JPH0926835A JP7173603A JP17360395A JPH0926835A JP H0926835 A JPH0926835 A JP H0926835A JP 7173603 A JP7173603 A JP 7173603A JP 17360395 A JP17360395 A JP 17360395A JP H0926835 A JPH0926835 A JP H0926835A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- microcomputer
- time constant
- supply vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、マイクロコンピュータ
に於いて、該マイクロコンピュータの電源電圧が定常状
態から該マイクロコンピュータの最低動作電圧未満まで
瞬断してしまった場合に、リセット信号を発生する様に
構成されたリセット回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention, in a microcomputer, generates a reset signal when the power supply voltage of the microcomputer is momentarily cut from a steady state to a voltage below the minimum operating voltage of the microcomputer. And a reset circuit configured as described above.
【0002】[0002]
【従来の技術】図5は従来のリセット回路を示す図であ
り、マイクロコンピュータの為のリセット信号を発生す
るものである。図5に於いて、(1)はマイクロコンピ
ュータであり、端子(2)(3)を有している。端子
(2)は電源VDD(例えば5ボルト)と接続され、端
子(3)及び接地の間にはコンデンサ(4)が接続され
ている。尚、前記マイクロコンピュータ(1)は、電源
VDDが3ボルト以上となった時に正常動作する。前記
マイクロコンピュータ(1)内部に於いて、(5)は抵
抗であり、端子(2)(3)の間に接続され前記コンデ
ンサ(4)と共に時定数回路を構成する。また、(6)
はダイオードであり、カソード及びアノードは各々端子
(2)(3)と接続される。また、(7)はシュミット
インバータであり、異なる2個のスレッショルド電圧V
thh(0.7VDD)及びVthl(0.3VDD)
を有し、マイクロコンピュータ(1)の為のリセット信
号を出力する。勿論、該シュミットインバータ(7)の
スレッショルド電圧は電源電圧VDDの大きさに応じて
変化する。尚、該シュミットインバータ(7)は、図示
はしていないが電源VDDと接続されて動作するもので
あり、電源VDDが2ボルト以上となった時に正常動作
する構成となっているものとする。2. Description of the Related Art FIG. 5 is a diagram showing a conventional reset circuit for generating a reset signal for a microcomputer. In FIG. 5, (1) is a microcomputer, which has terminals (2) and (3). The terminal (2) is connected to the power supply VDD (for example, 5 V), and the capacitor (4) is connected between the terminal (3) and the ground. The microcomputer (1) operates normally when the power supply VDD is 3 V or higher. Inside the microcomputer (1), (5) is a resistor, which is connected between the terminals (2) and (3) to form a time constant circuit together with the capacitor (4). Also, (6)
Is a diode, and its cathode and anode are respectively connected to terminals (2) and (3). Further, (7) is a Schmitt inverter, which has two different threshold voltages V
th (0.7VDD) and Vthl (0.3VDD)
And outputs a reset signal for the microcomputer (1). Of course, the threshold voltage of the Schmitt inverter (7) changes according to the magnitude of the power supply voltage VDD. Although not shown, the Schmitt inverter (7) is connected to the power supply VDD to operate, and is assumed to be configured to operate normally when the power supply VDD becomes 2 V or higher.
【0003】以上の如く構成された図5の従来のリセッ
ト回路の動作を、図6及び図7の動作波形図を基に説明
する。まず、電源VDDが投入されると、電源VDDは
立ち上がる過渡期を経て定常状態(5ボルト)に至る
(図6実線)。また、前記時定数回路が抵抗(5)の抵
抗値及びコンデンサ(4)の容量で定まる時定数で充電
を行い、端子(3)に現れるコンデンサ(4)の端子電
圧は前記時定数に従って上昇する(図6一点鎖線)。そ
して、時刻T1に於いて、電源VDDが2ボルトを越え
るとシュミットインバータ(7)が正常動作を始め、該
シュミットインバータ(7)からはハイレベルのリセッ
ト信号が出力される。尚、時刻T1から時刻T2までの
期間は、電源VDDの過渡期を含む為、シュミットイン
バータ(7)から出力されるリセット信号のハイレベル
は、2ボルトから5ボルトへ上昇する値となる。その
後、電源VDDが定常状態に至り、時刻T2に於いてコ
ンデンサ(4)の端子電圧がシュミットインバータ
(7)の高い側のスレッショルド電圧Vthhを越える
と、シュミットインバータ(7)の出力はローレベル
(0ボルト)となる。即ち、マイクロコンピュータ
(1)は、時刻T1及びT2の間でリセットされ、時刻
T2以降にリセット解除され、プログラムに基づく論理
演算処理の実行を開始することになる。The operation of the conventional reset circuit of FIG. 5 configured as described above will be described with reference to the operation waveform diagrams of FIGS. 6 and 7. First, when the power supply VDD is turned on, the power supply VDD reaches a steady state (5 volts) after a transition period of rising (FIG. 6 solid line). The time constant circuit charges with a time constant determined by the resistance value of the resistor (5) and the capacitance of the capacitor (4), and the terminal voltage of the capacitor (4) appearing at the terminal (3) rises according to the time constant. (FIG. 6 dashed line). Then, at time T1, when the power supply VDD exceeds 2 volts, the Schmitt inverter (7) starts normal operation, and the Schmitt inverter (7) outputs a high-level reset signal. Since the period from time T1 to time T2 includes the transition period of the power supply VDD, the high level of the reset signal output from the Schmitt inverter (7) has a value that rises from 2 volts to 5 volts. After that, when the power supply VDD reaches a steady state and the terminal voltage of the capacitor (4) exceeds the high-side threshold voltage Vthh of the Schmitt inverter (7) at time T2, the output of the Schmitt inverter (7) becomes low level ( 0 volt). That is, the microcomputer (1) is reset between the times T1 and T2, released from the reset after the time T2, and starts executing the logical operation processing based on the program.
【0004】さて、電源VDDの定常状態に於いて、電
源VDDが何らかの理由により、マイクロコンピュータ
(1)の最低動作電圧(3ボルト)未満まで瞬断してし
まった場合を考える(図7実線)。この場合、当然の事
ながら、シュミットインバータ(7)のスレッショルド
電圧Vthh及びVthlも、各々電源VDDの変動に
応答して変動する(図7二点鎖線及び一点鎖線)。電源
VDDが瞬断する以前の定常状態では、コンデンサ
(4)の端子電圧は5ボルトに満充電された状態であ
り、その後、電源VDDが下降する軌跡に於いては、端
子(2)の電圧が端子(3)の電圧よりダイオード
(6)の順方向電圧だけ低くなった時点で、該ダイオー
ド(6)が導通し、コンデンサ(4)の端子電圧も電源
VDDの下降軌跡と同じ傾きで放電し下降する(破
線)。その後、電源VDDが上昇し始めると、ダイオー
ド(6)がオフし、コンデンサ(4)は前記時定数に従
って充電を開始しその端子電圧が上昇する(破線)。即
ち、コンデンサ(4)の端子電圧は、電源VDDの瞬断
時にシュミットインバータ(7)の高い側のスレッショ
ルド電圧Vthh以下に下降することはない。Now, in the steady state of the power supply VDD, consider a case where the power supply VDD is momentarily cut down to less than the minimum operating voltage (3 volts) of the microcomputer (1) for some reason (solid line in FIG. 7). . In this case, as a matter of course, the threshold voltages Vthh and Vthl of the Schmitt inverter (7) also change in response to the change in the power supply VDD (two-dot chain line and one-dot chain line in FIG. 7). In the steady state before the power supply VDD is interrupted, the terminal voltage of the capacitor (4) is fully charged to 5 V. After that, in the locus of the power supply VDD falling, the voltage of the terminal (2) is reduced. When the voltage becomes lower than the voltage of the terminal (3) by the forward voltage of the diode (6), the diode (6) becomes conductive and the terminal voltage of the capacitor (4) is discharged with the same slope as the downward trajectory of the power supply VDD. Then descends (dashed line). After that, when the power supply VDD starts to rise, the diode (6) is turned off, the capacitor (4) starts charging according to the time constant, and the terminal voltage thereof rises (broken line). That is, the terminal voltage of the capacitor (4) does not drop below the high side threshold voltage Vthh of the Schmitt inverter (7) when the power supply VDD is interrupted.
【0005】[0005]
【発明が解決しようとする課題】上記した如く、電源V
DDがマイクロコンピュータ(1)の最低動作電圧未満
まで瞬断してしまった場合、該マイクロコンピュータ
(1)の正常動作は保証できない。故に、この場合はリ
セット信号の発生が必要となる。ところが、シュミット
インバータ(7)の出力はローレベルを保持したままで
あり、即ち、リセット信号は発生しない。従って、マイ
クロコンピュータ(1)はこの瞬断により誤動作状態と
なったまま、電源VDDの瞬断からの復帰後もリセット
されずに誤動作を継続してしまう問題があった。As described above, the power source V
When the DD is momentarily cut to a voltage lower than the minimum operating voltage of the microcomputer (1), normal operation of the microcomputer (1) cannot be guaranteed. Therefore, in this case, it is necessary to generate the reset signal. However, the output of the Schmitt inverter (7) remains low level, that is, the reset signal is not generated. Therefore, there is a problem that the microcomputer (1) continues to malfunction without being reset even after the power supply VDD is restored from the momentary interruption, while being in the malfunction state due to the momentary interruption.
【0006】また、電源VDDがマイクロコンピュータ
の最低動作電圧未満まで瞬断してしまった場合に、確実
にリセット信号を発生させるには、マイクロコンピュー
タとは別チップの電圧レベル検出回路を設け該回路から
リセット信号をマイクロコンピュータに印加してやる方
法もある。しかしながら、この方法では、チップ数が増
えてコスト高となる問題がある。Further, in order to reliably generate the reset signal when the power supply VDD is momentarily cut below the minimum operating voltage of the microcomputer, a voltage level detection circuit separate from the microcomputer is provided and the circuit is provided. There is also a method of applying a reset signal from the microcomputer to the microcomputer. However, this method has a problem that the number of chips increases and the cost increases.
【0007】そこで、本発明は、簡単な構成で、電源が
マイクロコンピュータの最低動作電圧未満まで瞬断して
しまった場合に、確実にマイクロコンピュータの為のリ
セット信号を発生することのできるリセット回路を提供
することを目的とする。Therefore, the present invention has a simple configuration and is capable of reliably generating a reset signal for the microcomputer when the power supply is momentarily cut to below the minimum operating voltage of the microcomputer. The purpose is to provide.
【0008】[0008]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータに於いて、該マイクロコン
ピュータの電源電圧を所定比に分割し基準電圧とする分
割抵抗と、所定時定数を有し、前記電源電圧が印加され
る時定数回路と、一方の入力に前記基準電圧が印加され
ると共に他方の入力に前記時定数回路から得られる前記
電源電圧に応答した電圧が印加され、前記マイクロコン
ピュータの為のリセット信号を発生する比較器と、を備
え、前記電源電圧が定常状態から前記マイクロコンピュ
ータの最低動作電圧より低い電圧まで低下し、その後前
記電源電圧が定常状態まで上昇する時、前記電源電圧の
変化に応じて変化する前記基準電圧及び前記時定数回路
の電圧の間で、前記基準電圧の方が前記時定数回路の電
圧より高くなる期間ができる様に、少なくとも、前記分
割抵抗の抵抗比又は前記時定数回路の定数の何れか一方
を設定する点である。The present invention has been made to solve the above-mentioned problems, and is characterized in that in a microcomputer, the power supply voltage of the microcomputer is set to a predetermined ratio. A dividing resistor for dividing into a reference voltage, a time constant circuit having a predetermined time constant, to which the power supply voltage is applied, and a time constant circuit to which the reference voltage is applied to one input and the other input. And a comparator for generating a reset signal for the microcomputer, to which a voltage responsive to the power supply voltage is applied, the power supply voltage from a steady state to a voltage lower than a minimum operating voltage of the microcomputer. When the power supply voltage decreases and then rises to a steady state, between the voltage of the reference voltage and the voltage of the time constant circuit that changes according to the change of the power supply voltage, As can period towards the reference voltage becomes higher than the voltage of the time constant circuit, at least, is that setting either one of a constant resistance ratio or the time constant circuit of the dividing resistor.
【0009】[0009]
【作用】本発明によれば、電源電圧が定常状態からマイ
クロコンピュータの最低動作電圧より低い電圧まで低下
し、その後前記電源電圧が定常状態まで上昇する時、前
記電源電圧の変化に応じて変化する基準電圧及び時定数
回路の電圧の間で、前記基準電圧の方が前記時定数回路
の電圧より高くなる期間ができる様に、少なくとも、前
記分割抵抗の抵抗比又は前記時定数回路の定数の何れか
一方を設定することにより、確実にリセット信号を発生
することが可能となる。According to the present invention, when the power supply voltage decreases from the steady state to a voltage lower than the minimum operating voltage of the microcomputer and then the power supply voltage rises to the steady state, it changes according to the change of the power supply voltage. Between the reference voltage and the voltage of the time constant circuit, at least one of the resistance ratio of the dividing resistors or the constant of the time constant circuit is provided so that there is a period in which the reference voltage is higher than the voltage of the time constant circuit. By setting either one, it is possible to reliably generate the reset signal.
【0010】[0010]
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明のリセット回路を示す図である。図1
にて出力されるリセット信号はマイクロコンピュータの
イニシャライズの為に使用される。図1に於いて、
(8)はマイクロコンピュータであり、端子(9)(1
0)を有する。該マイクロコンピュータ(1)は、電源
VDDが3ボルト以上の時に正常動作する。端子(9)
は電源VDD(定常状態で5ボルト)と接続され、端子
(10)及び接地の間にはコンデンサ(11)が接続さ
れている。前記マイクロコンピュータ(8)内部に於い
て、(12)(13)は端子(9)及び接地の間に直列
接続された分割抵抗であり、電源VDDを所定比に分割
し、抵抗(12)(13)の接続点から基準電圧を発生
するものである。本実施例に於いては、抵抗(12)
(13)の抵抗値を1:4に設定するものとする。即
ち、基準電圧は定常状態で4ボルトとなる。(14)は
抵抗であり、端子(9)(10)の間に接続され、コン
デンサ(11)と共に時定数回路を構成する。(15)
は比較器であり、+端子には分割抵抗(12)(13)
の接続点電圧が印加され、−端子には前記時定数回路の
出力即ちコンデンサ(11)の端子電圧が印加され、+
端子及び−端子の入力電圧の大小関係に応じてリセット
信号を出力する。尚、比較器(15)は、図示はしてい
ないが、電源VDDが印加されて動作するものであり、
電源VDDが2ボルト以上となった時点で正常比較動作
を開始する。また、(16)はダイオードであり、カソ
ード及びアノードが各々端子(9)(10)と接続され
ており、図5の従来回路のダイオード(6)と同様の作
用を行う。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a diagram showing a reset circuit of the present invention. FIG.
The reset signal output at is used for initializing the microcomputer. In FIG.
(8) is a microcomputer, terminals (9) (1
0). The microcomputer (1) operates normally when the power supply VDD is 3 V or higher. Terminal (9)
Is connected to a power supply VDD (5 V in a steady state), and a capacitor (11) is connected between the terminal (10) and ground. Inside the microcomputer (8), reference numerals (12) and (13) are dividing resistors connected in series between the terminal (9) and the ground, and divide the power supply VDD into a predetermined ratio to obtain the resistors (12) ( The reference voltage is generated from the connection point 13). In this embodiment, the resistance (12)
The resistance value of (13) is set to 1: 4. That is, the reference voltage is 4 volts in the steady state. Reference numeral (14) is a resistor, which is connected between the terminals (9) and (10) and constitutes a time constant circuit together with the capacitor (11). (15)
Is a comparator, and the + terminal has a dividing resistor (12) (13)
Is applied to the negative terminal, and the output of the time constant circuit, that is, the terminal voltage of the capacitor (11) is applied to the-terminal, and
The reset signal is output according to the magnitude relationship between the input voltage of the terminal and the-terminal. Although not shown, the comparator (15) is operated by applying the power supply VDD,
The normal comparison operation is started when the power supply VDD becomes 2 volts or more. Further, (16) is a diode, the cathode and anode of which are connected to the terminals (9) and (10), respectively, and performs the same operation as the diode (6) of the conventional circuit of FIG.
【0011】以下、図1の動作を図2、図3、及び図4
の動作波形図を基に説明する。まず、電源VDDが投入
されると、電源VDDは立ち上がる過渡期を経て定常状
態(5ボルト)に至る(図2実線)。また、前記時定数
回路が抵抗(14)の抵抗値及びコンデンサ(11)の
容量で定まる時定数で充電を行い、端子(10)に現れ
るコンデンサ(11)の端子電圧は前記時定数に従って
上昇する(図2二点鎖線)。また、分割抵抗(12)
(13)の接続点電圧(基準電圧)が電源VDDの上昇
に伴い両抵抗(12)(13)の抵抗比に応じて上昇す
る(図2一点鎖線)。電源VDDの過渡期に於いて、電
源VDDが2ボルトを越えると、比較器(15)からは
ハイレベル即ちマイクロコンピュータ(8)をイニシャ
ライズする為のリセット信号が出力される。尚、時刻T
1からT2までの期間では、比較器(15)はハイレベ
ルの出力を保持するが、このハイレベルは電源VDDに
依存する為、2ボルトから5ボルトの範囲で変化する。
その後、電源VDDが定常状態となった後の時刻T2に
至ると、コンデンサ(11)の端子電圧が基準電圧より
高くなる為、比較器(15)の出力はローレベル(0ボ
ルト)となる。即ち、時刻T1からT2までリセット信
号がハイレベルとなり、この期間だけマイクロコンピュ
ータ(8)がイニシャライズされることになる。Hereinafter, the operation of FIG. 1 will be described with reference to FIGS. 2, 3, and 4.
A description will be given based on the operation waveform diagram of FIG. First, when the power supply VDD is turned on, the power supply VDD reaches a steady state (5 volts) after a transition period of rising (FIG. 2 solid line). Further, the time constant circuit charges with a time constant determined by the resistance value of the resistor (14) and the capacitance of the capacitor (11), and the terminal voltage of the capacitor (11) appearing at the terminal (10) rises according to the time constant. (FIG. 2 two-dot chain line). Also, the dividing resistor (12)
The connection point voltage (reference voltage) of (13) rises according to the resistance ratio of both resistors (12) and (13) as the power supply VDD rises (dashed line in FIG. 2). When the power supply VDD exceeds 2 volts in the transition period of the power supply VDD, the comparator (15) outputs a high level, that is, a reset signal for initializing the microcomputer (8). Incidentally, time T
During the period from 1 to T2, the comparator (15) holds the high level output, but this high level changes in the range of 2 to 5 volts because it depends on the power supply VDD.
After that, at time T2 after the power supply VDD becomes in the steady state, the terminal voltage of the capacitor (11) becomes higher than the reference voltage, so that the output of the comparator (15) becomes low level (0 volt). That is, the reset signal becomes high level from time T1 to T2, and the microcomputer (8) is initialized only during this period.
【0012】さて、電源VDDが定常状態(5ボルト)
で安定している状態から、何らかの原因により、マイク
ロコンピュータ(8)の安定動作電圧範囲内(3ボルト
〜5ボルト)で瞬断した場合を考える(図3実線)。こ
の場合、当然の事ながら、比較器(15)の基準電圧
も、電源VDDの変動に応答して変動する(図3一点鎖
線)。電源VDDが瞬断する以前の定常状態では、コン
デンサ(11)の端子電圧は5ボルトに満充電された状
態であり、その後、電源VDDが下降する軌跡に於いて
は、端子(9)の電圧が端子(10)の電圧よりダイオ
ード(16)の順方向電圧だけ低くなった時点で、該ダ
イオード(16)が導通し、コンデンサ(11)の端子
電圧も電源VDDの下降軌跡と同じ傾きで放電し下降す
る(図3破線)。その後、電源VDDが上昇し始める
と、ダイオード(16)がオフし、コンデンサ(11)
は前記時定数に従って充電を開始しその端子電圧が上昇
する(図3破線)。この時は、前記時定数回路の電圧が
前記基準電圧より常に高い状態を継続するので、比較器
(15)の出力はローレベルのままであり、リセット信
号は発生しない。即ち、電源VDDがマイクロコンピュ
ータ(8)の安定動作電圧範囲内で瞬断した場合では、
マイクロコンピュータ(8)は正常動作を継続できるの
で、リセット信号の発生は元々不要であり、該リセット
信号が発生しない構成となっている。Now, the power supply VDD is in a steady state (5 volts)
Consider a case in which the microcomputer (8) is momentarily disconnected within a stable operating voltage range (3 to 5 volts) from a stable state (see FIG. 3, solid line). In this case, as a matter of course, the reference voltage of the comparator (15) also changes in response to the change in the power supply VDD (dotted line in FIG. 3). In the steady state before the power supply VDD is interrupted, the terminal voltage of the capacitor (11) is fully charged to 5 V. After that, in the locus in which the power supply VDD drops, the voltage of the terminal (9) is reduced. When the voltage becomes lower than the voltage of the terminal (10) by the forward voltage of the diode (16), the diode (16) becomes conductive and the terminal voltage of the capacitor (11) is also discharged with the same slope as the downward trajectory of the power supply VDD. And then descends (broken line in FIG. 3). After that, when the power supply VDD starts to rise, the diode (16) turns off and the capacitor (11)
Starts charging according to the time constant, and its terminal voltage rises (broken line in FIG. 3). At this time, since the voltage of the time constant circuit continues to be higher than the reference voltage, the output of the comparator (15) remains at the low level and no reset signal is generated. That is, when the power supply VDD is momentarily cut off within the stable operation voltage range of the microcomputer (8),
Since the microcomputer (8) can continue normal operation, generation of the reset signal is originally unnecessary and the reset signal is not generated.
【0013】一方、電源VDDが定常状態(5ボルト)
で安定している状態から、何らかの原因により、マイク
ロコンピュータ(8)の安定動作電圧を下回って(3ボ
ルト未満)瞬断した場合を考える(図4実線)。この場
合、当然の事ながら、比較器(15)の基準電圧も、電
源VDDの変動に応答して変動する(図4一点鎖線)。
電源VDDが瞬断する以前の定常状態では、コンデンサ
(11)の端子電圧は5ボルトに満充電された状態であ
り、その後、電源VDDが下降する軌跡に於いては、端
子(9)の電圧が端子(10)の電圧よりダイオード
(16)の順方向電圧だけ低くなった時点で、該ダイオ
ード(16)が導通し、コンデンサ(11)の端子電圧
も電源VDDの下降軌跡と同じ傾きで放電し下降する
(図4破線)。その後、電源VDDが上昇し始めると、
ダイオード(16)がオフし、コンデンサ(11)は前
記時定数に従って充電を開始しその端子電圧が上昇する
(図4破線)。ここで、電源VDDが瞬断から復帰して
上昇する過渡期から定常状態で安定するまでの期間に於
いて、前記基準電圧が前記時定数回路の出力電圧より高
い期間が存在する様に、少なくとも分割抵抗(12)
(13)の抵抗比、又は、抵抗(14)の抵抗値及びコ
ンデンサ(11)の容量で定まる時定数の何れか一方を
設定すればよい。これより、時刻T3からT4の間に於
いて比較器(15)の出力がハイレベルとなり、即ちリ
セット信号が発生し、マイクロコンピュータ(8)は確
実にイニシャライズされ、電源VDDの瞬断後の誤動作
を防止できる。On the other hand, the power supply VDD is in a steady state (5 volts)
Consider a case where the microcomputer (8) is momentarily disconnected from the stable state at a voltage lower than the stable operating voltage (less than 3 volts) by some reason (solid line in FIG. 4). In this case, as a matter of course, the reference voltage of the comparator (15) also changes in response to the change in the power supply VDD (dotted line in FIG. 4).
In the steady state before the power supply VDD is interrupted, the terminal voltage of the capacitor (11) is fully charged to 5 V. After that, in the locus of the power supply VDD dropping, the voltage of the terminal (9) is reduced. When the voltage becomes lower than the voltage of the terminal (10) by the forward voltage of the diode (16), the diode (16) becomes conductive and the terminal voltage of the capacitor (11) is also discharged with the same slope as the downward trajectory of the power supply VDD. And then descends (broken line in FIG. 4). After that, when the power supply VDD starts to rise,
The diode (16) is turned off, the capacitor (11) starts charging according to the time constant, and its terminal voltage rises (broken line in FIG. 4). Here, in the period from the transitional period when the power supply VDD recovers from the momentary interruption and rises until it stabilizes in a steady state, at least there is a period when the reference voltage is higher than the output voltage of the time constant circuit. Dividing resistor (12)
Either the resistance ratio of (13) or the time constant determined by the resistance value of the resistor (14) and the capacitance of the capacitor (11) may be set. As a result, the output of the comparator (15) becomes a high level between time T3 and T4, that is, a reset signal is generated, the microcomputer (8) is surely initialized, and the malfunction after the power supply VDD is interrupted. Can be prevented.
【0014】以上より、マイクロコンピュータ(8)の
電源VDDが該マイクロコンピュータ(8)の最低動作
電圧未満まで瞬断した場合でも、簡単な構成で確実に該
マイクロコンピュータ(8)の為のリセット信号を発生
できる。よって、従来生じていた様な、リセット信号が
要求される事態でリセット信号が発生できなかったり、
或いは確実にリセット信号を発生させる為の構成とした
が故にコスト高を強いられていた問題を解決できる。From the above, even if the power supply VDD of the microcomputer (8) is momentarily cut to less than the minimum operating voltage of the microcomputer (8), the reset signal for the microcomputer (8) can be surely made with a simple configuration. Can occur. Therefore, a reset signal cannot be generated in a situation where a reset signal is required, which has occurred conventionally,
Alternatively, it is possible to solve the problem that the cost is high due to the configuration for surely generating the reset signal.
【0015】[0015]
【発明の効果】本発明によれば、マイクロコンピュータ
の電源が該マイクロコンピュータの最低動作電圧未満ま
で瞬断した場合でも、簡単な構成で確実に該マイクロコ
ンピュータの為のリセット信号を発生できる。よって、
従来生じていた様な、リセット信号が要求される事態で
リセット信号が発生できなかったり、或いは確実にリセ
ット信号を発生させる為の構成としたが故にコスト高を
強いられていた問題を解決できる利点が得られる。According to the present invention, the reset signal for the microcomputer can be reliably generated with a simple structure even when the power source of the microcomputer is momentarily cut to a voltage lower than the minimum operating voltage of the microcomputer. Therefore,
Advantages that can solve the problem that cost was forced because the reset signal could not be generated in the situation where the reset signal was required, or the reset signal was generated surely as in the past. Is obtained.
【図1】本発明のリセット回路を示す図である。FIG. 1 is a diagram showing a reset circuit of the present invention.
【図2】図1の電源投入時の動作を示す波形図である。FIG. 2 is a waveform diagram showing an operation when the power source of FIG. 1 is turned on.
【図3】図1が最低動作電圧以上で瞬断した場合の動作
を示す波形図である。FIG. 3 is a waveform diagram showing an operation when a momentary interruption occurs at a voltage equal to or higher than the minimum operating voltage in FIG.
【図4】図1が最低動作電圧未満で瞬断した場合の動作
を示す波形図である。FIG. 4 is a waveform diagram showing an operation when a momentary interruption occurs below the minimum operating voltage in FIG.
【図5】従来のリセット回路を示す図である。FIG. 5 is a diagram showing a conventional reset circuit.
【図6】図6の電源投入時の動作を示す波形図である。FIG. 6 is a waveform diagram showing an operation when the power is turned on in FIG.
【図7】図6の最低動作電圧未満での動作を示す波形図
である。FIG. 7 is a waveform diagram showing an operation below the minimum operating voltage of FIG.
(8) マイクロコンピュータ (11) コンデンサ (12)(13) 分割抵抗 (14) 抵抗 (15) 比較器 (8) Microcomputer (11) Capacitor (12) (13) Dividing resistor (14) Resistor (15) Comparator
Claims (2)
準電圧とする分割抵抗と、 所定時定数を有し、前記電源電圧が印加される時定数回
路と、 一方の入力に前記基準電圧が印加されると共に他方の入
力に前記時定数回路から得られる前記電源電圧に応答し
た電圧が印加され、前記マイクロコンピュータの為のリ
セット信号を発生する比較器と、を備え、 前記電源電圧が定常状態から前記マイクロコンピュータ
の最低動作電圧より低い電圧まで低下し、その後前記電
源電圧が定常状態まで上昇する時、前記電源電圧の変化
に応じて変化する前記基準電圧及び前記時定数回路の電
圧の間で、前記基準電圧の方が前記時定数回路の電圧よ
り高くなる期間ができる様に、少なくとも、前記分割抵
抗の抵抗比又は前記時定数回路の定数の何れか一方を設
定することを特徴とするリセット回路。1. In a microcomputer, a dividing resistor for dividing a power supply voltage of the microcomputer into a predetermined ratio to obtain a reference voltage, a time constant circuit having a predetermined time constant and to which the power supply voltage is applied, A comparator that applies the reference voltage to one input and a voltage corresponding to the power supply voltage obtained from the time constant circuit to the other input, and that generates a reset signal for the microcomputer; Comprising, when the power supply voltage drops from a steady state to a voltage lower than the minimum operating voltage of the microcomputer, and then the power supply voltage rises to a steady state, the reference voltage and the reference voltage that changes according to the change of the power supply voltage. Between the voltages of the time constant circuit, at least the dividing resistor is provided so that there is a period in which the reference voltage is higher than the voltage of the time constant circuit. Reset circuit and sets either one of the resistance ratio or constant of the time constant circuit.
ロコンピュータの最低動作電圧より高い電圧範囲で低下
し、その後前記電源電圧が定常状態まで上昇する時、前
記時定数回路の電圧が前記基準電圧より常に高い状態の
ままである様に、少なくとも前記分割抵抗の抵抗比又は
前記時定数回路の定数の何れか一方が設定されているこ
とを特徴とする請求項1記載のリセット回路。2. The voltage of the time constant circuit is lower than the reference voltage when the power supply voltage drops from a steady state in a voltage range higher than the minimum operating voltage of the microcomputer and then the power supply voltage rises to a steady state. 2. The reset circuit according to claim 1, wherein at least one of the resistance ratio of the division resistor and the constant of the time constant circuit is set so that the reset circuit always remains in a high state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7173603A JPH0926835A (en) | 1995-07-10 | 1995-07-10 | Reset circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7173603A JPH0926835A (en) | 1995-07-10 | 1995-07-10 | Reset circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0926835A true JPH0926835A (en) | 1997-01-28 |
Family
ID=15963674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7173603A Pending JPH0926835A (en) | 1995-07-10 | 1995-07-10 | Reset circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0926835A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6675301B1 (en) | 1999-10-26 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer malfunction preventive apparatus and microcomputer malfunction preventive method |
-
1995
- 1995-07-10 JP JP7173603A patent/JPH0926835A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6675301B1 (en) | 1999-10-26 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer malfunction preventive apparatus and microcomputer malfunction preventive method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3821304B2 (en) | Electronic system with chip integrating power-on reset circuit with glitch sensor | |
JP3410765B2 (en) | CMOS power-on reset circuit | |
US5936443A (en) | Power-on reset signal generator for semiconductor device | |
JPH06110738A (en) | Operation monitoring device for microprocessor | |
US5612641A (en) | Circuit for covering initial conditions when starting-up an integrated circuit device | |
US4536667A (en) | Reset pulse generator | |
CN111781872A (en) | Power-on reset circuit and method of chip | |
JPH0926835A (en) | Reset circuit | |
US4560889A (en) | Automatic clear circuit | |
US20040189358A1 (en) | Power-on reset circuit and method for low-voltage chips | |
JPH0832428A (en) | Reset circuit | |
US5655070A (en) | Power fault monitoring circuit with microprocessor reset | |
JP4022967B2 (en) | Reset circuit | |
KR100263924B1 (en) | Reset signal generating device | |
CN116781015B (en) | Envelope detection circuit and chip | |
JP2002100973A (en) | Power-on reset circuit | |
JPS5838435Y2 (en) | Reset signal generation circuit | |
SU1471283A1 (en) | Pulse generator | |
JPH024526Y2 (en) | ||
KR0175619B1 (en) | Reset circuit for momentary power failure | |
SU1187254A1 (en) | Delaying device | |
JPH0686119U (en) | ACC detection circuit | |
JPH09319468A (en) | Reset circuit for microcomputer | |
JPS6080314A (en) | One-shot circuit | |
CN116667662A (en) | Negative-pressure charge pump circuit |