KR0175619B1 - Reset circuit for momentary power failure - Google Patents
Reset circuit for momentary power failure Download PDFInfo
- Publication number
- KR0175619B1 KR0175619B1 KR1019960015469A KR19960015469A KR0175619B1 KR 0175619 B1 KR0175619 B1 KR 0175619B1 KR 1019960015469 A KR1019960015469 A KR 1019960015469A KR 19960015469 A KR19960015469 A KR 19960015469A KR 0175619 B1 KR0175619 B1 KR 0175619B1
- Authority
- KR
- South Korea
- Prior art keywords
- power failure
- reset
- pulse
- capacitor
- momentary power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Abstract
본 발명은 순간 정전을 대비한 리셋 회로에 관한 것으로, 순간 정전 종료시 Vc 신호의 상승 천이 시점을 검출하여 리셋 펄스 신호를 발생시키는 리셋 회로를 제공하기 위하여, 외부로부터 전원(Vcc)을 입력받아 순간 정전 종료시 콘덴서 전압 신호(Vc)의 상층 천이 시점(61)을 검출하여 출력하는 정전 검출 필터링 수단(51); 및 상기 정전 검출 필터링 수단(51)의 출력을 입력받아 콘덴서 전압 신호(Vc)의 상승 천이 시점(61)에서 리셋 대상 시스템이 리셋되기 위하여 리셋 신호가 로우(0) 상태로 유지되어야 하는 최소시간(Trs)보다 크게 지정한 펄스폭(62)을 갖는 펄스를 외부로 출력하는 리셋 펄스 발생 수단(52)을 구비하여 순간 정전시에도 각종 시스템의 신뢰성을 확보할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reset circuit in preparation for a momentary power failure. In order to provide a reset circuit that detects a rising transition point of the Vc signal at the end of a momentary power failure and generates a reset pulse signal, a momentary power failure is received from an external power source (Vcc). Power failure detection filtering means 51 for detecting and outputting the upper transition point 61 of the capacitor voltage signal Vc at the end; And a minimum time that the reset signal should be kept low (0) in order to reset the target system at the rising transition time 61 of the capacitor voltage signal Vc by receiving the output of the power failure detecting filtering means 51. A reset pulse generating means 52 for outputting a pulse having a pulse width 62 specified larger than Trs) to the outside has the effect of ensuring the reliability of various systems even during a momentary power failure.
Description
제1도는 종래 리셋 회로의 구성도.1 is a block diagram of a conventional reset circuit.
제2도는 완전 방전 상태에서 충전시 콘덴서 전압 신호에 대한 설명도.2 is an explanatory diagram of a capacitor voltage signal during charging in a fully discharged state.
제3도는 완전 충전 상태에서 방전시 콘덴서 전압 신호에 대한 설명도.3 is an explanatory diagram of a capacitor voltage signal during discharge in a fully charged state.
제4도는 정전시 Vcc신호에 대한 설명도.4 is an explanatory diagram of a Vcc signal at power failure.
제5도는 본 발명에 따른 리셋 회로의 구성도.5 is a configuration diagram of a reset circuit according to the present invention.
제6도는 본 발명에 따른 18msec 순간 정전시의 리셋 신호 타이밍도.6 is a reset signal timing diagram during an 18 msec instantaneous power failure according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 종래 리셋 회로 51 : 정전 검출 필터11: conventional reset circuit 51: power failure detection filter
52 : 리셋 펄스 발생기52: reset pulse generator
본 발명은 순간 정전을 대비한 리셋 회로에 관한 것으로, 특히 Z80 중앙처리장치(CPU : Central Processing Unit)를 사용하는 PCM(Pulse Code Modulation) 단국장치(P-32T) 등과 같은 통신시스템에 이용되는 리셋 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reset circuit in preparation for a momentary power failure, and in particular, a reset used in a communication system such as a PCM (Pulse Code Modulation) station (P-32T) using a Z80 Central Processing Unit (CPU). It is about a circuit.
제1도는 종래 리셋 회로의 구성도이고, 제2도는 완전 방전 상태에서 충전시 콘덴서 전압 신호에 대한 설명도이고, 제3도는 완전 충전 상태에서 방전시 콘덴서 전압 신호에 대한 설명도이며, 제4도는 정전시 Vcc 신호에 대한 설명도이다.FIG. 1 is a schematic diagram of a conventional reset circuit, FIG. 2 is an explanatory diagram of a capacitor voltage signal when charged in a fully discharged state, and FIG. 3 is an explanatory diagram of a capacitor voltage signal when discharged in a fully charged state. An illustration of the Vcc signal at power failure.
도면에 사용된 각 부호를 살펴보면, Vcc는 직류 5V 전원이고, R은 풀업(Pull-up)저항으로서 1K 음(Ohm)을 사용하고, C는 극성이 있는 탄탈(Tantal) 콘덴서 또는 전해 콘덴서이고, Z80은 자이로그(Zilog)사의 중앙처리장치(CPU: Central Processing Unit)이고, RS는 Z80 중앙처리장치의 리셋 신호 입력단자로서 핀번호는 26이고, 5Vin은 Z80 중앙처리장치의 입력 전압으로서 0상태의 최대 전압치(Z80 데이타 쉬트(data sheet)에 준하면 0.8V)이고, Vc는 콘덴서의 전압이고, Te는 정전이 끝나는 기준 시점이고, Tc는 콘덴서의 완전 방전 상태에서 충전시 Vc가 VILmax에 도달하는데 소요되는 시간으로서 Te를 기준점으로 하고, Ts는 정전이 시작되는 기준 시점이고, Td는 콘덴서의 완전 충전 상태에서 방전시 Vc가 VILmax에 도달하는데 소요되는 시간으로서 Ts를 기준시점으로 하고, Vcc-a는 정전시 Z80 중앙처리장치의 5Vin에 입력되는 유효 Vcc의 최소 전압치이고, Tv는 정전시 Vcc가 Vcc-a에 도달하는데 소요되는 시간으로서 Ts를 기준시점으로 한다.Looking at the symbols used in the drawings, Vcc is a DC 5V power supply, R is a 1K Ohm as a pull-up resistor, C is a polar tantalum capacitor or electrolytic capacitor, Z80 is Zilog's Central Processing Unit (CPU), RS is the reset signal input terminal of Z80 central processing unit, pin number is 26, and 5Vin is the input voltage of Z80 central processing unit. Is the maximum voltage value (0.8 V according to the Z80 data sheet), Vc is the voltage of the capacitor, Te is the reference point at which the power failure ends, and Tc is the VILmax when charged in the fully discharged state of the capacitor. As the time required to reach, Te is the reference point, Ts is the reference point when the power failure starts, Td is the time it takes for Vc to reach VILmax when discharging in the fully charged state of the capacitor. -a centers Z80 during power outage The minimum effective voltage of the Vcc input to 5Vin of Physical Unit chiyigo, Tv is based on the time Ts as the time it takes to reach a power failure Vcc Vcc-a.
종래의 Z80 중앙처리장치 리셋 회로(11)는 Tc가 Trs(Z80 중앙처리장치가 리셋되기 위하여 리셋 신호가 0상태로 유지되어야 하는 최소시간으로서 3클럭 사이클 임)이상이 되게 콘덴서 C의 용량을 결정하여 설계한다.The conventional Z80 central processing unit reset circuit 11 determines the capacity of the capacitor C such that Tc is greater than or equal to Trs (the minimum time that the reset signal should be kept at 0 in order for the Z80 central processing unit to be reset). To design.
그러나, 상기 종래 리셋 회로(11)는 순간 정전 기간 T가 Tv보다 크고 Trs+Td(콘덴서의 완전 충전 상태에서 방전시 Vc가 VILmax에 도달하는데 소요되는 시간으로서 Ts를 기준시점으로 함)보다 작은 경우, 즉 Tv＜T＜Trs+Td인 경우에 유효한 리셋 신호의 발생이 불가능한 문제점이 있었다.However, the conventional reset circuit 11 has a case where the instantaneous power failure period T is larger than Tv and smaller than Trs + Td (the time taken for Vc to reach VILmax when discharging in the fully charged state of the capacitor, with Ts as the reference time point). That is, there is a problem in that a valid reset signal cannot be generated when Tv < T < Trs + Td.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 순간 정전 종료시 Vc 신호의 상승 천이 시점을 검출하여 리셋 펄스 신호를 발생시키는 리셋 회로, 즉, 순간 정전 기간 T가 Tv보다 큰 경우에 유효한 리셋 신호를 발생시키는 리셋 회로를 제공하는 데 그 목적이 있다.Accordingly, the present invention devised to solve the above problem is to provide a reset circuit that detects the rising transition point of the Vc signal at the end of the momentary power failure and generates a reset pulse signal, that is, a reset signal effective when the momentary power failure period T is larger than Tv. It is an object of the present invention to provide a reset circuit.
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 전원(Vcc)을 입력받아 순가 정전 종료시 콘덴서 전압 신호(Vc)의 상층 천이 시점을 검출하여 출력하는 정전 검출 필터링 수단; 및 상기 정전 검출 필터링 수단의 출력을 입력받아 콘덴서 전압 신호(Vc)의 상승 천이 시점에서 리셋 대상 시스템이 리셋되기 위하여 리셋 신호가 로우(0) 상태로 유지되어야 하는 최소시간(Trs)보다 크게 지정한 펄스폭을 갖는 펄스를 외부로 출력하는 리셋 펄스 발생 수단을 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention includes an electrostatic detection filtering means for receiving a power supply (Vcc) from the outside and detecting and outputting the upper transition point of the capacitor voltage signal (Vc) at the end of the forward power failure; And a pulse greater than the minimum time Trs at which the reset signal should be kept low (0) in order to reset the system to be reset at the rising transition point of the capacitor voltage signal Vc by receiving the output of the blackout detection filtering means. And a reset pulse generating means for outputting a pulse having a width to the outside.
이하, 첨부된 제5도 및 제6도를 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to FIGS. 5 and 6.
제5도는 본 발명에 따른 리셋 회로의 구성도이고, 제6도는 본 발명에 따른 18msec 순간 정전시의 리셋 신호 타이밍도이다.5 is a configuration diagram of the reset circuit according to the present invention, and FIG. 6 is a reset signal timing diagram at the time of 18 msec instantaneous power failure according to the present invention.
도면에 사용된 각 부호를 살펴보면, Vcc는 직류 5V 전원이고, R는 풀업(Pull-up)저항으로서 1K 옴(Ohm)을 사용하고, Cmin은 최저 용량의 탄탈(Tantal) 콘덴서이고,와 B 및은 집적회로 74LS123의 펄스 모양 지정을 위한 입력단자로서 각각의 핀번호는 1, 2, 3 이고, Cx는 집적회로 74LS123 의 펄스폭 지정을 위한 콘덴서 연결 단자로서 핀번호는 14이고, RxCx는 집적회로 74LS123의 펄스폭 지정을 위한 연결 단자로서 저항과 콘덴서 직렬 연결의 중간 지점과 연결하는 단자로서 핀번호는 15이고,는 집적회로 74LS123 의 펄스 출력 단자로서 핀번호는 4이고, 5Vin은 Z80 중앙처리장치와 74LS123의 전원 입력단자로서 핀번호는 각각 11과 16이고, Rex는 집적회로 74LS123의 펄스폭 지정을 위한 저항이고, Cex는 집적회로 74LS123의 펄스폭 지정을 위한 콘덴서이고, RS는 Z80 중앙처리장치의 리셋 신호 입력단자로서 핀번호는 26이고, 51은 정전 검출 필터, 52는 리셋 펄스 발생기, 61은 순간 정전 종료시 Vc 신호의 상승 천이 시점, 62는 리셋 신호 펄스폭을 각각 나타낸다.Looking at the symbols used in the drawings, Vcc is a DC 5V power supply, R is 1K Ohm (Pull-up) as a pull-up resistor, Cmin is the lowest capacity tantalum capacitor, And B and Is an input terminal for pulse shape designation of integrated circuit 74LS123, each pin number is 1, 2, 3, Cx is a capacitor connection terminal for pulse width designation of integrated circuit 74LS123, pin number is 14, and RxCx is an integrated circuit. This is a connection terminal for pulse width designation of 74LS123. It is connected to the middle point of resistor and condenser series connection. Is the pulse output terminal of the integrated circuit 74LS123, the pin number is 4, 5Vin is the power input terminal of the Z80 central processing unit and the 74LS123, the pin numbers are 11 and 16, respectively, and Rex is the resistor for specifying the pulse width of the integrated circuit 74LS123. , Cex is a capacitor for pulse width designation of integrated circuit 74LS123, RS is a reset signal input terminal of Z80 central processing unit, pin number is 26, 51 is an outage detection filter, 52 is a reset pulse generator, and 61 is at the end of momentary power failure. The rising transition time of the Vc signal, 62 represents the reset signal pulse width, respectively.
정전 검출 필터(51)은 외부로부터 Vcc를 입력받아 순간 정전 종료시 Vc 신호의 상층 천이 시점(61)을 검출하여 출력한다.The power failure detection filter 51 receives Vcc from the outside and detects and outputs the upper transition point 61 of the Vc signal at the end of the momentary power failure.
정전 검출 필터(51)는 외부로부터 Vcc를 입력받는 R과 순간 정전 종료시 Vc 신호의 상층 천이 시점(61)을 정확하게 검출하기 위하여 일측은 상기 R에 연결되고 타측은 접지된 Cmin을 구비하며, 상기 R과 Cmin의 중간에서 검출 결과를 출력한다.The blackout detection filter 51 has R on which Vcc is input from the outside and Cmin, which is connected to the R side and grounded Cmin on the other side, to accurately detect the upper transition point 61 of the Vc signal at the end of the momentary power failure. The detection result is output in the middle of and Cmin.
리셋 펄스 발생기(52)는 정전 검출 필터(51)의 출력을 입력받아 Vc 신호의 상승 천이 시점(61)에서 Rex와 Cex에 의하여 Trs보다 크게 지정한 펄스폭(62)을 갖는 펄스를단자를 통하여 Z80 중앙처리장치의 RS단자로 출력한다.The reset pulse generator 52 receives the output of the blackout detection filter 51 and receives a pulse having a pulse width 62 which is larger than Trs by Rex and Cex at the rising transition time 61 of the Vc signal. It outputs to RS terminal of Z80 CPU through the terminal.
리셋 펄스 발생기(52)는 순간 정전 종료시 Vc 신호의 상승 천이 시점(61)에서 리셋 펄스를 출력하기 위하여 0을에 입력하고 1을 B에 입력하며 정전 검출 필터(51)의 출력을에 입력한다. 그리고, Vcc를 Rex와 Cex를 순차적으로 통하여 Cx에 입력하고, Vcc를 Rex를 통하여 RxCx에 입력한다.The reset pulse generator 52 resets 0 to output a reset pulse at the rising transition point 61 of the Vc signal at the end of the momentary power failure. Input 1 into B and the output of the blackout detection filter 51 Type in Then, Vcc is input to Cx through Rex and Cex sequentially, and Vcc is input to RxCx through Rex.
상기와 같은 본 발명은 순간 정전시 유효한 리셋 신호의 미발생으로 Z80 중앙처리장치를 사용하는 각종 시스템(통신 시스템 등)이 다운(Down)되는 문제점을 해결하므로써, 순간 정전시에도 각종 시스템의 신뢰성을 확보할 수 있는 효과가 있다.The present invention as described above solves the problem that various systems (communication systems, etc.) using the Z80 central processing unit are down due to no generation of a valid reset signal during a momentary power failure, thereby improving reliability of various systems even during a momentary power failure. There is an effect that can be secured.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited to the drawings.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015469A KR0175619B1 (en) | 1996-05-10 | 1996-05-10 | Reset circuit for momentary power failure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015469A KR0175619B1 (en) | 1996-05-10 | 1996-05-10 | Reset circuit for momentary power failure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970078049A KR970078049A (en) | 1997-12-12 |
| KR0175619B1 true KR0175619B1 (en) | 1999-04-01 |
Family
ID=19458333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015469A KR0175619B1 (en) | 1996-05-10 | 1996-05-10 | Reset circuit for momentary power failure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175619B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100906603B1 (en) * | 2007-06-11 | 2009-07-09 | 주식회사 다산네트웍스 | Power providing apparatus with the ability of settling a moment power failure problem |
-
1996
- 1996-05-10 KR KR1019960015469A patent/KR0175619B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970078049A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563799A (en) | Low cost/low current watchdog circuit for microprocessor | |
| US5426776A (en) | Microprocessor watchdog circuit | |
| JP2819255B2 (en) | Multi-standard AC / DC converter | |
| KR840001226B1 (en) | Pulse generator for a horizontal defflection system | |
| KR0175619B1 (en) | Reset circuit for momentary power failure | |
| EP0030816B1 (en) | A.c. electrical supply signalling arrangements | |
| JPS62188420A (en) | Ac contactless switch | |
| US5804995A (en) | Monitoring circuit for a supply voltage | |
| KR100201418B1 (en) | Automatic reset circuit | |
| CN207937991U (en) | a kind of hardware watchdog circuit | |
| GB2122789A (en) | Electrical lock and key control system monitor | |
| KR100263924B1 (en) | Reset signal generating device | |
| CN220041072U (en) | Anti-interference low-power-consumption power-on reset circuit | |
| US11695284B1 (en) | Switch detection circuit, method, and switch detector | |
| CN211089469U (en) | Modal recognition circuit and circuit system | |
| JPH024526Y2 (en) | ||
| JPH0453452B2 (en) | ||
| JPS6016129A (en) | Power source resetting circuit | |
| JP3378722B2 (en) | Capacitive sensor | |
| RU2028722C1 (en) | Device for delay of pulse | |
| JPH0353582B2 (en) | ||
| KR890004800Y1 (en) | Error movement cheek circuits of micom | |
| KR920004986Y1 (en) | Watch dog timer w/resetting circuit | |
| KR950002553Y1 (en) | Timer circuit of battery charger for camcoder | |
| JPS5929400Y2 (en) | pulse generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091109 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |