JPH09266625A - 伝送回路 - Google Patents
伝送回路Info
- Publication number
- JPH09266625A JPH09266625A JP8072594A JP7259496A JPH09266625A JP H09266625 A JPH09266625 A JP H09266625A JP 8072594 A JP8072594 A JP 8072594A JP 7259496 A JP7259496 A JP 7259496A JP H09266625 A JPH09266625 A JP H09266625A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transmission
- signal
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Alarm Systems (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Fire Alarms (AREA)
Abstract
(57)【要約】
【課題】 伝送線路に短絡障害が発生した場合に、伝送
回路のスイッチング回路を過電流による破壊及び過電流
に至らない熱損失による破壊との両者から保護すること
が可能な伝送回路を提供することを目的とする。 【解決手段】 並直変換回路２２から出力される制御信
号に基づいて電源端子（＋ＶＤ）から出力される電源電
圧を、スイッチング回路２６のＰチャネル型ＭＯＳトラ
ンジスタＦＥＴによりスイッチングして得られる伝送信
号を一対の伝送線路４Ｐ，４Ｃを介して出力する伝送回
路２において、電流検出回路２３は、上記スイッチ回路
２６の流れる所定レベル以上の電流を検出して、電流検
出信号を出力する一方、電圧検出回路２３は、スイッチ
ング回路２６に印加される所定レベル以下の電圧を検出
して、電圧電出信号を出力し、そして、保護回路２５
は、上記電流検出信号若しくは電圧検出信号に基づい
て、上記スイッチ回路のＰチャネル型ＭＯＳトランジス
タをオフ状態とする。
回路のスイッチング回路を過電流による破壊及び過電流
に至らない熱損失による破壊との両者から保護すること
が可能な伝送回路を提供することを目的とする。 【解決手段】 並直変換回路２２から出力される制御信
号に基づいて電源端子（＋ＶＤ）から出力される電源電
圧を、スイッチング回路２６のＰチャネル型ＭＯＳトラ
ンジスタＦＥＴによりスイッチングして得られる伝送信
号を一対の伝送線路４Ｐ，４Ｃを介して出力する伝送回
路２において、電流検出回路２３は、上記スイッチ回路
２６の流れる所定レベル以上の電流を検出して、電流検
出信号を出力する一方、電圧検出回路２３は、スイッチ
ング回路２６に印加される所定レベル以下の電圧を検出
して、電圧電出信号を出力し、そして、保護回路２５
は、上記電流検出信号若しくは電圧検出信号に基づい
て、上記スイッチ回路のＰチャネル型ＭＯＳトランジス
タをオフ状態とする。
Description
【０００１】
【発明の属する技術分野】本発明は、伝送回路に関し、
特には保護機能を備えた伝送回路に関する。
特には保護機能を備えた伝送回路に関する。
【０００２】
【従来の技術】従来、例えば火災警報装置等に使用され
る伝送回路としては、電源電圧をＯＮ／ＯＦＦするスイ
ッチ回路を設けて伝送信号を一対の伝送線路に送出する
ものが知られている。
る伝送回路としては、電源電圧をＯＮ／ＯＦＦするスイ
ッチ回路を設けて伝送信号を一対の伝送線路に送出する
ものが知られている。
【０００３】かかる伝送回路では、一対の伝送線路に短
絡障害が発生すると、スイッチ回路を構成しているトラ
ンジスタ素子等から成るドライバに過電流が流れてトラ
ンジスタ素子が破壊されるのを防止するために、かかる
過電流を検出してドライバ回路を保護する技術が知られ
ている。
絡障害が発生すると、スイッチ回路を構成しているトラ
ンジスタ素子等から成るドライバに過電流が流れてトラ
ンジスタ素子が破壊されるのを防止するために、かかる
過電流を検出してドライバ回路を保護する技術が知られ
ている。
【０００４】また、従来、スイッチ回路に電源電圧を供
給する電源回路で、過電流保護機能を備えたものが知ら
れているが、この過電流保護機能を備えた電源回路は、
過電流を流さない為に電源電圧のレベルを低下させてい
る。この場合には、伝送回路側の電流検出回路で過電流
を検出することができず、その結果、短絡障害を検出す
ることができない場合がある。
給する電源回路で、過電流保護機能を備えたものが知ら
れているが、この過電流保護機能を備えた電源回路は、
過電流を流さない為に電源電圧のレベルを低下させてい
る。この場合には、伝送回路側の電流検出回路で過電流
を検出することができず、その結果、短絡障害を検出す
ることができない場合がある。
【０００５】そして、スイッチ回路に供給される電源電
圧が低下すると、スイッチ回路にＦＥＴ（Field Efect
Transister）を使用した場合には、ＯＮ状態で飽和状態
にならない場合がある。即ち、ＦＥＴを使用したスイッ
チ回路の破壊は一般に熱損失（電圧×電流）によって定
まり、伝送経路の短絡障害時に、ＦＥＴのソース、ドレ
イン側に所定の電圧と電流とが供給されて、電流値が所
定以上の場合には、過電流検出回路によって検出され保
護回路を働かせることができるが、電源電圧が低下する
と過電流検出回路では、検出されずＦＥＴに所定の電圧
と電流とが供給され破壊に陥る危険性がある。
圧が低下すると、スイッチ回路にＦＥＴ（Field Efect
Transister）を使用した場合には、ＯＮ状態で飽和状態
にならない場合がある。即ち、ＦＥＴを使用したスイッ
チ回路の破壊は一般に熱損失（電圧×電流）によって定
まり、伝送経路の短絡障害時に、ＦＥＴのソース、ドレ
イン側に所定の電圧と電流とが供給されて、電流値が所
定以上の場合には、過電流検出回路によって検出され保
護回路を働かせることができるが、電源電圧が低下する
と過電流検出回路では、検出されずＦＥＴに所定の電圧
と電流とが供給され破壊に陥る危険性がある。
【０００６】
【発明が解決しようとする課題】本発明は、前記した課
題を解決すべくなされたものであり、伝送線路に短絡障
害が発生した場合に、伝送回路のスイッチング回路を過
電流による破壊及び過電流に至らない熱損失による破壊
との両者から保護することが可能な伝送回路を提供する
ことを目的とする。
題を解決すべくなされたものであり、伝送線路に短絡障
害が発生した場合に、伝送回路のスイッチング回路を過
電流による破壊及び過電流に至らない熱損失による破壊
との両者から保護することが可能な伝送回路を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の伝送回路
は、制御信号に基づいて電源電圧をスイッチング手段に
よりスイッチングして、得られる伝送信号を一対の伝送
線路を介して出力する伝送回路であって、上記スイッチ
ング手段に流れる所定レベル以上の電流を検出して、電
流検出信号を出力する電流検出手段と、上記スイッチン
グ手段に印加される所定レベル以下の電圧を検出して、
電圧検出信号を出力する電圧検出手段と、上記電流検出
信号若しくは電圧検出信号に基づいて、上記スイッチン
グ手段をオフ状態とする保護手段と、を具備して上記課
題を解決する。
は、制御信号に基づいて電源電圧をスイッチング手段に
よりスイッチングして、得られる伝送信号を一対の伝送
線路を介して出力する伝送回路であって、上記スイッチ
ング手段に流れる所定レベル以上の電流を検出して、電
流検出信号を出力する電流検出手段と、上記スイッチン
グ手段に印加される所定レベル以下の電圧を検出して、
電圧検出信号を出力する電圧検出手段と、上記電流検出
信号若しくは電圧検出信号に基づいて、上記スイッチン
グ手段をオフ状態とする保護手段と、を具備して上記課
題を解決する。
【０００８】即ち、請求項１記載の伝送回路によれば、
制御信号に基づいて電源電圧をスイッチング手段により
スイッチングして、得られる伝送信号を一対の伝送線路
を介して出力する伝送回路において、電流検出手段は、
上記スイッチング手段に流れる所定レベル以上の電流を
検出して、電流検出信号を出力し、また、電圧検出手段
は、上記スイッチング手段に印加される所定レベル以下
の電圧を検出して、電圧検出信号を出力し、そして、保
護手段は、上記電流検出信号若しくは電圧検出信号に基
づいて、上記スイッチング手段をオフ状態とする。
制御信号に基づいて電源電圧をスイッチング手段により
スイッチングして、得られる伝送信号を一対の伝送線路
を介して出力する伝送回路において、電流検出手段は、
上記スイッチング手段に流れる所定レベル以上の電流を
検出して、電流検出信号を出力し、また、電圧検出手段
は、上記スイッチング手段に印加される所定レベル以下
の電圧を検出して、電圧検出信号を出力し、そして、保
護手段は、上記電流検出信号若しくは電圧検出信号に基
づいて、上記スイッチング手段をオフ状態とする。
【０００９】従って、伝送線路に短絡障害が発生した場
合に、伝送回路のスイッチング手段の過電流による破壊
及び過電流に至らない熱損失による破壊との両者から保
護することが可能となり、また、電源装置の種類に拘わ
らず伝送回路の保護が可能となる。
合に、伝送回路のスイッチング手段の過電流による破壊
及び過電流に至らない熱損失による破壊との両者から保
護することが可能となり、また、電源装置の種類に拘わ
らず伝送回路の保護が可能となる。
【００１０】また、この場合、請求項２記載の伝送回路
の如く、上記スイッチング手段として、電界効果トラン
ジスタを用いると、高速のスイッチングか可能となる。
の如く、上記スイッチング手段として、電界効果トラン
ジスタを用いると、高速のスイッチングか可能となる。
【００１１】また、この場合、請求項３記載の伝送回路
の如く、上記保護手段は、第２のスイッチング手段を有
し、上記第２のスイッチング手段は、上記電流検出信号
若しくは電圧検出信号に基づいて、上記スイッチング手
段をオフ状態とすることが有効である。
の如く、上記保護手段は、第２のスイッチング手段を有
し、上記第２のスイッチング手段は、上記電流検出信号
若しくは電圧検出信号に基づいて、上記スイッチング手
段をオフ状態とすることが有効である。
【００１２】従って、保護手段を簡単かつ安価な回路構
成とすることが可能となる。
成とすることが可能となる。
【００１３】また、この場合、請求項４記載の伝送回路
の如く、上記保護手段は、ＣＰＵからなり、上記ＣＰＵ
は、上記電流検出信号若しくは電圧検出信号に基づい
て、上記制御信号を制御して、上記スイッチング手段を
オフ状態とすることが有効である。
の如く、上記保護手段は、ＣＰＵからなり、上記ＣＰＵ
は、上記電流検出信号若しくは電圧検出信号に基づい
て、上記制御信号を制御して、上記スイッチング手段を
オフ状態とすることが有効である。
【００１４】従って、スイッチング手段を精度良く保護
することが可能となる。
することが可能となる。
【００１５】
【発明の実施の形態】以下、図１〜図３を参照して本発
明の好適な実施の形態を説明する。
明の好適な実施の形態を説明する。
【００１６】（第１の実施の形態）先ず、構成を説明す
る。図１は、本発明に係る伝送回路を備えた送受信シス
テムの一実施の形態を示す回路図である。
る。図１は、本発明に係る伝送回路を備えた送受信シス
テムの一実施の形態を示す回路図である。
【００１７】図１に示される送受信システム１は、伝送
回路（親機）２と受信回路（子機）３とからなり、伝送
回路２と受信回路３とは一対の伝送線路４Ｐ，４Ｃを介
して接続されている。そして、伝送回路２は、中央処理
回路２１と、並直変換回路２２と、電流検出回路２３
と、電圧検出回路２４と、保護回路２５と、スイッチン
グ回路２６等から構成されている。
回路（親機）２と受信回路（子機）３とからなり、伝送
回路２と受信回路３とは一対の伝送線路４Ｐ，４Ｃを介
して接続されている。そして、伝送回路２は、中央処理
回路２１と、並直変換回路２２と、電流検出回路２３
と、電圧検出回路２４と、保護回路２５と、スイッチン
グ回路２６等から構成されている。
【００１８】中央処理装置２１は、ＣＰＵからなり、各
種信号処理を行うと共に、アドレスやデータ等のパラレ
ルデジタル信号を並直列変換回路２２に出力する。
種信号処理を行うと共に、アドレスやデータ等のパラレ
ルデジタル信号を並直列変換回路２２に出力する。
【００１９】並直列変換回路２２は、中央処理装置２１
から出力されるアドレス、データ等のパラレルデジタル
信号を所定のタイミングでシリアル信号に変換して得ら
れる伝送信号をスイッチ回路２６に出力する。
から出力されるアドレス、データ等のパラレルデジタル
信号を所定のタイミングでシリアル信号に変換して得ら
れる伝送信号をスイッチ回路２６に出力する。
【００２０】電流検出回路２３は、スイッチ回路２６の
Ｐチャネル型ＭＯＳトランジスタＦＥＴに流れる所定レ
ベル以上の電流を検出して、電流検出信号を出力するた
めのものであり、抵抗ＲＸ、Ｒ１，Ｒ２，及び発光ダイ
ーオードＰＣ１ＤとホトトランジスタＰＣ１ＴＲから成
るホトカプラＰＣ１を備えている。そして、抵抗ＲＸ
と、発光ダイオードＰＣ１Ｄ及び抵抗Ｒ２とは互いに並
列接続され、この並列回路の一端には電源端子（＋Ｖ
Ｄ）が接続されており、その他端には、電圧検出回路２
４の抵抗Ｒ３、スイッチ回路２６の抵抗Ｒ５，抵抗Ｒ
６、Ｐチャネル型ＭＯＳトランジスタＦＥＴのソースＳ
が夫々接続されている。また、発光ダイオードＰＣ１Ｄ
から発せられる光を受光するホトトランジスタＰＣ１Ｔ
Ｒのコレクタは、抵抗Ｒ１を介して電源端子（＋ＶＣ）
に接続され、このコレクタと抵抗Ｒ１間の出力が、保護
回路２５のインバータ回路ＮＯＴに供給され、一方、そ
のエミッタは接地されている。
Ｐチャネル型ＭＯＳトランジスタＦＥＴに流れる所定レ
ベル以上の電流を検出して、電流検出信号を出力するた
めのものであり、抵抗ＲＸ、Ｒ１，Ｒ２，及び発光ダイ
ーオードＰＣ１ＤとホトトランジスタＰＣ１ＴＲから成
るホトカプラＰＣ１を備えている。そして、抵抗ＲＸ
と、発光ダイオードＰＣ１Ｄ及び抵抗Ｒ２とは互いに並
列接続され、この並列回路の一端には電源端子（＋Ｖ
Ｄ）が接続されており、その他端には、電圧検出回路２
４の抵抗Ｒ３、スイッチ回路２６の抵抗Ｒ５，抵抗Ｒ
６、Ｐチャネル型ＭＯＳトランジスタＦＥＴのソースＳ
が夫々接続されている。また、発光ダイオードＰＣ１Ｄ
から発せられる光を受光するホトトランジスタＰＣ１Ｔ
Ｒのコレクタは、抵抗Ｒ１を介して電源端子（＋ＶＣ）
に接続され、このコレクタと抵抗Ｒ１間の出力が、保護
回路２５のインバータ回路ＮＯＴに供給され、一方、そ
のエミッタは接地されている。
【００２１】電圧検出回路２４は、スイッチ回路２６の
Ｐチャネル型ＭＯＳトランジスタＦＥＴに印加される所
定レベル以下の電圧を検出して、電圧検出信号を出力す
るためのものであり、抵抗Ｒ３、Ｒ４、ツエナーダイオ
ードＺ１，及び発光ダイーオードＰＣ２Ｄとホトトラン
ジスタＰＣ１ＴＲから成るホトカプラＰＣ２を備えてい
る。そして、その抵抗Ｒ３、ツエナーダイオードＺ１、
及びホトカプラからなる直列回路の一端は、電流検出回
路２３の抵抗ＲＸと、発光ダイオードＰＣ１Ｄ及び抵抗
Ｒ２とからなる並列回路に接続されると共に、その他端
は接地されている。また、発光ダイオードＰＣ２Ｄから
発せられる光を受光するホトダイオードＰＣ２ＴＲのコ
レクタは、抵抗Ｒ４を介して電源端子（＋ＶＣ）に接続
されており、このコレクタと抵抗Ｒ４間の出力が、保護
回路２５のホトダイオードＬＥＤ２のアノード側に供給
され、一方、そのエミッタは接地されている。
Ｐチャネル型ＭＯＳトランジスタＦＥＴに印加される所
定レベル以下の電圧を検出して、電圧検出信号を出力す
るためのものであり、抵抗Ｒ３、Ｒ４、ツエナーダイオ
ードＺ１，及び発光ダイーオードＰＣ２Ｄとホトトラン
ジスタＰＣ１ＴＲから成るホトカプラＰＣ２を備えてい
る。そして、その抵抗Ｒ３、ツエナーダイオードＺ１、
及びホトカプラからなる直列回路の一端は、電流検出回
路２３の抵抗ＲＸと、発光ダイオードＰＣ１Ｄ及び抵抗
Ｒ２とからなる並列回路に接続されると共に、その他端
は接地されている。また、発光ダイオードＰＣ２Ｄから
発せられる光を受光するホトダイオードＰＣ２ＴＲのコ
レクタは、抵抗Ｒ４を介して電源端子（＋ＶＣ）に接続
されており、このコレクタと抵抗Ｒ４間の出力が、保護
回路２５のホトダイオードＬＥＤ２のアノード側に供給
され、一方、そのエミッタは接地されている。
【００２２】保護回路２５は、上記電流検出信号若しく
は電圧検出信号に基づいて、スイッチ回路２６のＰチャ
ネル型ＭＯＳトランジスタＦＥＴを強制的にオフ状態と
するためのものであり、ノット回路ＮＯＴ、発光ダイオ
ードＬＥＤ１、ＬＥＤ２、抵抗Ｒ１、Ｒ８、及びトラン
ジスタＴＲ２を備えている。そして、発光ダイオードＬ
ＥＤ１及びＬＥＤ２は、障害（短絡）が発生したことを
報知する機能を有している。ＮＯＴ回路及び発光ダイオ
ードＬＥＤ１から成る直列回路の一端は、電流検出回路
２３のホトトランジスタＰＣ１ＴＲのコレクタと抵抗Ｒ
１間に接続され、その他端は、抵抗Ｒ７に接続されてい
る。この発光ダイオードＬＥＤ１は電流検出表示灯とし
て機能し、電流検出回路２３から電流検出信号が供給さ
れた場合に点灯して過電流を検出したことを報知する。
また、発光ダイオードＬＥＤ２のアノードには電圧検出
回路２３のトランジスタＰＣ２のコレクタと抵抗Ｒ４間
の出力が供給され、そのカソードは抵抗Ｒ７に接続され
ている。この抵抗Ｒ７とＲ８とは直列接続され、抵抗Ｒ
８は接地されている。この発光ダイオードＬＥＤ２は電
圧検出表示灯として機能し、電圧検出回路２４から電圧
検出信号が供給された場合に点灯して低レベルの電圧を
検出したことを報知する。また、トランジスタＴＲ２の
ベースには抵抗Ｒ７と抵抗Ｒ８間の分圧出力が供給さ
れ、そのエミッタはスイッチ回路２６のトランジスタＴ
Ｒ１のベースに接続され、コレクタは接地されている。
は電圧検出信号に基づいて、スイッチ回路２６のＰチャ
ネル型ＭＯＳトランジスタＦＥＴを強制的にオフ状態と
するためのものであり、ノット回路ＮＯＴ、発光ダイオ
ードＬＥＤ１、ＬＥＤ２、抵抗Ｒ１、Ｒ８、及びトラン
ジスタＴＲ２を備えている。そして、発光ダイオードＬ
ＥＤ１及びＬＥＤ２は、障害（短絡）が発生したことを
報知する機能を有している。ＮＯＴ回路及び発光ダイオ
ードＬＥＤ１から成る直列回路の一端は、電流検出回路
２３のホトトランジスタＰＣ１ＴＲのコレクタと抵抗Ｒ
１間に接続され、その他端は、抵抗Ｒ７に接続されてい
る。この発光ダイオードＬＥＤ１は電流検出表示灯とし
て機能し、電流検出回路２３から電流検出信号が供給さ
れた場合に点灯して過電流を検出したことを報知する。
また、発光ダイオードＬＥＤ２のアノードには電圧検出
回路２３のトランジスタＰＣ２のコレクタと抵抗Ｒ４間
の出力が供給され、そのカソードは抵抗Ｒ７に接続され
ている。この抵抗Ｒ７とＲ８とは直列接続され、抵抗Ｒ
８は接地されている。この発光ダイオードＬＥＤ２は電
圧検出表示灯として機能し、電圧検出回路２４から電圧
検出信号が供給された場合に点灯して低レベルの電圧を
検出したことを報知する。また、トランジスタＴＲ２の
ベースには抵抗Ｒ７と抵抗Ｒ８間の分圧出力が供給さ
れ、そのエミッタはスイッチ回路２６のトランジスタＴ
Ｒ１のベースに接続され、コレクタは接地されている。
【００２３】スイッチ回路２６は、並直列変換回路２２
から供給される制御信号に基づいて電源電圧をＰチャネ
ル型ＭＯＳトランジスタによりスイッチングして、得ら
れる伝送信号を一対の伝送線路４Ｐ，４Ｃを介して出力
するものであり、抵抗Ｒ５、Ｒ６、Ｒ９、ツエナーダイ
オードＺ２、トランジスタＴＲ１、及びＰチャネル型Ｍ
ＯＳトランジスタＦＥＴを備えている。そして、トラン
ジスタＴＲ２のベースは保護回路２５のトランジスタＴ
Ｒ２のコレクタが接続されると共に、抵抗Ｒ９を介して
並直列変換回路２２に接続されている。また、トランジ
スタＴＲ２のコレクタは、抵抗５と接続されると共に、
ツエナーダイオードＺ２を介してＰチャネルＭＯＳトラ
ンジスタＦＥＴのゲートに接続され、また、そのエミッ
タは接地されている。また、互いに並列接続された抵抗
Ｒ５及びＲ６の一端には、電流検出回路２３の抵抗ＲＸ
を介して電源電圧（＋Ｖ）が供給されると共に、その他
端間にはツエナーダイオードＺ２が接続されている。さ
らに、Ｐチャネル型ＭＯＳトランジスタのソースＳに
は、電源端子（＋ＶＤ）から供給され電流検出回路２３
の抵抗ＲＸを介した電圧ＶＸが印加され、そのドレイン
Ｄは伝送線路の一方４Ｐに接続されている。また、伝送
線路の他方４Ｃの一端は接地されている。
から供給される制御信号に基づいて電源電圧をＰチャネ
ル型ＭＯＳトランジスタによりスイッチングして、得ら
れる伝送信号を一対の伝送線路４Ｐ，４Ｃを介して出力
するものであり、抵抗Ｒ５、Ｒ６、Ｒ９、ツエナーダイ
オードＺ２、トランジスタＴＲ１、及びＰチャネル型Ｍ
ＯＳトランジスタＦＥＴを備えている。そして、トラン
ジスタＴＲ２のベースは保護回路２５のトランジスタＴ
Ｒ２のコレクタが接続されると共に、抵抗Ｒ９を介して
並直列変換回路２２に接続されている。また、トランジ
スタＴＲ２のコレクタは、抵抗５と接続されると共に、
ツエナーダイオードＺ２を介してＰチャネルＭＯＳトラ
ンジスタＦＥＴのゲートに接続され、また、そのエミッ
タは接地されている。また、互いに並列接続された抵抗
Ｒ５及びＲ６の一端には、電流検出回路２３の抵抗ＲＸ
を介して電源電圧（＋Ｖ）が供給されると共に、その他
端間にはツエナーダイオードＺ２が接続されている。さ
らに、Ｐチャネル型ＭＯＳトランジスタのソースＳに
は、電源端子（＋ＶＤ）から供給され電流検出回路２３
の抵抗ＲＸを介した電圧ＶＸが印加され、そのドレイン
Ｄは伝送線路の一方４Ｐに接続されている。また、伝送
線路の他方４Ｃの一端は接地されている。
【００２４】受信回路３は、送信回路２から送信される
送信信号を伝送線路４Ｐ，４Ｃを介して受信する。尚、
この受信回路３は、所定のインピーダンスを有している
ので、受信回路３を複数個接続しても伝送回路２のＰチ
ャネル型ＭＯＳトランジスタＦＥＴがオン状態時に電流
検出回路２２では過電流が検出されない。
送信信号を伝送線路４Ｐ，４Ｃを介して受信する。尚、
この受信回路３は、所定のインピーダンスを有している
ので、受信回路３を複数個接続しても伝送回路２のＰチ
ャネル型ＭＯＳトランジスタＦＥＴがオン状態時に電流
検出回路２２では過電流が検出されない。
【００２５】次に、伝送回路１の通常動作と短絡障害の
発生した場合の動作を説明する。
発生した場合の動作を説明する。
【００２６】先ず、通常動作（短絡障害の発生していな
い場合）について説明する。
い場合）について説明する。
【００２７】中央処理装置２１から出力されたアドレス
やデータ等のパラレルディジタル信号が並直列変換回路
２２でシリアルの制御信号に変換され、次いで、この制
御信号によりスイッチ回路２６のトランジスタＴＲ１及
びＰチャネル型ＭＯＳトランジスタＦＥＴが協働してオ
ン・オフされ、Ｐチャネル型ＭＯＳトランジスタＦＥＴ
のソースＳに印加される電圧ＶＸがスイッチングされて
ドレインＤから伝送信号が伝送線路４Ｐに出力されて、
受信回路３１で受信される。
やデータ等のパラレルディジタル信号が並直列変換回路
２２でシリアルの制御信号に変換され、次いで、この制
御信号によりスイッチ回路２６のトランジスタＴＲ１及
びＰチャネル型ＭＯＳトランジスタＦＥＴが協働してオ
ン・オフされ、Ｐチャネル型ＭＯＳトランジスタＦＥＴ
のソースＳに印加される電圧ＶＸがスイッチングされて
ドレインＤから伝送信号が伝送線路４Ｐに出力されて、
受信回路３１で受信される。
【００２８】即ち、トランジスタＴＲ１がオンするとト
ランジスタＴＲ１のコレクタと抵抗Ｒ５間の出力が
「Ｌ］レベルとなり、ツエナーダイオードＺ２を介して
Ｐチャネル型ＭＯＳトランジスタＦＥＴがオンされる。
ランジスタＴＲ１のコレクタと抵抗Ｒ５間の出力が
「Ｌ］レベルとなり、ツエナーダイオードＺ２を介して
Ｐチャネル型ＭＯＳトランジスタＦＥＴがオンされる。
【００２９】一方、電流検出回路２３では、Ｐチャネル
型ＭＯＳトランジスタＦＥＴに過電流が流れない故、ホ
トカプラＰＣ１はオンされず、ホトトランジスタＰＣ１
ＴＲと抵抗Ｒ１間からの出力は「Ｈ」レベルとなり、保
護回路２５のＮＯＴ回路で反転されて「Ｌ］となるた
め、保護回路２５のトランジスタＴＲ２はオンされな
い。
型ＭＯＳトランジスタＦＥＴに過電流が流れない故、ホ
トカプラＰＣ１はオンされず、ホトトランジスタＰＣ１
ＴＲと抵抗Ｒ１間からの出力は「Ｈ」レベルとなり、保
護回路２５のＮＯＴ回路で反転されて「Ｌ］となるた
め、保護回路２５のトランジスタＴＲ２はオンされな
い。
【００３０】また、電圧検出回路２４では、Ｐチャネル
型ＭＯＳトランジスタＦＥＴに印加される電圧ＶＸがツ
エナーダイオードＺ１のツエナー電圧ＶZ1以上となって
ホトカプラＰＣ２がＯＮされ、ホトダイオードＰＣ２の
コレクタと抵抗Ｒ４間の出力が「Ｌ］レベルとなって、
保護回路２５のトランジスタＴＲ２をオンさせない。
型ＭＯＳトランジスタＦＥＴに印加される電圧ＶＸがツ
エナーダイオードＺ１のツエナー電圧ＶZ1以上となって
ホトカプラＰＣ２がＯＮされ、ホトダイオードＰＣ２の
コレクタと抵抗Ｒ４間の出力が「Ｌ］レベルとなって、
保護回路２５のトランジスタＴＲ２をオンさせない。
【００３１】従って、通常動作では保護回路２５のトラ
ンジスタＴＲ２はオフ状態に保たれスイッチ回路２６の
伝送信号送出動作には影響を与えない。
ンジスタＴＲ２はオフ状態に保たれスイッチ回路２６の
伝送信号送出動作には影響を与えない。
【００３２】次に、伝送回路２に短絡障害が発生した場
合の動作を説明する。
合の動作を説明する。
【００３３】電源端子（＋ＶＤ）から電圧を供給する電
源装置の過電流保護機能の検出電流のレベルが伝送回路
２の過電流検出のレベルより大きい場合や、電源装置に
過電流保護機能がない場合には、伝送線路４Ｐ、４Ｃが
短絡すると、スイッチ回路２６のＰチャネル型ＭＯＳト
ランジスタＦＥＴのオン状態時に抵抗ＲＸに流れる電流
が所定値以上になり、電流検出回路２３で過電流が検出
される。
源装置の過電流保護機能の検出電流のレベルが伝送回路
２の過電流検出のレベルより大きい場合や、電源装置に
過電流保護機能がない場合には、伝送線路４Ｐ、４Ｃが
短絡すると、スイッチ回路２６のＰチャネル型ＭＯＳト
ランジスタＦＥＴのオン状態時に抵抗ＲＸに流れる電流
が所定値以上になり、電流検出回路２３で過電流が検出
される。
【００３４】即ち、電流検出回路２３は、スイッチ回路
２６のＰチャネル型ＭＯＳトランジスタＦＥＴのオン状
態時に抵抗ＲＸに流れる電流が所定値以上になると、ホ
トカプラＰＣ１がオン状態となり、ホトダイオードＰＣ
１Ｄのコレクタと抵抗Ｒ１間間からは、「Ｌ］レベルの
信号、即ち電流検出信号を保護回路２５のＮＯＴ回路に
出力する。
２６のＰチャネル型ＭＯＳトランジスタＦＥＴのオン状
態時に抵抗ＲＸに流れる電流が所定値以上になると、ホ
トカプラＰＣ１がオン状態となり、ホトダイオードＰＣ
１Ｄのコレクタと抵抗Ｒ１間間からは、「Ｌ］レベルの
信号、即ち電流検出信号を保護回路２５のＮＯＴ回路に
出力する。
【００３５】保護回路２５は、電流検出回路２３から出
力される電流検出信号（「Ｌ］レベルの信号）をＮＯＴ
回路で反転して「Ｈ」レベルの信号として、発光ダイオ
ードＬＥＤ１を介し（ＬＥＤ１は点灯する）、抵抗Ｒ７
とＲ８とで分圧した電圧をトランジスタＴＲ２のベース
に出力してトランジスタＴＲ２をオン状態とすることに
より、スイッチ回路２６のトランジスタＴＲ１とＰチャ
ネル型ＭＯＳトランジスタＦＥＴを強制的にオフ状態と
して、Ｐチャネル型ＭＯＳトランジスタＦＥＴが過電流
により破壊されるのを防止する。
力される電流検出信号（「Ｌ］レベルの信号）をＮＯＴ
回路で反転して「Ｈ」レベルの信号として、発光ダイオ
ードＬＥＤ１を介し（ＬＥＤ１は点灯する）、抵抗Ｒ７
とＲ８とで分圧した電圧をトランジスタＴＲ２のベース
に出力してトランジスタＴＲ２をオン状態とすることに
より、スイッチ回路２６のトランジスタＴＲ１とＰチャ
ネル型ＭＯＳトランジスタＦＥＴを強制的にオフ状態と
して、Ｐチャネル型ＭＯＳトランジスタＦＥＴが過電流
により破壊されるのを防止する。
【００３６】また、伝送線路４Ｐ、４Ｃの短絡障害によ
り電源装置の過電流保護機能が働く場合、伝送線路４
Ｐ、４Ｃが短絡すると、電源装置の過電流保護機能が動
作して電源電圧＋ＶＤを低下させる。このため、スイッ
チ回路２６では、トランジスタＴＲ１がオン状態時でも
ＰチャネルＭＯＳ型トランジスタＦＥＴのゲートＧ、ソ
ースＳ間のゲート・ソース電圧ＶGSが小となって、ドレ
イン電流が小となるため電流検出回路２３では過電流を
検出できない。
り電源装置の過電流保護機能が働く場合、伝送線路４
Ｐ、４Ｃが短絡すると、電源装置の過電流保護機能が動
作して電源電圧＋ＶＤを低下させる。このため、スイッ
チ回路２６では、トランジスタＴＲ１がオン状態時でも
ＰチャネルＭＯＳ型トランジスタＦＥＴのゲートＧ、ソ
ースＳ間のゲート・ソース電圧ＶGSが小となって、ドレ
イン電流が小となるため電流検出回路２３では過電流を
検出できない。
【００３７】しかしながら、電源電圧が低下すると、Ｐ
チャネル型ＭＯＳトランジスタＦＥＴのゲート・ソース
電圧ＶGSが低下すると、図３に示すゲート・ソース電圧
ＶGSに対するドレイン電流ＩD−ドレイン・ソース電圧
ＶDS特性の一例に示される如く、ドレイン電流ＩDが小
となってドレイン・ソース電圧ＶGSが大となりＰチャネ
ル型ＭＯＳトランジスタが破壊される恐れがある。すな
わち、熱損失（電流×電圧）によりトランジスタが破壊
される場合がある。
チャネル型ＭＯＳトランジスタＦＥＴのゲート・ソース
電圧ＶGSが低下すると、図３に示すゲート・ソース電圧
ＶGSに対するドレイン電流ＩD−ドレイン・ソース電圧
ＶDS特性の一例に示される如く、ドレイン電流ＩDが小
となってドレイン・ソース電圧ＶGSが大となりＰチャネ
ル型ＭＯＳトランジスタが破壊される恐れがある。すな
わち、熱損失（電流×電圧）によりトランジスタが破壊
される場合がある。
【００３８】そこで、本実施の形態では、電流検出回路
２３により過電流として検出できない電圧以下になった
時に、電圧検出回路２４がこれを検出して、トランジス
タが破壊されるのを防止する。即ち、電圧検出回路２４
では、スイッチ回路２６のＰチャネル型ＭＯＳトランジ
スタＴＦＴに印加される電圧ＶＸがツエナーダイオード
Ｚ１のツエナー電圧ＶZ1以下になると、ホトカプラＰＣ
２がオフ状態となり、ホトトランジスタＰＣ２ＴＲのコ
レクタと抵抗Ｒ４間からは、「Ｈ」レベルの信号、即ち
電圧検出信号が保護回路２５に出力される。
２３により過電流として検出できない電圧以下になった
時に、電圧検出回路２４がこれを検出して、トランジス
タが破壊されるのを防止する。即ち、電圧検出回路２４
では、スイッチ回路２６のＰチャネル型ＭＯＳトランジ
スタＴＦＴに印加される電圧ＶＸがツエナーダイオード
Ｚ１のツエナー電圧ＶZ1以下になると、ホトカプラＰＣ
２がオフ状態となり、ホトトランジスタＰＣ２ＴＲのコ
レクタと抵抗Ｒ４間からは、「Ｈ」レベルの信号、即ち
電圧検出信号が保護回路２５に出力される。
【００３９】保護回路２５は、電圧検出回路２５から出
力される電圧検出信号（「Ｈ」レベルの信号）を発光ダ
イオードＬＥＤ２を介して（ここで、ＬＥＤ２は点灯す
る）、抵抗Ｒ７とＲ８とで分圧した電圧をトランジスタ
ＴＲ２のベースに出力して、トランジスタＴＲ２をオン
状態とすることにより、スイッチ回路２６のトランジス
タＴＲ１とＰチャネル型ＭＯＳトランジスタＦＥＴを強
制的にオフ状態として、Ｐチャネル型ＭＯＳトランジス
タＦＥＴのドレイン・ソース電圧ＶGSが大となるのを防
止して、電流検出回路２３により過電流を検出した場合
と同様に、Ｐチャネル型ＭＯＳトランジスタが破壊され
るのを防止する。
力される電圧検出信号（「Ｈ」レベルの信号）を発光ダ
イオードＬＥＤ２を介して（ここで、ＬＥＤ２は点灯す
る）、抵抗Ｒ７とＲ８とで分圧した電圧をトランジスタ
ＴＲ２のベースに出力して、トランジスタＴＲ２をオン
状態とすることにより、スイッチ回路２６のトランジス
タＴＲ１とＰチャネル型ＭＯＳトランジスタＦＥＴを強
制的にオフ状態として、Ｐチャネル型ＭＯＳトランジス
タＦＥＴのドレイン・ソース電圧ＶGSが大となるのを防
止して、電流検出回路２３により過電流を検出した場合
と同様に、Ｐチャネル型ＭＯＳトランジスタが破壊され
るのを防止する。
【００４０】以上説明したように、本実施の形態では、
制御信号によってスイッチングされるスイッチ回路２６
のＭＯＳトランジスタＦＥＴに所定レベル以上の電流が
流れたことを電流検出回路２３が検出した場合は、電流
検出信号を保護回路２５に供給する一方、Ｐチャネル型
ＭＯＳトランジスタＦＥＴに所定レベル以下の電圧が印
加されていることを電圧検出回路２４が検出した場合
は、電圧検出信号を保護回路２５に出力し、保護回路２
５は、上記電流検出信号若しくは電圧検出信号に基づい
て、Ｐチャネル型ＭＯＳトランジスタＦＥＴをオフする
構成である。
制御信号によってスイッチングされるスイッチ回路２６
のＭＯＳトランジスタＦＥＴに所定レベル以上の電流が
流れたことを電流検出回路２３が検出した場合は、電流
検出信号を保護回路２５に供給する一方、Ｐチャネル型
ＭＯＳトランジスタＦＥＴに所定レベル以下の電圧が印
加されていることを電圧検出回路２４が検出した場合
は、電圧検出信号を保護回路２５に出力し、保護回路２
５は、上記電流検出信号若しくは電圧検出信号に基づい
て、Ｐチャネル型ＭＯＳトランジスタＦＥＴをオフする
構成である。
【００４１】従って、伝送線路の短絡障害が発生した場
合に、伝送回路のスイッチ回路が過電流による破壊と、
過電流に至らない熱損失による破壊との両方から保護す
ることが可能となると共に、電源装置の種類に拘わらず
伝送回路の保護が可能となる。
合に、伝送回路のスイッチ回路が過電流による破壊と、
過電流に至らない熱損失による破壊との両方から保護す
ることが可能となると共に、電源装置の種類に拘わらず
伝送回路の保護が可能となる。
【００４２】（第２の実施の形態）図２に本発明に係る
伝送回路を備えた送受信システムの第２の実施の形態の
回路構成図を示す。同図において、図１に示す第１の実
施の形態の回路構成図と同等機能を有する部分は同一符
号を付し、かかる部分の説明は省略し、特徴部分のみを
説明する。
伝送回路を備えた送受信システムの第２の実施の形態の
回路構成図を示す。同図において、図１に示す第１の実
施の形態の回路構成図と同等機能を有する部分は同一符
号を付し、かかる部分の説明は省略し、特徴部分のみを
説明する。
【００４３】第２の実施の形態（図２）の伝送回路は、
第１の実施の形態（図１）と電流検出回路２３、電圧検
出回路２４、及びスイッチ回路２６の構成及び動作はほ
ぼ同じであり、異なる構成は、表示回路２７を有してい
る点、及び中央処理装置２１（ＣＰＵ）が電流検出回路
２３から入力される電流検出信号若しくは電圧検出回路
２４から入力される電圧検出信号に基づいて並直列変換
回路２２から出力される制御信号を制御する点である。
第１の実施の形態（図１）と電流検出回路２３、電圧検
出回路２４、及びスイッチ回路２６の構成及び動作はほ
ぼ同じであり、異なる構成は、表示回路２７を有してい
る点、及び中央処理装置２１（ＣＰＵ）が電流検出回路
２３から入力される電流検出信号若しくは電圧検出回路
２４から入力される電圧検出信号に基づいて並直列変換
回路２２から出力される制御信号を制御する点である。
【００４４】図２に示す表示回路２７は、電流検出表示
灯及び電圧検出表示灯として機能するもの、即ち、障害
（短絡）を報知するためのものであり、抵抗Ｒ１０、Ｒ
１１、トランジスタＴＲ３、ＴＲ４、発光ダイオードＬ
ＥＤ３、ＬＥＤ４等を備えている。トランジスタＴＲ３
のゲートは、中央処理装置２１と接続され、そのコレク
タは抵抗Ｒ１０を介して電源端子（＋ＶＣ）に接続され
ており、また、エミッタは、発光ダイオードＬＥＤ３を
介して接地されている。また、トランジスタＴＲ４のゲ
ートは、中央処理装置２１と接続され、そのコレクタ
は、抵抗１１を介して電源端子（＋ＶＣ）に接続されて
おり、また、エミッタは発光ダイオードＬＥＤ４を介し
て接地されている。
灯及び電圧検出表示灯として機能するもの、即ち、障害
（短絡）を報知するためのものであり、抵抗Ｒ１０、Ｒ
１１、トランジスタＴＲ３、ＴＲ４、発光ダイオードＬ
ＥＤ３、ＬＥＤ４等を備えている。トランジスタＴＲ３
のゲートは、中央処理装置２１と接続され、そのコレク
タは抵抗Ｒ１０を介して電源端子（＋ＶＣ）に接続され
ており、また、エミッタは、発光ダイオードＬＥＤ３を
介して接地されている。また、トランジスタＴＲ４のゲ
ートは、中央処理装置２１と接続され、そのコレクタ
は、抵抗１１を介して電源端子（＋ＶＣ）に接続されて
おり、また、エミッタは発光ダイオードＬＥＤ４を介し
て接地されている。
【００４５】次に、第２の実施の形態の動作を説明す
る。図２において、電流検出回路２３及び電圧検出回路
２４からの検出信号は、中央処理装置２１（ＣＰＵ）に
取り込まれ、中央処理装置１０は、電流検出回路２３か
ら電流検出信号若しくは電圧検出回路２４から電圧検出
信号が入力された際には、制御信号を出力している並直
列変換回路２２の出力を強制的に「Ｌ］レベルにしてス
イッチ回路２６のトランジスタＴＲ１及びＰチャネル型
ＭＯＳトランジスタＦＥＴをオフして、Ｐチャネル型Ｍ
ＯＳトランジスタが破壊されるのを防止する。また、中
央処理装置２１は、電流検出回路２３から電流検出信号
が供給されると、表示回路２７のトランジスタＴＲ３の
ゲートに「Ｈ」レベルの信号を出力して、発光ダイオー
ドＬＥＤ３を点灯させる。そして、中央処理装置２１は
電圧検出回路２４から電圧検出信号が供給されると、ト
ランジスタＴＲ４に「Ｈ］レベルの信号を出力して発光
ダイオードＬＥＤ４を点灯させる。
る。図２において、電流検出回路２３及び電圧検出回路
２４からの検出信号は、中央処理装置２１（ＣＰＵ）に
取り込まれ、中央処理装置１０は、電流検出回路２３か
ら電流検出信号若しくは電圧検出回路２４から電圧検出
信号が入力された際には、制御信号を出力している並直
列変換回路２２の出力を強制的に「Ｌ］レベルにしてス
イッチ回路２６のトランジスタＴＲ１及びＰチャネル型
ＭＯＳトランジスタＦＥＴをオフして、Ｐチャネル型Ｍ
ＯＳトランジスタが破壊されるのを防止する。また、中
央処理装置２１は、電流検出回路２３から電流検出信号
が供給されると、表示回路２７のトランジスタＴＲ３の
ゲートに「Ｈ」レベルの信号を出力して、発光ダイオー
ドＬＥＤ３を点灯させる。そして、中央処理装置２１は
電圧検出回路２４から電圧検出信号が供給されると、ト
ランジスタＴＲ４に「Ｈ］レベルの信号を出力して発光
ダイオードＬＥＤ４を点灯させる。
【００４６】
【発明の効果】以上説明したように請求項１記載の発明
によれば、伝送線路に短絡障害が発生した場合に、伝送
回路のスイッチ回路を過電流による破壊及び過電流に至
らない熱損失による破壊との両者から保護することが可
能となり、また、電源装置の種類に拘わらず伝送回路の
保護が可能となる。
によれば、伝送線路に短絡障害が発生した場合に、伝送
回路のスイッチ回路を過電流による破壊及び過電流に至
らない熱損失による破壊との両者から保護することが可
能となり、また、電源装置の種類に拘わらず伝送回路の
保護が可能となる。
【００４７】また、請求項２記載の発明によれば、上記
効果に加えて、高速のスイッチングが可能となる。
効果に加えて、高速のスイッチングが可能となる。
【００４８】また、請求項３記載の発明によれば、上記
効果に加えて、保護手段を簡単かつ安価な回路構成とす
ることが可能となる。
効果に加えて、保護手段を簡単かつ安価な回路構成とす
ることが可能となる。
【００４９】また、請求項４記載の発明によれば、上記
効果に加えて、スイッチング手段を精度良く保護するこ
とが可能となる。
効果に加えて、スイッチング手段を精度良く保護するこ
とが可能となる。
【図１】本発明に係る伝送回路を備えた送受信システム
の第１の実施の形態を示す回路構成図。
の第１の実施の形態を示す回路構成図。
【図２】本発明に係る伝送回路を備えた送受信システム
の第２の実施の形態を示す回路構成図。
の第２の実施の形態を示す回路構成図。
【図３】電界効果型トランジスタのゲート・ソース電圧
に対するドレイン電流とドレイン・ソース電圧の関係を
示す特性図。
に対するドレイン電流とドレイン・ソース電圧の関係を
示す特性図。
【符号の説明】 １ 送受信システム ２ 送信回路（親機） ３ 受信回路（子機） ２１ 中央処理装置 ２２ 並直列変換回路 ２３ 電流検出回路 ２４ 電圧検出回路 ２５ 保護回路 ２６ スイッチ回路 ２７ 表示回路 Ｒ 電気抵抗 Ｄ ダイオード Ｚ ツエナーダイオード ＴＲ バイポーラトランジスタ ＦＥＴ 電界効果型トランジスタ
Claims (4)
- 【請求項１】制御信号に基づいて電源電圧をスイッチン
グ手段によりスイッチングして、得られる伝送信号を一
対の伝送線路を介して出力する伝送回路であって、 上記スイッチング手段に流れる所定レベル以上の電流を
検出して、電流検出信号を出力する電流検出手段と、 上記スイッチング手段に印加される所定レベル以下の電
圧を検出して、電圧検出信号を出力する電圧検出手段
と、 上記電流検出信号若しくは電圧検出信号に基づいて、上
記スイッチング手段をオフ状態とする保護手段と、 を具備したことを特徴とする伝送回路。 - 【請求項２】上記スイッチング手段は、電界効果トラン
ジスタであることを特徴とする請求項１記載の伝送回
路。 - 【請求項３】上記保護手段は、第２のスイッチング手段
を有し、 上記第２のスイッチング手段は、上記電流検出信号若し
くは電圧検出信号に基づいて、上記スイッチング手段を
オフ状態とすることを特徴とする請求項１又は２記載の
伝送回路。 - 【請求項４】上記保護手段は、ＣＰＵからなり、 上記ＣＰＵは、上記電流検出信号若しくは電圧検出信号
に基づいて、上記制御信号を制御して、上記スイッチン
グ手段をオフ状態とすることを特徴とする請求項１又は
２記載の伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8072594A JPH09266625A (ja) | 1996-03-27 | 1996-03-27 | 伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8072594A JPH09266625A (ja) | 1996-03-27 | 1996-03-27 | 伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266625A true JPH09266625A (ja) | 1997-10-07 |
Family
ID=13493888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8072594A Pending JPH09266625A (ja) | 1996-03-27 | 1996-03-27 | 伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021218534A1 (zh) * | 2020-04-30 | 2021-11-04 | 深圳市时代华影科技股份有限公司 | 一种防篡改保护电路 |
-
1996
- 1996-03-27 JP JP8072594A patent/JPH09266625A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021218534A1 (zh) * | 2020-04-30 | 2021-11-04 | 深圳市时代华影科技股份有限公司 | 一种防篡改保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347418A (en) | Fuse blowout detector circuit | |
| CA2321128A1 (en) | Light responsive semiconductor switch with shorted load protection | |
| US4931778A (en) | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits | |
| KR970055020A (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| KR20110066163A (ko) | 센서 시스템용 제어 장치, 센서 시스템 및 센서 시스템에서의 신호 전달 방법 | |
| JPH09266625A (ja) | 伝送回路 | |
| US6680641B1 (en) | Bidirectional bipolar transistor switch arrangement | |
| US4084070A (en) | Overcurrent protection circuit | |
| JPH09307361A (ja) | 過電圧保護回路 | |
| US6408071B1 (en) | Modem line connection circuit and the control circuit | |
| US6014303A (en) | Overcurrent preventing device | |
| JP2000354322A (ja) | 保護継電装置 | |
| CN212304714U (zh) | 一种过流保护电路 | |
| KR0171711B1 (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| KR100572807B1 (ko) | 과전류 보호장치 | |
| JP3006195B2 (ja) | レベル変換回路 | |
| KR100265668B1 (ko) | 인버터 회로의 과전류 검출 회로 | |
| KR950006901Y1 (ko) | 오디오 장치의 스테레오 수신표시회로 | |
| JPH09186573A (ja) | 半導体リレー回路 | |
| US6420804B1 (en) | Circuit for switching direction of current | |
| KR930004370Y1 (ko) | 저잡음 블록 컨버터의 전원 자동 차단회로 | |
| JPS6384236A (ja) | パワ−検出回路 | |
| JPH05207653A (ja) | 電源遮断装置 | |
| KR0138962B1 (ko) | 보드절체회로 | |
| KR950034893A (ko) | 위성방송수신기의 엘.엔.비.용 전원 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040109 |
|
| A601 | Written request for extension of time |
Effective date: 20040409 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
| A602 | Written permission of extension of time |
Effective date: 20040415 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040702 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050513 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050610 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100617 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120617 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130617 |
|
| EXPY | Cancellation because of completion of term |