JPH09265115A - Active matrix type display device - Google Patents

Active matrix type display device

Info

Publication number
JPH09265115A
JPH09265115A JP7339996A JP7339996A JPH09265115A JP H09265115 A JPH09265115 A JP H09265115A JP 7339996 A JP7339996 A JP 7339996A JP 7339996 A JP7339996 A JP 7339996A JP H09265115 A JPH09265115 A JP H09265115A
Authority
JP
Japan
Prior art keywords
electrode
lower electrode
display device
active matrix
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7339996A
Other languages
Japanese (ja)
Inventor
Takanori Hirai
孝典 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7339996A priority Critical patent/JPH09265115A/en
Publication of JPH09265115A publication Critical patent/JPH09265115A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type display device with which the degradation in the production yield occurring in the disconnection defect of data buses is sufficiently suppressed. SOLUTION: This display device has plural data buses 111 arranged on an insulating substrate 101, plural pixel electrodes 191 arranged along the data buses 111 and a first electrode substrate 100 including the upper electrodes 123, 129 and lower electrodes 127 having the regions overlapping on each other via dielectric layers and having two-terminal nonlinear elements 121 connecting the data buses 111 and pixel electrodes 191. The lower electrodes 127 are constituted by patterning the wirings for the striped lower electrodes and the data buses 111 are arranged to part from the regions 103a, 103b where the wirings for the lower electrodes exit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、スイッチ素子と
してMIM(Metal Insulator Metal )素子等の2端子
非線形素子が用いられたアクティブマトリクス型表示装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device using a two-terminal non-linear element such as a MIM (Metal Insulator Metal) element as a switch element.

【0002】[0002]

【従来の技術】各表示画素毎にスイッチ素子としてMI
M素子、MIS素子あるいはSiNx素子等の2端子非
線形素子が用いられたアクティブマトリクス型表示装置
は、スイッチ素子として薄膜トランジスタ等の3端子非
線形素子が用いられて成るアクティブマトリクス型表示
装置と同等の高精細表示が可能であり、しかも製造工数
が少なく、安価に、製造歩留まり良く製造できることか
ら、テレビ表示用あるいはワードプロセッサ、パーソナ
ルコンピュータ等の表示用に利用されている。
2. Description of the Related Art MI is used as a switching element for each display pixel.
An active matrix type display device using a two-terminal nonlinear element such as an M element, a MIS element or a SiNx element has a high definition equivalent to that of an active matrix type display device including a three-terminal nonlinear element such as a thin film transistor as a switch element. Since it is capable of displaying, has a small number of manufacturing steps, and can be manufactured at low cost and with high manufacturing yield, it is used for displaying on a television or for displaying on a word processor, a personal computer, or the like.

【0003】2端子非線形素子としてMIM素子が用い
られて成る一般的なアクティブマトリクス型液晶表示装
置について図3を参照して簡単に説明する。この液晶表
示装置(1) は、一対の電極基板(500),(700) 間に配向膜
を介して液晶材料(800) が保持されて成る。一方の電極
基板(500) は、例えば、図3に示すように、互いに略平
行に配線された複数本のデータバス(511) 、データバス
(511) 間に配列される複数の画素電極(591) 、画素電極
(591) とデータバス(511) とを電気的に接続するMIM
へ素子(521) とを含む。また、他方の電極基板(700)
は、各行毎の画素電極(591) 群に対応する複数行のスト
ライプ状の対向電極(711) を含む。
A general active matrix type liquid crystal display device using an MIM element as a two-terminal nonlinear element will be briefly described with reference to FIG. This liquid crystal display device (1) comprises a pair of electrode substrates (500) and (700), and a liquid crystal material (800) held between the pair of electrode substrates (500) and (700) via an alignment film. One of the electrode substrates (500) is, for example, as shown in FIG. 3, a plurality of data buses (511) wired substantially parallel to each other,
Pixel electrodes (591) arranged between (511), pixel electrodes
MIM for electrically connecting the (591) and the data bus (511)
Includes a helix (521). Also, the other electrode substrate (700)
Includes a plurality of rows of stripe-shaped counter electrodes (711) corresponding to a group of pixel electrodes (591) in each row.

【0004】ところで、このMIM素子(521) は、デー
タバス(511) から導出された第1上部電極(523) 、絶縁
膜(図示せず)を介して第1上部電極(523) と交差する
下部電極(527) 、絶縁膜を介して下部電極(527) 上に配
置され画素電極(591) に電気的に接続される第2上部電
極(529) を含む。これにより、MIM素子(521) は、第
1上部電極(523) /絶縁膜/下部電極(527) で構成され
る第1MIM素子と、下部電極(527) /絶縁膜/第2上
部電極(529) とで構成される第2MIM素子との直列構
造で構成される。
By the way, the MIM element (521) intersects with the first upper electrode (523) led from the data bus (511) and the first upper electrode (523) through an insulating film (not shown). The lower electrode (527) includes a second upper electrode (529) disposed on the lower electrode (527) through an insulating film and electrically connected to the pixel electrode (591). As a result, the MIM element (521) includes the first MIM element composed of the first upper electrode (523) / insulating film / lower electrode (527) and the lower MIM element (527) / insulating film / second upper electrode (529). ) And a second MIM element composed of

【0005】[0005]

【発明が解決しようとする課題】ところで、上述したM
IM素子(521) を構成する絶縁膜は下部電極(527) が陽
極酸化されて構成されるため、絶縁膜形成過程において
は下部電極(527) には所望の電圧が印加されるよう表示
領域外方に導出された下部電極用配線が形成されてい
る。
The above-mentioned M
Since the lower electrode (527) is anodized in the insulating film that constitutes the IM element (521), it is necessary to apply a desired voltage to the lower electrode (527) outside the display area during the process of forming the insulating film. The wiring for the lower electrode is drawn out to the side.

【0006】しかしながら、上述した従来構造によれ
ば、データバス(111) が下部電極用配線が形成されてい
た領域(503a),(503b) と交差する領域近傍(505) で断線
不良が生じることがある。特に、近年では高開口率化の
要求からデータバス(111) の配線幅を小さくする等の試
みが成されており、このため上述した断線不良が顕著に
なる。
However, according to the above-described conventional structure, a disconnection defect occurs in the vicinity (505) of the area where the data bus (111) intersects the areas (503a), (503b) where the lower electrode wiring was formed. There is. In particular, in recent years, attempts have been made to reduce the wiring width of the data bus (111) in response to the demand for a high aperture ratio, and thus the above-mentioned disconnection failure becomes remarkable.

【0007】本発明は、このような技術課題に対処して
成されたものであって、データバスの断線に起因する製
造歩留まりの低下が充分に抑えられたアクティブマトリ
クス型表示装置を提供することを目的としている。
The present invention has been made in response to such a technical problem, and provides an active matrix type display device in which a decrease in manufacturing yield due to disconnection of a data bus is sufficiently suppressed. It is an object.

【0008】[0008]

【課題を解決するための手段】請求項1に記載される発
明は、絶縁基板上に配列される複数のデータバスと、前
記データバスに沿って配列される複数の画素電極と、誘
電体層を介して互いに重複領域を有して配置された上部
電極および下部電極を含み前記データバスと前記画素電
極とを接続する2端子非線形素子を備えた第1電極基板
と、前記画素電極に対向する対向電極を含む第2電極基
板と、前記第1電極と前記第2電極との間に挟持される
光変調層とを備えたアクティブマトリクス型表示装置に
おいて、前記下部電極はストライプ状の下部電極用配線
がパターニングされて成り、前記データバスは前記下部
電極用配線が存在した領域から離間していることを特徴
としている。
According to a first aspect of the present invention, a plurality of data buses arranged on an insulating substrate, a plurality of pixel electrodes arranged along the data buses, and a dielectric layer are provided. A first electrode substrate provided with a two-terminal non-linear element for connecting the data bus and the pixel electrode, the first electrode substrate being opposed to the pixel electrode, the first electrode substrate including an upper electrode and a lower electrode arranged to have an overlapping region with each other. In an active matrix type display device comprising a second electrode substrate including a counter electrode and a light modulation layer sandwiched between the first electrode and the second electrode, the lower electrode is for a striped lower electrode. It is characterized in that the wiring is patterned, and the data bus is separated from the region where the lower electrode wiring was present.

【0009】請求項2に記載される発明は、前記誘電体
層は前記下部電極用配線が陽極酸化されてなることを特
徴とした請求項1記載のアクティブマトリクス型表示装
置にある。
The invention described in claim 2 is the active matrix type display device according to claim 1, wherein the dielectric layer is formed by anodizing the wiring for the lower electrode.

【0010】本発明者等は誠意研究の結果、基板上にお
ける下部電極用配線が形成されていた領域と他の領域と
の界面近傍には、700〜1000オングストローム程
度の不所望な段差が形成されており、これに起因してデ
ータバスに断線不良が生じることを見出した。
As a result of sincere research by the present inventors, an undesired step difference of about 700 to 1000 angstroms is formed in the vicinity of the interface between the region where the lower electrode wiring was formed on the substrate and the other region. It has been found that this causes a disconnection defect in the data bus.

【0011】この発明のアクティブマトリクス型表示装
置によれば、上述したようにデータバスは下部電極用配
線が存在した領域から離間して配置されるので、下部電
極用配線が形成されていた領域と他の領域との界面近傍
に生じる不所望な段差の影響を解消でき、高い製造歩留
まりが確保できる。
According to the active matrix type display device of the present invention, as described above, the data bus is arranged apart from the region where the lower electrode wiring was present, so that the area where the lower electrode wiring was formed is The influence of an undesired step difference that occurs in the vicinity of the interface with other regions can be eliminated, and a high manufacturing yield can be secured.

【0012】[0012]

【発明の実施の形態】以下、本発明の一実施例の光透過
型のアクティブマトリクス型液晶表示装置について図面
を参照して説明する。この実施例のアクティブマトリク
ス型液晶表示装置(1) は、図1に示すように、アレイ基
板(100) と対向基板(300) との間に、各基板(100),(30
0) 主表面に配置される配向膜(図示せず)を介してネ
マチック液晶(400) が基板(100),(300)間で略90゜ね
じれて挟持され、更に偏光軸が互いに直交するように偏
光板(431),(441) が各基板(100),(300) 外表面に貼り付
けられて成っている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A light transmissive active matrix type liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the active matrix type liquid crystal display device (1) of this embodiment has a structure in which each substrate (100), (30) is provided between an array substrate (100) and a counter substrate (300).
0) The nematic liquid crystal (400) is twisted and sandwiched between the substrates (100) and (300) by about 90 ° via an alignment film (not shown) arranged on the main surface, and the polarization axes are orthogonal to each other. The polarizing plates (431) and (441) are attached to the outer surfaces of the substrates (100) and (300).

【0013】アレイ基板(100) は、透明ガラス基板(10
1) 上に配線幅5ミクロンの互いに略平行な複数本のデ
ータバス(111) が列方向に配列されている。このデータ
バス(111) は、1500オングストローム厚に成膜され
たチタン(Ti)膜がフォトリソグラフィ法によってパ
ターニングされて成っている。各データバス(111) 間に
は、ITO(Indium Tin Oxide)から成る画素電極(19
1) が配列されている。そして、データバス(111) と画
素電極(191) とは、MIM素子(121) を介して電気的に
接続される。
The array substrate (100) is a transparent glass substrate (10
1) A plurality of substantially parallel data buses (111) having a wiring width of 5 μm are arranged on the top in a column direction. The data bus (111) is formed by patterning a titanium (Ti) film having a thickness of 1500 Å by photolithography. A pixel electrode (19) made of ITO (Indium Tin Oxide) is provided between each data bus (111).
1) are arranged. The data bus (111) and the pixel electrode (191) are electrically connected via the MIM element (121).

【0014】データバス(111) は、高開口率化のため配
線幅10ミクロン以下であることが望ましく、断線防止
と低抵抗化の達成ため、画素電極(191) を構成するIT
O膜等との積層構造としてもかまわない。また、ここで
は配線材料としてチタン(Ti)を用いたが、この他に
もクロム(Cr),タンタル(Ta),アルミニウム
(Al)等が使用される。
The data bus (111) preferably has a wiring width of 10 μm or less in order to increase the aperture ratio. In order to prevent disconnection and achieve low resistance, the IT which constitutes the pixel electrode (191).
A laminated structure with an O film or the like may be used. Although titanium (Ti) is used as the wiring material here, other than this, chromium (Cr), tantalum (Ta), aluminum (Al), or the like is used.

【0015】対向基板(300) は、透明なガラス基板(30
1) 上にデータバス(111) と略直交する行方向に、IT
Oから成るストライプ状の複数の対向電極(311) が配置
されて構成されている。カラー表示を実現するのであれ
ば、ガラス基板(301) と対向電極(311) の間等にカラー
フィルタを配すれば良い。
The counter substrate (300) is a transparent glass substrate (30
1) In the row direction that is approximately orthogonal to the data bus (111), IT
A plurality of stripe-shaped counter electrodes (311) made of O are arranged. In order to realize color display, a color filter may be arranged between the glass substrate (301) and the counter electrode (311).

【0016】ところで、この実施例の各MIM素子(12
1) は、直列接続された第1及び第2MIM素子を含
む。詳しくは、各MIM素子(121) はデータバス(111)
から延在される第1上部電極(123) 、第1上部電極(12
3) と第1上部電極(123) が陽極酸化されて成る絶縁膜
(図示せず)を介して直交する下部電極(127) 、下部電
極(127) と第1上部電極(123) が陽極酸化されて成る絶
縁膜を介して直交し画素電極(191) に接続される第2上
部電極(129) を含む。この実施例では、下部電極(127)
を1500オングストローム厚に成膜されたタンタル
(Ta)膜で構成したが、この他にもアルミニウム(A
l)等が使用される。
By the way, each MIM element (12
1) includes first and second MIM elements connected in series. Specifically, each MIM element (121) is a data bus (111)
A first upper electrode (123) extending from the first upper electrode (12)
3) and the first upper electrode (123) are anodized, and the lower electrode (127) and the lower electrode (127) and the first upper electrode (123) which are orthogonal to each other through an insulating film (not shown) are anodized. A second upper electrode (129) which is orthogonal to the pixel electrode (191) through an insulating film is formed and is connected to the pixel electrode (191). In this example, the bottom electrode (127)
Was made of a tantalum (Ta) film having a thickness of 1500 angstroms.
l) etc. are used.

【0017】これにより、第1上部電極(123) /絶縁膜
/下部電極(127) により第1MIM素子が構成され、更
に下部電極(127) /絶縁膜/第2上部電極(129) により
第1MIM素子に直列接続される第2MIM素子が構成
される。
As a result, the first MIM element is composed of the first upper electrode (123) / insulating film / lower electrode (127), and the first MIM element is further composed of the lower electrode (127) / insulating film / second upper electrode (129). A second MIM element connected in series with the element is configured.

【0018】MIM素子(121) を第1MIM素子と第2
MIM素子との直列接続構造とすることにより、素子特
性の正負極性での非対称性が補償され、これにより良好
な表示画像が得られるためである。
The MIM element (121) is connected to the first MIM element and the second MIM element.
This is because the series connection structure with the MIM element compensates for the asymmetry of the element characteristics in the positive and negative polarities, and thereby a good display image can be obtained.

【0019】ところで、この実施例では、下部電極(12
7) 上に陽極酸化膜から成る絶縁膜を配置する必要か
ら、絶縁膜形成過程においては下部電極(127) には所望
の電圧が印加されるよう外方に導出された下部電極用配
線(128) (図2参照)が構成される。そして、上述のデ
ータバス(111) は、下部電極用配線(128) が存在した領
域(103a),(103b) (図2参照)と交差しない、更には重
複する領域を持つことがないように下部電極用配線(12
8) と略平行して配置されている。
By the way, in this embodiment, the lower electrode (12
7) Since it is necessary to dispose an insulating film made of an anodic oxide film on the upper electrode, the wiring for the lower electrode (128) led out to the desired voltage is applied to the lower electrode (127) during the insulating film formation process. (See FIG. 2). The above-mentioned data bus (111) should not intersect with the regions (103a), (103b) (see FIG. 2) where the lower electrode wiring (128) was present, and should not have an overlapping region. Lower electrode wiring (12
It is placed almost parallel to 8).

【0020】これにより、透明ガラス基板(101) 上にお
ける下部電極用配線(128) が存在した領域(103a),(103
b) と他の領域との界面で1000オングストローム程
度の不所望な段差が存在しているにもかかわらず、この
段差に起因してデータバス(111) が断線することがな
い。ここでは、高開口率化を実現するためにデータバス
(111) の配線幅を5ミクロンとしたにもかかわらず、デ
ータバス(111) の断線に起因する製造歩留まりの低下を
十分に抑えることができた。
As a result, the regions (103a), (103) where the lower electrode wiring (128) existed on the transparent glass substrate (101).
Although there is an undesired step difference of about 1000 angstroms at the interface between b) and another region, the data bus (111) will not be disconnected due to this step difference. Here, in order to achieve a high aperture ratio, the data bus
Even though the wiring width of (111) was set to 5 μm, the reduction in manufacturing yield due to the disconnection of the data bus (111) could be sufficiently suppressed.

【0021】次に、この実施例のアクティブマトリクス
型液晶表示装置(1) の製造方法について図2を参照して
説明する。まず、透明ガラス基板(101) 上に、アルゴン
(Ar)雰囲気中でのマグネトロンスバッターにより、
1500オングストローム厚のタンタル(Ta)膜を堆
積した。しかる後、図2(a)に示すようにストライプ
状にパターニングし、図1に示すMIM素子(121) の下
部電極(127) 用にストライプ状の下部電極用配線(128)
を形成する。
Next, a method of manufacturing the active matrix type liquid crystal display device (1) of this embodiment will be described with reference to FIG. First, on a transparent glass substrate (101), using a magnetron batter in an argon (Ar) atmosphere,
A 1500 Angstrom thick tantalum (Ta) film was deposited. Then, as shown in FIG. 2A, patterning is performed in stripes to form stripe-shaped lower electrode wirings (128) for the lower electrodes (127) of the MIM element (121) shown in FIG.
To form

【0022】しかる後に、下部電極用配線(128) を陽極
とした陽極酸化により、図2(b)に示すように500
オングストローム厚の酸化タンタル(TaOx)から成
る陽極酸化膜(124) を形成した。この陽極酸化処理に際
しては、化成液としてクエン酸水溶液を用い、液温は2
5℃とした。
After that, the lower electrode wiring (128) is used as an anode to perform anodic oxidation, as shown in FIG.
An anodic oxide film (124) made of tantalum oxide (TaOx) having an angstrom thickness was formed. In this anodizing treatment, an aqueous solution of citric acid was used as the chemical conversion liquid, and the liquid temperature was 2
5 ° C.

【0023】そして、図2(c)に示すように、下部電
極用配線(128) 及び陽極酸化膜(124) を部分的に除去し
てMIM素子(121) を構成する下部電極(127) 及び陽極
酸化膜から成る絶縁膜(123) を成形した。尚、下部電極
(127) 及び絶縁膜(123) の成形に伴い、基板上における
下部電極用配線(128) が存在した領域(103a),(103b)と
他の領域とでは、エッチング液等に曝される時間の相違
等から1000オングストローム程度の段差が形成され
ている。
Then, as shown in FIG. 2 (c), the lower electrode wiring (128) and the anodic oxide film (124) are partially removed to form the lower electrode (127) and the MIM element (121). An insulating film (123) made of an anodized film was formed. The lower electrode
With the formation of (127) and the insulating film (123), the areas (103a, 103b) where the lower electrode wiring (128) was present on the substrate and the other areas were exposed to the etching solution or the like. Due to the difference, etc., a step difference of about 1000 angstrom is formed.

【0024】この後、アルゴン(Ar)雰囲気中でのマ
グネトロンスバッターにより1500オングストローム
厚のチタン(Ti)膜を堆積した。そして、このチタン
(Ti)膜をパターニングして、図2(d)に示すよう
に、複数本のデータバス(111) 、データバス(111) から
延在されて絶縁膜(125) を介して下部電極(127) を横断
する第1上部電極(123) 、第1上部電極(123) に略平行
して配され下部電極(127) を横断する第2上部電極(12
9) を同時に成形する。この際、データバス(111) は、
表示領域内において、下部電極用配線(128) が存在した
領域(103a),(103b) と交差する、更には重複する領域を
持つことがないよう下部電極用配線(128)と略平行して
配置されている。
After that, a titanium (Ti) film having a thickness of 1500 Å was deposited by a magnetron batter in an argon (Ar) atmosphere. Then, by patterning the titanium (Ti) film, as shown in FIG. 2 (d), a plurality of data buses (111) are extended from the data buses (111) and an insulating film (125) is interposed therebetween. A first upper electrode (123) traversing the lower electrode (127) and a second upper electrode (12) disposed substantially parallel to the first upper electrode (123) and traversing the lower electrode (127).
9) is molded at the same time. At this time, the data bus (111) is
Within the display area, intersect the areas (103a), (103b) where the lower electrode wiring (128) existed, and even in parallel with the lower electrode wiring (128) so that there is no overlapping area. It is arranged.

【0025】そして、アルゴン(Ar)と酸素(O2 )
雰囲気中でのマグネトロンスバッターにより1000オ
ングストローム厚のITO膜を堆積した。しかる後、こ
のITO膜をパターニングして、第2上部電極(129) と
電気的に接続される画素電極(191) を形成した。
Argon (Ar) and oxygen (O2)
A 1000 angstrom thick ITO film was deposited by a magnetron batter in the atmosphere. Then, the ITO film was patterned to form a pixel electrode (191) electrically connected to the second upper electrode (129).

【0026】この後は、常法にしたがってアクティブマ
トリクス型液晶表示装置(1) を完成させる。以上説明し
たように、この実施例によれば、下部電極用配線(128)
が存在した領域(103a),(103b) とデータバス(111) とが
重複する領域を持つことがないよう互いに離間している
ので、下部電極用配線(128) が存在した領域(103a),(10
3b)の近傍で形成される不所望な段差によりデータバス
(111) が断線することがない。また、更にMIM素子(1
21) を構成する第1及び第2上部電極(123),(129) のい
ずれもが下部電極用配線(128) が存在した領域(103a),
(103b) と重複する領域を持つことがないよう離間して
いるので、素子不良を招くこともない。しかも、この実
施例によれば、製造工程を増大することなく、製造歩留
まりが向上できる。
After that, the active matrix type liquid crystal display device (1) is completed by a conventional method. As described above, according to this embodiment, the lower electrode wiring (128)
The areas (103a), (103b) where the lower electrode wiring (128) existed are separated from each other so that the areas (103a), (103b) and the data bus (111) are not separated from each other. (Ten
Data bus due to undesired steps formed near 3b)
(111) never breaks. In addition, MIM element (1
21), the first and second upper electrodes (123), (129) are both regions (103a) where the lower electrode wiring (128) is present,
Since they are separated so as not to have a region overlapping with (103b), no device failure is caused. Moreover, according to this embodiment, the manufacturing yield can be improved without increasing the manufacturing process.

【0027】[0027]

【発明の効果】この発明のアクティブマトリクス型表示
装置によれば、データバスは下部電極用配線が存在した
領域から離間して配置されるので、下部電極用配線が形
成されていた領域と他の領域との界面近傍に生じる不所
望な段差の影響を解消でき、高い製造歩留まりが確保で
きる。
According to the active matrix type display device of the present invention, since the data bus is arranged apart from the area where the lower electrode wiring was present, the area where the lower electrode wiring was formed and other areas were formed. The influence of an undesired step difference near the interface with the region can be eliminated, and a high manufacturing yield can be secured.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の一実施例のアクティブマトリ
クス型液晶表示装置の一部概略斜視図である。
FIG. 1 is a partial schematic perspective view of an active matrix type liquid crystal display device according to an embodiment of the present invention.

【図2】図2は、図1のアクティブマトリクス型液晶表
示装置の製造プロセスを説明するための一部概略斜視図
である。
FIG. 2 is a partial schematic perspective view for explaining the manufacturing process of the active matrix type liquid crystal display device of FIG.

【図3】図3は従来のアクティブマトリクス型液晶表示
装置の一部概略斜視図である。
FIG. 3 is a partial schematic perspective view of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

(1) …アクティブマトリクス型液晶表示装置 (100) …アレイ基板 (111) …データバス (121) …MIM素子 (128) …下部電極用配線 (300) …対向基板 (1)… Active matrix liquid crystal display device (100)… Array substrate (111)… Data bus (121)… MIM element (128)… Lower electrode wiring (300)… Counter substrate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に配列される複数のデータバ
スと、前記データバスに沿って配列される複数の画素電
極と、誘電体層を介し互いに重複領域を有して配置され
た上部電極および下部電極を含み前記データバスと前記
画素電極とを接続する2端子非線形素子を備えた第1電
極基板と、 前記画素電極に対向する対向電極を含む第2電極基板
と、 前記第1電極と前記第2電極との間に挟持される光変調
層とを備えたアクティブマトリクス型表示装置におい
て、 前記下部電極はストライプ状の下部電極用配線がパター
ニングされて成り、前記データバスは前記下部電極用配
線が存在した領域から離間していることを特徴とするア
クティブマトリクス型表示装置。
1. A plurality of data buses arranged on an insulating substrate, a plurality of pixel electrodes arranged along the data buses, and an upper electrode arranged so as to have an overlapping region with each other via a dielectric layer. A first electrode substrate including a two-terminal non-linear element including a lower electrode and connecting the data bus and the pixel electrode; a second electrode substrate including a counter electrode facing the pixel electrode; In an active matrix display device including a light modulation layer sandwiched between the second electrode and the second electrode, the lower electrode is formed by patterning stripe-shaped lower electrode wiring, and the data bus is used for the lower electrode. An active matrix type display device characterized in that it is separated from a region where wiring is present.
【請求項2】 前記誘電体層は前記下部電極用配線が陽
極酸化されてなることを特徴とした請求項1記載のアク
ティブマトリクス型表示装置。
2. The active matrix display device according to claim 1, wherein the dielectric layer is formed by anodizing the wiring for the lower electrode.
JP7339996A 1996-03-28 1996-03-28 Active matrix type display device Pending JPH09265115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7339996A JPH09265115A (en) 1996-03-28 1996-03-28 Active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7339996A JPH09265115A (en) 1996-03-28 1996-03-28 Active matrix type display device

Publications (1)

Publication Number Publication Date
JPH09265115A true JPH09265115A (en) 1997-10-07

Family

ID=13517091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7339996A Pending JPH09265115A (en) 1996-03-28 1996-03-28 Active matrix type display device

Country Status (1)

Country Link
JP (1) JPH09265115A (en)

Similar Documents

Publication Publication Date Title
US6512556B1 (en) Liquid crystal display and method of manufacturing the same
JPH09265115A (en) Active matrix type display device
JP2778746B2 (en) Liquid crystal display device and method of manufacturing electrode substrate
US5568289A (en) Liquid crystal display device
US6157422A (en) Two-terminal nonlinear element having insulating films of different thickness formed on the flat top surface of a lower electrode
JPH05203997A (en) Liquid crystal display device
JP3222649B2 (en) Two-terminal nonlinear element
JP2585465B2 (en) Matrix array substrate
JPH06308538A (en) Production of liquid crystal display device
JPH09146123A (en) Two-terminal nonlinear element and its production
JP3603974B2 (en) Wiring board and display device
JPH05297415A (en) Liquid crystal display device and its production
JPH05196970A (en) Liquid crystal display device
JPH05196968A (en) Liquid crystal display device
JPH10177180A (en) Liquid crystal display device
JP2883208B2 (en) Liquid crystal display device and manufacturing method thereof
JPH06301064A (en) Mim-type nonlinear element and its production
JPH04369625A (en) Liquid crystal display device
JPH05232517A (en) Substrate for liquid crystal display device and its production
JPH06160911A (en) Liquid crystal display device
JPH05333380A (en) Liquid crystal display device
JPH0822032A (en) Production of liquid crystal display device
JPH0312638A (en) Matrix array substrate
JPH04330419A (en) Matrix array substrate
JPH0822031A (en) Liquid crystal display device and its production

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050816