JPH09261663A - 多相有限インパルス応答水平フィルタを含むビデオ・デコーダ - Google Patents
多相有限インパルス応答水平フィルタを含むビデオ・デコーダInfo
- Publication number
- JPH09261663A JPH09261663A JP9045287A JP4528797A JPH09261663A JP H09261663 A JPH09261663 A JP H09261663A JP 9045287 A JP9045287 A JP 9045287A JP 4528797 A JP4528797 A JP 4528797A JP H09261663 A JPH09261663 A JP H09261663A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- data stream
- data
- discrete cosine
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 title claims abstract description 11
- 230000033001 locomotion Effects 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000872 buffer Substances 0.000 claims description 12
- 241000023320 Luma <angiosperm> Species 0.000 claims description 9
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 5
- 230000001131 transforming effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 14
- 230000009466 transformation Effects 0.000 abstract description 2
- 235000014121 butter Nutrition 0.000 abstract 1
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 239000013598 vector Substances 0.000 description 14
- 238000013139 quantization Methods 0.000 description 13
- 230000006835 compression Effects 0.000 description 12
- 238000007906 compression Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000004091 panning Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/007—Transform coding, e.g. discrete cosine transform
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
- H04N21/440272—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA for performing aspect ratio conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4435—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Discrete Mathematics (AREA)
- Computing Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 デコード処理の速度を維持し、さらに高める
システムを提供する。 【解決手段】圧縮され、符号化されたディジタル化ビデ
オ信号を受信し、復元され、デコードされたディジタル
・ビデオ信号を種々の縦横比にとって正確な拡大率で伝
送するためのディジタル信号デコーダ・システムを開示
する。
システムを提供する。 【解決手段】圧縮され、符号化されたディジタル化ビデ
オ信号を受信し、復元され、デコードされたディジタル
・ビデオ信号を種々の縦横比にとって正確な拡大率で伝
送するためのディジタル信号デコーダ・システムを開示
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオ・デコーダ
に関し、特に、圧縮され、符号化されたビデオ・データ
・ストリーム、例えば離散コサイン変換符号化ビデオ・
データ・ストリームをデコードし、復元するためのビデ
オ・デコーダに関する。本発明の方法および装置は、異
なる出力表示の縦横比に備えて出力画像をサイズ変更す
るのに特に有用である。本発明の方法、装置およびシス
テムは、無線放送信号、有線放送信号、衛星放送信号お
よびディジタル・ネットワーク信号ならびに高解像度テ
レビ、対話型テレビ、マルチメディア、ビデオ・オン・
デマンド、テレビ会議およびディジタル録画において有
用である。本発明のシステムおよび装置は、セット・ト
ップ・ボックスもしくはディジタル娯楽端末装置などと
して、テレビ、パーソナル・コンピュータ、ワークステ
ーションもしくは他のコンピュータの構成部品として、
１個以上のプリント回路板に含まれる装置として、また
は録画装置もしくは遠隔会議専用装置の一部として、
「スタンドアロン型」の装置であることができる。
に関し、特に、圧縮され、符号化されたビデオ・データ
・ストリーム、例えば離散コサイン変換符号化ビデオ・
データ・ストリームをデコードし、復元するためのビデ
オ・デコーダに関する。本発明の方法および装置は、異
なる出力表示の縦横比に備えて出力画像をサイズ変更す
るのに特に有用である。本発明の方法、装置およびシス
テムは、無線放送信号、有線放送信号、衛星放送信号お
よびディジタル・ネットワーク信号ならびに高解像度テ
レビ、対話型テレビ、マルチメディア、ビデオ・オン・
デマンド、テレビ会議およびディジタル録画において有
用である。本発明のシステムおよび装置は、セット・ト
ップ・ボックスもしくはディジタル娯楽端末装置などと
して、テレビ、パーソナル・コンピュータ、ワークステ
ーションもしくは他のコンピュータの構成部品として、
１個以上のプリント回路板に含まれる装置として、また
は録画装置もしくは遠隔会議専用装置の一部として、
「スタンドアロン型」の装置であることができる。
【０００２】
【従来の技術】ＭＰＥＧ（Moving Picture Experts' Gr
oup）のＭＰＥＧ−２規格は、ビデオ用途のための圧縮
／復元規格である。この規格は、（１）符号化され、圧
縮され、バンド幅の大幅な減少を受けたデータ・ストリ
ーム、および（２）そのデータ・ストリームの復元を記
載している。圧縮は、主体の損失圧縮であり、後に無損
失圧縮が続くものである。次に、符号化され、圧縮され
たディジタル・ビデオ・データが復元され、ＭＰＥＧ−
２規格に適合するデコーダ、すなわちＭＰＥＧ−２準拠
デコーダ中でデコードされる。
oup）のＭＰＥＧ−２規格は、ビデオ用途のための圧縮
／復元規格である。この規格は、（１）符号化され、圧
縮され、バンド幅の大幅な減少を受けたデータ・ストリ
ーム、および（２）そのデータ・ストリームの復元を記
載している。圧縮は、主体の損失圧縮であり、後に無損
失圧縮が続くものである。次に、符号化され、圧縮され
たディジタル・ビデオ・データが復元され、ＭＰＥＧ−
２規格に適合するデコーダ、すなわちＭＰＥＧ−２準拠
デコーダ中でデコードされる。
【０００３】ＭＰＥＧ−２規格は、とりわけ、例えばC.
A. GonzalesおよびE. Viscitoの「Motion Video Adapt
ive Quantization In The Transform Domain」IEEE Tra
ns Circuits Syst Video Technol, Volume 1, No. 4, D
ec.1991, pp. 374-378、E. ViscitoおよびC. A. Gonzal
esの「Encoding of Motion Video Sequences for theMP
EG Environment Using Arithmetic Coding」SPIE, Vol.
1360, pp. 1572-1576, (1990)、D. LeGallの「MPEG: A
Video Compression Standard for Multimedia Applica
tions」Communications of the ACM, Vol. 34, No. 4,
(April 1991),pp. 46-58、S. PurcellおよびD. Galbiの
「C Cube MPEG Video Processor」SPIE, v. 1659, (199
2) pp. 24-29ならびにD. J. LeGallの「MPEG Video Com
pression Algorithm」Signal Process Image Commun,
v. 4, n. 2, (1992), pp. 129-140に記載されている。
A. GonzalesおよびE. Viscitoの「Motion Video Adapt
ive Quantization In The Transform Domain」IEEE Tra
ns Circuits Syst Video Technol, Volume 1, No. 4, D
ec.1991, pp. 374-378、E. ViscitoおよびC. A. Gonzal
esの「Encoding of Motion Video Sequences for theMP
EG Environment Using Arithmetic Coding」SPIE, Vol.
1360, pp. 1572-1576, (1990)、D. LeGallの「MPEG: A
Video Compression Standard for Multimedia Applica
tions」Communications of the ACM, Vol. 34, No. 4,
(April 1991),pp. 46-58、S. PurcellおよびD. Galbiの
「C Cube MPEG Video Processor」SPIE, v. 1659, (199
2) pp. 24-29ならびにD. J. LeGallの「MPEG Video Com
pression Algorithm」Signal Process Image Commun,
v. 4, n. 2, (1992), pp. 129-140に記載されている。
【０００４】ＭＰＥＧ−２規格は、フレーム内符号化ま
たはフレーム間符号化のいずれかだけでは達成すること
ができない全画像データ・ストリーム圧縮を達成しなが
らも、純粋なフレーム内符号化のランダム・アクセスの
利点を保持する非常に高い圧縮技術から得られるデータ
・ストリームおよびそのような技術に用いるためのデコ
ーダを指定する。ＭＰＥＧ−２規格の、ブロックベース
の周波数ドメイン・フレーム内符号化と補間／予測フレ
ーム間符号化との組み合わせが、フレーム内符号化のみ
とフレーム間符号化のみとの間の均衡をもたらす。
たはフレーム間符号化のいずれかだけでは達成すること
ができない全画像データ・ストリーム圧縮を達成しなが
らも、純粋なフレーム内符号化のランダム・アクセスの
利点を保持する非常に高い圧縮技術から得られるデータ
・ストリームおよびそのような技術に用いるためのデコ
ーダを指定する。ＭＰＥＧ−２規格の、ブロックベース
の周波数ドメイン・フレーム内符号化と補間／予測フレ
ーム間符号化との組み合わせが、フレーム内符号化のみ
とフレーム間符号化のみとの間の均衡をもたらす。
【０００５】ＭＰＥＧ−２規格は、動き補償された補間
および予測符号化のために時間的冗長性を利用する。す
なわち、局所的に現在の画像を以前および／または未来
の時点での画像の変換として構成することができるとい
う仮定をたてる。「局所的」とは、変位の振幅および方
向が画像のところどころで同じではないことをいう。
および予測符号化のために時間的冗長性を利用する。す
なわち、局所的に現在の画像を以前および／または未来
の時点での画像の変換として構成することができるとい
う仮定をたてる。「局所的」とは、変位の振幅および方
向が画像のところどころで同じではないことをいう。
【０００６】ＭＰＥＧ−２規格は、予測および補間フレ
ーム間符号化ならびに周波数ドメイン・フレーム内符号
化を指定する。これは、時間的冗長性の減少のためのブ
ロックベースの動き補償と、空間的冗長性の減少のため
のブロックベースの離散コサイン変換ベースの圧縮とを
有している。ＭＰＥＧ−２規格の下では、動き補償は、
予測符号化、補間符号化および可変長符号化動きベクト
ルによって達成される。動きに関する情報は、１６×１
６の画素配列に基づき、空間情報とともに伝送される。
動き情報は、可変長符号、例えばハフマン符号を用いて
圧縮される。
ーム間符号化ならびに周波数ドメイン・フレーム内符号
化を指定する。これは、時間的冗長性の減少のためのブ
ロックベースの動き補償と、空間的冗長性の減少のため
のブロックベースの離散コサイン変換ベースの圧縮とを
有している。ＭＰＥＧ−２規格の下では、動き補償は、
予測符号化、補間符号化および可変長符号化動きベクト
ルによって達成される。動きに関する情報は、１６×１
６の画素配列に基づき、空間情報とともに伝送される。
動き情報は、可変長符号、例えばハフマン符号を用いて
圧縮される。
【０００７】ＭＰＥＧ−２規格は、種々の予測ツールお
よび補間ツールの使用によって時間的冗長性の減少を提
供する。これを図１に示す。図１は、三つのタイプのフ
レームまたはピクチャ、すなわち「Ｉ」ピクチャ（イン
トラ、符号化ピクチャ）、「Ｐ」ピクチャ（予測符号化
ピクチャ）および「Ｂ」ピクチャ（双方向補間符号化ピ
クチャ）を示す。ＩＰおよびＩＰＢ符号化のようなフレ
ーム間符号化の場合、画像伝送順序が画像表示順序と同
じではないことに注意すること。これを図１に詳細に示
す。
よび補間ツールの使用によって時間的冗長性の減少を提
供する。これを図１に示す。図１は、三つのタイプのフ
レームまたはピクチャ、すなわち「Ｉ」ピクチャ（イン
トラ、符号化ピクチャ）、「Ｐ」ピクチャ（予測符号化
ピクチャ）および「Ｂ」ピクチャ（双方向補間符号化ピ
クチャ）を示す。ＩＰおよびＩＰＢ符号化のようなフレ
ーム間符号化の場合、画像伝送順序が画像表示順序と同
じではないことに注意すること。これを図１に詳細に示
す。
【０００８】動き補償は画像間の冗長性に至る。「Ｉ」
ピクチャからの「Ｐ」ピクチャの生成ならびに１対の過
去および未来のピクチャからの「Ｂ」ピクチャの生成が
ＭＰＥＧ−２規格技術の主な特色である。
ピクチャからの「Ｐ」ピクチャの生成ならびに１対の過
去および未来のピクチャからの「Ｂ」ピクチャの生成が
ＭＰＥＧ−２規格技術の主な特色である。
【０００９】「Ｉ」ピクチャは、適度の圧縮を提供し、
例えばビデオ・テープまたはＣＤＲＯＭの場合に、ラン
ダム・アクセスのためのアクセス点である。便宜上、ほ
ぼ０．５秒ごと、すなわち１０〜２０ピクチャごとに一
つの「Ｉ」ピクチャが提供される。「Ｉ」ピクチャはそ
のものから情報を得るだけである。これは「Ｐ」ピクチ
ャまたは「Ｂ」ピクチャから情報を受けることはしな
い。シーン・カットが好ましくは「Ｉ」ピクチャで起こ
る。
例えばビデオ・テープまたはＣＤＲＯＭの場合に、ラン
ダム・アクセスのためのアクセス点である。便宜上、ほ
ぼ０．５秒ごと、すなわち１０〜２０ピクチャごとに一
つの「Ｉ」ピクチャが提供される。「Ｉ」ピクチャはそ
のものから情報を得るだけである。これは「Ｐ」ピクチ
ャまたは「Ｂ」ピクチャから情報を受けることはしな
い。シーン・カットが好ましくは「Ｉ」ピクチャで起こ
る。
【００１０】「Ｐ」ピクチャは、直前のピクチャに関し
て符号化される。「Ｐ」ピクチャは、未来のピクチャ
（「Ｐ」および「Ｂ」ピクチャの双方を含む）のための
基準として使用される。
て符号化される。「Ｐ」ピクチャは、未来のピクチャ
（「Ｐ」および「Ｂ」ピクチャの双方を含む）のための
基準として使用される。
【００１１】「Ｂ」ピクチャは、もっとも高度な圧縮を
受けている。このピクチャは、再構成のために過去のピ
クチャおよび未来のピクチャの両方を必要とする。
「Ｂ」ピクチャは、基準として使用されることは決して
ない。
受けている。このピクチャは、再構成のために過去のピ
クチャおよび未来のピクチャの両方を必要とする。
「Ｂ」ピクチャは、基準として使用されることは決して
ない。
【００１２】ＭＰＥＧ−２規格の下での動き補償装置は
マクロブロック装置である。ＭＰＥＧ−２規格のマクロ
ブロックは１６×１６画素である。動き情報は、順方向
き予測マクロブロック用の１個のベクトル、逆方向予測
マクロブロック用の１個のベクトルおよび双方向予測マ
クロブロック用の２個のベクトルからなる。各マクロブ
ロックに関する動き情報は、基準マクロブロック中に存
在する動き情報に関して差分的に符号化される。このよ
うに、画素のマクロブロックは、過去または未来のピク
チャからの画素のマクロブロックの変換によって予測さ
れる。
マクロブロック装置である。ＭＰＥＧ−２規格のマクロ
ブロックは１６×１６画素である。動き情報は、順方向
き予測マクロブロック用の１個のベクトル、逆方向予測
マクロブロック用の１個のベクトルおよび双方向予測マ
クロブロック用の２個のベクトルからなる。各マクロブ
ロックに関する動き情報は、基準マクロブロック中に存
在する動き情報に関して差分的に符号化される。このよ
うに、画素のマクロブロックは、過去または未来のピク
チャからの画素のマクロブロックの変換によって予測さ
れる。
【００１３】ソース画素と予測画素との差違が相当する
ビット・ストリームに含まれる。デコーダが修正項を予
測画素のブロックに加えて再構成ブロックを作り出す。
ビット・ストリームに含まれる。デコーダが修正項を予
測画素のブロックに加えて再構成ブロックを作り出す。
【００１４】上述し、図１に示すように、「Ｐ」ピクチ
ャの各マクロブロックは、直前の「Ｉ」ピクチャに関し
て、または直前の「Ｐ」ピクチャに関して符号化するこ
とができる。
ャの各マクロブロックは、直前の「Ｉ」ピクチャに関し
て、または直前の「Ｐ」ピクチャに関して符号化するこ
とができる。
【００１５】さらに、上述し、図１に示すように、
「Ｂ」ピクチャの各マクロブロックは、もっとも近い過
去の「Ｉ」または「Ｐ」ピクチャから順方向予測によっ
て符号化することもできるし、もっとも近い未来の
「Ｉ」または「Ｐ」ピクチャから逆方向予測によって符
号化することもできるし、もっとも近い過去の「Ｉ」ま
たは「Ｐ」ピクチャと、もっとも近い未来の「Ｉ」また
は「Ｐ」ピクチャとの両方を使用して双方向的に符号化
することもできる。フル双方向予測がもっとも雑音のな
い予測である。
「Ｂ」ピクチャの各マクロブロックは、もっとも近い過
去の「Ｉ」または「Ｐ」ピクチャから順方向予測によっ
て符号化することもできるし、もっとも近い未来の
「Ｉ」または「Ｐ」ピクチャから逆方向予測によって符
号化することもできるし、もっとも近い過去の「Ｉ」ま
たは「Ｐ」ピクチャと、もっとも近い未来の「Ｉ」また
は「Ｐ」ピクチャとの両方を使用して双方向的に符号化
することもできる。フル双方向予測がもっとも雑音のな
い予測である。
【００１６】動き情報が各マクロブロックとともに送ら
れて、基準画像のどの部分を予測子として使用すべきか
を示す。
れて、基準画像のどの部分を予測子として使用すべきか
を示す。
【００１７】上記のように、動きベクトルは、直前の隣
接ブロックの動きベクトルに関して差分的に符号化され
る。差分動きベクトルを符号化するためには可変長符号
化が使用されて、あるマクロブロックの動きベクトルが
その直前のマクロブロックの動きベクトルにほぼ等しい
ような一般的な場合には、動きベクトルを符号化するの
にわずか少数のビットしか要らなくなる。
接ブロックの動きベクトルに関して差分的に符号化され
る。差分動きベクトルを符号化するためには可変長符号
化が使用されて、あるマクロブロックの動きベクトルが
その直前のマクロブロックの動きベクトルにほぼ等しい
ような一般的な場合には、動きベクトルを符号化するの
にわずか少数のビットしか要らなくなる。
【００１８】空間的冗長性とはピクチャ内の冗長性であ
る。上述したような、動き補償処理のマクロブロック依
存性のため、ＭＰＥＧ−２規格にとってはブロックベー
スの空間的冗長性減少方法を使用することが望ましかっ
た。選択された方法は、離散コサイン変換およびピクチ
ャの離散コサイン変換符号化である。離散コサイン変換
符号化が重み付きスカラ量子化およびラン・レングス符
号化と組み合わされて、いっそうのレベルの圧縮を達成
する。
る。上述したような、動き補償処理のマクロブロック依
存性のため、ＭＰＥＧ−２規格にとってはブロックベー
スの空間的冗長性減少方法を使用することが望ましかっ
た。選択された方法は、離散コサイン変換およびピクチ
ャの離散コサイン変換符号化である。離散コサイン変換
符号化が重み付きスカラ量子化およびラン・レングス符
号化と組み合わされて、いっそうのレベルの圧縮を達成
する。
【００１９】離散コサイン変換は直交変換である。直交
変換は、周波数ドメイン解釈を有するため、フィルタ・
バンク指向である。離散コサイン変換もまた局所的であ
る。すなわち、符号化処理は、６４個の変換係数または
サブバンドを計算するのに十分である８×８の空間ウィ
ンドウに対して標本化する。
変換は、周波数ドメイン解釈を有するため、フィルタ・
バンク指向である。離散コサイン変換もまた局所的であ
る。すなわち、符号化処理は、６４個の変換係数または
サブバンドを計算するのに十分である８×８の空間ウィ
ンドウに対して標本化する。
【００２０】離散コサイン変換のもう一つの利点は、高
速の符号化およびデコードのアルゴリズムが利用できる
ということである。加えて、離散コサイン変換のサブバ
ンド分解は、心理視覚的規準の有効利用を可能にするの
に十分な挙動を示す。
速の符号化およびデコードのアルゴリズムが利用できる
ということである。加えて、離散コサイン変換のサブバ
ンド分解は、心理視覚的規準の有効利用を可能にするの
に十分な挙動を示す。
【００２１】離散コサイン変換ののち、高めの周波数係
数の多くはゼロである。これらの係数は、図２に示すよ
うにジグザグに編成され、ラン−振幅（ラン−レベル）
の対に変換される。各対は、ゼロ係数の数および非ゼロ
係数の振幅を示す。これが可変長符号で符号化される。
数の多くはゼロである。これらの係数は、図２に示すよ
うにジグザグに編成され、ラン−振幅（ラン−レベル）
の対に変換される。各対は、ゼロ係数の数および非ゼロ
係数の振幅を示す。これが可変長符号で符号化される。
【００２２】離散コサイン変換符号化は、図２に示すよ
うに３段階で実施される。第一段階は、離散コサイン変
換係数の計算である。第二段階は、そのような係数の量
子化である。第三段階は、データをジグザグの走査順序
に再編成したのち、量子化された変換係数を｛ラン−振
幅｝対に変換することである。
うに３段階で実施される。第一段階は、離散コサイン変
換係数の計算である。第二段階は、そのような係数の量
子化である。第三段階は、データをジグザグの走査順序
に再編成したのち、量子化された変換係数を｛ラン−振
幅｝対に変換することである。
【００２３】量子化は、１ビット以上の右シフトとみな
すことができる。量子化は、非常に高い程度の圧縮およ
び高い出力ビット速度を可能にし、高画質を保持する。
すことができる。量子化は、非常に高い程度の圧縮およ
び高い出力ビット速度を可能にし、高画質を保持する。
【００２４】再構成画像中の「濃淡のむら」を避けるた
めに「Ｉ」ピクチャの量子化を微細にする適応量子化も
可能である。「Ｉ」ピクチャはすべての周波数でエネル
ギーを含むため、これは重要である。対照的に、「Ｐ」
および「Ｂ」ピクチャは、主として低周波数エネルギー
を含み、より粗い量子化での符号化が可能である。
めに「Ｉ」ピクチャの量子化を微細にする適応量子化も
可能である。「Ｉ」ピクチャはすべての周波数でエネル
ギーを含むため、これは重要である。対照的に、「Ｐ」
および「Ｂ」ピクチャは、主として低周波数エネルギー
を含み、より粗い量子化での符号化が可能である。
【００２５】デコーダ設計者が直面する一つの課題は、
輝度／色差の関係およびＭＰＥＧ−２規格と完全に適合
しながらも、単一のデコーダ・システムを多様な表示出
力フォーマットに適応させることである。
輝度／色差の関係およびＭＰＥＧ−２規格と完全に適合
しながらも、単一のデコーダ・システムを多様な表示出
力フォーマットに適応させることである。
【００２６】ＭＰＥＧ−２ビデオ・デコーダ／表示機能
は、デコードされるソース・ビデオ・ストリームの提示
縦横比を、そのデコーダ／表示機能が設置される環境の
必要性に合うように変形することを求められる。
は、デコードされるソース・ビデオ・ストリームの提示
縦横比を、そのデコーダ／表示機能が設置される環境の
必要性に合うように変形することを求められる。
【００２７】デコーダ・チップの表示出力は、ＣＣＩＲ
勧告６０１に適合しなければならない。この勧告は、１
本のアクティブ・ライン中の輝度および色差画素の数
と、色差画素を輝度信号に対してサブ標本化する方法と
を指定している。４：２：２と定められたフォーマット
がこの分野では大部分の場合にサポートされている。輝
度信号の各ラインが対応する色差信号のラインを有する
場合、これは、７２０個のアクティブな輝度信号（Ｙ）
および３６０個の色差信号（Ｃｂ、Ｃｒ対）を定める。
さらにＣＣＩＲ勧告６５６が、ＮＴＳＣ環境およびＰＡ
Ｌ環境のアクティブ・ラインの数をそれぞれ４８０個お
よび５７６個と定めている。
勧告６０１に適合しなければならない。この勧告は、１
本のアクティブ・ライン中の輝度および色差画素の数
と、色差画素を輝度信号に対してサブ標本化する方法と
を指定している。４：２：２と定められたフォーマット
がこの分野では大部分の場合にサポートされている。輝
度信号の各ラインが対応する色差信号のラインを有する
場合、これは、７２０個のアクティブな輝度信号（Ｙ）
および３６０個の色差信号（Ｃｂ、Ｃｒ対）を定める。
さらにＣＣＩＲ勧告６５６が、ＮＴＳＣ環境およびＰＡ
Ｌ環境のアクティブ・ラインの数をそれぞれ４８０個お
よび５７６個と定めている。
【００２８】デコードされた画像がフルサイズのＣＣＩ
Ｒ−６０１解像度に適合しないおそれがある。例えば、
入力ビデオが３５２本の垂直方向画素列に合わせてフォ
ーマットされていて、これらを、ビデオ表示装置（ＣＲ
Ｔ）上で７０４個の垂直方向列空間を満たすように拡大
しなければならないこともある。水平方向に表示可能な
画素が倍増するため、これは１対２（１：２）拡大とし
て公知である。これは、画素を反復させる方法（各画素
を水平方向にもう一度繰り返す）や、隣接する画素どう
しの平均をとってそれらの間に配置すべき新たな画素を
作り出す方法をはじめとして、当該技術に周知であるい
くつかの方法のいずれによっても達成することができ
る。
Ｒ−６０１解像度に適合しないおそれがある。例えば、
入力ビデオが３５２本の垂直方向画素列に合わせてフォ
ーマットされていて、これらを、ビデオ表示装置（ＣＲ
Ｔ）上で７０４個の垂直方向列空間を満たすように拡大
しなければならないこともある。水平方向に表示可能な
画素が倍増するため、これは１対２（１：２）拡大とし
て公知である。これは、画素を反復させる方法（各画素
を水平方向にもう一度繰り返す）や、隣接する画素どう
しの平均をとってそれらの間に配置すべき新たな画素を
作り出す方法をはじめとして、当該技術に周知であるい
くつかの方法のいずれによっても達成することができ
る。
【００２９】
【発明が解決しようとする課題】本発明の一つの目的
は、デコード処理の速度を維持し、さらには高めるシス
テムを提供することにある。
は、デコード処理の速度を維持し、さらには高めるシス
テムを提供することにある。
【００３０】本発明のもう一つの目的は、輝度／色差規
格およびＭＰＥＧ−２規格と完全に適合しながらも、多
くの出力表示フォーマット、すなわち縦横比で用いるこ
とができるＭＰＥＧ−２準拠デコーダを提供することに
ある。
格およびＭＰＥＧ−２規格と完全に適合しながらも、多
くの出力表示フォーマット、すなわち縦横比で用いるこ
とができるＭＰＥＧ−２準拠デコーダを提供することに
ある。
【００３１】本発明のさらに別の目的は、多数のパイプ
ライン・レジスタの必要性を軽減するためにフィルタ・
ネットワークの待ち時間を短縮し、全体のコンパクトさ
を達成することにある。
ライン・レジスタの必要性を軽減するためにフィルタ・
ネットワークの待ち時間を短縮し、全体のコンパクトさ
を達成することにある。
【００３２】
【課題を解決するための手段】本発明のこれらの目的お
よび他の目的は、本発明のディジタル・ビデオ信号デコ
ーダ・システムによって達成される。本システムは、ネ
ットワークまたはホストから符号化された圧縮ディジタ
ル・ビデオ信号を受信し、デコードされたディジタル・
ビデオ信号を出力表示装置に伝送するのに有用である。
デコーダ・システムの要素は、ＦＩＦＯデータ・バッフ
ァと、可変長符号デコーダと、逆量子化装置と、離散コ
サイン変換インバータと、動き補償装置と、表示出力処
理のための多相有限インパルス応答水平フィルタと、表
示装置ビデオ出力と、制御装置とを含む。
よび他の目的は、本発明のディジタル・ビデオ信号デコ
ーダ・システムによって達成される。本システムは、ネ
ットワークまたはホストから符号化された圧縮ディジタ
ル・ビデオ信号を受信し、デコードされたディジタル・
ビデオ信号を出力表示装置に伝送するのに有用である。
デコーダ・システムの要素は、ＦＩＦＯデータ・バッフ
ァと、可変長符号デコーダと、逆量子化装置と、離散コ
サイン変換インバータと、動き補償装置と、表示出力処
理のための多相有限インパルス応答水平フィルタと、表
示装置ビデオ出力と、制御装置とを含む。
【００３３】表示出力の縦横比を表示装置の縦横比に合
わせるための、より複雑な縦横比拡大方法は、有限イン
パルス応答（ＦＩＲ）伝達関数を使用して、たたみ込み
和を生成することを含み、このように、いくつかの入力
画素の解析から新たな画素を補間する。この方法は、得
られる拡大ビデオ表示においてより高い精度が望まれる
場合に好ましく、これが本発明の実施態様である。
わせるための、より複雑な縦横比拡大方法は、有限イン
パルス応答（ＦＩＲ）伝達関数を使用して、たたみ込み
和を生成することを含み、このように、いくつかの入力
画素の解析から新たな画素を補間する。この方法は、得
られる拡大ビデオ表示においてより高い精度が望まれる
場合に好ましく、これが本発明の実施態様である。
【００３４】水平方向拡大のためのＦＩＲフィルタ法で
さえ、表示機能がいくつかの異なる縦横比変換を実行す
ることを求められるかもしれない。とりわけ、１：２、
３：４および２：３のような縦横比がこの分野に一般的
である。ビデオ表示機能は非常に費用に敏感であるた
め、同じディジタル回路を用いて、求められるすべての
縦横比変換を実行するように水平方向拡大機能を設計す
ることが望ましい。このディジタル回路の多重化は、表
示機能をインプリメントするのに要する面積を減らすの
に有利である。なぜならば、面積は、特にＶＬＳＩイン
プリメンテーションにおいて、デコーダ／表示機能の製
造費の決定において重要な要因であるからである。最
近、いくつかの異なる縦横比変換を一つの表示機能に含
めることが一般的になっており、そこで、この能力に要
するシリコン面積を減らす方法を追求することは有益で
ある。
さえ、表示機能がいくつかの異なる縦横比変換を実行す
ることを求められるかもしれない。とりわけ、１：２、
３：４および２：３のような縦横比がこの分野に一般的
である。ビデオ表示機能は非常に費用に敏感であるた
め、同じディジタル回路を用いて、求められるすべての
縦横比変換を実行するように水平方向拡大機能を設計す
ることが望ましい。このディジタル回路の多重化は、表
示機能をインプリメントするのに要する面積を減らすの
に有利である。なぜならば、面積は、特にＶＬＳＩイン
プリメンテーションにおいて、デコーダ／表示機能の製
造費の決定において重要な要因であるからである。最
近、いくつかの異なる縦横比変換を一つの表示機能に含
めることが一般的になっており、そこで、この能力に要
するシリコン面積を減らす方法を追求することは有益で
ある。
【００３５】ＦＩＲ法は、各出力画素が入力データ（デ
ィジタル画素値）と所定のインパルス応答係数（望む水
平方向拡大のタイプに適切なもの）との個々の乗算積の
和であるたたみ込み和によって実現される。インパルス
応答係数は、場合によっては、インプリメンテーション
に要する乗算の回数を減らすため、対称になるように選
択される。また、一つのたたみ込み結果を出すために並
行に実施しなければならない残りの乗算は、回路の面積
を減らすような方法で組み合わされる。本発明の一部分
は、この乗算の組み合わせ方にある。
ィジタル画素値）と所定のインパルス応答係数（望む水
平方向拡大のタイプに適切なもの）との個々の乗算積の
和であるたたみ込み和によって実現される。インパルス
応答係数は、場合によっては、インプリメンテーション
に要する乗算の回数を減らすため、対称になるように選
択される。また、一つのたたみ込み結果を出すために並
行に実施しなければならない残りの乗算は、回路の面積
を減らすような方法で組み合わされる。本発明の一部分
は、この乗算の組み合わせ方にある。
【００３６】元の画像をデコードするとき、色差をいく
つかの方法でサブ標本化することができる。それらの方
法のうち二つは、簡単なデシメーションを含み、もう一
つはディジタル・フィルタによる。これは、輝度標本に
関する色差標本の特定の空間的局所性を意味する。この
画像が一定の拡大中に表示機能によって後処理されると
き、この空間的関係をできるだけ近く再構成しなければ
ならない。そうしなければ、色ずれの形でゆがみが生じ
るおそれがある。これは、サブ画素の精度を要するＭＰ
ＥＧ−２パン／スキャン機能にとって特に重要である。
本発明のもう一つの部分は、水平方向拡大表示機能から
より正確な色差を生じさせることができると同時に、こ
の増大した精度のための回路が設計の残りの部分にとっ
て負担とならないような表示機能にある。
つかの方法でサブ標本化することができる。それらの方
法のうち二つは、簡単なデシメーションを含み、もう一
つはディジタル・フィルタによる。これは、輝度標本に
関する色差標本の特定の空間的局所性を意味する。この
画像が一定の拡大中に表示機能によって後処理されると
き、この空間的関係をできるだけ近く再構成しなければ
ならない。そうしなければ、色ずれの形でゆがみが生じ
るおそれがある。これは、サブ画素の精度を要するＭＰ
ＥＧ−２パン／スキャン機能にとって特に重要である。
本発明のもう一つの部分は、水平方向拡大表示機能から
より正確な色差を生じさせることができると同時に、こ
の増大した精度のための回路が設計の残りの部分にとっ
て負担とならないような表示機能にある。
【００３７】
【発明の実施の形態】本発明のシステム、方法および装
置は、符号化された圧縮ディジタル・ビデオ・データを
ホスト・インタフェース・バスから受信し、そのディジ
タル・ビデオ・データを復元し、デコードし、復元さ
れ、デコードされたディジタル・ビデオ・データを、本
明細書では画素バスとも呼ぶ表示インタフェースおよび
多相有限インパルス応答フィルタとしての縦横比変換手
段を介して表示出力に送達する。ディジタル・データか
らアナログ・データへの変換は、システムの外部で実施
される。しかし、一つの実施態様では、ディジタル・ア
ナログ変換器（ＤＡＣ）を画素バスの下流側でシステム
に組み込むこともできる。
置は、符号化された圧縮ディジタル・ビデオ・データを
ホスト・インタフェース・バスから受信し、そのディジ
タル・ビデオ・データを復元し、デコードし、復元さ
れ、デコードされたディジタル・ビデオ・データを、本
明細書では画素バスとも呼ぶ表示インタフェースおよび
多相有限インパルス応答フィルタとしての縦横比変換手
段を介して表示出力に送達する。ディジタル・データか
らアナログ・データへの変換は、システムの外部で実施
される。しかし、一つの実施態様では、ディジタル・ア
ナログ変換器（ＤＡＣ）を画素バスの下流側でシステム
に組み込むこともできる。
【００３８】本発明の好ましい実施態様では、本デコー
ダ・システムは、ＭＰＥＧ文書に定義されているＭＰＥ
Ｇ−２規格メイン・プロフィールのメイン・レベルと完
全に適合する。したがって、本システムは、圧縮ビデオ
・データを１５Mbs／秒の速度で受信することができ、
４０MHzのクロック周波数で作動することができる。Ｍ
ＰＥＧ−２規格では、圧縮された符号化データのデータ
・フォーマットは、ＹＣｂＣｒ（４：２：０）である。
ダ・システムは、ＭＰＥＧ文書に定義されているＭＰＥ
Ｇ−２規格メイン・プロフィールのメイン・レベルと完
全に適合する。したがって、本システムは、圧縮ビデオ
・データを１５Mbs／秒の速度で受信することができ、
４０MHzのクロック周波数で作動することができる。Ｍ
ＰＥＧ−２規格では、圧縮された符号化データのデータ
・フォーマットは、ＹＣｂＣｒ（４：２：０）である。
【００３９】図３は、ＭＰＥＧ−２規格をサポートする
ためのシステムの一般的な内部データ流を示す。具体的
には、圧縮された符号化データ入力３１は、デマルチプ
レクサ４１に達し、そこで二つのデータ・ストリーム５
１および６１に戻される。ストリーム６１は、デコード
処理のために可変長符号（ＶＬＣ）ハフマン・デコーダ
７１ｂに達し、さらに、逆量子化のために逆量子化装置
８１に達する。そして、逆量子化された符号が、逆離散
コサイン変換（ＩＤＣＴ）処理９１に進み、そこで、逆
量子化された符号が画素マッピングに変形される。
ためのシステムの一般的な内部データ流を示す。具体的
には、圧縮された符号化データ入力３１は、デマルチプ
レクサ４１に達し、そこで二つのデータ・ストリーム５
１および６１に戻される。ストリーム６１は、デコード
処理のために可変長符号（ＶＬＣ）ハフマン・デコーダ
７１ｂに達し、さらに、逆量子化のために逆量子化装置
８１に達する。そして、逆量子化された符号が、逆離散
コサイン変換（ＩＤＣＴ）処理９１に進み、そこで、逆
量子化された符号が画素マッピングに変形される。
【００４０】第二のデータ・ストリーム５１もまた、可
変長符号（ＶＬＣ）ハフマン・デコーダ７１ａに達し、
そこで動きベクトル１０１にデコードされて、このベク
トルが動き補償装置１３１に達する。ハフマン・デコー
ダ７１ａおよび７１ｂは、論理的には別個であるように
示すが、構造的にも電子的にも同じ要素であってもよ
い。
変長符号（ＶＬＣ）ハフマン・デコーダ７１ａに達し、
そこで動きベクトル１０１にデコードされて、このベク
トルが動き補償装置１３１に達する。ハフマン・デコー
ダ７１ａおよび７１ｂは、論理的には別個であるように
示すが、構造的にも電子的にも同じ要素であってもよ
い。
【００４１】動き補償装置１３１はまた、第一のデータ
・ストリーム６１から誘導されたデータ・ストリーム
と、加算器１４１で総和された動き補償されたデータ・
ストリームとを受信する。加算器１４１の出力１５１
は、画素バス（図示せず）および記憶装置、すなわち、
未来フレーム記憶装置１１１および過去フレーム記憶装
置１２１に達する。未来フレーム記憶装置１１１および
過去フレーム記憶装置１２１の内容が、適宜、動き補償
装置１３１への入力となる。
・ストリーム６１から誘導されたデータ・ストリーム
と、加算器１４１で総和された動き補償されたデータ・
ストリームとを受信する。加算器１４１の出力１５１
は、画素バス（図示せず）および記憶装置、すなわち、
未来フレーム記憶装置１１１および過去フレーム記憶装
置１２１に達する。未来フレーム記憶装置１１１および
過去フレーム記憶装置１２１の内容が、適宜、動き補償
装置１３１への入力となる。
【００４２】図４は、本発明のデコーダ・システム２０
１のブロック図を示す。本システムの入出力は、ホスト
・インタフェース２０２からの３本のバスと、表示イン
タフェース２０８への２本のバスとを含む。ホスト・イ
ンタフェース２０２からのバスは、データ・バス２０
３、アドレス・バス２０５および制御バス２０７を含
む。データ・バス２０３は、１６ビットもしくは３２ビ
ットまたは他の幅のバスであってもよいし、直列バスで
あってもよい。また、両方向性バスでもよいし、一方向
性バスでもよい。アドレス・バス２０５は６ビットのバ
スであるが、本発明を逸脱することなく、他の幅を適応
することもできる。制御バス２０７は７ビットのバスで
あるが、本発明を逸脱することなく、他の幅を適応する
こともできる。
１のブロック図を示す。本システムの入出力は、ホスト
・インタフェース２０２からの３本のバスと、表示イン
タフェース２０８への２本のバスとを含む。ホスト・イ
ンタフェース２０２からのバスは、データ・バス２０
３、アドレス・バス２０５および制御バス２０７を含
む。データ・バス２０３は、１６ビットもしくは３２ビ
ットまたは他の幅のバスであってもよいし、直列バスで
あってもよい。また、両方向性バスでもよいし、一方向
性バスでもよい。アドレス・バス２０５は６ビットのバ
スであるが、本発明を逸脱することなく、他の幅を適応
することもできる。制御バス２０７は７ビットのバスで
あるが、本発明を逸脱することなく、他の幅を適応する
こともできる。
【００４３】表示インタフェース２０８のバスは、デー
タ・バス２０９および制御バス２１１である。データ・
バス２０９は、画素データに用いるものである。制御バ
ス２１１は、同期化および制御に用いるものである。
タ・バス２０９および制御バス２１１である。データ・
バス２０９は、画素データに用いるものである。制御バ
ス２１１は、同期化および制御に用いるものである。
【００４４】本システムは、ホスト・バス制御要素２３
１、ＦＩＦＯバッファ２４１、デコード・サブシステム
３０１、制御装置４０１、命令記憶装置４０２、表示バ
ス制御装置５０１およびメモリ管理装置６００を含む。
１、ＦＩＦＯバッファ２４１、デコード・サブシステム
３０１、制御装置４０１、命令記憶装置４０２、表示バ
ス制御装置５０１およびメモリ管理装置６００を含む。
【００４５】外部メモリであるメモリ６０１は、ホスト
・インタフェース２０２からＦＩＦＯバッファ２４１を
介してデータを受信するための圧縮データ・バッファ６
１１と、未来フレームおよび過去フレームを含むデコー
ドされたフレームを受信し、記憶するためのフレーム・
バッファ６２１、６２３および６２５とを含む。
・インタフェース２０２からＦＩＦＯバッファ２４１を
介してデータを受信するための圧縮データ・バッファ６
１１と、未来フレームおよび過去フレームを含むデコー
ドされたフレームを受信し、記憶するためのフレーム・
バッファ６２１、６２３および６２５とを含む。
【００４６】メモリ管理装置６００とメモリ６０１との
インタフェースは、アドレス・バス２２１、両方向デー
タ・バス２２３および制御バス２２５を含む。
インタフェースは、アドレス・バス２２１、両方向デー
タ・バス２２３および制御バス２２５を含む。
【００４７】図５に詳細に示すデコード装置３０１は、
制御装置４０１およびその関連の命令記憶装置４０２の
制御の下で作動する機能装置からなる。これらのデコー
ド機能装置は、可変長符号ハフマン・デコーダ３１１、
逆量子化装置もしくは量子化解除装置３２１、逆離散コ
サイン変換装置３３１および動き補償装置３４１を含
む。
制御装置４０１およびその関連の命令記憶装置４０２の
制御の下で作動する機能装置からなる。これらのデコー
ド機能装置は、可変長符号ハフマン・デコーダ３１１、
逆量子化装置もしくは量子化解除装置３２１、逆離散コ
サイン変換装置３３１および動き補償装置３４１を含
む。
【００４８】制御装置４０１は、デコーダの制御の中心
点である。制御装置４０１のマイクロコードが命令記憶
装置４０２に記憶されている。制御装置４０１は、外部
プロセッサにより、高レベル・コマンドおよび状態のた
めのホストまたはシステム・バスを介してホスト・シス
テムと対話する。制御装置４０１は、他の機能要素の制
御およびコマンドならびにこれらの装置の大域同期化を
提供する責任を負う。
点である。制御装置４０１のマイクロコードが命令記憶
装置４０２に記憶されている。制御装置４０１は、外部
プロセッサにより、高レベル・コマンドおよび状態のた
めのホストまたはシステム・バスを介してホスト・シス
テムと対話する。制御装置４０１は、他の機能要素の制
御およびコマンドならびにこれらの装置の大域同期化を
提供する責任を負う。
【００４９】制御装置４０１は、可変長符号ハフマン・
デコーダ３１１に結合されている。これが符号ストリー
ムの構文解析を可能にする。符号ストリームの構文解析
およびヘッダ情報の処理は、ＶＬＣハフマン・デコーダ
３１１と対話する制御装置４０１によって実施される。
デコーダ３１１に結合されている。これが符号ストリー
ムの構文解析を可能にする。符号ストリームの構文解析
およびヘッダ情報の処理は、ＶＬＣハフマン・デコーダ
３１１と対話する制御装置４０１によって実施される。
【００５０】可変長符号（ＶＬＣ）ハフマン・デコーダ
３１１は、データ・ストリームをデコードするための表
と、マクロブロックのラン／レベル・データのデコード
を制御する局所状態機械とを含む。ヘッダ情報およびブ
ロック・ラン／レベル記号が圧縮ビット・ストリームか
ら送られるとき、ＶＬＣハフマン・デコーダ３１１は制
御装置４０１によって制御される。局所状態機械は、ラ
ン／レベル記号をデコードし、逆量子化装置３２１と対
話して、デコードされた信号を処理する。
３１１は、データ・ストリームをデコードするための表
と、マクロブロックのラン／レベル・データのデコード
を制御する局所状態機械とを含む。ヘッダ情報およびブ
ロック・ラン／レベル記号が圧縮ビット・ストリームか
ら送られるとき、ＶＬＣハフマン・デコーダ３１１は制
御装置４０１によって制御される。局所状態機械は、ラ
ン／レベル記号をデコードし、逆量子化装置３２１と対
話して、デコードされた信号を処理する。
【００５１】記すべきは、可変長符号化、例えばハフマ
ン符号化は、コードワードを記号に割り当てる統計的な
符号化技術であるということである。高い出現率の記号
には短いコードワードが割り当てられ、低い出現率の記
号には長めのコードワードが割り当てられる。
ン符号化は、コードワードを記号に割り当てる統計的な
符号化技術であるということである。高い出現率の記号
には短いコードワードが割り当てられ、低い出現率の記
号には長めのコードワードが割り当てられる。
【００５２】ＭＰＥＧ−２準拠ＶＬＣデコーダに使用さ
れる符号は、ＭＰＥＧ−２規格から取り出される。符号
は、プレフィックス符号として知られる分類の符号を形
成する。プレフィックス符号体系では、有効な符号が別
の符号のプレフィックスになることはない。各コードワ
ードに割り当てられるビットの数は、最少１から最大１
６まで可変である。一連の記号を表すのに使用される符
号化ビットは、可変長のビット列である。元の記号列を
再構成するためには、このビット列を順次にデコードし
なければならない。上記のように、ハフマン符号化は、
記号出現率に基づいて符号表を生成する。生成される符
号は最小冗長性符号である。ＭＰＥＧ−２規格によって
使用されるハフマン符号化は静的符号化アルゴリズムに
基づく。ハフマン符号化によって使用される符号化手続
きは、厳密な記号列がデコード処理によって回復される
ため、無損失符号化である。
れる符号は、ＭＰＥＧ−２規格から取り出される。符号
は、プレフィックス符号として知られる分類の符号を形
成する。プレフィックス符号体系では、有効な符号が別
の符号のプレフィックスになることはない。各コードワ
ードに割り当てられるビットの数は、最少１から最大１
６まで可変である。一連の記号を表すのに使用される符
号化ビットは、可変長のビット列である。元の記号列を
再構成するためには、このビット列を順次にデコードし
なければならない。上記のように、ハフマン符号化は、
記号出現率に基づいて符号表を生成する。生成される符
号は最小冗長性符号である。ＭＰＥＧ−２規格によって
使用されるハフマン符号化は静的符号化アルゴリズムに
基づく。ハフマン符号化によって使用される符号化手続
きは、厳密な記号列がデコード処理によって回復される
ため、無損失符号化である。
【００５３】逆量子化装置３２１は、ＶＬＣ装置３１１
からラン／レベル（ラン／振幅）符号化記号を受信し、
逆離散コサイン変形装置３３１に送られる６４個の係数
のブロックを出力する。逆量子化装置３２１は、ラン／
レベル符号化記号をゼロおよび記号に変換し、データを
ジグザグ化解除し、離散コサイン係数のための差分パル
ス符号変調（ＤＰＣＭ）デコードを扱い、データを逆量
子化する。
からラン／レベル（ラン／振幅）符号化記号を受信し、
逆離散コサイン変形装置３３１に送られる６４個の係数
のブロックを出力する。逆量子化装置３２１は、ラン／
レベル符号化記号をゼロおよび記号に変換し、データを
ジグザグ化解除し、離散コサイン係数のための差分パル
ス符号変調（ＤＰＣＭ）デコードを扱い、データを逆量
子化する。
【００５４】図２は、離散コサイン変換係数のジグザグ
走査順序を示す。左上の係数がＤＣ係数である。他すべ
ての係数はＡＣ項とみなされる。番号は、ラン・レング
スおよびレベル符号化のために係数が読み出される順序
を示す。
走査順序を示す。左上の係数がＤＣ係数である。他すべ
ての係数はＡＣ項とみなされる。番号は、ラン・レング
スおよびレベル符号化のために係数が読み出される順序
を示す。
【００５５】ラン・レングス符号化の後の処理は、デー
タを「ジグザグ化解除」する処理である。これは、「レ
ベル」データを８×８ブロックまたは行列に対して正し
い位置に配することを意味する。「ラン」は、スキップ
される位置の数、すなわちゼロを識別する。レベルはま
た、量子化の下でさらに処理しなければならない。
タを「ジグザグ化解除」する処理である。これは、「レ
ベル」データを８×８ブロックまたは行列に対して正し
い位置に配することを意味する。「ラン」は、スキップ
される位置の数、すなわちゼロを識別する。レベルはま
た、量子化の下でさらに処理しなければならない。
【００５６】量子化、すなわち符号化において、レベル
は、「量子化係数」と呼ばれる数によって除算されて、
量子化された係数になる。量子化および逆量子化が、デ
コードされるデータにいくらか損失をもたらす。デコー
ド処理において、ジグザグ化解除された量子化された係
数（「レベル」）が量子化因数によって乗算されて、逆
量子化された係数が得られる。量子化因数は、デコーダ
により、データ・ストリームをデコードするのに使用さ
れ、デコーダに進入するデータ・ストリームの一部であ
る。この係数、すなわち周波数ドメイン値が逆離散コサ
イン変換装置３３１に達して、時間ドメインベースの信
号に戻される。
は、「量子化係数」と呼ばれる数によって除算されて、
量子化された係数になる。量子化および逆量子化が、デ
コードされるデータにいくらか損失をもたらす。デコー
ド処理において、ジグザグ化解除された量子化された係
数（「レベル」）が量子化因数によって乗算されて、逆
量子化された係数が得られる。量子化因数は、デコーダ
により、データ・ストリームをデコードするのに使用さ
れ、デコーダに進入するデータ・ストリームの一部であ
る。この係数、すなわち周波数ドメイン値が逆離散コサ
イン変換装置３３１に達して、時間ドメインベースの信
号に戻される。
【００５７】Ｉ−ピクチャまたはＩ−フレームとして知
られるイントラブロックは、差分パルス符号変調符号化
されたＤＣ係数を含む。これは、以前の値のＤＣ値が現
在の８×８ブロックＤＣ値を予測することを意味する。
そして、量子化された差が符号化される。ＤＣ係数のた
めの差分パルス符号変調符号化を、三つの成分、すなわ
ちＹ成分、Ｃｂ成分およびＣｒ成分のすべてに適用する
ことができる。差分パルス符号変調デコードののち、８
×８ブロックのＤＣ係数は、逆量子化処理を受けたの
ち、逆離散コサイン変換装置３３１に送られる。
られるイントラブロックは、差分パルス符号変調符号化
されたＤＣ係数を含む。これは、以前の値のＤＣ値が現
在の８×８ブロックＤＣ値を予測することを意味する。
そして、量子化された差が符号化される。ＤＣ係数のた
めの差分パルス符号変調符号化を、三つの成分、すなわ
ちＹ成分、Ｃｂ成分およびＣｒ成分のすべてに適用する
ことができる。差分パルス符号変調デコードののち、８
×８ブロックのＤＣ係数は、逆量子化処理を受けたの
ち、逆離散コサイン変換装置３３１に送られる。
【００５８】信号のブロックを逆量子化装置３２１中で
逆量子化したのち、逆離散コサイン変換装置３３１は、
８×８ブロックに対して二次元逆離散コサイン変換を実
行して、再構成された画像ブロックを形成する。必要な
らば、再構成された画像ブロックは、動き補償装置３４
１から予想されるブロックに加えられる。逆離散コサイ
ン変換装置３３１および動き補償装置３４１は、この総
和段階中でそれらの出力を同期化する。そして、総和結
果は、表示装置への出力および参照のためにメモリ６０
１に送られる。
逆量子化したのち、逆離散コサイン変換装置３３１は、
８×８ブロックに対して二次元逆離散コサイン変換を実
行して、再構成された画像ブロックを形成する。必要な
らば、再構成された画像ブロックは、動き補償装置３４
１から予想されるブロックに加えられる。逆離散コサイ
ン変換装置３３１および動き補償装置３４１は、この総
和段階中でそれらの出力を同期化する。そして、総和結
果は、表示装置への出力および参照のためにメモリ６０
１に送られる。
【００５９】動き補償装置３４１は、制御装置４０１か
らコマンドおよびアドレスを受信し、予測画像ブロック
を形成するのに必要な補間を実行する。予測された出力
ブロックは、逆離散コサイン変換の出力と同期化され、
この総和段階により、逆離散コサイン変換再構成ブロッ
クの出力に加算される。
らコマンドおよびアドレスを受信し、予測画像ブロック
を形成するのに必要な補間を実行する。予測された出力
ブロックは、逆離散コサイン変換の出力と同期化され、
この総和段階により、逆離散コサイン変換再構成ブロッ
クの出力に加算される。
【００６０】動き補償は、現在のブロックと、以前のピ
クチャまたは未来のピクチャの中のブロックとの差を符
号化することにより、ビデオ・ピクチャにおける時間的
冗長性を利用する。動きとは、画素が現在のピクチャ中
で基準ピクチャ中とは異なる位置に移動することをい
う。この変位は動きベクトルによって与えられる。これ
らの動きベクトルおよび現在のピクチャと未来のピクチ
ャとの符号化された差が、動きを補償されたピクチャを
構成する。
クチャまたは未来のピクチャの中のブロックとの差を符
号化することにより、ビデオ・ピクチャにおける時間的
冗長性を利用する。動きとは、画素が現在のピクチャ中
で基準ピクチャ中とは異なる位置に移動することをい
う。この変位は動きベクトルによって与えられる。これ
らの動きベクトルおよび現在のピクチャと未来のピクチ
ャとの符号化された差が、動きを補償されたピクチャを
構成する。
【００６１】動き補償は、全画素または半画素の精度の
動き画素を用いて、過去もしくは未来または過去と未来
の両方のピクチャからの予測を含む。動き補償は、イン
タレースしたビデオ・データ・ストリームおよび非イン
タレースのビデオ・データ・ストリームの両方で実施さ
れる。
動き画素を用いて、過去もしくは未来または過去と未来
の両方のピクチャからの予測を含む。動き補償は、イン
タレースしたビデオ・データ・ストリームおよび非イン
タレースのビデオ・データ・ストリームの両方で実施さ
れる。
【００６２】図６には、本発明のデコーダ・システムを
専用ディジタル娯楽端末環境で示す。本システムは、ケ
ーブルまたは上流側の放送手段から入力を受信する。こ
れがデマルチプレクサ６６１の中でビデオ部、オーディ
オ部およびＡＳＣＩＩ部に戻される。システムは、本発
明のビデオ・デコーダ２０１、オーディオ・デコーダ２
１、ＡＳＣＩＩジェネレータ３１および赤外レシーバ４
１を含む。ＡＳＣＩＩジェネレータ３１、オーディオ・
デコーダ２１およびビデオ・デコーダ１１は、ＮＴＳＣ
（National Television Standards Committee）ジェネ
レータ５１を介して出力を提供する。
専用ディジタル娯楽端末環境で示す。本システムは、ケ
ーブルまたは上流側の放送手段から入力を受信する。こ
れがデマルチプレクサ６６１の中でビデオ部、オーディ
オ部およびＡＳＣＩＩ部に戻される。システムは、本発
明のビデオ・デコーダ２０１、オーディオ・デコーダ２
１、ＡＳＣＩＩジェネレータ３１および赤外レシーバ４
１を含む。ＡＳＣＩＩジェネレータ３１、オーディオ・
デコーダ２１およびビデオ・デコーダ１１は、ＮＴＳＣ
（National Television Standards Committee）ジェネ
レータ５１を介して出力を提供する。
【００６３】パーソナル・コンピュータ環境 パーソナル・コンピュータ、ワークステーションまたは
他の計算環境において、圧縮ビデオデータ入力は、記憶
装置またはネットワーク通信アダプタのいずれかから送
られてくる。ビデオ・データは通常、システム入出力バ
スを介するパケット転送として扱われる。これは、本発
明のシステムは、限られた時間に高速でデータのバース
トを受信し、さらに、符号化されたデータが処理される
間に他の装置がシステム入出力バスを使用することを許
すことができなければならないことを意味する。これ
は、そのようなデータ・バーストを扱うのに十分な大き
さでなければならない内部ＦＩＦＯバッファ２４１の使
用によって達成される。計算環境において、復元された
ビデオ・データ・ストリームが表示（画素バス）インタ
フェースに提供され、このインタフェースがビデオ制御
装置に直接インタフェースすることができる。あるいは
また、ビデオ・データ・ストリームを高バンド幅システ
ム・バスに載せて図形プロセッサ・フレーム・バッファ
に送ることもできる。
他の計算環境において、圧縮ビデオデータ入力は、記憶
装置またはネットワーク通信アダプタのいずれかから送
られてくる。ビデオ・データは通常、システム入出力バ
スを介するパケット転送として扱われる。これは、本発
明のシステムは、限られた時間に高速でデータのバース
トを受信し、さらに、符号化されたデータが処理される
間に他の装置がシステム入出力バスを使用することを許
すことができなければならないことを意味する。これ
は、そのようなデータ・バーストを扱うのに十分な大き
さでなければならない内部ＦＩＦＯバッファ２４１の使
用によって達成される。計算環境において、復元された
ビデオ・データ・ストリームが表示（画素バス）インタ
フェースに提供され、このインタフェースがビデオ制御
装置に直接インタフェースすることができる。あるいは
また、ビデオ・データ・ストリームを高バンド幅システ
ム・バスに載せて図形プロセッサ・フレーム・バッファ
に送ることもできる。
【００６４】典型的なＰＣシステム環境を図７に示す。
この図は、システム・バス７０１を、種々のシステム・
バス・サブシステム、例えばネットワーク・アダプタ７
０３、ＳＣＳＩアダプタ７０５、システム・メモリ７０
７およびホスト・プロセッサ７０９とともに示す。本発
明のシステムは、図形アダプタ・カード７１１を介して
システム・バス７０１に接続され、ディジタル信号プロ
セッサ７１３、本発明のデコーダ２０１、ＤＲＡＭ６０
１およびＳＲＡＭ６０２を含む。図形アダプタ・カード
７１１は、任意の表示ドータ・カード７１５、図形表示
装置７１７またはそれらの両方に対するインタフェース
を提供する。
この図は、システム・バス７０１を、種々のシステム・
バス・サブシステム、例えばネットワーク・アダプタ７
０３、ＳＣＳＩアダプタ７０５、システム・メモリ７０
７およびホスト・プロセッサ７０９とともに示す。本発
明のシステムは、図形アダプタ・カード７１１を介して
システム・バス７０１に接続され、ディジタル信号プロ
セッサ７１３、本発明のデコーダ２０１、ＤＲＡＭ６０
１およびＳＲＡＭ６０２を含む。図形アダプタ・カード
７１１は、任意の表示ドータ・カード７１５、図形表示
装置７１７またはそれらの両方に対するインタフェース
を提供する。
【００６５】プロセッサ入出力 本システムは、三つの外部インタフェース、すなわちホ
スト・インタフェース２０２、表示インタフェース２０
８およびメモリ・インタフェース２２１、２２３、２２
５を有している。
スト・インタフェース２０２、表示インタフェース２０
８およびメモリ・インタフェース２２１、２２３、２２
５を有している。
【００６６】ホスト・インタフェース２０２は、主制御
および圧縮データ・インタフェースである。１６ビット
のスレーブ・インタフェースであるこのインタフェース
２０２は、ホスト・プロセッサ、すなわち伝送ネットワ
ークに対し、システムの内部レジスタ、局所記憶装置お
よび機能装置に対するアクセスを提供する。ホスト・イ
ンタフェース２０２は、本システムのコマンド、状態お
よび符号化データ・インタフェースとして機能する。こ
のホスト・インタフェース２０２を介して、レベルのシ
ステム・コマンドおよび状態が本発明のデコーダとホス
ト・システムとの間でやり取りされる。
および圧縮データ・インタフェースである。１６ビット
のスレーブ・インタフェースであるこのインタフェース
２０２は、ホスト・プロセッサ、すなわち伝送ネットワ
ークに対し、システムの内部レジスタ、局所記憶装置お
よび機能装置に対するアクセスを提供する。ホスト・イ
ンタフェース２０２は、本システムのコマンド、状態お
よび符号化データ・インタフェースとして機能する。こ
のホスト・インタフェース２０２を介して、レベルのシ
ステム・コマンドおよび状態が本発明のデコーダとホス
ト・システムとの間でやり取りされる。
【００６７】多相ＦＩＲ縦横比拡大 異なる表示縦横比に適合するための水平方向拡大は、色
差信号に対する演算から開始する。通常、ＭＰＥＧ−２
符号化の前に、色差信号を元の画像からサブ標本化す
る。色差標本化フォーマットを以下のように指定する。
差信号に対する演算から開始する。通常、ＭＰＥＧ−２
符号化の前に、色差信号を元の画像からサブ標本化す
る。色差標本化フォーマットを以下のように指定する。
【００６８】４：２：０ 図８に示すように、垂直方向寸法および水平方向寸法の
両方で色差信号を輝度の半分の解像度でサブ標本化す
る。
両方で色差信号を輝度の半分の解像度でサブ標本化す
る。
【００６９】４：２：２ 図９に示すように、水平方向寸法だけで色差信号を輝度
の半分の解像度でサブ標本化する。
の半分の解像度でサブ標本化する。
【００７０】４：４：４ 等しい数の輝度標本と色差標本がある。
【００７１】ＭＰＥＧ−２メイン・レベルのメイン・プ
ロファイルの場合、圧縮されたデータは４：２：０色差
からなる。大部分のＭＰＥＧ−２デコーダは、復元され
たビデオを４：２：２フォーマットで出力する。これを
図８および９に示す。図１０に示す色差標本の水平方向
位置は、ＭＰＥＧ−２の輝度標本とともに位置付けられ
る。ともに位置付けられた標本は、輝度画素と同じ数の
輝度標本を採取したのち、他の各標本をデシメーション
することによって作られる。
ロファイルの場合、圧縮されたデータは４：２：０色差
からなる。大部分のＭＰＥＧ−２デコーダは、復元され
たビデオを４：２：２フォーマットで出力する。これを
図８および９に示す。図１０に示す色差標本の水平方向
位置は、ＭＰＥＧ−２の輝度標本とともに位置付けられ
る。ともに位置付けられた標本は、輝度画素と同じ数の
輝度標本を採取したのち、他の各標本をデシメーション
することによって作られる。
【００７２】ＭＰＥＧ−１では、色差標本は、ＭＰＥＧ
−１色差信号の水平方向位置を示す図１１に示すよう
に、隣接する輝度標本と輝度標本との中間に位置してい
る。
−１色差信号の水平方向位置を示す図１１に示すよう
に、隣接する輝度標本と輝度標本との中間に位置してい
る。
【００７３】サイズ変更の処理は、ディジタルＦＩＲ
（有限インパルス応答）フィルタを用いて達成される。
この処理は、輝度（Ｙ）および各色差信号（Ｕ、Ｖ）を
別個に扱い、同じたたみ込み和が各標本セットに適用さ
れて、新たなディジタル・データのラインを形成する。
（有限インパルス応答）フィルタを用いて達成される。
この処理は、輝度（Ｙ）および各色差信号（Ｕ、Ｖ）を
別個に扱い、同じたたみ込み和が各標本セットに適用さ
れて、新たなディジタル・データのラインを形成する。
【００７４】ディジタル・フィルタは、いくつかの別個
の位相を使用して、拡大の際に色差標本を輝度標本に対
して空間的に配置する方法をより精密に制御する。これ
は、多相フィルタ拡大モード（縦横比）の大部分で用い
られる。多相フィルタは、図１０に示すように空間的に
配置されたＭＰＥＧ−２入力色差標本を採取し、図１１
に示すようにより正確な形で空間的に配置された４：
２：２拡大色差標本を送達する。
の位相を使用して、拡大の際に色差標本を輝度標本に対
して空間的に配置する方法をより精密に制御する。これ
は、多相フィルタ拡大モード（縦横比）の大部分で用い
られる。多相フィルタは、図１０に示すように空間的に
配置されたＭＰＥＧ−２入力色差標本を採取し、図１１
に示すようにより正確な形で空間的に配置された４：
２：２拡大色差標本を送達する。
【００７５】ＭＰＥＧ−２パンおよびスキャン機能は、
元の画像をサブ画素位置でオフセットすることを要求す
る。ＭＰＥＧ−２構文は、１／１６画素の精度に対応で
きるが、実際には、１／４画素であれば、いかなるパニ
ング速度ででも滑らかなパニング動を示すのに十分であ
る。パンおよびスキャン機能は、３：４拡大フィルタを
用いる。
元の画像をサブ画素位置でオフセットすることを要求す
る。ＭＰＥＧ−２構文は、１／１６画素の精度に対応で
きるが、実際には、１／４画素であれば、いかなるパニ
ング速度ででも滑らかなパニング動を示すのに十分であ
る。パンおよびスキャン機能は、３：４拡大フィルタを
用いる。
【００７６】図１２および１３は、３：４拡大フィルタ
における種々のサブ画素位置について輝度と色差との位
相関係を示す。左側に、開始サブ画素の位置を、第一の
偶数輝度ｙ（０）での開始死点を表す０．００から始ま
り、位置変化が増すごとに０．２５の間隔で増大し、
１．７５で終了する小数で示す。開始画素が次の偶数輝
度標本ｙ（２）に移されると、この数列はモジュロ８の
方法で終了する。これは、他の精度、例えば１／３画素
またはそれ以上の精度に拡張することもできる。図１２
および１３は１／４画素の精度を示す。
における種々のサブ画素位置について輝度と色差との位
相関係を示す。左側に、開始サブ画素の位置を、第一の
偶数輝度ｙ（０）での開始死点を表す０．００から始ま
り、位置変化が増すごとに０．２５の間隔で増大し、
１．７５で終了する小数で示す。開始画素が次の偶数輝
度標本ｙ（２）に移されると、この数列はモジュロ８の
方法で終了する。これは、他の精度、例えば１／３画素
またはそれ以上の精度に拡張することもできる。図１２
および１３は１／４画素の精度を示す。
【００７７】この３：４拡大フィルタのインプリメンテ
ーションは、四つの別個の位相を使用して、拡大の前に
色差標本を輝度標本に対して配置する方法をより正確に
制御する。したがって、同じ位相制御の適切な初期設定
により、フィルタは、拡大した輝度標本および色差標本
を正確な形態で０．２５サブ画素までの解像度で正確に
配置することができる。
ーションは、四つの別個の位相を使用して、拡大の前に
色差標本を輝度標本に対して配置する方法をより正確に
制御する。したがって、同じ位相制御の適切な初期設定
により、フィルタは、拡大した輝度標本および色差標本
を正確な形態で０．２５サブ画素までの解像度で正確に
配置することができる。
【００７８】図１２および１３を基準として使用する
と、一例は、すべての場合に０．００での画素オフセッ
トによって初期設定するようにフィルタを制限すること
である（偶数画素、全画素）。その場合、彩度相にもっ
とも正確な選択は３であろう。
と、一例は、すべての場合に０．００での画素オフセッ
トによって初期設定するようにフィルタを制限すること
である（偶数画素、全画素）。その場合、彩度相にもっ
とも正確な選択は３であろう。
【００７９】ディジタル表示機能の設計において、重要
な要因は、有限インパルス応答（ＦＩＲ）水平方向拡大
を処理するための回路のコンパクトさおよび精度であ
る。ここでは、これらの設計は、いくつかの異なる水平
方向拡大比のためのハードウェアを一つの装置に組み合
わせる。
な要因は、有限インパルス応答（ＦＩＲ）水平方向拡大
を処理するための回路のコンパクトさおよび精度であ
る。ここでは、これらの設計は、いくつかの異なる水平
方向拡大比のためのハードウェアを一つの装置に組み合
わせる。
【００８０】そのような組み合わせ装置の設計は、ＦＩ
Ｒ変換に伴う乗算が並列に実行され、そしてその結果が
水平方向拡大装置への入力の精度にとって適切な精度で
蓄積されるような設計である。そのような設計を図１４
および１５に示す。最近、これらの設計は、８個の乗算
器を用いて、適切な精度の新たなたたみ込み画素を生成
するようになった。
Ｒ変換に伴う乗算が並列に実行され、そしてその結果が
水平方向拡大装置への入力の精度にとって適切な精度で
蓄積されるような設計である。そのような設計を図１４
および１５に示す。最近、これらの設計は、８個の乗算
器を用いて、適切な精度の新たなたたみ込み画素を生成
するようになった。
【００８１】ＣＣＩＲ勧告６０１に適合するために、得
られたデータを実際の表示装置に供給するのに要する速
度が、設計のコンパクトさの目標にとって負担となる。
この高いデータ転送速度は、上記装置の待ち時間を超え
るような高い周波数で水平方向表示装置を循環させるこ
とを必要とする。したがって、それを多数のサイクルに
分割するためにパイプライン・レジスタを設計に加える
必要があろう。
られたデータを実際の表示装置に供給するのに要する速
度が、設計のコンパクトさの目標にとって負担となる。
この高いデータ転送速度は、上記装置の待ち時間を超え
るような高い周波数で水平方向表示装置を循環させるこ
とを必要とする。したがって、それを多数のサイクルに
分割するためにパイプライン・レジスタを設計に加える
必要があろう。
【００８２】また、ある既知の点を中心に対称であるよ
うな転送機能係数を選択することができるならば、乗算
の上方に加算段階を挿入することにより、上記ネットワ
ークを「折りたたむ」ようにして乗算器の数を４個に減
らすこともできる。面積を減らすためのこの段階は、必
要なサイクル項目を達成するためのパイプライン・レジ
スタの必要性を増し、そこで、レジスタおよび加算器の
面積と乗算器の面積との間で設計の釣り合いを考慮しな
ければならない。直列に設計された加算器（桁上げ先見
なし）の使用は、待ち時間をいっそう増す危険を伴う
が、この折りたたみ段階の包含を設計のコンパクトさの
目標にとってより有益なものにするであろう。この折り
たたみ回路を図１６および１７に示す。
うな転送機能係数を選択することができるならば、乗算
の上方に加算段階を挿入することにより、上記ネットワ
ークを「折りたたむ」ようにして乗算器の数を４個に減
らすこともできる。面積を減らすためのこの段階は、必
要なサイクル項目を達成するためのパイプライン・レジ
スタの必要性を増し、そこで、レジスタおよび加算器の
面積と乗算器の面積との間で設計の釣り合いを考慮しな
ければならない。直列に設計された加算器（桁上げ先見
なし）の使用は、待ち時間をいっそう増す危険を伴う
が、この折りたたみ段階の包含を設計のコンパクトさの
目標にとってより有益なものにするであろう。この折り
たたみ回路を図１６および１７に示す。
【００８３】本発明の一つの態様は、多数のパイプライ
ン・レジスタを用いる必要性を軽減するためにこのネッ
トワークの待ち時間を減らし、全体のコンパクトさを達
成することにある。
ン・レジスタを用いる必要性を軽減するためにこのネッ
トワークの待ち時間を減らし、全体のコンパクトさを達
成することにある。
【００８４】乗算は、どのようにインプリメントされよ
うとも、オペランドの一方を乗数として扱い、もう一方
を被乗数として扱うことによる部分積の生成を伴う。例
えば、この部分積は周知の方法で図１８に示すように配
設される。積を生成するためには、公知の方法のいずれ
か、例えば、いずれも桁上げ保管加算器またはマルチビ
ット・カウンタからなることができるウォーレス・ツリ
ーまたは加算列を使用して、これらの部分積を総和しな
ければならない。入力データに含まれるビットの数は、
係数を定義するのに必要な最大ビット数にほぼ等しく、
したがって、そのようなものとして示される。
うとも、オペランドの一方を乗数として扱い、もう一方
を被乗数として扱うことによる部分積の生成を伴う。例
えば、この部分積は周知の方法で図１８に示すように配
設される。積を生成するためには、公知の方法のいずれ
か、例えば、いずれも桁上げ保管加算器またはマルチビ
ット・カウンタからなることができるウォーレス・ツリ
ーまたは加算列を使用して、これらの部分積を総和しな
ければならない。入力データに含まれるビットの数は、
係数を定義するのに必要な最大ビット数にほぼ等しく、
したがって、そのようなものとして示される。
【００８５】係数のデータは容易に利用できると推測さ
れる。折りたたみ直列加算器の出力は、被乗数または乗
数入力のいずれかに供給することができる。二つの可能
な方法をそれぞれ図１９および２０ならびに図２１およ
び２２に示す。これら２組のの図面は、折りたたみ直列
加算器の出力を乗数入力に供給することが最良の選択で
あることを実証する。
れる。折りたたみ直列加算器の出力は、被乗数または乗
数入力のいずれかに供給することができる。二つの可能
な方法をそれぞれ図１９および２０ならびに図２１およ
び２２に示す。これら２組のの図面は、折りたたみ直列
加算器の出力を乗数入力に供給することが最良の選択で
あることを実証する。
【００８６】図１９および２０では、例えばBoothsアル
ゴリズムの何らかの態様を用いて係数を符号化して部分
積の数を減らそうとする試行が、符号化された係数を記
憶するのに要する面積を増大させる犠牲と引き換えに、
臨界経路Ｂの待ち時間を減らすであろうことに注目すべ
きである。表示装置がいくつかの異なる縦横比の変換を
実行しなければならないと仮定すると、いくつかの係数
のセットを記憶しなければならないかもしれない。
ゴリズムの何らかの態様を用いて係数を符号化して部分
積の数を減らそうとする試行が、符号化された係数を記
憶するのに要する面積を増大させる犠牲と引き換えに、
臨界経路Ｂの待ち時間を減らすであろうことに注目すべ
きである。表示装置がいくつかの異なる縦横比の変換を
実行しなければならないと仮定すると、いくつかの係数
のセットを記憶しなければならないかもしれない。
【００８７】部分積の生成および蓄積のための計算の波
先が折りたたみ加算器和の生成の波先のすぐ後に続くこ
とに注目すること。
先が折りたたみ加算器和の生成の波先のすぐ後に続くこ
とに注目すること。
【００８８】図１９および２０ならびに図２１および２
２の回路は、四つの乗算それぞれの明示積を計算し、そ
して、これらが、四つの積が最終的に新たな画素を表す
加算値に簡約される蓄積ネットワークに供給される。こ
こで、パイプライン・レジスタの挿入にもっとも考えら
れる点は、四つの積、すなわち、積の最大有効部分と、
サイクルの最後までに計算が終わる４−２ネットワーク
の部分を保持することである。４−１簡約を完了するの
に使用される第二のサイクルは、１サイクルで容易に完
了する。
２の回路は、四つの乗算それぞれの明示積を計算し、そ
して、これらが、四つの積が最終的に新たな画素を表す
加算値に簡約される蓄積ネットワークに供給される。こ
こで、パイプライン・レジスタの挿入にもっとも考えら
れる点は、四つの積、すなわち、積の最大有効部分と、
サイクルの最後までに計算が終わる４−２ネットワーク
の部分を保持することである。４−１簡約を完了するの
に使用される第二のサイクルは、１サイクルで容易に完
了する。
【００８９】必要なことは、臨界経路のセグメントの１
個を除いて待ち時間を減らすことである。図２３に示す
ネットワークがこの待ち時間を減らす。
個を除いて待ち時間を減らすことである。図２３に示す
ネットワークがこの待ち時間を減らす。
【００９０】図２３に示すネットワークは、四つの乗算
それぞれの明示的積を計算しない。その代わりに、この
ネットワークは、四つの乗算すべてからの個々の部分積
を合わせる。ネットワークは、配列形状に配設された複
合４−２カウンタを用いる。四つの乗算それぞれは、複
合４−２カウンタの前加算部に使用される一つの部分積
に寄与する。
それぞれの明示的積を計算しない。その代わりに、この
ネットワークは、四つの乗算すべてからの個々の部分積
を合わせる。ネットワークは、配列形状に配設された複
合４−２カウンタを用いる。四つの乗算それぞれは、複
合４−２カウンタの前加算部に使用される一つの部分積
に寄与する。
【００９１】臨界経路特性は、図２１および２２に示す
ネットワークの特性に非常に類似している。折りたたみ
加算器の波先がはじめに進む。折りたたみ加算器の最初
二つのＬＳＢが作り出され、関連の部分積が４−２行列
中に存在するようになったのち、４−２カウンタ配列の
伝送部分が進む用意ができる。折りたたみ加算器中の遅
延は、４−２カウンタ配列を通過する臨界遅延経路より
もわずかに速く、したがって、複合４−２カウンタの前
加算部のための部分積の生成のための波先は、４−２カ
ウンタ配列の伝送部分の波先よりもわずかに進んだまま
である。折りたたみ加算器がＭＳＢを計算し終え、最大
有効部分積が行列中に設けられるまでに、行列は、最後
いくつかの行の計算を完了するだけでよい。２−１加算
器の待ち時間（臨界経路Ｄ）は実質的に除かれる。この
単一ネットワークは今や４倍多くの部分積を簡約してい
るため、臨界経路Ｅの待ち時間は臨界経路ＢまたはＣよ
りもわずかに長い。さらに、四つの乗算すべてがこの計
算に関与するため、最小有効積ビットを捨てることがで
きる。したがって、パイプライン・レジスタを挿入する
ための好都合な点は、ネットワークによって出された和
および桁上げを保持することである。これは、以前のス
キームに必要であった４個のレジスタに代えて、１対の
レジスタしか使用しない。
ネットワークの特性に非常に類似している。折りたたみ
加算器の波先がはじめに進む。折りたたみ加算器の最初
二つのＬＳＢが作り出され、関連の部分積が４−２行列
中に存在するようになったのち、４−２カウンタ配列の
伝送部分が進む用意ができる。折りたたみ加算器中の遅
延は、４−２カウンタ配列を通過する臨界遅延経路より
もわずかに速く、したがって、複合４−２カウンタの前
加算部のための部分積の生成のための波先は、４−２カ
ウンタ配列の伝送部分の波先よりもわずかに進んだまま
である。折りたたみ加算器がＭＳＢを計算し終え、最大
有効部分積が行列中に設けられるまでに、行列は、最後
いくつかの行の計算を完了するだけでよい。２−１加算
器の待ち時間（臨界経路Ｄ）は実質的に除かれる。この
単一ネットワークは今や４倍多くの部分積を簡約してい
るため、臨界経路Ｅの待ち時間は臨界経路ＢまたはＣよ
りもわずかに長い。さらに、四つの乗算すべてがこの計
算に関与するため、最小有効積ビットを捨てることがで
きる。したがって、パイプライン・レジスタを挿入する
ための好都合な点は、ネットワークによって出された和
および桁上げを保持することである。これは、以前のス
キームに必要であった４個のレジスタに代えて、１対の
レジスタしか使用しない。
【００９２】特定の好ましい実施態様および例示を参照
して本発明を説明したが、これらは本発明の範囲を限定
するものではない。本発明の範囲は請求の範囲によって
のみ限定される。
して本発明を説明したが、これらは本発明の範囲を限定
するものではない。本発明の範囲は請求の範囲によって
のみ限定される。
【００９３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）データ・バッファと、可変長デコーダと、逆量子
化装置と、逆離散コサイン変換デコーダと、動き補償装
置と、４個の折りたたまれた並列乗算装置を有し、各乗
算装置の上方に加算器を備えた、表示出力処理のための
多相有限インパルス応答水平ディジタル・フィルタと、
表示装置ビデオ出力と、制御装置と、を含むことを特徴
とするディジタル・ビデオ・デコーダ。 （２）折りたたみ直列加算器を有し、その加算器の出力
が前記乗算装置の乗数入力に達する上記（１）記載のデ
ィジタル・ビデオ・デコーダ。 （３）配列形状に配設された４−２カウンタを有し、前
記４個の乗算器それぞれが前記４−２カウンタの前加算
部の一つの部分積に寄与する上記（１）記載のディジタ
ル・ビデオ・デコーダ。 （４）輝度標本に対する色差標本の配置を制御するため
の多数の位相を有する上記（１）記載のディジタル・ビ
デオ・デコーダ。 （５）デコーダ中でディジタル・ビデオ・データ・スト
リームをデコードする方法であって、前記デコーダのバ
ッファ中に前記ディジタル・ビデオ・データ・ストリー
ムを受信するステップと、前記データ・ストリームを可
変長デコードするステップと、可変長デコードされたデ
ータ・ストリームを逆量子化するステップと、逆量子化
されたデータ・ストリームを逆離散コサイン変換するス
テップと、逆離散コサイン変換されたデータ・ストリー
ムを動き補償するステップと、折りたたみ直列加算器に
よって４組並列にたたみ込み乗算を実行したのち、乗算
を実行して、前記動き補償されたデータ・ストリームの
画素のたたみ込み和を生成して、出力ビデオ表示を拡大
するステップと、を含むことを特徴とする方法。 （６）前記４−２カウンタによって乗算を実施すること
を含む上記（５）記載の方法。 （７）ＭＰＥＧ−２データ・ストリームの色差標本の開
始相が、それらが対応する輝度標本に対して正確に配置
されるようなものである初期設定を含む上記（５）記載
の方法。
の事項を開示する。 （１）データ・バッファと、可変長デコーダと、逆量子
化装置と、逆離散コサイン変換デコーダと、動き補償装
置と、４個の折りたたまれた並列乗算装置を有し、各乗
算装置の上方に加算器を備えた、表示出力処理のための
多相有限インパルス応答水平ディジタル・フィルタと、
表示装置ビデオ出力と、制御装置と、を含むことを特徴
とするディジタル・ビデオ・デコーダ。 （２）折りたたみ直列加算器を有し、その加算器の出力
が前記乗算装置の乗数入力に達する上記（１）記載のデ
ィジタル・ビデオ・デコーダ。 （３）配列形状に配設された４−２カウンタを有し、前
記４個の乗算器それぞれが前記４−２カウンタの前加算
部の一つの部分積に寄与する上記（１）記載のディジタ
ル・ビデオ・デコーダ。 （４）輝度標本に対する色差標本の配置を制御するため
の多数の位相を有する上記（１）記載のディジタル・ビ
デオ・デコーダ。 （５）デコーダ中でディジタル・ビデオ・データ・スト
リームをデコードする方法であって、前記デコーダのバ
ッファ中に前記ディジタル・ビデオ・データ・ストリー
ムを受信するステップと、前記データ・ストリームを可
変長デコードするステップと、可変長デコードされたデ
ータ・ストリームを逆量子化するステップと、逆量子化
されたデータ・ストリームを逆離散コサイン変換するス
テップと、逆離散コサイン変換されたデータ・ストリー
ムを動き補償するステップと、折りたたみ直列加算器に
よって４組並列にたたみ込み乗算を実行したのち、乗算
を実行して、前記動き補償されたデータ・ストリームの
画素のたたみ込み和を生成して、出力ビデオ表示を拡大
するステップと、を含むことを特徴とする方法。 （６）前記４−２カウンタによって乗算を実施すること
を含む上記（５）記載の方法。 （７）ＭＰＥＧ−２データ・ストリームの色差標本の開
始相が、それらが対応する輝度標本に対して正確に配置
されるようなものである初期設定を含む上記（５）記載
の方法。
【図１】ＭＰＥＧ−２規格の下での三つのタイプの画
像、すなわち「Ｉ」イントラピクチャ、「Ｐ」予測画像
および「Ｂ」両方向予測画像ならびにそれらの関係を示
す図である。
像、すなわち「Ｉ」イントラピクチャ、「Ｐ」予測画像
および「Ｂ」両方向予測画像ならびにそれらの関係を示
す図である。
【図２】離散コサイン変換係数を計算し、離散コサイン
変換係数を量子化し、量子化された離散コサイン変換係
数を「ジグザグ化」することを含む、フレームまたは画
像を圧縮する手順を示す図である。
変換係数を量子化し、量子化された離散コサイン変換係
数を「ジグザグ化」することを含む、フレームまたは画
像を圧縮する手順を示す図である。
【図３】ＭＰＥＧ−２規格準拠デコーダの一般的な論理
の流れを示す論理流れ図である。
の流れを示す論理流れ図である。
【図４】本発明のＭＰＥＧ−２規格準拠デコーダの機能
装置のブロック図である。
装置のブロック図である。
【図５】本発明のＭＰＥＧ−２規格準拠デコーダのデコ
ード・サブシステムのブロック図である。
ード・サブシステムのブロック図である。
【図６】専用またはテレビ・セット・トップ・ボックス
環境における本発明のデコーダのブロック図である。
環境における本発明のデコーダのブロック図である。
【図７】パーソナル・コンピュータ環境における本発明
のデコーダのブロック図である。
のデコーダのブロック図である。
【図８】４：２：０フォーマットにおける輝度および色
差信号の位置を示す図である。
差信号の位置を示す図である。
【図９】４：２：２フォーマットにおける輝度および色
差信号の位置を示す図である。
差信号の位置を示す図である。
【図１０】ＭＰＥＧ−２色差信号の水平方向位置を示す
図である。
図である。
【図１１】ＭＰＥＧ−１色差信号の水平方向位置を示す
図である。
図である。
【図１２】３：４拡大のための輝度および色差相の関係
を部分的（上部）に示す図である。
を部分的（上部）に示す図である。
【図１３】３：４拡大のための輝度および色差相の関係
を部分的（下部）に示す図である。
を部分的（下部）に示す図である。
【図１４】本発明の一般的な水平方向拡大装置を部分的
（左側部分）に示す図である。
（左側部分）に示す図である。
【図１５】本発明の一般的な水平方向拡大装置を部分的
（右側部分）に示す図である。
（右側部分）に示す図である。
【図１６】本発明の一般的な水平方向拡大装置を部分的
（左側部分）に示す図である。
（左側部分）に示す図である。
【図１７】本発明の一般的な水平方向拡大装置を部分的
（右側部分）に示す図である。
（右側部分）に示す図である。
【図１８】一般的な乗算器を示す図である。
【図１９】被乗数ポートに供給する折りたたみ加算器を
部分的に示す図である。
部分的に示す図である。
【図２０】被乗数ポートに供給する折りたたみ加算器を
部分的に示す図である。
部分的に示す図である。
【図２１】乗数ポートに供給する折りたたみ加算器を部
分的に示す図である。
分的に示す図である。
【図２２】乗数ポートに供給する折りたたみ加算器を部
分的に示す図である。
分的に示す図である。
【図２３】乗数ポートに対し、一つのネットワーク中で
総和されるすべての部分積を供給する折りたたみ加算器
を示す図である。
総和されるすべての部分積を供給する折りたたみ加算器
を示す図である。
２３１ ホスト・バス制御要素 ２４１ ＦＩＦＯバッファ ３０１ デコード・サブシステム ３１１ 可変長符号ハフマン・デコーダ ３２１ 逆量子化装置 ３３１ 逆離散コサイン変換装置 ３４１ 動き補償装置 ４０１ 制御装置 ４０２ 命令記憶装置 ５０１ 表示バス制御装置 ６００ メモリ管理装置 ６０１ メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デヴィット・アレン・フルスキー アメリカ合衆国13790、 ニューヨーク州 ジョンソン シティ フレデリック ロ ード 160 (72)発明者 ミハイロ・エム・ストジャンスィック アメリカ合衆国94086、 カリフォルニア 州 サニーヴェール ベルモント テラス 962−１
Claims (7)
- 【請求項１】データ・バッファと、 可変長デコーダと、 逆量子化装置と、 逆離散コサイン変換デコーダと、 動き補償装置と、 ４個の折りたたまれた並列乗算装置を有し、各乗算装置
の上方に加算器を備えた、表示出力処理のための多相有
限インパルス応答水平ディジタル・フィルタと、 表示装置ビデオ出力と、 制御装置と、 を含むことを特徴とするディジタル・ビデオ・デコー
ダ。 - 【請求項２】折りたたみ直列加算器を有し、その加算器
の出力が前記乗算装置の乗数入力に達する請求項１記載
のディジタル・ビデオ・デコーダ。 - 【請求項３】配列形状に配設された４−２カウンタを有
し、前記４個の乗算器それぞれが前記４−２カウンタの
前加算部の一つの部分積に寄与する請求項１記載のディ
ジタル・ビデオ・デコーダ。 - 【請求項４】輝度標本に対する色差標本の配置を制御す
るための多数の位相を有する請求項１記載のディジタル
・ビデオ・デコーダ。 - 【請求項５】デコーダ中でディジタル・ビデオ・データ
・ストリームをデコードする方法であって、 前記デコーダのバッファ中に前記ディジタル・ビデオ・
データ・ストリームを受信するステップと、 前記データ・ストリームを可変長デコードするステップ
と、 可変長デコードされたデータ・ストリームを逆量子化す
るステップと、 逆量子化されたデータ・ストリームを逆離散コサイン変
換するステップと、 逆離散コサイン変換されたデータ・ストリームを動き補
償するステップと、 折りたたみ直列加算器によって４組並列にたたみ込み乗
算を実行したのち、乗算を実行して、前記動き補償され
たデータ・ストリームの画素のたたみ込み和を生成し
て、出力ビデオ表示を拡大するステップと、を含むこと
を特徴とする方法。 - 【請求項６】前記４−２カウンタによって乗算を実施す
ることを含む請求項５記載の方法。 - 【請求項７】ＭＰＥＧ−２データ・ストリームの色差標
本の開始相が、それらが対応する輝度標本に対して正確
に配置されるようなものである初期設定を含む請求項５
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/616,327 US5777679A (en) | 1996-03-15 | 1996-03-15 | Video decoder including polyphase fir horizontal filter |
| US08/616327 | 1996-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261663A true JPH09261663A (ja) | 1997-10-03 |
| JP3469737B2 JP3469737B2 (ja) | 2003-11-25 |
Family
ID=24468952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04528797A Expired - Fee Related JP3469737B2 (ja) | 1996-03-15 | 1997-02-28 | ディジタル・ビデオ・デコーダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5777679A (ja) |
| EP (1) | EP0796011B1 (ja) |
| JP (1) | JP3469737B2 (ja) |
| KR (1) | KR100246169B1 (ja) |
| DE (1) | DE69736620T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006115340A (ja) * | 2004-10-15 | 2006-04-27 | Sony Corp | 画像フィルタ回路及びフィルタリング処理方法 |
| JP2009211481A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | フィルタ演算器及び動き補償装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229796B1 (ko) * | 1996-08-30 | 1999-11-15 | 전주범 | 열화영상에 대한 보상기능을 갖는 영상 복호화 시스템 |
| KR100229533B1 (ko) * | 1996-08-30 | 1999-11-15 | 전주범 | 개선된 영상 복호화 시스템 |
| DE19717140A1 (de) * | 1997-04-23 | 1998-10-29 | Thomson Brandt Gmbh | Verfahren zur Formatumwandlung von Bildern sowie Vorrichtung zur Durchführung des Verfahrens |
| US5973740A (en) * | 1997-10-27 | 1999-10-26 | International Business Machines Corporation | Multi-format reduced memory video decoder with adjustable polyphase expansion filter |
| US6728313B1 (en) * | 1998-01-08 | 2004-04-27 | Intel Corporation | Method and apparatus for performing MPEG II dequantization and IDCT |
| US6665646B1 (en) * | 1998-12-11 | 2003-12-16 | At&T Corp. | Predictive balanced multiple description coder for data compression |
| US6687722B1 (en) * | 2000-03-16 | 2004-02-03 | Agere Systems, Inc. | High-speed/low power finite impulse response filter |
| US7107305B2 (en) * | 2001-10-05 | 2006-09-12 | Intel Corporation | Multiply-accumulate (MAC) unit for single-instruction/multiple-data (SIMD) instructions |
| JP4130780B2 (ja) * | 2002-04-15 | 2008-08-06 | 松下電器産業株式会社 | 画像符号化方法および画像復号化方法 |
| JP4617644B2 (ja) * | 2003-07-18 | 2011-01-26 | ソニー株式会社 | 符号化装置及び方法 |
| CN100456636C (zh) * | 2006-04-28 | 2009-01-28 | 天津大学 | 全相位dct/idct数字滤波器的两种网络结构 |
| UA109312C2 (uk) | 2011-03-04 | 2015-08-10 | Імпульсно-кодова модуляція з квантуванням при кодуванні відеоінформації | |
| US9350899B2 (en) | 2012-09-14 | 2016-05-24 | Qualcomm Incorporated | Methods and device for efficient resampling and resizing of digital images |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168456A (en) * | 1970-12-28 | 1992-12-01 | Hyatt Gilbert P | Incremental frequency domain correlator |
| US4918524A (en) * | 1989-03-14 | 1990-04-17 | Bell Communications Research, Inc. | HDTV Sub-band coding using IIR filter bank |
| DE3930964A1 (de) * | 1989-09-15 | 1991-03-28 | Thomson Brandt Gmbh | Fernsehuebertragungssystem |
| US5122788A (en) * | 1989-10-27 | 1992-06-16 | Maher A. Sid-Ahmed | Method and an apparatus for 2-D filtering a raster scanned image in real-time |
| KR0170630B1 (ko) * | 1990-06-20 | 1999-03-20 | 강진구 | 휘도/색신호 전처리장치 |
| US5128791A (en) * | 1990-08-13 | 1992-07-07 | Bell Communications Research, Inc. | Multi-channel HDTV system |
| US5128633A (en) * | 1991-07-08 | 1992-07-07 | Motorola, Inc. | Multi-loop synthesizer |
| US5436665A (en) * | 1992-03-03 | 1995-07-25 | Kabushiki Kaisha Toshiba | Motion picture coding apparatus |
| GB9205614D0 (en) * | 1992-03-14 | 1992-04-29 | Innovision Ltd | Sample rate converter suitable for converting between digital video formats |
| US5253059A (en) * | 1992-05-15 | 1993-10-12 | Bell Communications Research, Inc. | Method and circuit for adjusting the size of a video frame |
| US5325125A (en) * | 1992-09-24 | 1994-06-28 | Matsushita Electric Corporation Of America | Intra-frame filter for video compression systems |
| US5274372A (en) * | 1992-10-23 | 1993-12-28 | Tektronix, Inc. | Sampling rate conversion using polyphase filters with interpolation |
| JPH06205439A (ja) * | 1992-12-29 | 1994-07-22 | Sony Corp | 映像信号記録装置 |
| US5422827A (en) * | 1993-02-12 | 1995-06-06 | Cirrus Logic, Inc. | Integrated video scaling and sharpening filter |
| KR950012664B1 (ko) * | 1993-08-18 | 1995-10-19 | 엘지전자주식회사 | 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치 |
| US5485215A (en) * | 1994-05-19 | 1996-01-16 | Matsushita Electric Corporation Of America | HDTV raster converter and interpolation filter with section overlap |
-
1996
- 1996-03-15 US US08/616,327 patent/US5777679A/en not_active Expired - Lifetime
- 1996-12-04 KR KR1019960061502A patent/KR100246169B1/ko not_active IP Right Cessation
-
1997
- 1997-02-21 DE DE69736620T patent/DE69736620T2/de not_active Expired - Lifetime
- 1997-02-21 EP EP97301138A patent/EP0796011B1/en not_active Expired - Lifetime
- 1997-02-28 JP JP04528797A patent/JP3469737B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006115340A (ja) * | 2004-10-15 | 2006-04-27 | Sony Corp | 画像フィルタ回路及びフィルタリング処理方法 |
| JP4752237B2 (ja) * | 2004-10-15 | 2011-08-17 | ソニー株式会社 | 画像フィルタ回路及びフィルタリング処理方法 |
| JP2009211481A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | フィルタ演算器及び動き補償装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3469737B2 (ja) | 2003-11-25 |
| DE69736620T2 (de) | 2007-09-06 |
| DE69736620D1 (de) | 2006-10-19 |
| KR100246169B1 (ko) | 2000-03-15 |
| EP0796011A2 (en) | 1997-09-17 |
| KR970068642A (ko) | 1997-10-13 |
| EP0796011B1 (en) | 2006-09-06 |
| EP0796011A3 (en) | 1999-12-22 |
| US5777679A (en) | 1998-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0673171B1 (en) | Video decoder | |
| US5668599A (en) | Memory management for an MPEG2 compliant decoder | |
| US6075906A (en) | System and method for the scaling of image streams that use motion vectors | |
| US5883823A (en) | System and method of a fast inverse discrete cosine transform and video compression/decompression systems employing the same | |
| US6134270A (en) | Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same | |
| US6157740A (en) | Compression/decompression engine for enhanced memory storage in MPEG decoder | |
| US6539120B1 (en) | MPEG decoder providing multiple standard output signals | |
| US6990241B2 (en) | Circuit and method for decoding an encoded version of an image having a first resolution directly into a decoded version of the image having a second resolution | |
| US6081622A (en) | Optimized field-frame prediction error calculation method and apparatus in a scalable MPEG-2 compliant video encoder | |
| JP4346114B2 (ja) | 複数の標準的な出力信号を提供するｍｐｅｇデコーダ | |
| US5973740A (en) | Multi-format reduced memory video decoder with adjustable polyphase expansion filter | |
| KR100370076B1 (ko) | 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법 | |
| US6310918B1 (en) | System and method for motion vector extraction and computation meeting 2-frame store and letterboxing requirements | |
| US5963222A (en) | Multi-format reduced memory MPEG decoder with hybrid memory address generation | |
| JPH09214972A (ja) | デコーダ回路、ｍｐｅｇビデオストリーム復号化方法およびコンピュータ | |
| US5781239A (en) | System and method for performing an optimized inverse discrete cosine transform with improved efficiency | |
| KR100246169B1 (ko) | 다위상 fir 수평 필터를 포함하는 비디오 디코더 | |
| US20010016010A1 (en) | Apparatus for receiving digital moving picture | |
| US20030231710A1 (en) | Compression circuitry for generating an encoded bitstream from a plurality of video frames | |
| US6980598B2 (en) | Programmable vertical filter for video encoding | |
| JPH08329047A (ja) | 離散コサイン変換回路，離散コサイン逆変換回路，ｍｐｅｇビデオエンコーダ，ｍｐｅｇビデオデコーダ | |
| US5784055A (en) | Color control for on-screen display in digital video | |
| US6504871B1 (en) | IDCT processor for use in decoding MPEG compliant video bitstreams meeting 2-frame and letterboxing requirements | |
| KR100526905B1 (ko) | 다중표준출력신호를제공하는mpeg디코더 | |
| Zuair | Computational analysis of real-time MPEG-2 video compression and its hardware implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |