JPH09260581A - 複合半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体素子を基板上に精度良く配置し、かつこ
の表面を平坦化して特性の揃った複合半導体装置を製造
する。 【解決手段】（１）ウエーハ形状の複合半導体装置用基
板上に半導体素子を配列するための治具（以下、組立て
治具と略す）を用いて、（２）複合半導体装置の基板上
に設けた樹脂に半導体素子を埋め込んで、ウエーハの表
面を平坦にし、（３）ホトリソグラフィの技術によりこ
のウエーハ上で素子間を接続する配線層を形成する。 【効果】ウエーハの一括処理が出来るようになって大量
生産による低価格化を達成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に複数個の
半導体素子を実装してなる複合半導体装置の製造に使用
する組み立て用組立て治具及びこれを用いて複合半導体
装置を製造する方法に関する。

【０００２】

【従来の技術】電子装置の小形化と高性能化に伴って、
半導体素子を直接、基板上に実装して回路を構成する、
いわゆるマルチチップモジュール（以下複合半導体装置
と呼ぶ）が検討されている。ＩＣやＬＳＩの半導体素子
を基板に接続する方式には、（１）アップサイドアップ
と（２）アップサイドダウンがある。（１）の方式は半
導体素子の表面が基板表面と同じ向きにあり、従来技術
では、両者の電極間をボンデングワイヤにより接続する
技術が多く使われている。また、基板に凹みを設け、半
導体素子を埋め込んで表面を平坦にして配線層を形成す
る技術が、例えば特開平５−４７８５６号公報で述べら
れている。（２）の方式は半導体素子の表面を基板表面
と対向させ、半田ボール等の導電性材料で電極を接続
し、固定するものである。これは、従来から広く用いら
れている技術である。

【０００３】

【発明が解決しようとする課題】従来技術のアップサイ
ドアップ方式による複合半導体装置は（１）ボンデング
ワイヤ配線は高周波特性が悪く、ボンデングの処理時間
が長い、（２）半導体素子埋め込み用凹みを基板に短時
間で精度良く形成することが難しい、（３）基板に素子
を取付け、この表面を平坦に仕上げることが難しい等、
製造上の欠点があった。また、アップサイドダウン方式
は放熱性が悪いので発熱量の多い半導体素子の実装には
使用されていなかった。

【０００４】本発明の目的は、半導体素子を基板上に精
度良く配置し、かつこの表面を平坦化して特性の揃った
複合半導体装置を製造することにある。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに本発明では、複合半導体装置用基板にアルミナ，Ａ
ｌＮ，ＳｉＣ等の絶縁体やＳｉ，ＧａＡｓ等の半導体を
用いる。これらの形状、サイズは半導体製造装置に使う
ウエーハ形である。本発明では（１）複合半導体装置用
基板上に半導体素子を配列するための治具（以下、組立
て治具と略す）を用い、（２）この組立て治具を用いて
複合半導体装置の基板上に設けた樹脂に半導体素子を埋
め込んで、ウエーハの表面を平坦にし、（３）ホトリソ
グラフィの技術によりこのウエーハ上で素子間を接続す
る配線層を形成すること、により複合半導体装置を一括
製造することを特徴としている。

【０００６】通常、０．２ｍｍ程度の厚さの半導体素子
を、アップサイドアップで複合半導体装置用基板に取付
けホトリソグラフィの技術で基板上の電極と半導体素子
の電極を配線接続するよう、本発明ではこの表面の凹凸
を１０μｍ以内に平坦化する技術が開発されている。本
発明の組立て治具は、アップサイドアップの方式に対し
て以下の２通りの基本構成がある。（ａ）この組立て治
具は複合半導体装置基板に取付ける半導体素子を直接配
列した構造で、これらの素子を一括、複合半導体装置基
板上の樹脂に転写し表面を平坦にする。（ｂ）この組立
て治具はＳＯＩウエーハ等の基板に半導体製造技術で凸
形状の金型を形成した構造で、複合半導体装置基板上の
樹脂にこの治具を加圧し凹みを作り半導体素子を配列し
て表面を平坦にする。またアップサイドダウンの素子に
放熱板を取付ける製造方法として本発明の組立て治具を
利用する。このような組立て治具を用いることによって
複合半導体装置基板上に多数の複合半導体装置が一括に
形成されるので特性の揃った均一なものが大量に生産さ
れる特徴がある。なお、本発明で言う半導体素子とは半
導体製造技術で形成された素子全般の呼称であって、通
常のＩＣやＬＳＩのほか、単体のトランジスタやダイオ
ードと受動素子（コイル、抵抗やコンデンサ）またはこ
れらの複合体をいう。又、本発明で用いる組立て治具は
最新の半導体製造技術によって形成するので、加工精度
が高い特徴がある。

【０００７】

【発明の実施の形態】

実施例１ 図１に本発明の一実施例である構造の組立て治具を用い
て複合半導体装置を製造する工程の主要部を示す。複合
半導体装置に使われる半導体素子４Ａ，４Ｂは組み立て
治具１０の一部の側断面図、図１（ａ）と（ｂ）に示す
ように取付けられる。これを以下に説明する。組立て治
具の基板１には約０．５ｍｍ厚さのＳＯＩ（Ｓｉ ｏｎ
Ｉｎｓｕｌａｔｏｒ）型Ｓｉウエーハを用いる。Ｓｉ
Ｏ２膜２上のＳｉ厚さは約１μｍで、これに通常の半導
体リソグラフィとドライエッチの技術でＳｉマーク３、
３´を形成する。これは半導体素子４Ａ，４Ｂを位置合
わせして乗せるためのマークである。続いてこの表面に
接着層５（熱加塑性接着材、例えば日立化成工業株式会
社製ハイマル、ガラス転移温度２３０℃）を回転塗布法
により約２μｍの厚さで形成する。パターン認識機構を
有する専用チップ取付け機を用いて半導体素子４Ａ、４
Ｂ（大きさ約１．５ｍｍ□、厚さ約０．１５ｍｍ）の目
印と基板１のマーク３、３´をそれぞれ位置合わせして
配列し、約２５０℃で加圧接合する。保護層で覆われた
半導体素子４Ａ、４Ｂの表面側が接着層５と密着する構
成である。次に、半導体素子付き組立て治具１０を用い
て複合半導体装置２０の基板２１表面に半導体素子を平
坦化埋め込みする手順を図１（ｃ）と（ｄ）により説明
する。複合半導体装置２０の基板２１にはアルミナを使
い、この上に例えばポリイミド樹脂２２を半導体素子４
Ａ、４Ｂの厚さ（０．１５ｍｍ）以上に厚く塗る。組立
て治具１０と複合半導体装置２０を対向させ平行に加圧
できる専用装置により静圧２００を加えながら約２８０
℃に加熱し、ポリイミド樹脂（ガラス転移温度約２５０
℃）を硬化させ、組立て治具の基板１を分離する。これ
によって半導体素子４Ａ、４Ｂが複合半導体装置２０の
基板２１上の樹脂層２２内に埋み込まれ、組立て治具の
鏡面で押さえられた平坦な表面構造ができる。組立て治
具１０から半導体素子４Ａ、４Ｂを容易に取り外せるよ
う熱加塑性接着材を用いた例を述べたがこれに限定され
るものではなく、高温で接着力が低下する瞬間接着材
や、熱剥離性の接着材を用いてもよい。半導体素子を移
植した後のマーク付組立て治具基板１はこの複合半導体
装置の製造部品として再生使用ができるので極めて経済
的である。半導体素子を平坦に埋め込む樹脂材には、高
熱伝導率、低膨張係数、低誘電率および導電性樹脂等の
特性を持ったものが用意でき、複合半導体装置の使用目
的に応じて選択される。また樹脂の種類も上記以外に、
エポキシ系やシリコーン系等の熱硬化性および化学反応
性等と選択が可能である。このほか、埋め込む樹脂材に
は熱可塑性樹脂や、光を透過する基板を使った場合、紫
外線硬化型樹脂の適用も可能である。

【０００８】図２は本発明によって製造された複合半導
体装置のウエーハ全体の概念図を示す。図２（ａ）に複
数個の半導体素子４（４個の例）を用いて構成された複
合半導体装置７が複合半導体装置の基板２０に多数埋め
込まれた模様を、図２（ｂ）と（ｃ）に異種類の複合半
導体装置に対応して半導体素子を埋め込んだ、それぞれ
の部分図を示す。この後ウエーハ基板上で部品や配線層
が形成、接続され、複合半導体装置が完成する。この基
板を個々の複合半導体装置に分割して使用するが、分割
しやすいよう区分線７（樹脂の厚さを薄くする）を付け
るが、これは、組み立て治具の方に形成してある。

【０００９】図３は本発明の特徴の一つを説明すための
ものである。複合半導体装置に用いる半導体素子は例え
ばＧａＡｓＩＣとＳｉＩＣのように別々のプロセスや材
料で作られた厚さの異なる半導体素子を用いることが多
い。厚さの異なる半導体素子２４Ａ（厚さ０．２ｍ
ｍ）、２４Ｂ（厚さ０．１５ｍｍ）を図１と同様の組立
て治具１０によって複合半導体装置の基板２１と樹脂層
２２に埋め込んだ後の断面構造図を図３に示す。２素子
の厚さの差Ｄ（この例では０．０５ｍｍ）は、埋め込み
樹脂層２２によって吸収され、複合半導体装置の仕上り
表面は平坦になることがわかる。これによってウエーハ
表面の段差がないので後続する配線工程に問題が無くな
り、性能向上と大幅なコスト低減効果が達成される。

【００１０】図４は図１の製造方法で作製した無線通信
用高周波回路の複合半導体装置４０の断面構造図であ
る。高出力ＧａＡｓＩＣ４Ａと低出力ＳｉＩＣ４Ｂをア
ルミナ基板４１上に配列し、樹脂で平坦化した後、ホト
リソグラフィ技術によって第一の層間絶縁膜４４上に、
第一の配線金属４５を、第二の層間絶縁膜４６上に、第
二の配線金属４７を形成し２層配線を行ったものであ
る。本発明の製造方法では平坦化した複合半導体装置の
ウエーハ表面は全面にわたって数μｍ以内がえられ半導
体素子を配線する配線層の最小幅は約２μｍと通常のウ
エーハ上と同程度の微細パターンまで対応が可能になっ
た。高周波用なので図４のように、導電層４３により半
導体素子裏面の電位を固定する必要があり、このため図
１（ｂ）の工程の後に、組立て治具表面にＡｕを蒸着し
て用い、半導体素子埋め込み時に導電層４３を樹脂内に
形成した。

【００１１】実施例２ 図５に本発明の他の実施例である複合半導体装置を製造
する工程の主要部を示す。これはフェイスダウンボンデ
ングされた半導体素子の裏面に他の構造の組立て治具を
用いて放熱板を取付けた構造の複合半導体装置の製造方
法である。本発明に用いる組立て治具５０は実施例１と
同様の基板５１を用い、これにＳｉマーカ５３、５３´
を形成し、接着層５５を形成する。続いてＣｕからなる
放熱板（大きさ２ｍｍ□、厚さ０．１ｍｍ）５４Ａ、５
４Ｂを組立て治具基板５１の表面にマーク合わせで接合
し組立て治具５０とする（図５（ａ）と（ｂ））。半導
体素子（大きさ１．５ｍｍ□、厚さ０．４ｍｍ）６４
Ａ、６４Ｂが複合半導体装置の基板６１に半田ボール６
５によってフェイスダウンボンデングされ、これに樹脂
６２を乗せ、上記組立て治具５０の放熱板５４Ａ、５４
Ｂを半導体素子６４Ａ、６４Ｂに位置合わせして加圧２
００する（図５（ｃ））。図６はこの後、組立て治具５
０の基板５１を取り外し、電磁シールド効果のＡｕの金
属被膜６９を形成して複合半導体装置を完成した概念断
面図である。同図から、樹脂層６２によって半導体素子
６４Ａ、６４Ｂに密着してそれぞれの放熱板５４Ａ、５
４Ｂが固定されるので、半導体素子からの放熱特性が従
来より大幅に改善される。樹脂材は熱伝導性の優れてい
るものを用いた。ウエーハ上に形成した複合半導体装置
を個別のものに分割しやすくし、上記の実施例では各素
子毎に放熱板を取り付けた例を示したが、大きな面積の
放熱板を複数個の素子に共用して取付けてもよく、放熱
板の材質はＣｕに限るものでもない。

【００１２】実施例３ 図７と図８に基づいて本発明による別の実施例を図９と
図１０で説明する。図７と図８は本発明による複合半導
体装置の製造工程において、複合半導体装置の基板に半
導体素子を挿入する樹脂材の凹みを形成するために使う
組立て治具である。図７の組立て治具７０はＳＯＩ
（Ｓｉ ｏｎ Ｉｎｓｕｌａｔｏｒ）型Ｓｉウエーハ
（厚さ約６００μｍ）によりＳｉ基板７１上のＳｉＯ２
層（厚さ約１μｍ）７２をドライエッチング停止層とし
て使い、上部Ｓｉ層を凸型形状パターン７４Ａ、７４
Ｂ、７６、７７に加工した構造である。上部Ｓｉ層の厚
さは約１５０μｍで塩素系ガスを用いたマイクロ波励起
の異方性ドライエッチングによって垂直形状にする。同
図の凸部７４Ａ、７４Ｂは半導体素子用、また凸部７６
は複合半導体装置の基板電極と導通を取るスルーホール
形成用、および凸部７７は個々の複合半導体装置分割
用、の樹脂材凹み形成用である。図７では凸部の断面形
状は垂直である例を述べたが、図８に示すようにウエッ
トエッチング等を併用して最適化した条件で、断面形状
の一部にテーパをもつ凸部８４Ａ、８４Ｂ、８７の組み
立て治具も使われる。凸部７４Ａ，７４Ｂと８４Ａ，８
４Ｂの寸法（Ｗ×Ｌ×Ｔ）は、これを使って成型した樹
脂材の凹みに挿入する半導体素子の寸法と等しいかやや
大きめにする。組立て治具７０、８０の凸部側は、Ｓｉ
Ｏ２等の絶縁膜や金属膜等で覆って表面保護し、この形
状劣化を防止している。ＳＯＩ構造ウエーハ基板を用い
ているので、凸部の高さＴは半導体素子の厚さに正確に
合わせることができ、しかも組立て治具（ウエーハ）全
体の厚さばらつきは１μｍ以下に制御できる特徴があ
る。また凸部パターンの配列精度はホトリソグラフィ技
術によって決まるもので、現状では０．５μｍ以下が得
られており、極めて高精度の治具を実現することができ
る。さらに上記基板は熱膨張係数が小さく、数１００℃
の高温にも安定である特徴がある。本発明の製造で用い
る組立て治具は樹脂層に凹型を成型する用途のみなので
劣化することがなく繰り返し使用ができるので経済的で
ある。この実施例では組立て治具の基板材にＳＯＩ型Ｓ
ｉウエーハを用いて説明したが、厚さが約５０μｍ以下
と薄い半導体素子を実装する場合には、加工誤差が大き
くならないのでＳＯＩ基板材に限定することなく、Ｓｉ
基板材を精密にドライエッチする方法やＮｉ厚メッキ法
等で凸部パターン作ってもよい。

【００１３】図７と図８の組立て治具を用いて本発明に
よる複合半導体装置の製造方法の他の例を図９と図１０
で説明する。図９は複合半導体装置の製造工程のうち、
特に半導体素子７４Ａ，７４Ｂを挿入するための凹み９
５Ａ，９５Ｂ形成する実施例を示す。複合半導体装置９
０の基板９１はＳｉウエーハで、この表面に液状のポリ
イミド系熱硬化性樹脂（例えば日立化成工業株式会社製
ＰＩＸ−８５４０）９２を０．２ｍｍ以上の厚さで塗布
する。図７と同様の組立て治具７０の表面には成型後、
樹脂から分離を容易にするためＳｉ系離型剤が使われる
（図中省略、（図９（ａ））。続いて、加熱と加圧機構
をもった専用装置で両者を平行に加圧２００する（図９
（ｂ））。熱硬化性樹脂層９２を硬化させ、組立て治具
７０を取り除くとＳｉウエーハ基板９１上に凹み（深さ
約１５０μｍ）９５Ａ、９５Ｂが形成される（図９
（ｃ））。

【００１４】図１０は図８と同様な組立て治具を用いて
形成した基板１００の樹脂材凹み１０５に半導体素子１
０４を入れる状態の断面構造を示す。凹み１０５の断面
構造は、テーパが付き、半導体素子（大きさ約１ｍｍ
□，厚さ約０．１５ｍｍ）１０４より大きい。半導体素
子の表面を上にして所定の凹み１０５に配列して行く。
この工程でＳｉウエーハ基板１００に上下、左右方向の
微振動を与えると半導体素子を凹み１０５内に確実に挿
入できる。この後、樹脂を約２μｍの厚さで塗布し、さ
らに平板によりウエーハ基板１００の表面を加圧（加
熱）して半導体素子を樹脂で固定し、表面を平坦化す
る。ポリイミド樹脂は、最終的に温度を約３５０℃まで
あげて処理する。

【００１５】本発明による製造法では凹みの寸法形成が
高精度にでき、廉価な製造装置で半導体素子を定位置に
挿入し、これによって配線寸法の縮小がはかれ、高密
度、高精度に配列された複合半導体装置がえられるよう
になった。

【００１６】実施例４ 高周波用複合半導体装置では半導体素子裏面の電位を固
定する必要から、実施例３の製造方法を一部変更した工
程の実施例を図１１に示す。凹部樹脂層１２２の表面に
導電層１２６を形成するため図８と同様の組立て治具１
１０の凸部１１４Ａ，１１４Ｂ形状をテーパ状にし、こ
の表面全面にＳｉＯ２膜を被着し（図中省略）、Ａｕの
導電層１１６を厚さ約２００ｎｍ、蒸着によって形成し
た（図１１（ａ））。その後、基板１２１上の樹脂層１
２２に組み立て治具を加圧、成型し、組立て治具１１０
の表面の、ＳｉＯ２と剥がれ易いＡｕ層１１６を樹脂層
１２２の表面に導電層１２６として転写した（図１１
（ｂ））。 なお、導電層１２６は他の金属であっても
よい。また、導電層の形成方法も、凹型に成型した樹脂
層に直接、以下の技術を用いて導電層を形成してもよ
い。（１）金属層を真空蒸着する、（２）導電樹脂層を
塗布し、同じ組立て治具を用いて成型して導電層形成す
る、（３）無電解メッキする。

【００１７】以上本発明の基本的製造方法を実施例で述
べたが、本発明の主旨から組立て治具の材料はＳＯＩに
限らず、Ｓｉ基板、セラミックス、金属等、精密な加工
ができるものであればよい。また複合半導体装置用基板
は、上記で述べた例の他、ＷＣｕ等の金属であってもよ
い。

【００１８】

【発明の効果】複合半導体装置を製造する工程に以上述
べた組立て治具を用いることによって以下の効果が得ら
れた。

【００１９】（１）組立て治具につけた半導体素子を一
括して複合半導体装置基板に埋め込む方法では、各半導
体素子の厚さがばらついていても、埋め込んだ基板表面
が平坦化でき、これによって配線寸法の縮小がはかれ、
高密度、高精度に配列された複合半導体装置がえられる
ようになった。

【００２０】（２）組立て治具につけた放熱板の部品を
一括して半導体素子の裏面に取付ける製造方法により、
放熱のよい、信頼性の高い複合半導体装置を安く提供で
きるようになった。

【００２１】（３）加工精度と配列精度の優れた組立て
治具により樹脂層に半導体素子を埋め込むための凹部を
形成して、これによって小型化された複合半導体装置を
安く提供できるようになった。

【００２２】（４）組立て治具の適用によって複合半導
体装置の製造方法は、ウエーハの一括処理が出来るよう
になって大量生産による低価格化を達成できるようにな
った。

【図面の簡単な説明】

【図１】本発明の実施例１に用いる複合半導体装置組立
て治具とこれを使った製造の主要工程における複合半導
体装置の断面構造図である。

【図２】本発明の実施例１に用いる複合半導体装置組立
て治具を使って形成した半導体素子配列の上面全体図で
ある。

【図３】本発明の実施例１に用いる複合半導体装置組立
て治具を使って膜厚の異なる半導体素子を樹脂層に埋め
込み形成をした工程における複合半導体装置基板の断面
構造図である。

【図４】本発明の実施例１に用いる複合半導体装置のウ
エーハ製造工程終了における複合半導体装置単体の断面
構造図である。

【図５】本発明の実施例２に用いる複合半導体装置の放
熱板用組立て治具とこれを使った一製造工程における複
合半導体装置の断面構造図である。

【図６】本発明の実施例２に用いる複合半導体装置の放
熱板用組立て治具で作った最終製造工程における複合半
導体装置単体の断面構造図である。

【図７】本発明の実施例３に用いる複合半導体装置用組
立て治具の一部分の断面構造図である。

【図８】本発明の実施例３に用いる複合半導体装置用組
立て治具の他の一部分の断面構造図である。

【図９】本発明の実施例３に用いる複合半導体装置用組
立て治具を使って形成した半導体素子の埋め込み用樹脂
層形成工程における複合半導体装置基板の一部分の断面
構造図である。

【図１０】本発明の実施例３に用いる複合半導体装置用
組立て治具を使って形成した半導体素子の埋め込み用樹
脂層に半導体素子を挿入する概念を示す複合半導体装置
の一部分の断面構造図である。

【図１１】本発明の実施例４に用いる複合半導体装置用
組立て治具を使って形成した導電層付半導体素子の埋め
込み用樹脂層の一部分の断面構造図である。

【符号の説明】

１０、５０、７０、８０、１１０…複合半導体装置用組
立て治具、２１、４１、６１、９１、１０１、１２１…
複合半導体装置用基板、２０、４０、６０、９０、１０
０、１２０…製造途中の複合半導体装置、７４、７６、
７７、８４、８７…複合半導体装置用組立て治具の凸
部、４、４Ａ、４Ｂ、２４Ａ、２４Ｂ…半導体素子、２
２、４２、６２、９２、１０２、１２２…複合半導体装
置基板上の樹脂層凹部、４３、１１６、１２６…導電
層。

フロントページの続き (72)発明者 山▲崎▼ 松夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 岡部 寛 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 高橋 昭雄 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数個の半導体素子を接着してなる組立て
   治具により、上記半導体素子を複合半導体装置用基板に
   樹脂により固定する工程と、樹脂によってこの表面を平
   坦にする工程と、上記組立て治具の基板を複合半導体装
   置用基板から取り外す工程を有することを特徴とした複
   合半導体装置の製造方法。
2. 【請求項２】複数個の放熱板を接着してなる組立て治具
   により、フェイスダウンの組み立てからなる複合半導体
   装置用基板の半導体素子の裏面に上記放熱板を樹脂によ
   り固定する工程と、組立て治具の基板を複合半導体装置
   用基板から取り外す工程と有することを特徴とした複合
   半導体装置の製造方法。
3. 【請求項３】複数個の凸型形状をもつ組立て治具によ
   り、複合半導体装置用基板上に置かれた樹脂に上記組み
   立て治具の形状を加圧によって形成する工程と、組立て
   治具を複合半導体装置用基板から取り外す工程と、複合
   半導体装置の樹脂からなる複数個の凹型形状に複数個の
   半導体素子を挿入する工程と、樹脂によりこの表面を平
   坦にする工程と有することを特徴とした複合半導体装置
   の製造方法。