JPH09259113A - ４バイトベクトルデータペアロード方式 - Google Patents

Abstract

(57)【要約】 【課題】 １回のベクトルデータロード命令の実行で２
つの４バイトベクトルデータをそれぞれ異なるベクトル
レジスタに同時にロードする。 【解決手段】 命令発行制御回路１２３はデータ転送開
始アドレス，要素間距離および要素数をメモリユニット
１１に送信する。メモリユニット１１は４バイトベクト
ルデータペアを出力する。また、命令発行制御回路１２
３はチャネル切替制御回路１２２にオペレーションコー
ドと２つのベクトルレジスタ１３ｉおよび１３ｊを示す
Ｘオペランドとを与える。チャネル切替制御回路１２２
は、チャネル切替機構１２１を制御してメモリユニット
１１から出力された４バイトベクトルデータペアの上位
４バイトベクトルデータをベクトルレジスタ１３ｉに、
下位４バイトベクトルデータをベクトルレジスタ１３ｊ
にロードする。上記処理がベクトル長レジスタ１２４に
格納された要素数回だけ繰り返される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はベクトル演算処理を
行うベクトルプロセッサに関し、特にベクトルプロセッ
サにおける４バイトベクトルデータペアロード方式に関
する。

【０００２】

【従来の技術】従来のベクトルプロセッサにおけるベク
トル演算処理に関して、ベクトル演算に必要なデータ
（以下、ベクトルデータという）のロード処理は、ベク
トルデータが８バイトであるか４バイトであるかを問わ
ず、必要とするベクトルデータの要素数回だけ実行され
ていた。

【０００３】具体的には、メモリユニット上の連続した
８バイトのメモリ領域に格納された２つの４バイトのベ
クトルデータに関するベクトル演算を行う場合、ベクト
ルユニットは、一旦、メモリユニットから４バイトのベ
クトルデータを８バイトのデータパスを介して８バイト
のベクトルレジスタにロードし、次に同様にしてメモリ
ユニットから４バイトのベクトルデータを８バイトのデ
ータパスを介して別の８バイトのベクトルレジスタにロ
ードしていた。

【０００４】なお、特開昭６４−７３４５８号公報で
は、ベクトル演算装置と主記憶装置との間で複数種の同
一のデータ幅を有する一連のベクトルデータを主記憶装
置からベクトルレジスタにロード、もしくはベクトルレ
ジスタから主記憶装置にストアするためのベクトルデー
タのアクセス制御方式に関し、主記憶装置とロード／ス
トアデータレジスタ間のベクトルデータのブロック転送
時のベクトルデータ数をベクトルデータ長に応じて増減
させ、ベクトルデータ長が最大バイト長以下の場合にそ
れに応じて上記レジスタを空けて他のユニットによる主
記憶装置のアクセスを可能にし、また主記憶装置と上記
レジスタおよび該レジスタとアクセスパイプライン間の
アクセス頻度を等しくすることにより、アクセス制御を
単純化することのできるベクトルデータのアクセス制御
方式を提供することを目的としている。

【０００５】また、特開昭６０−１３４９７４号公報で
は、ベクトルデータを保持する複数のベクトルレジスタ
と、該複数のベクトルレジスタに並列にベクトルデータ
を入力する入力手段と、該複数のベクトルレジスタに各
々設けられ、対応するベクトルレジスタのベクトル命令
で指定された位置からベクトルデータを読み出す手段と
を有することにより、配列データを何カ所かの異なる要
素から部分的に参照するとき、上記の如く重複する要素
データを有するいくつかのベクトルデータを個別にベク
トルレジスタにロードすることを避け、配列データの部
分参照を効率よく処理する手段を持つベクトル処理装置
を提供することを目的としている。

【０００６】さらに、特開昭６０−１８６９６４号公報
では、ベクトルレジスタの有効エレメントデータからさ
らにエレメント内有効データを選択し、該有効データを
所定数ずつまとめて圧縮データとして主記憶に書き込む
手段と、主記憶から前記圧縮データを読み出し、その有
効データをそれぞれのエレメントデータに伸張してベク
トルレジスタに転送する手段とを有することにより、一
度に転送できるデータ量が増加し、主記憶へのリクエス
ト回数が減少し、ベクトル処理の高速化を目的とする。

【０００７】さらにまた、特開平１−２２４８７３号公
報では、浮動小数点倍精度用のプロセッサに用いられる
コプロセッサを有するシステムに関して、コプロセッサ
は倍精度データを格納する１つのフォーマットを用い、
プロセッサは倍精度データを記憶する第２のフォーマッ
トを用い、プロセッサ−コプロセッサ間の通信は同時に
は単精度幅に限られる場合、プロセッサは増分ソースと
終着ディスティネーションアドレスに関するループ命令
を用い、それぞれのコマンドはプロセッサ内のソースア
ドレスからコプロセッサ内のディスティネーションアド
レスに送信され倍精度演算を実行可能とする。それぞれ
のコマンドは、またそのコマンドに関する倍精度表示を
備えている。

【０００８】また、特開平１−２８４９６６号公報で
は、複数のベクトルレジスタと、マルチポートを有する
バンク構成の主記憶を備え、該主記憶装置から複数のベ
クトルデータを読み出して対応するベクトルレジスタに
先頭の要素から順にロードしこれら複数のベクトルデー
タの要素間で所定の演算を行うデータ処理装置に関し、
主記憶装置に対する各回のアクセスを、読み出すべきベ
クトルデータの関係から同時にアクセス可能なすべての
メモリバンクに対して行い、各回のアクセスにおいて読
み出されたベクトルデータの各要素をベクトルレジスタ
ヘのロード順に行うように整列した後、整列された要素
を、ロードすべきベクトルレジスタに巡回的に割り当て
ロードするようにデータ処理部に対して指示する手段を
有することによって、単一ベクトルアクセスでありなが
ら、あるベクトルレジスタの集合の巡回アクセスと組み
合わせて見かけ上マルチストリームアクセス化すること
により、チェイニングの早期開始を可能とし、ポートの
競合率を低下させることを目的としている。

【０００９】

【発明が解決しようとする課題】上述した従来の技術で
は、ベクトル演算に必要なベクトルデータが８バイトで
あるか４バイトであるかにかかわらず、ベクトル演算に
必要なベクトルデータの要素数回だけベクトルデータロ
ード命令を実行する必要があったので、ベクトルデータ
の転送効率が悪く、ベクトル演算処理の高速化を図るこ
とができないという問題点があった。その理由は、１つ
のベクトルデータロード命令は、８バイトまたは４バイ
トのベクトルデータを１つのベクトルレジスタに対して
のみロードすることが可能であったからである。

【００１０】本発明の目的は、１回のベクトルデータロ
ード命令の実行において、アプリケーションプログラム
に依存してメモリユニット上の連続した８バイトのメモ
リ領域に書き込まれた２つの４バイトのベクトルデータ
（以下、４バイトベクトルデータペアという）をそれぞ
れ異なる２つのベクトルレジスタに同時にロードするこ
とによって、ベクトルデータの転送効率を高め、ベクト
ル演算処理の高速化を図るようにした４バイトベクトル
データペアロード方式を提供することにある。

【００１１】

【課題を解決するための手段】本発明の４バイトベクト
ルデータペアロード方式は、ベクトル演算処理を行うベ
クトルプロセッサにおいて、ベクトルデータを格納する
メモリユニットと、このメモリユニットと８バイトのデ
ータパスを介して接続されベクトル演算を実行するため
にベクトルデータを格納する複数のベクトルレジスタ
と、８バイトベクトルデータの上位４バイトおよび下位
４バイトの転送先のベクトルレジスタを切り替えるチャ
ネル切替機構と、このチャネル切替機構を制御するチャ
ネル切替制御回路と、命令を受けて命令の発行制御を行
う命令発行制御回路と、ベクトルデータの要素数をセッ
トするベクトル長レジスタとを備え、アプリケーション
プログラムに依存して前記メモリユニット上の連続した
８バイトのメモリ領域に格納された４バイトベクトルデ
ータペアを８バイトベクトルデータとして読み出し、該
８バイトベクトルデータのうちの上位４バイトベクトル
データおよび下位４バイトベクトルデータをそれぞれ異
なるベクトルレジスタにロードすることを特徴とする。

【００１２】また、本発明の４バイトベクトルデータペ
アロード方式は、ベクトル演算処理を行うベクトルプロ
セッサにおいて、ベクトルデータを格納するメモリユニ
ットと、このメモリユニットと８バイトのデータパスを
介して接続されベクトル演算を実行するためにベクトル
データを格納する複数のベクトルレジスタと、ベクトル
データの要素数をセットするベクトル長レジスタと、前
記メモリユニットから読み出された８バイトのベクトル
データの上位４バイトおよび下位４バイトの転送先のベ
クトルレジスタを切り替えるチャネル切替機構と、発行
された命令が４バイトベクトルデータペアロード命令で
ある場合、前記メモリユニットから読み出された８バイ
トの上位４バイトおよび下位４バイトを４バイトベクト
ルデータペアロード命令で指定されたそれぞれ異なるベ
クトルレジスタに転送するように前記チャネル切替機構
を制御するチャネル切替制御回路と、４バイトベクトル
データペアロード命令を受けてアプリケーションプログ
ラムに依存してメモリユニット上の連続した８バイトの
メモリ領域に格納された４バイトベクトルデータペアを
８バイトベクトルデータとして読み出し、該８バイトベ
クトルデータのうちの上位４バイトベクトルデータおよ
び下位４バイトベクトルデータをそれぞれ異なるベクト
ルレジスタにロードする処理を前記ベクトル長レジスタ
にセットされたベクトルデータの要素数だけ繰り返すよ
うに制御する命令発行制御回路とを有することを特徴と
する。

【００１３】また、本発明の４バイトベクトルデータペ
アロード方式は、前記４バイトベクトルデータペアロー
ド命令が４バイトベクトルデータペア移送命令の場合、
Ｘオペランドに２つの転送先ベクトルレジスタ番号を、
Ｙオペランドに要素間距離を格納したスカラレジスタ番
号を、Ｚオペランドにデータ転送開始アドレスを格納し
たスカラレジスタ番号をセットし、連続した８バイトの
メモリ領域に格納された４バイトベクトルデータペアが
前記要素間距離毎に規則的に前記メモリユニット上に配
置された４バイトベクトルデータペア群の上位４バイト
ベクトルデータおよび下位４バイトベクトルデータをそ
れぞれ異なるベクトルレジスタにパイプライン処理でロ
ードする。

【００１４】また、本発明の４バイトベクトルデータペ
アロード方式は、前記４バイトベクトルデータペアロー
ド命令が４バイトベクトルデータペア収集命令の場合、
Ｘオペランドに２つの転送先ベクトルレジスタ番号を、
Ｙオペランドにベクトルデータを収集する先頭メモリア
ドレス群を格納したベクトルレジスタのレジスタ番号を
セットし、連続した８バイトのメモリ領域に格納された
４バイトベクトルデータペアが前記メモリユニット上の
前記先頭メモリアドレス群のメモリ位置に配置された４
バイトベクトルデータペア群の上位４バイトベクトルデ
ータおよび下位４バイトベクトルデータをそれぞれ異な
るベクトルレジスタにパイプライン処理でロードする。

【００１５】

【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。

【００１６】図１は、本発明の一実施の形態に係る４バ
イトベクトルデータペアロード方式の構成を示す回路ブ
ロック図である。本実施の形態に係る４バイトベクトル
データペアロード方式は、ベクトルデータを格納するメ
モリユニット１１と、メモリユニット１１と８バイトの
データパスを介して接続されベクトル演算を実行するベ
クトルユニット１２とから、その主要部が構成されてい
る。

【００１７】メモリユニット１１には、アプリケーショ
ンプログラムに依存して、４バイトベクトルデータペア
が連続した８バイトのメモリ領域に格納されるととも
に、要素数分の４バイトベクトルデータペアが規則的な
要素間距離を空けてメモリユニット１１上に配置され
る。あるいは、メモリユニット１１には、アプリケーシ
ョンプログラムに依存して、４バイトベクトルデータペ
アが連続した８バイトのメモリ領域に格納されるととも
に、要素数分の４バイトベクトルデータペアがメモリユ
ニット１１上の不規則なメモリ位置に配置される。

【００１８】ベクトルユニット１２は、ベクトル演算を
実行するためにベクトルデータを一時的に格納する複数
のベクトルレジスタ１３０〜１３ｎ（ｎは任意の正整
数；以下、符号１３によってベクトルレジスタを総称す
る）と、４バイトベクトルデータペアのうちの上位４バ
イトのベクトルデータ（以下、上位４バイトベクトルデ
ータという）および下位４バイトのベクトルデータ（以
下、下位４バイトベクトルデータという）の転送先のベ
クトルレジスタ１３を切り替えるチャネル切替機構１２
１と、チャネル切替機構１２１を制御するチャネル切替
制御回路１２２と、命令の発行制御を行う命令発行制御
回路１２３と、ベクトルデータの要素数をセットするベ
クトル長レジスタ１２４とを含んで構成されている。

【００１９】チャネル切替機構１２１は、メモリユニッ
ト１１から読み出された８バイトのベクトルデータを、
複数のベクトルレジスタ１３０〜１３ｎのうちから、４
バイトベクトルデータペアロード命令で指定されたベク
トルレジスタ１３ｉ（０≦ｉ≦ｎ）および１３ｊ（０≦
ｊ≦ｎ）に格納するため、メモリユニット１１から読み
出された８バイトのベクトルデータの上位４バイトベク
トルデータおよび下位４バイトベクトルデータの転送先
のベクトルレジスタ１３を切り替える。

【００２０】チャネル切替制御回路１２２は、発行され
た命令が４バイトベクトルデータペアロード命令である
場合、命令発行制御回路１２３からベクトルデータの転
送先のベクトルレジスタ番号を受けて、４バイトベクト
ルデータペアロード命令中に指定された異なるベクトル
レジスタ１３ｉおよび１３ｊに上位４バイトベクトルデ
ータおよび下位４バイトベクトルデータを別々に転送す
るようにチャネル切替機構１２１を制御する。

【００２１】ベクトル長レジスタ１２４は、ベクトル演
算において取り扱うベクトルデータの要素数を格納する
レジスタである。

【００２２】図２を参照すると、本実施の形態に係る４
バイトベクトルデータペアロード方式で用いられる命令
のフォーマットは、先頭１バイトの命令機能を示すオペ
レーションコード２１と、後続３バイトの３種類のＸオ
ペランド２２，Ｙオペランド２３およびＺオペランド２
４が格納されたオペランド部とから構成されていると仮
定する。なお、命令セット長および命令セットフォーマ
ットに関しては、本願発明の本質ではない。以下、オペ
レーションコード２１は、従来からある８バイトベクト
ルデータ移送命令の場合には“０１”、従来からある８
バイトベクトルデータ収集命令の場合には“０２”、本
発明で初めて導入された４バイトベクトルデータペア移
送命令の場合には“０３”、同様に本発明で初めて導入
された４バイトベクトルデータペア収集命令の場合には
“０４”であるものとする。なお、８バイトベクトルデ
ータ移送命令および８バイトベクトルデータ収集命令を
総称して、８バイトベクトルデータロード命令という。
また、４バイトベクトルデータペア移送命令および４バ
イトベクトルデータペア収集命令を総称して、４バイト
ベクトルデータペアロード命令という。

【００２３】オペレーションコード２１が４バイトベク
トルデータペア移送命令を示す“０３”の場合、Ｘオペ
ランド２２の上位４ビットおよび下位４ビットには上位
４バイトベクトルデータおよび下位４バイトベクトルデ
ータのそれぞれの転送先のベクトルレジスタ番号が、Ｙ
オペランド２３には要素間距離を格納したスカラレジス
タ番号が、Ｚオペランド２４にはデータ転送開始アドレ
スを格納したスカラレジスタ番号がセットされるものと
する。

【００２４】また、オペレーションコード２１が４バイ
トベクトルデータペア収集命令を示す“０４”の場合、
Ｘオペランド２２の上位４ビットおよび下位４ビットに
は上位４バイトベクトルデータおよび下位４バイトベク
トルデータのそれぞれの転送先のベクトルレジスタ番号
が、Ｙオペランド２３の上位４ビットにはアクセスする
先頭メモリアドレス群を格納したベクトルレジスタ番号
がセットされるものとする。ただし、Ｙオペランド２３
の上位４ビット“ｋ”で指定されるベクトルレジスタ１
３ｋは、Ｘオペランド２２の上位４ビット“ｉ”および
下位４ビット“ｊ”で指定されるベクトルレジスタ１３
ｉおよび１３ｊとは異なるものであるものとする（０≦
ｋ≦ｎ，ｋ≠ｉ，ｋ≠ｊ）。

【００２５】図３を参照すると、チャネル切替機構１２
１は、例えば、８バイトのベクトルデータの上位４バイ
トをどのベクトルレジスタ１３に送出するかを選択する
セレクタ１２１１と、８バイトのベクトルデータの下位
４バイトをどのベクトルレジスタ１３に送出するかを選
択するセレクタ１２１２と、各ベクトルレジスタ１３０
〜１３ｎの前段に各ベクトルレジスタ１３０〜１３ｎの
下位４バイトに８バイトのベクトルデータの上位４バイ
ト／下位４バイトのいずれを格納するかを選択するよう
に設けられたセレクタＳ０〜Ｓｎとから構成されてい
る。

【００２６】同じく、図３を参照すると、チャネル切替
制御回路１２２は、例えば、Ｘオペランド２２の上位４
ビットをデコードしてセレクタ１２１１および１２１２
の選択信号を生成するデコーダ１２２１と、Ｘオペラン
ド２２の下位４ビットをデコードしてセレクタ１２１２
の選択信号を生成するデコーダ１２２２と、オペレーシ
ョンコード２１をデコードしてセレクタ１２２５の選択
信号およびデコーダ１２２４への制御情報を生成するデ
コーダ１２２３と、デコーダ１２２１からの選択信号お
よびデコーダ１２２３からの制御情報を入力して各セレ
クタＳ０〜Ｓｎの選択信号を生成するデコーダ１２２４
と、デコーダ１２２１からの選択信号またはデコーダ１
２２２からの選択信号を選択的にセレクタ１２１２に送
出するセレクタ１２２５とから構成されている。

【００２７】次に、このように構成された本実施の形態
に係る４バイトベクトルデータペアロード方式の動作に
ついて、図１〜図３を参照して詳細に説明する。

【００２８】（１） ４バイトベクトルデータペア移送
命令の場合

【００２９】アプリケーションプログラムに依存して連
続した８バイトのメモリ領域に格納された４バイトベク
トルデータペアが要素間距離毎に規則的にメモリユニッ
ト１１上に配置された４バイトベクトルデータペア群の
上位４バイトベクトルデータおよび下位４バイトベクト
ルデータに対してベクトル演算を施す場合を考える。こ
のとき、４バイトベクトルデータペア移送命令のオペレ
ーションコード２１には“０３”が、Ｘオペランド２２
には２つの転送先のベクトルレジスタ番号を示す“ｉ
ｊ”が、Ｙオペランド２３には要素間距離を格納したス
カラレジスタ番号が、Ｚオペランド２４にはデータ転送
開始アドレスを格納したスカラレジスタ番号がセットさ
れているものとする。

【００３０】まず、ベクトルユニット１２の命令発行制
御回路１２３は、Ｚオペランド２４が示すスカラレジス
タに格納されたデータ転送開始アドレスと、Ｙオペラン
ド２３が示すスカラレジスタに格納された要素間距離
と、ベクトル長レジスタ１２４にセットされたベクトル
データの要素数とを、メモリユニット１１に送信する。

【００３１】すると、メモリユニット１１は、ベクトル
ユニット１２から受信したデータ転送開始アドレスから
連続した８バイトのメモリ領域に格納された４バイトベ
クトルデータペアを、８バイトのデータパスを介してベ
クトルユニット１２に出力する。

【００３２】また、命令発行制御回路１２３は、チャネ
ル切替制御回路１２２にオペレーションコード２１“０
３”およびＸオペランド２２“ｉｊ”を与える。

【００３３】チャネル切替制御回路１２２は、命令発行
制御回路１２３からオペレーションコード２１“０３”
およびＸオペランド２２“ｉｊ”を受けると、メモリユ
ニット１１から読み出された４バイトベクトルデータペ
アのうちの上位４バイトベクトルデータをＸオペランド
２２“ｉｊ”の上位４ビット“ｉ”に示されたベクトル
レジスタ番号のベクトルレジスタ１３ｉに、また下位４
バイトベクトルデータをＸオペランド２２“ｉｊ”の下
位４ビット“ｊ”に示されたベクトルレジスタ番号のベ
クトルレジスタ１３ｊに転送するようにチャネル切替機
構１２１を制御する。

【００３４】詳しくは、デコーダ１２２３は、命令発行
制御回路１２３からオペレーションコード２１“０３”
を受信すると、４バイトベクトルデータペアのうちの上
位４バイトベクトルデータをベクトルレジスタ１３の下
位４バイトに格納するように指示する制御情報をデコー
ダ１２２４に出力するとともに、セレクタ１２２５にデ
コーダ１２２２の出力信号をセレクタ１２１２に出力す
るように指示する選択信号を出力する。

【００３５】また、デコーダ１２２１は、命令発行制御
回路１２３からＸオペランド２２“ｉｊ”の上位４ビッ
ト“ｉ”を受信すると、Ｘオペランド２２“ｉｊ”の上
位４ビット“ｉ”をデコードし、４バイトベクトルデー
タペアのうちの上位４バイトベクトルデータをベクトル
レジスタ番号“ｉ”のベクトルレジスタ１３ｉに出力す
るようにセレクタ１２１１を選択する選択信号を出力す
るとともに、この選択信号をデコーダ１２２４にも出力
する。

【００３６】また、デコーダ１２２２は、命令発行制御
回路１２３からＸオペランド２２“ｉｊ”の下位４ビッ
ト“ｊ”を受信すると、Ｘオペランド２２“ｉｊ”の下
位４ビット“ｊ”をデコードし、セレクタ１２２５を介
して４バイトベクトルデータペアの下位４バイトベクト
ルデータをベクトルレジスタ番号“ｊ”のベクトルレジ
スタ１３ｊに出力するようにセレクタ１２１２を選択す
る選択信号を出力する。

【００３７】デコーダ１２２３からの４バイトベクトル
データペアのうちの上位４バイトベクトルデータをベク
トルレジスタ１３の下位４バイトに格納するように指示
する制御情報およびデコーダ１２２１からのベクトルレ
ジスタ番号“ｉ”を示す選択信号を受けて、デコーダ１
２２４は、４バイトベクトルデータペアのうちの上位４
バイトベクトルデータをベクトルレジスタ１３ｉの下位
４バイトに格納するようにセレクタＳｉを選択する選択
信号を出力する。

【００３８】また、セレクタ１２１１は、デコーダ１２
２１からの選択信号を受けて、メモリユニット１１から
読み出された４バイトベクトルデータペアのうちの上位
４バイトベクトルデータをＸオペランド２２“ｉｊ”の
上位４ビット“ｉ”で指定されたベクトルレジスタ番号
のベクトルレジスタ１３ｉに対して出力する。

【００３９】セレクタ１２１１から出力された４バイト
ベクトルデータペアの上位４バイトベクトルデータは、
セレクタＳｉを介してベクトルレジスタ１３ｉの下位４
バイトに格納される。

【００４０】一方、セレクタ１２１２は、セレクタ１２
２５を介してデコーダ１２２２からの選択信号を受け
て、メモリユニット１１から読み出された４バイトベク
トルデータペアのうちの下位４バイトベクトルデータを
Ｘオペランド２２“ｉｊ”の下位４ビット“ｊ”で指定
されたベクトルレジスタ番号のベクトルレジスタ１３ｊ
に対して出力する。

【００４１】セレクタ１２１２から出力された４バイト
ベクトルデータペアのうちの下位４バイトベクトルデー
タは、セレクタＳｊを介してベクトルレジスタ１３ｊの
下位４バイトに格納される。

【００４２】メモリユニット１１は、パイプライン処理
で、前回のデータ転送開始アドレスから要素間距離だけ
離れた新たな先頭メモリアドレスを算出し、この先頭メ
モリアドレスで始まる連続した８バイトのメモリ領域に
格納された４バイトベクトルデータペアをベクトルユニ
ット１２に出力する。

【００４３】ベクトルユニット１２は、上述したのと同
様の処理を行う。

【００４４】上記動作は、ベクトル長レジスタ１２４に
セットされたベクトルデータの要素数だけ繰り返され
る。

【００４５】（２） ４バイトベクトルデータペア収集
命令の場合

【００４６】アプリケーションプログラムに依存して連
続した８バイトのメモリ領域に格納された４バイトベク
トルデータペアがメモリユニット１１上の不規則なメモ
リ位置に配置された４バイトベクトルデータペア群の上
位４バイトベクトルデータおよび下位４バイトベクトル
データに対してベクトル演算を施す場合を考える。この
とき、４バイトベクトルデータペア収集命令のオペレー
ションコード２１には“０４”が、Ｘオペランド２２に
は２つの転送先のベクトルレジスタ番号を示す“ｉｊ”
が、Ｙオペランド２３にはアクセスする先頭メモリアド
レス群を格納したベクトルレジスタ１３ｋのベクトルレ
ジスタ番号“０ｋ”がセットされているものとする。

【００４７】まず、ベクトルユニット１２の命令発行制
御回路１２３は、Ｙオペランド２３にセットされたベク
トルレジスタ番号“０ｋ”のベクトルレジスタ１３ｋを
参照し、ベクトルレジスタ１３ｋに格納された先頭メモ
リアドレスを順にメモリユニット１１に送信する。

【００４８】すると、メモリユニット１１は、ベクトル
ユニット１２から受信した先頭メモリアドレスから連続
した８バイトのメモリ領域に格納された４バイトベクト
ルデータペアを、８バイトのデータパスを介してベクト
ルユニット１２に出力する。

【００４９】また、命令発行制御回路１２３は、チャネ
ル切替制御回路１２２にオペレーションコード２１“０
４”およびＸオペランド２２“ｉｊ”を与える。

【００５０】チャネル切替制御回路１２２は、命令発行
制御回路１２３からオペレーションコード２１“０４”
およびＸオペランド２２“ｉｊ”を受けると、メモリユ
ニット１１から読み出された４バイトベクトルデータペ
アのうちの上位４バイトベクトルデータをＸオペランド
２２“ｉｊ”の上位４ビットに示されたベクトルレジス
タ番号のベクトルレジスタ１３ｉに、また下位４バイト
ベクトルデータをＸオペランド２２“ｉｊ”の下位４ビ
ット“ｊ”に示されたベクトルレジスタ番号のベクトル
レジスタ１３ｊに転送するようにチャネル切替機構１２
１を制御する。

【００５１】チャネル切替制御回路１２２およびチャネ
ル切替機構１２１の詳しい動作は、上記（１）で説明し
た４バイトベクトルデータペア格納命令の場合と同様で
あるので、ここでは詳述しない。

【００５２】メモリユニット１１からの４バイトベクト
ルデータペアの読み出し動作に並列して、ベクトルユニ
ット１２は、パイプライン処理で、ベクトルレジスタ１
３ｋに格納された次の先頭メモリアドレスをメモリユニ
ット１１に送信する。

【００５３】メモリユニット１１は、ベクトルユニット
１２から受信した先頭メモリアドレスから連続した８バ
イトのメモリ領域に格納された４バイトベクトルデータ
ペアを、８バイトのデータパスを介してベクトルユニッ
ト１２に出力する。

【００５４】ベクトルユニット１２は、上述したのと同
様の処理を行う。

【００５５】上記動作は、ベクトル長レジスタ１２４に
セットされたベクトルデータの要素数だけ繰り返され
る。

【００５６】（３） ８バイトベクトルデータ移送命令
の場合

【００５７】アプリケーションプログラムに依存して連
続した８バイトのメモリ領域に格納された８バイトベク
トルデータが要素間距離毎に規則的にメモリユニット１
１上に配置された８バイトベクトルデータ群に対してベ
クトル演算を施す場合を考える。このとき、８バイトベ
クトルデータ移送命令のオペレーションコード２１には
“０１”が、Ｘオペランド２２の上位４ビットには転送
先のベクトルレジスタ番号を示す“ｉ０”が、Ｙオペラ
ンド２３には要素間距離を格納したスカラレジスタ番号
が、Ｚオペランド２４にはデータ転送開始アドレスを格
納したスカラレジスタ番号がセットされているものとす
る。

【００５８】まず、ベクトルユニット１２の命令発行制
御回路１２３は、Ｚオペランド２４が示すスカラレジス
タに格納されたデータ転送開始アドレスと、Ｙオペラン
ド２３が示すスカラレジスタに格納された要素間距離
と、ベクトル長レジスタ１２４にセットされたベクトル
データの要素数とを、メモリユニット１１に送信する。

【００５９】すると、メモリユニット１１は、ベクトル
ユニット１２から受信したデータ転送開始アドレスから
連続した８バイトのメモリ領域に格納された８バイトベ
クトルデータを、８バイトのデータパスを介してベクト
ルユニット１２に出力する。

【００６０】また、命令発行制御回路１２３は、チャネ
ル切替制御回路１２２にオペレーションコード２１“０
１”およびＸオペランド２２“ｉ０”を与える。

【００６１】チャネル切替制御回路１２２は、命令発行
制御回路１２３からオペレーションコード２１“０１”
およびＸオペランド２２“ｉ０”を受けると、メモリユ
ニット１１から読み出された８バイトベクトルデータを
Ｘオペランド２２“ｉ０”の上位４ビット“ｉ”に示さ
れたベクトルレジスタ番号のベクトルレジスタ１３ｉに
転送するようにチャネル切替機構１２１を制御する。

【００６２】詳しくは、デコーダ１２２３は、命令発行
制御回路１２３からオペレーションコード２１“０１”
を受信すると、８バイトベクトルデータを１つのベクト
ルレジスタ１３に格納するように指示する制御情報をデ
コーダ１２２４に出力するとともに、セレクタ１２２５
にデコーダ１２２１の出力信号をセレクタ１２１２に出
力するように指示する選択信号を出力する。

【００６３】また、デコーダ１２２１は、命令発行制御
回路１２３からＸオペランド２２“ｉ０”の上位４ビッ
ト“ｉ”を受信すると、Ｘオペランド２２“ｉ０”の上
位４ビット“ｉ”をデコードし、８バイトベクトルデー
タをベクトルレジスタ番号“ｉ”のベクトルレジスタ１
３ｉに出力するようにセレクタ１２１１を選択する選択
信号を出力するとともに、この選択信号をデコーダ１２
２４にも出力する。

【００６４】また、デコーダ１２２２は、命令発行制御
回路１２３からＸオペランド２２“ｉ０”の下位４ビッ
ト“０”を受信してデコードするが、セレクタ１２２５
に阻止されてその出力信号はセレクタ１２１２には出力
されない。

【００６５】デコーダ１２２３からの８バイトベクトル
データを１つのベクトルレジスタ１３に格納するように
指示する制御情報およびデコーダ１２２１からのベクト
ルレジスタ番号“ｉ”を示す選択信号を受けて、デコー
ダ１２２４は、８バイトベクトルデータの下位４バイト
をベクトルレジスタ１３ｉの下位４バイトに格納するよ
うにセレクタＳｉを選択する選択信号を出力する。

【００６６】また、セレクタ１２１１および１２１２
は、デコーダ１２２１からの選択信号を受けて、メモリ
ユニット１１から読み出された８バイトベクトルデータ
の上位４バイトおよび下位４バイトを、Ｘオペランド２
２“ｉ０”の上位４ビット“ｉ”で指定されたベクトル
レジスタ番号のベクトルレジスタ１３ｉの上位４バイト
および下位４バイトに対して出力する。

【００６７】セレクタ１２１１から出力された８バイト
ベクトルデータの上位４バイトはセレクタＳｉを介する
ことなしにベクトルレジスタ１３ｉの上位４バイトに格
納され、セレクタ１２１２から出力された８バイトベク
トルデータの下位４バイトはセレクタＳｉを介してベク
トルレジスタ１３ｉの下位４バイトに格納される。

【００６８】メモリユニット１１は、パイプライン処理
で、前回のデータ転送開始アドレスから要素間距離だけ
離れた新たな先頭メモリアドレスを算出し、この先頭メ
モリアドレスで始まる連続した８バイトのメモリ領域に
格納された４バイトベクトルデータペアをベクトルユニ
ット１２に出力する。

【００６９】ベクトルユニット１２は、上述したのと同
様の処理を行う。

【００７０】上記動作は、ベクトル長レジスタ１２４に
セットされたベクトルデータの要素数回だけ繰り返され
る。

【００７１】（４） ８バイトベクトルデータ収集命令
の場合

【００７２】アプリケーションプログラムに依存して連
続した８バイトのメモリ領域に格納された８バイトベク
トルデータがメモリユニット１１上の不規則なメモリ位
置に配置された８バイトベクトルデータ群に対してベク
トル演算を施す場合を考える。このとき、８バイトベク
トルデータ収集命令のオペレーションコード２１には
“０２”が、Ｘオペランド２２には転送先のベクトルレ
ジスタ番号を示す“ｉ０”が、Ｙオペランド２３にはア
クセスする先頭メモリアドレス群を格納したベクトルレ
ジスタ１３ｋのベクトルレジスタ番号“０ｋ”がセット
されているものとする。

【００７３】まず、ベクトルユニット１２の命令発行制
御回路１２３は、Ｙオペランド２３にセットされたベク
トルレジスタ番号“０ｋ”のベクトルレジスタ１３ｋを
参照し、ベクトルレジスタ１３ｋに格納された先頭メモ
リアドレスを順にメモリユニット１１に送信する。

【００７４】すると、メモリユニット１１は、ベクトル
ユニット１２から受信した先頭メモリアドレスから連続
した８バイトのメモリ領域に格納された８バイトベクト
ルデータを、８バイトのデータパスを介してベクトルユ
ニット１２に出力する。

【００７５】また、命令発行制御回路１２３は、チャネ
ル切替制御回路１２２にオペレーションコード２１“０
２”およびＸオペランド２２“ｉ０”を与える。

【００７６】チャネル切替制御回路１２２は、命令発行
制御回路１２３からオペレーションコード２１“０２”
およびＸオペランド２２“ｉ０”を受けると、メモリユ
ニット１１から読み出された８バイトベクトルデータを
Ｘオペランド２２“ｉ０”の上位４ビット“ｉ”に示さ
れたベクトルレジスタ番号のベクトルレジスタ１３ｉに
転送するようにチャネル切替機構１２１を制御する。

【００７７】チャネル切替制御回路１２２およびチャネ
ル切替機構１２１の詳しい動作は、上記（３）で説明し
た８バイトベクトルデータ移送命令の場合と同様である
ので、ここでは詳述しない。

【００７８】メモリユニット１１からの８バイトベクト
ルデータの読み出し動作に並列して、ベクトルユニット
１２は、パイプライン処理で、ベクトルレジスタ１３ｋ
に格納された次の先頭メモリアドレスをメモリユニット
１１に送信する。

【００７９】メモリユニット１１は、ベクトルユニット
１２から受信した先頭メモリアドレスから連続した８バ
イトのメモリ領域に格納された８バイトベクトルデータ
を、８バイトのデータパスを介してベクトルユニット１
２に出力する。

【００８０】ベクトルユニット１２は、上述したのと同
様の処理を行う。

【００８１】上記動作は、ベクトル長レジスタ１２４に
セットされたベクトルデータの要素数回だけ繰り返され
る。

【００８２】このように、上記実施の形態では、上記
（１）および（２）で述べたように、４バイトベクトル
データペアを、それぞれ異なるベクトルレジスタ１３ｉ
および１３ｊの下位４バイトにロードする場合、メモリ
ユニット１１上の連続した８バイトのメモリ領域に、ア
プリケーションプログラムに依存して、４バイトのベク
トルデータをペアに格納することによって、４バイトベ
クトルデータペアを読み出し、命令発行制御回路１２３
がオペレーションコード２１およびオペランド部をデコ
ードし、チャネル切替制御機構１２１が読み出された８
バイトのベクトルデータの出力経路を上位４バイト／下
位４バイト毎に分割し、異なる２つのベクトルレジスタ
１３ｉおよび１３ｊに同時に格納する。このため、４バ
イトベクトルデータロード命令を２回実行することな
く、１回の４バイトベクトルデータペアロード命令の実
行で同様の結果を得ることが可能となる。また、アクセ
スするメモリのアドレス計算等によるオーバーヘッドも
削減される。

【００８３】

【発明の効果】以上説明したように、本発明の効果は、
１回のベクトルデータロード命令の実行で、アプリケー
ションプログラムに依存してメモリユニット上の連続し
た８バイトのメモリ領域に書き込まれた４バイトベクト
ルデータペアをそれぞれ異なる２つのベクトルレジスタ
に同時にロードすることが可能となり、ベクトルデータ
の転送効率を高め、ベクトル演算処理の高速化を図るこ
とができる点である。

【００８４】また、本発明の効果は、Ｘオペランドに２
つの転送先ベクトルレジスタ番号を、Ｙオペランドに要
素間距離を格納したスカラレジスタ番号を、Ｚオペラン
ドにデータ転送開始アドレスを格納したスカラレジスタ
番号をセットして４バイトベクトルデータペア移送命令
を実行することにより、連続した８バイトのメモリ領域
に格納された４バイトベクトルデータペアが要素間距離
毎に規則的にメモリユニット上に配置された４バイトベ
クトルデータペア群の上位４バイトベクトルデータおよ
び下位４バイトベクトルデータをそれぞれ異なるベクト
ルレジスタにパイプライン処理でロードできる点であ
る。

【００８５】さらに、本発明の効果は、Ｘオペランドに
２つの転送先ベクトルレジスタ番号を、Ｙオペランドに
ベクトルデータを収集する先頭メモリアドレス群を格納
したベクトルレジスタのレジスタ番号をセットして４バ
イトベクトルデータペア収集命令を実行することによ
り、連続した８バイトのメモリ領域に格納された４バイ
トベクトルデータペアがメモリユニット上の先頭メモリ
アドレス群のメモリ位置に配置された４バイトベクトル
データペア群の上位４バイトベクトルデータおよび下位
４バイトベクトルデータをそれぞれ異なるベクトルレジ
スタにパイプライン処理でロードできる点である。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る４バイトベクトル
データペアロード方式の構成を示す回路ブロック図であ
る。

【図２】本実施の形態に係る４バイトベクトルデータペ
アロード方式で用いられる命令のフォーマットを説明す
る図である。

【図３】図１中のチャネル切替機構およびチャネル切替
制御回路をより詳細に示す回路ブロック図である。

【符号の説明】

１１ メモリユニット １２ ベクトルユニット １３，１３０〜１３ｎ ベクトルレジスタ ２１ オペレーションコード ２２ Ｘオペランド ２３ Ｙオペランド ２４ Ｚオペランド １２１ チャネル切替機構 １２２ チャネル切替制御回路 １２３ 命令発行制御回路 １２４ ベクトル長レジスタ １２１１，１２１２，１２２５ セレクタ １２２１〜１２２４ デコーダ Ｓ０〜Ｓｎ セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼山 浩一 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ベクトル演算処理を行うベクトルプロセ
   ッサにおいて、 ベクトルデータを格納するメモリユニットと、このメモ
   リユニットと８バイトのデータパスを介して接続されベ
   クトル演算を実行するためにベクトルデータを格納する
   複数のベクトルレジスタと、８バイトベクトルデータの
   上位４バイトおよび下位４バイトの転送先のベクトルレ
   ジスタを切り替えるチャネル切替機構と、このチャネル
   切替機構を制御するチャネル切替制御回路と、命令を受
   けて命令の発行制御を行う命令発行制御回路と、ベクト
   ルデータの要素数をセットするベクトル長レジスタとを
   備え、 アプリケーションプログラムに依存して前記メモリユニ
   ット上の連続した８バイトのメモリ領域に格納された４
   バイトベクトルデータペアを８バイトベクトルデータと
   して読み出し、該８バイトベクトルデータのうちの上位
   ４バイトベクトルデータおよび下位４バイトベクトルデ
   ータをそれぞれ異なるベクトルレジスタにロードするこ
   とを特徴とする４バイトベクトルデータペアロード方
   式。
2. 【請求項２】 ベクトル演算処理を行うベクトルプロセ
   ッサにおいて、 ベクトルデータを格納するメモリユニットと、 このメモリユニットと８バイトのデータパスを介して接
   続されベクトル演算を実行するためにベクトルデータを
   格納する複数のベクトルレジスタと、 ベクトルデータの要素数をセットするベクトル長レジス
   タと、 前記メモリユニットから読み出された８バイトのベクト
   ルデータの上位４バイトおよび下位４バイトの転送先の
   ベクトルレジスタを切り替えるチャネル切替機構と、 発行された命令が４バイトベクトルデータペアロード命
   令である場合、前記メモリユニットから読み出された８
   バイトの上位４バイトおよび下位４バイトを４バイトベ
   クトルデータペアロード命令で指定されたそれぞれ異な
   るベクトルレジスタに転送するように前記チャネル切替
   機構を制御するチャネル切替制御回路と、 ４バイトベクトルデータペアロード命令を受けてアプリ
   ケーションプログラムに依存してメモリユニット上の連
   続した８バイトのメモリ領域に格納された４バイトベク
   トルデータペアを８バイトベクトルデータとして読み出
   し、該８バイトベクトルデータのうちの上位４バイトベ
   クトルデータおよび下位４バイトベクトルデータをそれ
   ぞれ異なるベクトルレジスタにロードする処理を前記ベ
   クトル長レジスタにセットされたベクトルデータの要素
   数だけ繰り返すように制御する命令発行制御回路とを有
   することを特徴とする４バイトベクトルデータペアロー
   ド方式。
3. 【請求項３】 前記４バイトベクトルデータペアロード
   命令が４バイトベクトルデータペア移送命令の場合、Ｘ
   オペランドに２つの転送先ベクトルレジスタ番号を、Ｙ
   オペランドに要素間距離を格納したスカラレジスタ番号
   を、Ｚオペランドにデータ転送開始アドレスを格納した
   スカラレジスタ番号をセットし、連続した８バイトのメ
   モリ領域に格納された４バイトベクトルデータペアが前
   記要素間距離毎に規則的に前記メモリユニット上に配置
   された４バイトベクトルデータペア群の上位４バイトベ
   クトルデータおよび下位４バイトベクトルデータをそれ
   ぞれ異なるベクトルレジスタにパイプライン処理でロー
   ドする請求項１または２記載の４バイトベクトルデータ
   ペアロード方式。
4. 【請求項４】 前記４バイトベクトルデータペアロード
   命令が４バイトベクトルデータペア収集命令の場合、Ｘ
   オペランドに２つの転送先ベクトルレジスタ番号を、Ｙ
   オペランドにベクトルデータを収集する先頭メモリアド
   レス群を格納したベクトルレジスタのレジスタ番号をセ
   ットし、連続した８バイトのメモリ領域に格納された４
   バイトベクトルデータペアが前記メモリユニット上の前
   記先頭メモリアドレス群のメモリ位置に配置された４バ
   イトベクトルデータペア群の上位４バイトベクトルデー
   タおよび下位４バイトベクトルデータをそれぞれ異なる
   ベクトルレジスタにパイプライン処理でロードする請求
   項１または２記載の４バイトベクトルデータペアロード
   方式。