JPH09246890A - 電力増幅装置 - Google Patents

Abstract

(57)【要約】 【課題】急な大入力による片クリップの発生を防止す
る。 【解決手段】ＢＴＬ増幅器１８の２つの出力信号は、加
算回路２４で加算された後、電源回路２７に印加され
る。電源回路２７から発生する第２電源電圧Ｖｃｃ２は
加算回路２４に応じて変化し、その変化はＢＴＬ増幅器
１８の出力の変化に追従している。そして、Ｖｃｃ２は
第１及び第２出力増幅器１９ａ及び１９ｂに印加され
る。Ｖｃｃ２はダイオード２６のカソードに印加され、
Ｖｃｃ２が第１電源電圧Ｖｃｃ１より低いとＶｃｃ１が
ＢＴＬ増幅器１８に印加され、Ｖｃｃ２がＶｃｃ１より
高いとＶｃｃ２がＢＴＬ増幅器１８に印加される。ま
た、出力直流電圧がアースレベルに近い低いレベルに設
定される第１差動増幅器１０の出力信号に応じて、負荷
２０を半波信号でＢＴＬ駆動するので、大入力が印加さ
れても片クリップは発生しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力トランジスタ
のコレクタ損失を低減する電力増幅装置に関する。

【０００２】

【従来の技術】従来、出力トランジスタのコレクタ損失
を低減することを目的とした電力増幅装置が、特開昭５
２−１１２２６２号に開示されている。このような電力
増幅装置のうち、出力トランジスタ段がＳＥＰＰ（Sing
le Ended Push-Pull）接続されるＳＥＰＰ増幅器を図２
の如く示す。

【０００３】図２において、入力オーディオ信号は、駆
動回路（１）に印加され、入力オーディオ信号の振幅に
応じて出力トランジスタ（２）または出力トランジスタ
（３）が動作する。正の振幅の入力信号が印加されたと
き、出力トランジスタ（２）が動作し、また、負の振幅
の入力信号が印加されたとき、出力トランジスタ（３）
が動作する。その為、負荷となるスピーカ（４）はプッ
シュプルの関係で駆動される。

【０００４】また、出力トランジスタ（２）のコレクタ
にダイオード（５ａ）を介して第１正電源Ｖ１（６ａ）
が、また、出力トランジスタ（３）のコレクタにダイオ
ード（５ｂ）を介して第１負電源−Ｖ１（６ｂ）が接続
される。さらに、出力トランジスタ（２）のコレクタに
トランジスタ（７ａ）のコレクタ・エミッタ路を介して
第２正電源Ｖ２（８ａ）が、また、出力トランジスタ
（３）のコレクタにはトランジスタ（７ｂ）のコレクタ
・エミッタ路を介して第２負電源−Ｖ２（８ｂ）が接続
されている。尚、トランジスタ（７ａ）及び（７ｂ）の
ベースに正バイアス電源Ｖ３及び負バイアス電源−Ｖ３
（９ａ）及び（９ｂ）がそれぞれ接続される。

【０００５】入力信号レベルが小さく、ＳＥＰＰ増幅回
路の正出力信号＋Ｖｏが、Ｖｏ＋Ｖ３＜Ｖ１の状態で
は、トランジスタ（７ａ）はオフするので、出力トラン
ジスタ（２）のコレクタに第１正電源（６ａ）の出力電
圧がダイオード（５ａ）を介して印加される。また、入
力信号が負の振幅の場合、同様にして、トランジスタ
（７ｂ）はオンするので、出力トランジスタ（３）のコ
レクタに第１負電源（６ｂ）の出力電圧がダイオード
（５ｂ）を介して印加される。

【０００６】入力信号が大入力になり、ＳＥＰＰ増幅器
の正出力信号ＶｏがＶｏ＋Ｖ３＞Ｖ１となる状態では、
トランジスタ（７ａ）が導通する。その為、出力トラン
ジスタ（２）のコレクタに電圧Ｖ１＋Ｖ２が印加され
る。また、入力信号が負の振幅の場合、同様にしてトラ
ンジスタ（７ｂ）がオンし、出力トランジスタ（３）の
コレクタに第１及び第２負電源（６ｂ）及び（６ａ）の
出力電圧（−Ｖ１−Ｖ２）が印加される。尚、この状態
では、ダイオード（５ａ）及び（５ｂ）のカソード電圧
はアノード電圧より低く、ダイオード（５ａ）及び（５
ｂ）がオフするので、第１正電源（６ａ）及び第１負電
源（６ｂ）の出力電圧はダイオード（５ａ）及び（５
ｂ）を介しては出力トランジスタ（２）及び（３）に印
加されない。

【０００７】よって、入力信号に応じて電源電圧が切り
換わるので、出力トランジスタのコレクタ損失を低減で
きるとともに、電源電圧は入力信号に素早く切り換わり
クリップが発生しない。

【０００８】

【発明が解決しようとする課題】しかしながら、図１の
ＳＥＰＰ増幅器の中点電圧は電源電圧の真中に設定さ
れ、２電源のているので、図１のＳＥＰＰ増幅器は２電
源方式で動作するものであった。２電源方式の場合、単
一電源方式に比べ当然電源回路が増えるため回路構成が
複雑になるという問題が発生し、ＩＣ化に不適であっ
た。

【０００９】ところで、増幅器の中点電圧を電源電圧の
１／２に設定せずにアースに非常に近い値に設定するこ
とにより、増幅器の高効率化及び増幅器の出力信号のノ
ンクリップ化を達成した技術について、特開平６−３３
８７３８号がある。この技術を使用すれば、単一電源で
事足りるので、構成簡単にして大きな効果を得られる電
力増幅装置を提供できる。しかしながら、前記特開平６
−３３８７３８号の電力増幅装置はコイルを必須とした
スイッチングレギュレータを使用するので、不要輻射の
問題とともにＩＣ化に不適であるという問題がある。

【００１０】

【課題を解決するための手段】本発明は、非線形加算回
路と、入力信号を増幅するとともに、前記非線形加算回
路の出力信号に応じて制御される非線形増幅器と、前記
非線形増幅器の出力信号をそれぞれ増幅する第１及び第
２出力増幅器と、を備え、前記第１及び第２出力増幅器
を負荷に対してＢＴＬ接続して成るとともに、非線形回
路は前記第１及び第２出力増幅器の出力信号を非線形加
算する電力増幅装置において、固定の第１電源電圧を発
生する第１電源と、前記第１及び第２出力増幅器の出力
信号を加算する加算回路と、該加算回路の出力信号に追
従する第２電源電圧を発生する第２電源と、を備え、前
記第２電源電圧が所定レベルより低いとき前記第１電源
電圧を前記第１及び第２出力増幅器の電源電圧とし、前
記第２電源電圧が所定レベルより高いとき第２電源電圧
を前記第１及び第２出力増幅器の電源電圧とすることを
特徴とする。

【００１１】また、前記第１及び第２出力増幅器の電源
電圧の切り換えは、前記第２電源電圧が前記第２電源電
圧より高いとき導通する導通手段により行われることを
特徴とする。さらに、前記導通手段は、アノードが第１
電源に、カソードが第２電源に接続されるダイオードで
あることを特徴とする。

【００１２】

【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、（１０）は正負の２つの入力端子（１１）及
び（１２）と、出力信号の直流レベルを設定する共通端
子（１３）と、正負の２つの出力端子（１４）及び（１
５）とを備え、一方の入力端子からの入力信号を抵抗Ｒ
１及びＲ２の比で定まる利得により増幅する第１差動増
幅器、（１６）及び（１７）は前記第１差動増幅器（１
０）の互いに逆相の２つの出力信号が印加されるバイア
ス回路、（１８）は第１出力増幅器（１９ａ）と第２出
力増幅器（１９ｂ）とにより構成され負荷（２０）を駆
動するＢＴＬ増幅器、（２１）は第１及び第２出力増幅
器（１９ａ）及び（１９ｂ）の出力信号のレベルが所定
値より高いとき加算動作を行い、所定値より低いとき入
出力端子間がクランプ動作を行う非線形加算回路、（２
２）は非線形加算回路（２１）の出力信号と基準電源
（２３）の基準電圧Ｖｒｅｆとの差に応じた比較出力信
号を第１差動増幅器（１０）の共通端子（１３）に印加
する第２差動増幅器、（２４）は第１及び第２出力増幅
器（（負荷（２０）の両端に発生する２つの出力信号を
加算する加算回路、（２５）は第１電源電圧Ｖｃｃ１を
発生する第１電圧電源、（２６）はアノードが第１電圧
電源（２５）に接続されたダイオード、（２７）は第２
電圧電源（２８）、バイアス源（２９）、ＮＰＮトラン
ジスタ（３０）及びＮＰＮトランジスタ（３１）とから
なり、加算回路（２４）の出力信号に応じて第２電源電
圧Ｖｃｃ２を発生する第２電源である。尚、図１の第１
差動増幅器と、バイアス回路（１６）及び（１７）と、
ＢＴＬ増幅器（１８）と、非線形加算回路（２１）と、
第２差動増幅器（２２）とについては、特開平６−３３
８７３８号に詳述されているので、動作説明を省略す
る。

【００１３】図１において、出力端子（３２）及び（３
３）の出力信号は、図３（イ）及び（ロ）の如き、出力
直流電圧が電源電圧Ｖｃｃの半分の値Ｖｃｃ／２以下
で、アースレベルに近い値に設定されるとともに、半波
波形を有した信号である。出力端子（３２）及び（３
３）の出力信号は加算回路（２４）で加算され、加算回
路（２４）の出力信号は図３（ハ）の如くなる。加算回
路（２４）の出力信号は第２電源（２７）に印加され、
第２電源（２６）は加算回路（２４）の出力信号に追従
した第２電源電圧Ｖ２が発生する。第２電源電圧Ｖ２
は、図４（イ）及び（ロ）の如く、出力端子（３２）及
び（３３）の出力信号に対して所定電圧だけ離れた電源
電圧になる。

【００１４】尚、第２電源（２７）において、加算回路
（２４）の出力信号がバイアス源（２９）によりレベル
シフトされた後ＮＰＮトランジスタ（３０）のベースに
印加され、ＮＰＮトランジスタ（３０）のエミッタ電圧
はＮＰＮトランジスタ（３１）のベースに印加される。
ＮＰＮトランジスタ（３０）及び（３１）は能動領域で
動作するので、ＮＰＮトランジスタ（３１）のエミッタ
電圧は、ＮＰＮトランジスタ（３０）のベース電圧から
ＮＰＮトランジスタ（３０）及び（３１）のベース・エ
ミッタ間電圧２・Ｖｂｅ分だけ低下した電圧が発生す
る。

【００１５】図１の電力増幅装置の初期状態において、
入力信号が第１差動増幅回路（１０）に印加されず、第
１及び第２出力増幅器（１９ａ）及び（１９ｂ）から出
力信号が発生しない。この状態では、第１及び第２出力
増幅器（１９ａ）及び（１９ｂ）の電源電圧Ｖｘは第１
電源（２５）の第１電源電圧Ｖ１になる。次に、入力信
号が小の場合では、ダイオード（２６）のオン電圧をＶ
Ｄとし、加算回路（２４）の電圧をＶａとし、バイアス
電源（２９）のレベルシフト分の電圧をＶｂとすると、
（Ｖ１−ＶＤ）＞（Ｖａ＋Ｖｂ−２・Ｖｂｅ）となるの
で、ＮＰＮトランジスタ（３０）及び（３１）はオフす
る。また、ダイオード（２６）がオンするので、第１及
び第２出力増幅器（１９ａ）及び（１９ｂ）の電源電圧
Ｖｘは固定の第１電源電圧Ｖ１になる。

【００１６】また、入力信号が大になる場合、（Ｖ１−
ＶＤ）＜（Ｖａ＋Ｖｂ−２・Ｖｂｅ）となるので、ＮＰ
Ｎトランジスタ（３０）及び（３１）はオンし、ダイオ
ード（２６）はオフする。よって、第１及び第２出力増
幅器（１９ａ）及び（１９ｂ）の出力信号が所定レベル
以上では電源電圧Ｖｘは第２電源電圧Ｖ２になり、電源
電圧Ｖｘは加算回路（２４）の出力信号に追従して変化
する。

【００１７】図４を用いて説明すれば、入力信号が小で
ある場合、第１及び第２出力増幅器（１９ａ）及び（１
９ｂ）の電源電圧Ｖｘは、図４（ハ）及び（ニ）の如
く、第１及び第２出力増幅器（１９ａ）及び（１９ｂ）
の出力信号によらず固定の第１電源電圧Ｖ１になる。入
力信号が大になると、前記電源電圧Ｖｘは、図４（イ）
及び（ロ）の如く、第１及び第２出力増幅器（１９ａ）
及び（１９ｂ）の出力信号に応じて第１電源電圧Ｖ１か
ら第２電源電圧Ｖ２に切り換わる。

【００１８】次に、入力信号が急激に小から大になった
場合について説明する。図４（イ）及び（ロ）から明ら
かなように、第１及び第２出力増幅器（１９ａ）及び
（１９ｂ）の出力直流電圧がアースレベルに近い固定値
に設定されており、また、負荷（２０）を半波信号でＢ
ＴＬ駆動している。その為、急な大入力により第１及び
第２出力増幅器（１９ａ）及び（１９ｂ）の電源電圧Ｖ
ｘが切り換わっても、第１及び第２出力増幅器（１９
ａ）及び（１９ｂ）の出力信号は十分に振れるので、第
１及び第２出力増幅器（１９ａ）及び（１９ｂ）の出力
信号の片クリップを防止できる。

【００１９】図５は消費電力と出力レベルとの関係を示
す図であり、図５の曲線（ａ）の如く第１及び第２出力
増幅器（１９ａ）及び（１９ｂ）の出力レベルに応じて
電源電圧Ｖｘが切り換わるため消費電力が抑制される。
特に、小入力時、本発明の電力増幅装置の消費電力を図
５の曲線（ｂ）の如き従来のＢ級増幅器と比べて大幅に
改善することができ、出力トランジスタのコレクタ損失
を低減できる。

【００２０】また、図１の電力増幅装置によれば、電源
電圧発生にコイル等の素子を用いず、また、電源電圧切
り換え時滑らかに切り換わるので、不要輻射が発生する
という恐れがない。また、第１電源電圧Ｖｃｃ１の導通
手段として、ダイオード（２６）に限ることはないが、
ダイオード（２６）を用いれば回路構成を簡単にするこ
とができる。

【００２１】

【発明の効果】以上述べた如く、本発明に依れば、出力
直流電圧がアースレベルに近い固定値に設定されるとと
もに、負荷を半波信号でＢＴＬ駆動する電力増幅装置の
出力信号を用いて電源電圧を切り換えているので、電源
切り換え方式の電力増幅装置を単一電源で構成すること
ができる。

【００２２】また、電力増幅装置の出力信号に応じて第
１電源電圧と第２電源電圧とを切り換えているので、電
力増幅装置の出力信号レベルに適した電源電圧が得ら
れ、単一電源の電力増幅装置の出力トランジスタのコレ
クタ損失を効果的に低減することができる。さらに、電
力増幅装置の出力直流電圧がアースレベルに近い低い値
に設定されるとともに、半波信号で負荷を駆動する電力
増幅装置の出力信号を用いているので、急な大入力によ
る電源切り換え時電力増幅装置の出力信号は十分に振れ
片クリップの発生を防止することができ、聴感上の違和
感も防止することができる。

【００２３】また、電源切り換えにダイオードを用いて
いるので、回路構成を簡単化できるとともに不要輻射の
発生を防止することができる。特に、ラジオ受信機のオ
ーディオパワーアンプとして用いた場合には、高周波段
への不要輻射の悪影響を防止することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す回路図である。

【図２】従来例を示す回路図である。

【図３】各々の回路の出力信号を示す特性図である。

【図４】ＢＴＬ増幅器１８の出力信号と電源電圧との関
係を示す特性図である。

【図５】出力と消費電力との関係を示す特性図である。

【符号の説明】

１０ 第１差動増幅器 １１ 正入力端子 １２ 負入力端子 １３ 共通端子 １４ 正出力端子 １５ 負出力端子 １６、１７ バイアス回路 １８ ＢＴＬ増幅器 １９ａ及び１９ｂ 第１及び第２出力増幅器 ２０ 負荷 ２１ 非線形加算回路 ２２ 第２差動増幅器 ２３ 基準電源 ２４ 加算回路 ２５ 第１電圧電源 ２６ ダイオード ２７ 電源回路 ２８ 第２電圧電源 ２９ バイアス源 ３０ ＮＰＮトランジスタ ３１ ＮＰＮトランジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】非線形加算回路と、入力信号を増幅すると
   ともに、前記非線形加算回路の出力信号に応じて制御さ
   れる非線形増幅器と、前記非線形増幅器の出力信号をそ
   れぞれ増幅する第１及び第２出力増幅器と、を備え、前
   記第１及び第２出力増幅器を負荷に対してＢＴＬ接続し
   て成るとともに、非線形回路は前記第１及び第２出力増
   幅器の出力信号を非線形加算する電力増幅装置におい
   て、 固定の第１電源電圧を発生する第１電源と、 前記第１及び第２出力増幅器の出力信号を加算する加算
   回路と、 該加算回路の出力信号に追従する第２電源電圧を発生す
   る第２電源と、を備え、前記第２電源電圧が所定レベル
   より低いとき前記第１電源電圧を前記第１及び第２出力
   増幅器の電源電圧とし、前記第２電源電圧が所定レベル
   より高いとき第２電源電圧を前記第１及び第２出力増幅
   器の電源電圧とすることを特徴とする電力増幅装置。
2. 【請求項２】前記第１及び第２出力増幅器の電源電圧の
   切り換えは、前記第２電源電圧が前記第２電源電圧より
   高いとき導通する導通手段により行われることを特徴と
   する請求項１記載の電力増幅装置。
3. 【請求項３】前記導通手段は、アノードが第１電源に、
   カソードが第２電源に接続されるダイオードであること
   を特徴とする請求項２記載の電力増幅装置。