JPH09246663A - Manufacture of semiconductor laser - Google Patents
Manufacture of semiconductor laserInfo
- Publication number
- JPH09246663A JPH09246663A JP5294396A JP5294396A JPH09246663A JP H09246663 A JPH09246663 A JP H09246663A JP 5294396 A JP5294396 A JP 5294396A JP 5294396 A JP5294396 A JP 5294396A JP H09246663 A JPH09246663 A JP H09246663A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming groove
- semiconductor laser
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、チップを形成する
工程においてウエハ割れ等のトラブルを低減できる半導
体レーザの造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor laser capable of reducing troubles such as wafer cracking in a chip forming process.
【0002】[0002]
【従来の技術】図4は従来の半導体レーザの模式図であ
り、41は半導体レーザ、42はp−n接合部、43は
発熱部、44はGaAs基板、45、46は電極、47
は融着金属、48はヒートシンクである。従来の構造に
おいては、GaAsの熱伝導率が非常に小さいので、基
板側への放熱は悪く、基板全面を化学エッチングあるい
は機械研磨により薄くし、その後基板側電極を形成した
後バー形成及びチップ形成を行なっていた。一方、この
ような回路の形成された半導体ウエハを切断してチップ
を形成する方法としては、 半導体ウエハを高速回転
するダイシングブレードによって切断するか(例えば、
特願平5−11850号)、 半導体ウエハの切断線
上をダイヤモンド等によって傷をつけ、この傷に従って
へき開する方法が採られている。2. Description of the Related Art FIG. 4 is a schematic view of a conventional semiconductor laser. 41 is a semiconductor laser, 42 is a pn junction, 43 is a heat generating part, 44 is a GaAs substrate, 45 and 46 are electrodes, 47.
Is a fusion metal, and 48 is a heat sink. In the conventional structure, since the thermal conductivity of GaAs is extremely low, heat dissipation to the substrate side is poor, and the entire surface of the substrate is thinned by chemical etching or mechanical polishing. Was being done. On the other hand, as a method for cutting a semiconductor wafer on which such a circuit is formed to form a chip, a semiconductor wafer is cut by a dicing blade that rotates at high speed (for example,
Japanese Patent Application No. 5-11850), a method is employed in which a cutting line of a semiconductor wafer is scratched with diamond or the like and cleaved according to the scratch.
【0003】[0003]
【発明が解決しようとする課題】このような従来の方法
は、半導体ウエハを高速で切断することができるので製
造効率の点で優れているが、ウエハ割れを起こすことが
ある。さらに、上記のように発熱領域における基板の厚
さを薄く形成した半導体レーザは、ウエハを切断してい
る時に破損するという問題があった。そこで本発明は、
ウエハ割れあるいは薄くなっている部分で破損が生じる
ことのない半導体レーザの製造方法を提供することを目
的とする。The conventional method as described above is excellent in manufacturing efficiency because a semiconductor wafer can be cut at high speed, but it may cause wafer cracking. Further, the semiconductor laser in which the thickness of the substrate in the heat generating region is thin as described above has a problem that the semiconductor laser is damaged when the wafer is cut. Therefore, the present invention
It is an object of the present invention to provide a method for manufacturing a semiconductor laser that does not cause a wafer crack or damage in a thinned portion.
【0004】[0004]
【課題を解決するための手段】本発明に係わる半導体レ
ーザの製造方法は、半導体基板上に第1クラッド層、活
性層、第2クラッド層、コンタクト層を形成し、その後
トレンチを設けて半導体レーザを形成すると共に活性層
直下に位置する基板の裏側には電極形成用溝が設けられ
てなる半導体レーザを製造する方法であって、電極形成
用溝とチップ形成用溝とを同一工程で形成し、最終工程
においてチップ形成用溝に従って前記基板をへき開して
チップを形成することを特徴とする。According to the method of manufacturing a semiconductor laser of the present invention, a first clad layer, an active layer, a second clad layer and a contact layer are formed on a semiconductor substrate, and then a trench is provided to form a semiconductor laser. A method for manufacturing a semiconductor laser in which a groove for electrode formation is provided on the back side of the substrate located immediately below the active layer, and the groove for electrode formation and the groove for chip formation are formed in the same step. In the final step, the substrate is cleaved along the chip forming groove to form chips.
【0005】上記の製造方法は、 半導体基板の表面
に前記半導体レーザを形成する工程と、 基板の裏面にレジストをパターニングして電極形成
用溝とチップ形成用溝のエッチングマスクとを同一工程
で形成する工程と、 残留したレジストをマスクとして基板をエッチング
し、電極形成用溝とチップ形成用溝を形成する工程と、 残留したレジストを一旦除去し、再度レジストを塗
布する工程と、 チップ形成用溝のレジストを残すようにパターニン
グする工程と、 電極形成用溝に電極材を埋め込み、電極を形成する
工程と、 残留したレジストを除去し、形成されたチップ形成
用溝に従って基板をへき開してチップを形成する工程と
を有することを特徴とする。In the above-mentioned manufacturing method, the step of forming the semiconductor laser on the front surface of the semiconductor substrate and the step of patterning a resist on the back surface of the substrate to form the etching mask for the electrode forming groove and the chip forming groove in the same step. And the step of etching the substrate using the residual resist as a mask to form the electrode forming groove and the chip forming groove, the step of once removing the residual resist and applying the resist again, and the chip forming groove. Patterning so as to leave the resist of, the step of forming an electrode by embedding the electrode material in the electrode forming groove, removing the remaining resist, cleaving the substrate according to the formed chip forming groove to form a chip. And a forming step.
【0006】[0006]
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。なお、図面の説明において同一要
素には同一符号を付し、重複する説明を省略する。図1
は本発明に係わる半導体レーザの構成を示す斜視図であ
り、10はn−InP基板、11はn−InP第1クラ
ッド層、12はInGaAsP活性層、13はp−In
P第2クラッド層、14はp−InGaAsコンタクト
層、15はSiO2膜(酸化シリコン膜)、16はTi
PtAu電極、17はAuGeNiTiAu電極、18
はトレンチである。レーザ発振は2つのトレンチ18の
間のInGaAsP活性層12において発生する。この
部分が発熱部となるが、この下方のn−InP基板10
の厚さは、他の部分より薄くなっており、その下に形成
された17の方にも熱は効率よく伝導することが出来
る。DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description. FIG.
1 is a perspective view showing a structure of a semiconductor laser according to the present invention, 10 is an n-InP substrate, 11 is an n-InP first cladding layer, 12 is an InGaAsP active layer, and 13 is p-In.
P second clad layer, 14 p-InGaAs contact layer, 15 SiO 2 film (silicon oxide film), 16 Ti
PtAu electrode, 17 is AuGeNiTiAu electrode, 18
Is a trench. Laser oscillation occurs in the InGaAsP active layer 12 between the two trenches 18. This portion serves as a heat generating portion, and the n-InP substrate 10 below the heat generating portion.
Has a smaller thickness than other portions, and heat can be efficiently conducted to the portion 17 formed thereunder.
【0007】本発明の製造方法は、半導体基板10上に
第1クラッド層11、活性層12、第2クラッド層1
3、コンタクト層14を形成し、その後トレンチ18を
設けて半導体レーザを形成すると共に活性層12の直下
に位置する基板10の裏側には電極形成用溝19が設け
られてなる半導体レーザを製造する方法であって、電極
形成用溝19とチップ形成用溝20とを同一工程で形成
し、最終工程においてチップ形成用溝20に従って基板
10をへき開してチップを形成することを特徴とする。According to the manufacturing method of the present invention, the first cladding layer 11, the active layer 12, and the second cladding layer 1 are formed on the semiconductor substrate 10.
3. Form a contact layer 14 and then form a trench 18 to form a semiconductor laser, and manufacture a semiconductor laser in which an electrode forming groove 19 is provided on the back side of the substrate 10 located immediately below the active layer 12. The method is characterized in that the electrode forming groove 19 and the chip forming groove 20 are formed in the same step, and in the final step, the substrate 10 is cleaved according to the chip forming groove 20 to form a chip.
【0008】図2及び図3に従って本発明の製造工程を
説明する。 CVD法により、n−InP基板10上にn−In
P第1クラッド層11、InGaAsP活性層12、p
−InP第2クラッド層13、p−InGaAsコンタ
クト層14を成長し、その表面にフォトリソグラフィ技
術を用いてトレンチ18をウエットエッチング法で形成
する。2つのトレンチ18の間が電流の注入領域とな
り、レーザ発振を活性層12において引き起こす(図2
(a))。 上記の基板の上面及び裏面にに夫々レジスト1、2
を塗布する(図2(b))。 次に基板10の裏面にレジスト2をパターニング
し、電極形成用溝19とチップ形成用溝20のエッチン
グマスクとを同一工程で形成する(図2(c))。 残留したレジスト2をマスクとして、電極形成用溝
19及びチップ形成用溝20をエッチング法(化学、ド
ライの何れでも良い)で形成する。電極形成用溝19は
発振領域の下のn−InP基板10に形成される。基板
10の厚さは300〜400μmなので、溝19の底部
は強度の関係上溝幅が20μm以下、p−InGaAs
コンタクト層14から10μm以上にすることが好まし
い(図2(d))。 レジスト1、2を除去する(図2(e))。 基板10の裏面にレジスト3を塗布する(図3
(f))。 チップ形成用溝20にレジスト3を残すようにパタ
ーニングする(図3(g))。 電極形成用溝19
に電極材を埋め込み、電極17を形成する(図3
(h))。 レジスト3を除去する(図3(i))。その後、
チップ形成用溝20に従ってへき開して半導体チップを
形成する(図3(j))。The manufacturing process of the present invention will be described with reference to FIGS. The n-In is formed on the n-InP substrate 10 by the CVD method.
P first clad layer 11, InGaAsP active layer 12, p
A -InP second cladding layer 13 and a p-InGaAs contact layer 14 are grown, and a trench 18 is formed on the surface thereof by a wet etching method using a photolithography technique. A current injection region between the two trenches 18 causes laser oscillation in the active layer 12 (see FIG. 2).
(A)). Resists 1 and 2 are formed on the upper and lower surfaces of the substrate, respectively.
Is applied (FIG. 2 (b)). Next, the resist 2 is patterned on the back surface of the substrate 10 to form an electrode forming groove 19 and an etching mask for the chip forming groove 20 in the same step (FIG. 2C). Using the remaining resist 2 as a mask, the electrode forming groove 19 and the chip forming groove 20 are formed by an etching method (either chemical or dry). The electrode forming groove 19 is formed in the n-InP substrate 10 below the oscillation region. Since the thickness of the substrate 10 is 300 to 400 μm, the bottom of the groove 19 has a groove width of 20 μm or less because of its strength.
It is preferable that the contact layer 14 has a thickness of 10 μm or more (FIG. 2D). The resists 1 and 2 are removed (FIG. 2E). The resist 3 is applied to the back surface of the substrate 10 (see FIG. 3).
(F)). Patterning is performed so that the resist 3 remains in the chip forming groove 20 (FIG. 3G). Electrode forming groove 19
An electrode material is embedded in the electrode to form the electrode 17 (see FIG. 3).
(H)). The resist 3 is removed (FIG. 3 (i)). afterwards,
A semiconductor chip is formed by cleavage along the chip forming groove 20 (FIG. 3 (j)).
【0009】[0009]
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。The present invention is embodied in the form described above and has the following effects.
【0010】基板を切断するためのチップ形成用の溝は
エッチング法によって形成するので機械的力が付加され
ず、切断工程におけるウエハ割れを低減することが出来
る。Since the groove for chip formation for cutting the substrate is formed by the etching method, no mechanical force is applied and the cracking of the wafer in the cutting process can be reduced.
【0011】また、同様の理由により半導体基板が薄く
なっている発振領域においても、ウエハの破損を低減す
ることが出来る。Further, damage of the wafer can be reduced even in the oscillation region where the semiconductor substrate is thin for the same reason.
【0012】ウエハの切断工程を包含した内容の製法と
なっているが、チップ成形用溝は電極成形用溝と同一工
程で同時に行なっているのでそのための時間が延長され
ることがなく、全体の製造時間が短縮される。Although the manufacturing method includes a wafer cutting step, since the chip forming groove and the electrode forming groove are simultaneously formed in the same step, the time therefor is not extended and the whole process is not performed. Manufacturing time is reduced.
【図1】本発明に係わる半導体レーザの構成を示す斜視
図である。FIG. 1 is a perspective view showing a configuration of a semiconductor laser according to the present invention.
【図2】本発明に係わる半導体レーザの製造工程を説明
する図である。FIG. 2 is a diagram illustrating a manufacturing process of a semiconductor laser according to the present invention.
【図3】本発明に係わる半導体レーザの製造工程を説明
する図である。FIG. 3 is a diagram illustrating a manufacturing process of a semiconductor laser according to the present invention.
【図4】従来の半導体レーザを説明するための断面図で
ある。FIG. 4 is a sectional view for explaining a conventional semiconductor laser.
1、2、3:レジスト 10:n−InP基板 11:n−InP第1クラッド層 12:InGaAsP活性層 13:p−InP第2クラッド層 14:p−InGaAsコンタクト層 16:TiPtAu電極 17:AuGeNiTiAu電極 18:トレンチ 19:電極形成用溝 20:チップ形成用溝 30:基板上に形成された半導体レーザ 41:半導体レーザ 42:p−n接合部 43:発熱部 44:GaAs基板 45、46:電極 47:融着金属 48:ヒートシンク 1, 2 and 3: Resist 10: n-InP substrate 11: n-InP first cladding layer 12: InGaAsP active layer 13: p-InP second cladding layer 14: p-InGaAs contact layer 16: TiPtAu electrode 17: AuGeNiTiAu Electrode 18: Trench 19: Electrode forming groove 20: Chip forming groove 30: Semiconductor laser formed on substrate 41: Semiconductor laser 42: pn junction 43: Heat generating portion 44: GaAs substrate 45, 46: Electrode 47: Fused metal 48: Heat sink
Claims (3)
層、第2クラッド層、コンタクト層を形成し、その後ト
レンチを設けて半導体レーザを形成すると共に活性層直
下に位置する基板の裏側には電極形成用溝が設けられて
なる半導体レーザを製造する方法であって、 電極形成用溝とチップ形成用溝とを同一工程で形成し、
最終工程においてチップ形成用溝に従って前記基板をへ
き開してチップを形成することを特徴とする半導体レー
ザの製造方法。1. A first clad layer, an active layer, a second clad layer, and a contact layer are formed on a semiconductor substrate, and then a trench is provided to form a semiconductor laser, and a backside of the substrate located immediately below the active layer is formed. A method of manufacturing a semiconductor laser having an electrode forming groove, wherein the electrode forming groove and the chip forming groove are formed in the same step,
A method of manufacturing a semiconductor laser, comprising cleaving the substrate according to a chip forming groove in a final step to form a chip.
ザを形成する工程と、 基板の裏面にレジストをパターニングして電極形成
用溝とチップ形成用溝のエッチングマスクとを同一工程
で形成する工程と、 残留したレジストをマスクとして基板をエッチング
し、電極形成用溝とチップ形成用溝を形成する工程と、 残留したレジストを一旦除去し、再度レジストを塗
布する工程と、 チップ形成用溝のレジストを残すようにパターニン
グする工程と、 電極形成用溝に電極材を埋め込み、電極を形成する
工程と、 残留したレジストを除去し、形成されたチップ形成
用溝に従って基板をへき開してチップを形成する工程と
を有することを特徴とする請求項1に記載の半導体レー
ザの製造方法。2. A step of forming the semiconductor laser on the front surface of a semiconductor substrate, and a step of patterning a resist on the back surface of the substrate to form an etching mask for an electrode forming groove and a chip forming groove in the same step, The substrate is etched using the remaining resist as a mask to form the electrode forming groove and the chip forming groove, the remaining resist is once removed and the resist is applied again, and the resist in the chip forming groove is left. Patterning step, the step of embedding an electrode material in the electrode forming groove to form an electrode, the step of removing the residual resist, and cleaving the substrate according to the formed chip forming groove to form a chip. The method for manufacturing a semiconductor laser according to claim 1, further comprising:
面から10μm以上でり、該溝幅は20μm以下である
ことを特徴とする請求項1又は、請求項2に記載の半導
体レーザの製造方法。3. The semiconductor laser according to claim 1, wherein the depth of the electrode forming groove is 10 μm or more from the surface of the contact layer side, and the groove width is 20 μm or less. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5294396A JPH09246663A (en) | 1996-03-11 | 1996-03-11 | Manufacture of semiconductor laser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5294396A JPH09246663A (en) | 1996-03-11 | 1996-03-11 | Manufacture of semiconductor laser |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09246663A true JPH09246663A (en) | 1997-09-19 |
Family
ID=12928960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5294396A Pending JPH09246663A (en) | 1996-03-11 | 1996-03-11 | Manufacture of semiconductor laser |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09246663A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397608B1 (en) * | 2001-01-29 | 2003-09-13 | 삼성전기주식회사 | Light emitting device using GaN series III-V group nitride semiconductor laser diode |
JP2005019653A (en) * | 2003-06-25 | 2005-01-20 | Matsushita Electric Works Ltd | Semiconductor light emitting element and light emitting device |
KR100710956B1 (en) * | 2005-03-21 | 2007-04-24 | 엘에스전선 주식회사 | Laser diode having spot size converter and fabricaing method therefor |
-
1996
- 1996-03-11 JP JP5294396A patent/JPH09246663A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397608B1 (en) * | 2001-01-29 | 2003-09-13 | 삼성전기주식회사 | Light emitting device using GaN series III-V group nitride semiconductor laser diode |
JP2005019653A (en) * | 2003-06-25 | 2005-01-20 | Matsushita Electric Works Ltd | Semiconductor light emitting element and light emitting device |
KR100710956B1 (en) * | 2005-03-21 | 2007-04-24 | 엘에스전선 주식회사 | Laser diode having spot size converter and fabricaing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5882988A (en) | Semiconductor chip-making without scribing | |
JP3970530B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003332676A (en) | Semiconductor optical device | |
EP0860915A3 (en) | Vertical cavity surface emitting laser for high power operation and method of fabrication | |
JPH0529702A (en) | Semiconductor laser and manufacture thereof | |
JP2002171021A (en) | Semiconductor laser, manufacturing method for the semiconductor laser, and mounting method | |
JPH1070335A (en) | Manufacture of semiconductor laser | |
JPH09246663A (en) | Manufacture of semiconductor laser | |
JP3566107B2 (en) | Optical communication module | |
JP2018139264A (en) | Optical semiconductor element and method for manufacturing the same | |
JPH0983081A (en) | Fabrication of semiconductor laser element | |
JP2000183438A (en) | Manufacture of semiconductor laser | |
JP4810808B2 (en) | Manufacturing method of semiconductor laser light emitting device | |
JP2010267795A (en) | Method of manufacturing semiconductor laser element | |
JP3473134B2 (en) | Manufacturing method of semiconductor laser | |
JP4186581B2 (en) | Manufacturing method of semiconductor laser device | |
JPH07112099B2 (en) | Optoelectronic semiconductor device and manufacturing method thereof | |
JP2000068591A (en) | Semiconductor laser and manufacture thereof | |
JPH06338563A (en) | Semiconductor device and manufacture thereof | |
JP2009117616A (en) | Method for manufacturing semiconductor optical element | |
JPH0897496A (en) | Semiconductor laser and its manufacture | |
JP3133555B2 (en) | Semiconductor laser device | |
JPH10290042A (en) | Semiconductor light emitting element and manufacture | |
JPH11251682A (en) | Semiconductor optical element | |
US20040264534A1 (en) | Semiconductor laser device and method for manufacturing the same |