JPH09237905A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JPH09237905A
JPH09237905A JP6935496A JP6935496A JPH09237905A JP H09237905 A JPH09237905 A JP H09237905A JP 6935496 A JP6935496 A JP 6935496A JP 6935496 A JP6935496 A JP 6935496A JP H09237905 A JPH09237905 A JP H09237905A
Authority
JP
Japan
Prior art keywords
oxide film
layer
epitaxial layer
ion implantation
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6935496A
Other languages
Japanese (ja)
Inventor
Takao Murai
敬夫 村井
Takanobu Kobayashi
隆信 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP6935496A priority Critical patent/JPH09237905A/en
Publication of JPH09237905A publication Critical patent/JPH09237905A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To attain desired characteristics at low cost, without increasing man- hours by implanting B at an ion implanting energy in specified range to change he surface concn. of an epitaxial layer as little as not to invert it. SOLUTION: The specific resistance of an epitaxial layer 15 to 0.5-1.0Ω, an oxide layer 16 is grown for selective diffusion in a thickness range of 300-600nm, the guard ring diffusion for ensuring a breakdown voltage is made by the ion implanting method to form a layer having a reverse conductivity to that of a semiconductor substrate on the guard ring. B is implanted into the other main face of the film 16 in the implanting condition that the implanting energy is 50-150keV and dosage is 5×10<14> -1×10<16> /cm<-1> so that the concn. of B implanted through the film 16 into the skirt has influence on the surface concn. of the layer 15. Thus, desired characteristics can be attained, without increasing man-hours.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にショトッキー・バリア・ダイオード
(以下、SBDと略記する。)の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a Schottky barrier diode (hereinafter abbreviated as SBD).

【0002】[0002]

【従来の技術】この種の従来のSBDの製造工程を図1
2乃至図18に示す。ところで、SBDの特性を変化さ
せるためには、従来では、バリアメタルを変えたり、図
19に示すようにバリアハイトの異なるバリアメタル
2,3を2度の工程を経て形成し、目的の特性に合うよ
うにSBDを製作していた。以下に、図12乃至図18
を参照して従来のSBDの製造手順を詳述する。図19
に示すようなSBD1を製作するには、まず、N↑+半
導体基板4上に目標特性が得られるような濃度と厚みの
N↑−エピタキシャル層5を成長させる(図12)。次
に、表面に酸化膜を形成するために、酸化炉で加熱し、
酸化膜6を付ける(図13)。次いで、フォトリソ工程
で目的とする箇所の酸化膜6が除去できるように、マス
キングを行い、バッファ弗酸(B−HF)で当該箇所の
酸化膜6を除去する(図14)。次に、耐圧確保等の目
的でボロンデポジション及びボロンドライブインを行
い、目標特性となるように拡散を行い、ガードリング7
を形成する(図15)。
2. Description of the Related Art The manufacturing process of a conventional SBD of this type is shown in FIG.
2 to FIG. By the way, in order to change the characteristics of the SBD, conventionally, the barrier metal is changed, or barrier metals 2 and 3 having different barrier heights are formed through two steps as shown in FIG. 19 to meet the desired characteristics. Was producing SBD. Below, FIG. 12 to FIG.
A detailed description will be given of a conventional SBD manufacturing procedure with reference to FIG. FIG.
In order to manufacture the SBD 1 as shown in (1), first, the N ↑ -epitaxial layer 5 is grown on the N ↑ + semiconductor substrate 4 in such a concentration and thickness as to obtain the target characteristics (FIG. 12). Next, in order to form an oxide film on the surface, it is heated in an oxidation furnace,
An oxide film 6 is attached (FIG. 13). Next, masking is performed so that the oxide film 6 at the target location can be removed by the photolithography process, and the oxide film 6 at the location is removed by buffer hydrofluoric acid (B-HF) (FIG. 14). Next, boron deposition and boron drive-in are performed for the purpose of ensuring withstand voltage, etc., and diffusion is performed to achieve the target characteristics, and the guard ring 7
Are formed (FIG. 15).

【0003】次に、再度、フォトリソ工程でバリアメタ
ルを付ける部分の酸化膜6が除去できるようにマスキン
グを行い、バッファ弗酸で目的の酸化膜6を除去する
(図16)。次に、ガードリング表面及びエピタキシャ
ル層の表面に第1のバリアメタル2を全面的に蒸着す
る。次いで、フォトリソ工程で第1のバリアメタル2を
選択的に除去する。この選択的に除去された部分にフォ
トリソ技術によって、バリアハイトの異なる第2のバリ
アメタル3を選択的に形成する(図17)。次いで、電
極リードと接続するためのオーミックメタル8両主面に
蒸着し、オーミックメタル8以外のメタルが除去できる
ようなマスクを使用してマスキングを行い、不必要な部
分のメタルをエッチングより除去し(図18)、目的と
する図19のようなSBDを完成させている。
Next, masking is carried out again in the photolithography process so that the oxide film 6 at the portion to which the barrier metal is attached can be removed, and the target oxide film 6 is removed by buffer hydrofluoric acid (FIG. 16). Next, the first barrier metal 2 is entirely vapor-deposited on the surface of the guard ring and the surface of the epitaxial layer. Then, the first barrier metal 2 is selectively removed by a photolithography process. A second barrier metal 3 having a different barrier height is selectively formed by photolithography on the selectively removed portion (FIG. 17). Next, vapor deposition is performed on both main surfaces of the ohmic metal 8 for connecting to the electrode leads, masking is performed using a mask capable of removing metals other than the ohmic metal 8, and unnecessary portions of metal are removed by etching. (FIG. 18), the target SBD as shown in FIG. 19 is completed.

【0004】[0004]

【発明が解決しようとする課題】従来のSBD1は、図
12乃至図18に示すような工程を経て製作されるの
で、バリアメタル2及びバリアメタル3を2回蒸着し、
それに伴い2回のマスキング、エッチング等の工程があ
り、そのため工数が多くなり、製造コストが嵩むなどの
解決すべき課題があった。
Since the conventional SBD 1 is manufactured through the steps shown in FIGS. 12 to 18, the barrier metal 2 and the barrier metal 3 are vapor-deposited twice,
Along with that, there are steps such as masking and etching twice, which increases the man-hours and increases the manufacturing cost, which is a problem to be solved.

【0005】[0005]

【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、イオン注入法を用い、エピタキ
シャル層の表面濃度を反転させない程度に変化させるこ
とにより、バイアハイトが変化し目標の特性を、工数を
増加させずに、しかも安価に製作し得る半導体装置、特
にSBDの製造方法を提供することを目的とするもので
ある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by using the ion implantation method to change the surface concentration of the epitaxial layer to such an extent that it does not invert, the via height changes and the target It is an object of the present invention to provide a method of manufacturing a semiconductor device, especially an SBD, which can be manufactured at low cost without increasing the number of steps.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一方の主面にエピタキシャル成
長させて形成したエピタキシャル層の比抵抗を0.4〜
1.0Ωcmとする第1の工程と、次に、選択拡散をす
るために成長させる酸化膜厚を300〜600nmの範
囲内で成長させる第2の工程と、次に、耐圧を確保する
ために使用されるガードリング拡散を、イオン注入法で
行い、これにより形成されたガードリングの部分には前
記半導体基板の導電型と反対導電型となる導電型層が形
成されると共に、他方の主面に酸化膜を介して注入され
たボロンの裾の部分の濃度がエピタキシャル層表面濃度
に影響するように、イオン注入エネルギーが50〜15
0keVの範囲で、ドーズ量が5×10↑14〜1×1
0↑16個cm↑−2の範囲であるイオン注入条件でボ
ロンを注入する第3の工程とを含むことを特徴とするも
のである。
According to a method of manufacturing a semiconductor device of the present invention, a specific resistance of an epitaxial layer formed by epitaxial growth on one main surface of a semiconductor substrate is 0.4 to 0.4.
A first step of setting the resistance to 1.0 Ωcm, a second step of growing an oxide film to be grown for selective diffusion within a range of 300 to 600 nm, and a second step of securing a breakdown voltage. Diffusion of the guard ring used is carried out by an ion implantation method, and a conductivity type layer having a conductivity type opposite to the conductivity type of the semiconductor substrate is formed on the portion of the guard ring formed by the ion implantation method, and the other main surface The ion implantation energy is 50 to 15 so that the concentration of the hem portion of the boron implanted through the oxide film affects the epitaxial layer surface concentration.
The dose amount is 5 × 10 ↑ 14 to 1 × 1 in the range of 0 keV.
And a third step of implanting boron under ion implantation conditions in the range of 0 ↑ 16 cm ↑ -2.

【0007】[0007]

【発明の実施の形態】以下に、本発明の実施の形態を図
を参照して説明する。まず、本発明の特徴は、図1のよ
うに、ボロンのイオン注入Iによりバリアハイトが変わ
るような表面濃度にコントロールすることである。この
目的のためにはじめから図2のような2段エピタキシャ
ル層5a,5bにすることが考えられるが材料が高くな
る難点を有する。ところで、表面濃度のコントロール
は、使用するエピタキシャル層の比抵抗と、酸化膜厚
と、イオンのイオン注入条件との3つがマッチングする
条件を見つける必要がある。これらの条件がマッチング
しない場合、例えば、イオンの注入条件が強かったり
(図3)、酸化膜が薄かったり(図4)した場合には、
エピタキシャル層が全面P層に反転したり、反転しなか
ったりして耐圧がショートになったり、順電圧降下が高
くなる不具合が発生する。また、酸化膜厚が厚すぎる場
合は、ボロンを完全にブロックするため、濃度変化層が
形成されず、通常の特性しか得られない場合がある。
Embodiments of the present invention will be described below with reference to the drawings. First, the feature of the present invention is to control the surface concentration such that the barrier height is changed by the ion implantation I of boron as shown in FIG. For this purpose, it is conceivable to form the two-stage epitaxial layers 5a and 5b as shown in FIG. 2 from the beginning, but there is a drawback that the material becomes expensive. By the way, in order to control the surface concentration, it is necessary to find a condition in which the resistivity of the epitaxial layer used, the oxide film thickness, and the ion implantation conditions of ions match. If these conditions do not match, for example, if the ion implantation conditions are strong (FIG. 3) or the oxide film is thin (FIG. 4),
The epitaxial layer may or may not be inverted to the P layer on the entire surface, resulting in a short-circuit of the breakdown voltage and a high forward voltage drop. On the other hand, if the oxide film is too thick, boron is completely blocked, so that the concentration change layer is not formed and only normal characteristics may be obtained.

【0008】そこで、図1に示すようなイオン注入法で
の濃度変化層を得るためには、図5乃至図11のような
手順で行う必要がある。すなわち、まず、1×10↑1
9cm↑−3以上のヒ素基板14(As sub)に比
抵抗0.45〜0.5Ωcmの範囲になるようにエピタ
キシャル層15を成長させる(図5)。なお、実験の結
果、下限は0.4Ωcmまで、上限は1.0Ωcmまで
の範囲内でマッチングする条件を見出すことができた。
次に、酸化炉により酸化膜厚490〜520nmになる
ような条件で酸化膜を成長させる(図6)。この酸化膜
の膜厚も実験の結果、下限は300nmまで、上限は5
20nmまでマッチングの条件を見出すことができた。
次に、ガードリング部分を形成するためにマスキングを
行い、次いで、該ガードリング部の酸化膜をエッチング
する(図7)。
Therefore, in order to obtain the concentration changing layer by the ion implantation method as shown in FIG. 1, it is necessary to perform the procedure as shown in FIGS. That is, first, 1 × 10 ↑ 1
An epitaxial layer 15 is grown on an arsenic substrate 14 (As sub) having a size of 9 cm ↑ -3 or more so as to have a specific resistance of 0.45 to 0.5 Ωcm (FIG. 5). As a result of the experiment, a matching condition could be found within a range of the lower limit of 0.4 Ωcm and the upper limit of 1.0 Ωcm.
Next, an oxide film is grown in an oxidizing furnace under conditions such that the oxide film thickness becomes 490 to 520 nm (FIG. 6). As a result of an experiment, the lower limit of the oxide film thickness is 300 nm and the upper limit thereof is 5 nm.
The matching condition could be found up to 20 nm.
Next, masking is performed to form a guard ring portion, and then the oxide film of the guard ring portion is etched (FIG. 7).

【0009】次に、ガードリングの部分にP↑+層17
を形成すると共に、表面濃度変化層18を作るためにボ
ロンを注入する。
Next, the P ↑ + layer 17 is formed on the guard ring portion.
And boron is implanted to form the surface concentration change layer 18.

【0010】上記のボロン注入条件は、上記比抵抗、酸
化膜厚の範囲であれば、実験の結果、注入エネルギー1
00keV、ドース量1×10↑15cm↑−2が適当
であった。しかし、前記の比抵抗の範囲及び酸化膜厚の
範囲に対応させて種々の実験をして見ると、下限が5×
10↑14個cm↑−2、上限が1×10↑16個cm
↑−2のドース量で3条件のマッチングを得ることがで
きた。次いで、アニール処理、酸化等を行い、目的とす
るガードリング拡散深度のP↑層17と、目的とする表
面濃度変化層18を得る(図8)。続いて、バリアメタ
ルを付ける部分を形成するためにマスキングを行い、バ
リア部分の酸化膜16をエッチング除去する(図9)。
As long as the above-mentioned boron implantation conditions are within the above-mentioned specific resistance and oxide film thickness, the experimental result shows that the implantation energy is 1
00 keV and a dose amount of 1 × 10 ↑ 15 cm ↑ -2 were suitable. However, when various experiments were conducted in correspondence with the range of the specific resistance and the range of the oxide film thickness, the lower limit was 5 ×.
10 ↑ 14 pieces cm ↑ -2, the upper limit is 1 × 10 ↑ 16 pieces cm
With the dose amount of ↑ -2, matching of 3 conditions was obtained. Then, annealing treatment, oxidation, etc. are performed to obtain a P ↑ layer 17 having a target guard ring diffusion depth and a target surface concentration change layer 18 (FIG. 8). Subsequently, masking is performed to form a portion to which a barrier metal is attached, and the oxide film 16 in the barrier portion is removed by etching (FIG. 9).

【0011】次に、バリアメタル19の蒸着を行い、バ
リアを形成するためにマスキングを行い、不必要なバリ
アメタル19はエッチングで除去する(図10)。続い
て、電極リードと接続するためのオーミックメタル20
を蒸着し、不必要な部分はエッチングで除去し、目的と
するSBDを得る(図11)。
Next, a barrier metal 19 is deposited, masking is performed to form a barrier, and unnecessary barrier metal 19 is removed by etching (FIG. 10). Then, ohmic metal 20 for connecting to the electrode lead
Is vapor-deposited, and unnecessary portions are removed by etching to obtain the desired SBD (FIG. 11).

【0012】[0012]

【発明の効果】以上のように、本発明によれば、エピタ
キシャル層表面に低濃度部分を、エピタキシャル層比抵
抗、酸化膜厚、イオン注入条件のマッチングによりコン
トロールして形成できるようにしたので、材料費は高価
にならず、工数も増加させずに目的とする特性の半導体
装置を安価に製作できるなどの効果がある。
As described above, according to the present invention, the low concentration portion can be formed on the surface of the epitaxial layer by controlling the epitaxial layer resistivity, the oxide film thickness and the ion implantation conditions. The material cost is not expensive, and the semiconductor device having the desired characteristics can be manufactured at low cost without increasing the number of steps.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法の一工程を示すSBDの断面
図である。
FIG. 1 is a sectional view of an SBD showing one step of a manufacturing method of the present invention.

【図2】本発明方法と比較のために図示した2段エピタ
キシャル層を有するSBDの断面図である。
FIG. 2 is a sectional view of an SBD having a two-step epitaxial layer shown for comparison with the method of the present invention.

【図3】本発明方法における必須条件の1つであるイオ
ン注入条件がマッチチングしなかった場合の説明用断面
図である。
FIG. 3 is an explanatory cross-sectional view when the ion implantation condition, which is one of the essential conditions in the method of the present invention, does not match.

【図4】本発明方法における必須条件の1つである酸化
膜厚が薄い場合で、条件がマッチしなかった場合の説明
用断面図である。
FIG. 4 is a cross-sectional view for explaining a case where the oxide film thickness, which is one of the essential conditions in the method of the present invention, is thin and the conditions do not match.

【図5】本発明方法を説明するための第1の工程を示す
断面図である。
FIG. 5 is a sectional view showing a first step for explaining the method of the present invention.

【図6】本発明方法を説明するための第2の工程を示す
断面図である。
FIG. 6 is a sectional view showing a second step for explaining the method of the present invention.

【図7】本発明方法を説明するための第3の工程を示す
断面図である。
FIG. 7 is a sectional view showing a third step for explaining the method of the present invention.

【図8】本発明方法を説明するための第4の工程を示す
断面図である。
FIG. 8 is a sectional view showing a fourth step for explaining the method of the present invention.

【図9】本発明方法を説明するための第5の工程を示す
断面図である。
FIG. 9 is a sectional view showing a fifth step for explaining the method of the present invention.

【図10】本発明方法を説明するための第6の工程を示
す断面図である。
FIG. 10 is a sectional view showing a sixth step for explaining the method of the present invention.

【図11】本発明方法によって得られたSBDの断面図
である。
FIG. 11 is a cross-sectional view of an SBD obtained by the method of the present invention.

【図12】従来の方法を説明するための第1の工程を示
す断面図である。
FIG. 12 is a cross-sectional view showing a first step for explaining a conventional method.

【図13】従来の方法を説明するための第2の工程を示
す断面図である。
FIG. 13 is a cross-sectional view showing a second step for explaining the conventional method.

【図14】従来の方法を説明するための第3の工程を示
す断面図である。
FIG. 14 is a cross-sectional view showing a third step for explaining the conventional method.

【図15】従来の方法を説明するための第4の工程を示
す断面図である。
FIG. 15 is a cross-sectional view showing a fourth step for explaining the conventional method.

【図16】従来の方法を説明するための第5の工程を示
す断面図である。
FIG. 16 is a sectional view showing a fifth step for explaining the conventional method.

【図17】従来の方法を説明するための第6の工程を示
す断面図である。
FIG. 17 is a cross-sectional view showing a sixth step for explaining the conventional method.

【図18】従来の方法を説明するための第7の工程を示
す断面図である。
FIG. 18 is a sectional view showing a seventh step for explaining the conventional method.

【図19】従来のSBDの構造を示す断面図である。FIG. 19 is a cross-sectional view showing the structure of a conventional SBD.

【符号の説明】[Explanation of symbols]

14 シリコン基板 15 エピタキシャル層 16 酸化膜 17 P↑+層 18 表面濃度変化層 19 バリアメタル 20 オーミックメタル 14 Silicon Substrate 15 Epitaxial Layer 16 Oxide Film 17 P ↑ + Layer 18 Surface Concentration Change Layer 19 Barrier Metal 20 Ohmic Metal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の一方の主面にエピタキシャ
ル成長させて形成したエピタキシャル層の比抵抗を0.
4〜1.0Ωcmとする第1の工程と、 次に、選択拡散をするために成長させる酸化膜厚を30
0〜600nmの範囲内で成長させる第2の工程と、 次に、耐圧を確保するために使用されるガードリング拡
散を、イオン注入法で行い、これにより形成されたガー
ドリングの部分には前記半導体基板の導電型と反対導電
型となる導電型層が形成されると共に、他方の主面に酸
化膜を介して注入されたボロンの裾の部分の濃度がエピ
タキシャル層表面濃度に影響するようにイオン注入エネ
ルギーが50〜150keVで、ドーズ量が5×10↑
14〜1×10↑16個cm↑2の範囲であるイオン注
入条件でボロンを注入する第3の工程と、 を含むことを特徴とする半導体装置の製造方法。
1. A specific resistance of an epitaxial layer formed by epitaxial growth on one main surface of a semiconductor substrate is 0.
The first step is 4 to 1.0 Ωcm, and then the oxide film thickness to be grown for selective diffusion is 30
The second step of growing in the range of 0 to 600 nm, and then the guard ring diffusion used to secure the breakdown voltage is performed by the ion implantation method. A conductivity type layer having a conductivity type opposite to the conductivity type of the semiconductor substrate is formed, and the concentration of the hem portion of the boron implanted through the oxide film on the other main surface affects the epitaxial layer surface concentration. Ion implantation energy is 50 to 150 keV and dose is 5 × 10 ↑
A third step of implanting boron under ion implantation conditions in a range of 14 to 1 × 10 ↑ 16 pieces cm ↑ 2, and a method of manufacturing a semiconductor device.
JP6935496A 1996-02-29 1996-02-29 Semiconductor device manufacturing method Pending JPH09237905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6935496A JPH09237905A (en) 1996-02-29 1996-02-29 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6935496A JPH09237905A (en) 1996-02-29 1996-02-29 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JPH09237905A true JPH09237905A (en) 1997-09-09

Family

ID=13400146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6935496A Pending JPH09237905A (en) 1996-02-29 1996-02-29 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JPH09237905A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867746A (en) * 2011-07-05 2013-01-09 北大方正集团有限公司 Method for processing diode and diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867746A (en) * 2011-07-05 2013-01-09 北大方正集团有限公司 Method for processing diode and diode

Similar Documents

Publication Publication Date Title
KR100296211B1 (en) Carbon-doped Silicon Semiconductor Devices with Narrow Band Gap Characteristics and Methods of Forming Them
CA1082373A (en) Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
TWI234289B (en) Schottky diode with high field breakdown and low reverse leakage current
EP2073271A1 (en) Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
JP2003533047A (en) Method for implanting hydrogen into buffer region of punch-through non-epitaxial IGBT
US5187109A (en) Lateral bipolar transistor and method of making the same
JPH0630359B2 (en) Bipolar transistor manufacturing method
JP2807114B2 (en) Method for controlling defect formation in silicon integrated circuit fabrication, method for controlling oxide film quality and defect formation, double diffusion integrated circuit device cell, and method for forming integrated circuit MOSFET cell
US4672403A (en) Lateral subsurface zener diode
US20070075334A1 (en) Self aligned process for bjt fabrication
US6707131B2 (en) Semiconductor device and manufacturing method for the same
US4758537A (en) Lateral subsurface zener diode making process
JPH0521448A (en) Manufacture of semiconductor device
JPH09237905A (en) Semiconductor device manufacturing method
US4796069A (en) Schottky diode having limited area self-aligned guard ring and method for making same
US6753580B1 (en) Diode with weak anode
CN111799338A (en) Groove type SiC JBS diode device and preparation method thereof
CN111799337A (en) SiC JBS diode device and preparation method thereof
JPH05326925A (en) Shottky barrier semiconductor device
JP5072146B2 (en) Variable capacitance diode and manufacturing method thereof
JP2003168653A (en) Semiconductor device and method of manufacturing the same
JPS61285763A (en) Schottky barrier type semiconductor device and manufacture thereof
TWI226709B (en) Two mask Schottky barrier diode with LOCOS structure
JPS6343380A (en) High sheet resistance polycrystalline silicon film for increasing diode breakdown voltage
JP2002343980A (en) Variable capacity diode and method of manufacturing the same