JP2002343980A - Variable capacity diode and method of manufacturing the same - Google Patents

Variable capacity diode and method of manufacturing the same

Info

Publication number
JP2002343980A
JP2002343980A JP2001151015A JP2001151015A JP2002343980A JP 2002343980 A JP2002343980 A JP 2002343980A JP 2001151015 A JP2001151015 A JP 2001151015A JP 2001151015 A JP2001151015 A JP 2001151015A JP 2002343980 A JP2002343980 A JP 2002343980A
Authority
JP
Japan
Prior art keywords
diffusion layer
variable capacitance
capacitance diode
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001151015A
Other languages
Japanese (ja)
Inventor
Masashi Matsushita
政志 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001151015A priority Critical patent/JP2002343980A/en
Publication of JP2002343980A publication Critical patent/JP2002343980A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable a discrete variable diode to be operated at a low voltage by increasing the rate of change in voltage capacity, and to improve high-frequency characteristics of the variable diode. SOLUTION: By forming an anode electrode 7 using aluminum silicon having the silicon content between 3% and 5%, an aluminum spike into a p<+> diffusion layer 4 can be prevented. Thereby, p<+> diffusion layer 4 and an n<+> diffusion layer 3 can be formed shallow, making a steep distribution profile of impurity concentration. Furthermore, the impurity concentration can be kept low with a diffusion potential kept low. Consequently, the rate of change in voltage capacity can be increased, allowing the operation of the diode at a low voltage. By lowering the diffusion potential, carriers can move easily, thereby improving high-frequency characteristics.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、可変容量ダイオー
ド、特に、高周波回路に用いられるディスクリートの可
変容量ダイオードに関する。
The present invention relates to a variable capacitance diode, and more particularly to a discrete variable capacitance diode used in a high frequency circuit.

【0002】[0002]

【従来の技術】可変容量ダイオードは、逆バイアス電圧
を印加したときのpn接合の空乏層がコンデンサとして
働くことを利用するダイオードである。可変容量ダイオ
ードの空乏層の容量は、逆バイアスの大きさを変更する
ことにより調節される。このような空乏層の容量の変化
を利用して、可変容量ダイオードを同調・周波数逓倍・
周波数変換・自動周波数制御などに利用している。
2. Description of the Related Art A variable capacitance diode is a diode that utilizes the fact that a depletion layer of a pn junction acts as a capacitor when a reverse bias voltage is applied. The capacitance of the depletion layer of the variable capacitance diode is adjusted by changing the magnitude of the reverse bias. Utilizing such a change in the capacitance of the depletion layer, the variable capacitance diode is tuned, frequency-multiplied,
It is used for frequency conversion and automatic frequency control.

【0003】ディスクリートの可変容量ダイオードは、
例えば、n型基板と、n型基板上に形成された高濃度の
+拡散層と、さらにn+拡散層の表面上に形成されるp
+拡散層と、p+拡散層の上部にアルミニウムで形成され
るアノード電極と、n型基板の下部にAu、Ag等によ
り形成されるカソード電極とを備えている。このような
可変容量ダイオードでは、カソード電極がアノード電極
よりも高電位になるように逆バイアスされ、p+拡散層
とn+拡散層との接合部付近に生じる空乏層を可変容量
のコンデンサとして利用している。
[0003] Discrete variable capacitance diodes are:
For example, an n-type substrate, a high-concentration n + diffusion layer formed on the n-type substrate, and a p-type layer formed on the surface of the n + diffusion layer
A diffusion layer, an anode electrode formed of aluminum above the p + diffusion layer, and a cathode electrode formed of Au, Ag, or the like below the n-type substrate. In such a variable capacitance diode, the cathode electrode is reverse-biased to have a higher potential than the anode electrode, and a depletion layer generated near the junction between the p + diffusion layer and the n + diffusion layer is used as a variable capacitance capacitor. are doing.

【0004】[0004]

【発明が解決しようとする課題】このような可変容量ダ
イオードでは、アノード電極のアルミニウムがp+拡散
層に析出してアルミニウムスパイクを生じる。p+拡散
層が薄い場合、このアルミニウムスパイクがp+拡散層
を突き抜けて、p+拡散層とn+拡散層とが短絡してしま
うおそれがある。従来、高濃度の深いp+拡散層を形成
し、アルミニウムスパイクによる短絡を防止している。
しかし、深い領域にイオン注入するため不純物濃度の制
御が困難であり、p型不純物濃度の分布を急峻に形成す
ることができない。また、p+拡散層を高濃度で深く形
成するため、その下のn+拡散層を形成する工程でも、
高濃度で深く不純物を注入しなければならず、不純物濃
度の制御が困難であり、n型不純物濃度の分布も急峻に
形成することができない。
In such a variable capacitance diode, aluminum of the anode electrode is deposited on the p + diffusion layer to cause aluminum spikes. If p + diffusion layer is thin, the aluminum spike penetrates the p + diffusion layer, and the p + diffusion layer and the n + diffusion layer to lead to a short circuit. Conventionally, a high concentration deep p + diffusion layer is formed to prevent a short circuit due to an aluminum spike.
However, since ion implantation is performed in a deep region, it is difficult to control the impurity concentration, and the distribution of the p-type impurity concentration cannot be formed steeply. Further, in order to form the p + diffusion layer at a high concentration and deep, even in the step of forming the n + diffusion layer thereunder,
It is necessary to implant impurities at a high concentration and deeply, it is difficult to control the impurity concentration, and the distribution of the n-type impurity concentration cannot be formed steeply.

【0005】このように不純物濃度がなまっている場
合、逆バイアス時にp+拡散層とn+拡散層の接合部から
キャリアを排除しにくく、逆バイアス電圧の変化に対す
る空乏層容量の変化の割合(電圧容量変化率)を大きく
することができない。
When the impurity concentration is reduced in this manner, it is difficult to remove carriers from the junction between the p + diffusion layer and the n + diffusion layer at the time of reverse bias, and the ratio of the change of the depletion layer capacitance to the change of the reverse bias voltage ( Voltage change rate) cannot be increased.

【0006】電圧容量変化率が小さい場合、空乏層容量
を変化させるための逆バイアスの電圧変化を大きくする
必要があり、可変容量ダイオードを低電圧で駆動するこ
とができない。この場合、低電圧での駆動が要求される
携帯電話等のVCO(電圧制御発信器)やチューナ回路
に可変容量ダイオードを用いることが困難になる。
When the rate of change in voltage capacity is small, it is necessary to increase the change in reverse bias voltage for changing the capacity of the depletion layer, and the variable capacity diode cannot be driven at a low voltage. In this case, it becomes difficult to use a variable capacitance diode in a VCO (Voltage Controlled Oscillator) or a tuner circuit of a mobile phone or the like that requires driving at a low voltage.

【0007】また、p型及びn型の不純物濃度が高いた
めキャリアの移動が遅くなり、高周波回路に用いること
が困難である。本発明の目的は、ディスクリートの可変
ダイオードにおいて、電圧容量変化率を大きくして低電
圧で駆動できるようにし、高周波特性を改善することで
ある。
Further, since the p-type and n-type impurity concentrations are high, carrier movement is slow, and it is difficult to use them in a high-frequency circuit. SUMMARY OF THE INVENTION An object of the present invention is to improve the high-frequency characteristics of a discrete variable diode by increasing the rate of change in voltage capacity so that the diode can be driven at a low voltage.

【0008】[0008]

【課題を解決するための手段】第1発明に係る可変容量
ダイオードは、半導体基板上に形成される可変容量ダイ
オードであって、半導体基板の表面に形成された第1導
電型不純物拡散領域と、第1導電型不純物拡散領域内に
形成された第2導電型不純物拡散領域と、第2導電型不
純物拡散領域の表面上に形成された、シリコン含有率が
3w%以上10w%以下であるアルミニウムシリコンか
らなる第1電極と、半導体基板の裏面に形成される第2
電極とを備えている。
A variable capacitance diode according to a first aspect of the present invention is a variable capacitance diode formed on a semiconductor substrate, the first conductivity type impurity diffusion region formed on a surface of the semiconductor substrate, A second conductivity type impurity diffusion region formed in the first conductivity type impurity diffusion region; and aluminum silicon formed on a surface of the second conductivity type impurity diffusion region and having a silicon content of 3 w% or more and 10 w% or less. And a second electrode formed on the back surface of the semiconductor substrate.
Electrodes.

【0009】第1発明に係る可変容量ダイオードでは、
第1電極がアルミニウムシリコンにより形成されている
ので、アルミニウムスパイクを防止することができ、第
2導電型不純物拡散領域を浅く形成することができる。
第2導電型不純物領域を浅く形成するので、イオン注入
による不純物濃度の制御が容易になり、第2導電型不純
物の濃度分布を急峻にすることができる。また、第2導
電型不純物領域を浅く形成するので第1導電型不純物領
域も浅く形成すれば良く、同様の理由により、第1導電
型不純物の濃度分布を急峻にすることができる。不純物
濃度の急峻な分布により電圧容量変化率を向上させ、可
変容量ダイオードを低電圧で駆動できるようになる。
In the variable capacitance diode according to the first invention,
Since the first electrode is formed of aluminum silicon, aluminum spikes can be prevented, and the second conductivity type impurity diffusion region can be formed shallow.
Since the second conductivity type impurity region is formed shallow, the impurity concentration can be easily controlled by ion implantation, and the concentration distribution of the second conductivity type impurity can be made steep. Further, since the second conductivity type impurity region is formed shallow, the first conductivity type impurity region may be formed shallow, and for the same reason, the concentration distribution of the first conductivity type impurity can be made steep. The steep distribution of the impurity concentration improves the rate of change in voltage capacity, and the variable capacity diode can be driven at a low voltage.

【0010】さらに、第1導電型不純物拡散領域及び第
2導電型不純物拡散領域を浅く形成するため、第2電極
と第1導電型不純物拡散領域との間の高抵抗領域を薄く
することができ、第1及び第2電極間の直列抵抗を低減
することができる。また、不純物領域を薄くするのでp
型及びn型の不純物濃度を下げることができ、キャリア
の移動が速くなり、可変容量ダイオードの高周波特性を
改善することができる。
Further, since the first conductivity type impurity diffusion region and the second conductivity type impurity diffusion region are formed shallow, the high resistance region between the second electrode and the first conductivity type impurity diffusion region can be made thin. , The series resistance between the first and second electrodes can be reduced. Also, since the impurity region is made thin, p
The impurity concentration of the n-type and n-type can be reduced, the movement of carriers becomes faster, and the high-frequency characteristics of the variable capacitance diode can be improved.

【0011】また、第1電極のアルミニウムシリコンの
シリコン含有率を3wt%以上10wt%以下にするの
は、以下の理由による。高密度集積回路(LSI)で
は、従来、アルミニウムスパイクを防止するためにシリ
コン含有率が1w%〜2w%のアルミニウムシリコンの
電極を使用していた。しかし、ディスクリートの可変容
量ダイオードでは、電極と拡散層との接合面積が大きい
ため、シリコン含有率が1w%〜2w%のアルミニウム
シリコンの電極を使用しても、充分にアルミニウムスパ
イクを防止することができない。そこで、アルミニウム
シリコンのシリコン含有率を3w%以上とすることによ
り、アルミニウムスパイクを抑制し、pn接合の短絡を
防止する。一方、シリコン含有率が大きくなると、アル
ミニウムシリコン電極中に高抵抗のシリコン結晶が形成
され(シリコンノジュール)、第1電極と第2不純物拡
散領域との接触抵抗が大きくなり、高周波特性を劣化さ
せる。そこで、シリコン含有率を10w%以下として、
接触抵抗が大きくならないようにしている。
The reason why the silicon content of aluminum silicon of the first electrode is set to 3 wt% or more and 10 wt% or less is as follows. In a high-density integrated circuit (LSI), an aluminum silicon electrode having a silicon content of 1 w% to 2 w% has conventionally been used to prevent aluminum spikes. However, since a discrete variable capacitance diode has a large junction area between an electrode and a diffusion layer, even if an aluminum silicon electrode having a silicon content of 1 w% to 2 w% is used, it is possible to sufficiently prevent aluminum spikes. Can not. Therefore, by setting the silicon content of aluminum silicon to 3 w% or more, aluminum spikes are suppressed and a short circuit of the pn junction is prevented. On the other hand, when the silicon content increases, a high-resistance silicon crystal is formed in the aluminum silicon electrode (silicon nodule), and the contact resistance between the first electrode and the second impurity diffusion region increases, deteriorating high-frequency characteristics. Therefore, by setting the silicon content to 10 w% or less,
The contact resistance is not increased.

【0012】第2発明に係る可変容量ダイオードの製造
方法は、半導体基板上に可変容量ダイオードを製造する
方法において、半導体基板の表面に第1導電型不純物拡
散領域を形成する段階と、半導体基板の表面に第1導電
型不純物拡散領域と重なるように第2導電型不純物拡散
領域を形成する段階と、第2導電型不純物拡散領域の表
面上にシリコン含有率が3w%以上10w%以下のアル
ミニウムシリコンにより第1電極を形成する段階と、半
導体基板の裏面に第2電極を形成する段階とを含んでい
る。
A method of manufacturing a variable capacitance diode according to a second aspect of the present invention is a method of manufacturing a variable capacitance diode on a semiconductor substrate, comprising: forming a first conductivity type impurity diffusion region on a surface of the semiconductor substrate; Forming a second conductivity type impurity diffusion region on the surface so as to overlap with the first conductivity type impurity diffusion region; and forming aluminum silicon having a silicon content of 3 w% or more and 10 w% or less on the surface of the second conductivity type impurity diffusion region. Forming a first electrode, and forming a second electrode on the back surface of the semiconductor substrate.

【0013】第2発明に係る可変容量ダイオードの製造
方法によれば、第1発明に係る可変容量ダイオードにお
いて述べたと同様の作用効果を奏する。
According to the variable capacitance diode manufacturing method of the second invention, the same function and effect as described in the variable capacitance diode of the first invention can be obtained.

【0014】[0014]

【発明の実施の形態】〔構成〕図1は、本発明の一実施
形態に係る可変容量ダイオードを示した断面構造図であ
る。この可変容量ダイオードは、n型半導体基板1と、
n型半導体基板1上にエピタキシャル成長によって形成
されたn型エピタキシャル層2と、n型エピタキシャル
層2の所定領域にn型不純物が高濃度に注入されたn+
拡散層3と、n+拡散層3に重なるようにn型エピタキ
シャル層2の表面に形成されたp+拡散層4と、p+拡散
層の所定領域に開口部を有するように形成された熱酸化
膜5と、熱酸化膜5と同じパターンに熱酸化膜5の表面
に形成されたCVD酸化膜6と、熱酸化膜5及びCVD
酸化膜6の開口部を介してp+拡散層4に電気的に接続
されるようにAl−Siにより形成される可変容量ダイ
オードのアノード電極7と、CVD酸化膜6及びアノー
ド電極7の一部を覆うように形成される保護膜8と、n
型半導体基板1の裏面にAu、Ag等により形成される
可変容量ダイオードのカソード電極9とを備えている。
FIG. 1 is a sectional structural view showing a variable capacitance diode according to an embodiment of the present invention. This variable capacitance diode includes an n-type semiconductor substrate 1,
An n-type epitaxial layer 2 formed by epitaxial growth on an n-type semiconductor substrate 1, and n + in which n-type impurities are heavily implanted into a predetermined region of the n-type epitaxial layer 2.
Diffusion layer 3, p + diffusion layer 4 formed on the surface of n-type epitaxial layer 2 so as to overlap n + diffusion layer 3, and heat formed so as to have an opening in a predetermined region of the p + diffusion layer An oxide film 5; a CVD oxide film 6 formed on the surface of the thermal oxide film 5 in the same pattern as the thermal oxide film 5;
Anode electrode 7 of a variable capacitance diode formed of Al-Si so as to be electrically connected to p + diffusion layer 4 through an opening of oxide film 6, and a part of CVD oxide film 6 and anode electrode 7 A protective film 8 formed so as to cover
A cathode electrode 9 of a variable capacitance diode formed of Au, Ag, or the like is provided on the back surface of the mold semiconductor substrate 1.

【0015】〔製造プロセス〕図2から図7は、図1に
示した可変容量ダイオードの製造プロセスを説明するた
めの断面構成図である。以下、図2〜図7及び図1を参
照して、本実施形態の可変容量ダイオードの製造プロセ
スについて説明する。
[Manufacturing Process] FIGS. 2 to 7 are cross-sectional views for explaining a manufacturing process of the variable capacitance diode shown in FIG. Hereinafter, the manufacturing process of the variable capacitance diode according to the present embodiment will be described with reference to FIGS.

【0016】まず、図2に示すように、1019〜5×1
19atoms/cm3のAsを含むn型半導体基板1
に、Siをエピタキシャル成長させ、n型エピタキシャ
ル層2を形成する。n型エピタキシャル層2は、1μm
〜3μmの厚さとする。
First, as shown in FIG. 2, 10 19 -5 × 1
N-type semiconductor substrate 1 containing 0 19 atoms / cm 3 As
Next, Si is epitaxially grown to form an n-type epitaxial layer 2. n-type epitaxial layer 2 is 1 μm
33 μm.

【0017】次に、図3に示すように、n型エピタキシ
ャル層2の表面を熱酸化させて熱酸化膜5を形成し、フ
ォトレジストパターンを形成後にエッチングすることに
よりn+拡散層3を形成すべき位置に開口部10を形成
する。さらに薄く熱酸化した後、熱酸化膜5を介して、
開口部10の下方のn型エピタキシャル層2の表面に1
16〜1018atoms/cm3のAsをイオン注入す
る。その後、n型エピタキシャル層2をアニールしてn
型不純物を熱拡散し、図4に示すように熱酸化膜5及び
+拡散層3を形成する。本実施形態では、n+拡散層3
は1μm〜2μmの厚さに形成する。
Next, as shown in FIG. 3, the surface of the n-type epitaxial layer 2 is thermally oxidized to form a thermal oxide film 5, and a photoresist pattern is formed and then etched to form an n + diffusion layer 3. An opening 10 is formed at a position to be formed. After a further thin thermal oxidation, via the thermal oxide film 5,
The surface of the n-type epitaxial layer 2 below the opening 10
As is ion-implanted at 0 16 to 10 18 atoms / cm 3 . Thereafter, the n-type epitaxial layer 2 is annealed to
The type impurities are thermally diffused to form a thermal oxide film 5 and an n + diffusion layer 3 as shown in FIG. In this embodiment, the n + diffusion layer 3
Is formed to a thickness of 1 μm to 2 μm.

【0018】次に、図5に示すように、熱酸化膜5上に
フォトレジストパターンを形成後にエッチングすること
により、熱酸化膜5に開口部10よりも広い開口部11
を形成する。さらに薄く熱酸化した後、熱酸化膜5を介
して、開口部11の下方のn型エピタキシャル層2の表
面に1019〜1020atoms/cm3のBをイオン注
入する。
Next, as shown in FIG. 5, by etching after forming a photoresist pattern on the thermal oxide film 5, an opening 11 wider than the opening 10 is formed in the thermal oxide film 5.
To form After further thermal oxidation, B ions of 10 19 to 10 20 atoms / cm 3 are implanted into the surface of the n-type epitaxial layer 2 below the opening 11 through the thermal oxide film 5.

【0019】次に、図6に示すようにCVD酸化膜6を
形成し、その後、アニールすることによりp型不純物を
拡散させ、n型エピタキシャル層2の表面にn+拡散層
3よりも広いp+拡散層4を形成する。本実施形態で
は、p+拡散層4は0.3μm〜0.6μmに形成す
る。
Next, as shown in FIG. 6, a CVD oxide film 6 is formed, and thereafter, p-type impurities are diffused by annealing, and a p-type impurity is formed on the surface of the n-type epitaxial layer 2 wider than the n + diffusion layer 3. + A diffusion layer 4 is formed. In this embodiment, the p + diffusion layer 4 is formed to have a thickness of 0.3 μm to 0.6 μm.

【0020】次に、CVD酸化膜6上にフォトレジスト
パターンを形成後、CVD酸化膜6及び熱酸化膜5をエ
ッチングすることにより、アノード電極7を形成すべき
領域に開口部12を形成してp+拡散層4を露出する。
Next, after forming a photoresist pattern on the CVD oxide film 6, the CVD oxide film 6 and the thermal oxide film 5 are etched to form an opening 12 in a region where the anode electrode 7 is to be formed. The p + diffusion layer 4 is exposed.

【0021】p+拡散層4を露出した後、Al−Siの
ターゲットを用いてAl−Siをスパッタリングにより
堆積させる。その後Al−Si上にフォトレジストパタ
ーンを形成してAl−Siをエッチングすることによ
り、図1に示すようにp+拡散層4の上部のみアノード
電極7を残す。その後、CVD酸化膜6及びアノード電
極7上にCVDによりSi34などの保護膜8を形成す
る。保護膜8上にフォトレジストパターンを形成後、保
護膜8をエッチングすることにより、アノード電極7を
露出する。最後にn型半導体基板1の裏面を研磨後、A
uやAg等を蒸着させてカソード電極9を形成する。
After exposing the p + diffusion layer 4, Al-Si is deposited by sputtering using an Al-Si target. Thereafter, a photoresist pattern is formed on the Al-Si, and the Al-Si is etched to leave the anode electrode 7 only on the p + diffusion layer 4 as shown in FIG. Thereafter, a protective film 8 such as Si 3 N 4 is formed on the CVD oxide film 6 and the anode electrode 7 by CVD. After forming a photoresist pattern on the protective film 8, the protective film 8 is etched to expose the anode electrode 7. Finally, after polishing the back surface of the n-type semiconductor substrate 1, A
The cathode electrode 9 is formed by depositing u, Ag, or the like.

【0022】ここで、アノード電極7のシリコン含有率
は、3w%以上10w%以下にする。高密度集積回路
(LSI)では、従来、アルミニウムスパイクを防止す
るためにシリコン含有率が1w%〜2w%のAl−Si
の電極を使用していた。しかし、ディスクリートの可変
容量ダイオードでは、アノード電極7とp+拡散層4と
の接合面積がおおきく、シリコン含有率が1w%〜2w
%のAl−Siのアノード電極7を使用しても、充分に
アルミニウムスパイクを防止することができない。そこ
で、本実施形態に係る可変容量ダイオードでは、シリコ
ン含有率を3w%以上とすることにより、アルミニウム
スパイクを抑制し、pn接合の短絡を防止する。一方、
シリコン含有率が大きくなると、アルミニウムシリコン
電極中に高抵抗のシリコン結晶が形成される現象(シリ
コンノジュール)が起こる。シリコンのジュールが起こ
ると、アノード電極7とp+拡散層4との接触抵抗が大
きくなり、高周波特性を劣化させる。そこで、シリコン
含有率を10w%以下として、接触抵抗が大きくならな
いようにしている。
Here, the silicon content of the anode electrode 7 is set to 3 w% or more and 10 w% or less. In a high-density integrated circuit (LSI), Al-Si having a silicon content of 1 w% to 2 w% is conventionally used to prevent aluminum spikes.
Electrodes were used. However, in a discrete variable capacitance diode, the junction area between the anode electrode 7 and the p + diffusion layer 4 is large, and the silicon content is 1 w% to 2 w
% Al-Si anode electrode 7 cannot sufficiently prevent aluminum spikes. Therefore, in the variable capacitance diode according to the present embodiment, by setting the silicon content to 3 w% or more, aluminum spikes are suppressed, and short-circuit of the pn junction is prevented. on the other hand,
When the silicon content increases, a phenomenon (silicon nodule) in which a high-resistance silicon crystal is formed in the aluminum silicon electrode occurs. When the joule of silicon occurs, the contact resistance between the anode electrode 7 and the p + diffusion layer 4 increases, deteriorating the high frequency characteristics. Therefore, the silicon content is set to 10 w% or less so that the contact resistance does not increase.

【0023】図8(a)には、従来のディスクリートの
可変容量ダイオードと本実施形態によるディスクリート
の可変容量ダイオードとの不純物濃度の分布を示す模式
図である。図中、横軸はp+拡散層4の表面からの深さ
Xjであり、縦軸はp型又はn型の不純物濃度を表して
いる。また、従来技術による不純物濃度を点線、本実施
形態による不純物濃度を実線で表している。同図に示す
ように、従来の可変容量ダイオードでは、アノード電極
7がAlで形成されており、アルミニウムスパイクによ
るpn接合の短絡を防止するために、n+拡散層3及び
+拡散層4が深く形成され、不純物濃度も高い。これ
に対し本実施形態では、アノード電極7をAl−Siに
より形成しアルミニウムスパイクを抑制するため、n+
拡散層3及びp+拡散層4を従来よりも浅く形成でき、
不純物濃度も低く抑えることができる。このため、不純
物濃度の制御が容易になり、不純物の濃度の分布を急峻
にすることができる。
FIG. 8A is a schematic diagram showing the distribution of impurity concentrations of a conventional discrete variable capacitance diode and the discrete variable capacitance diode according to the present embodiment. In the figure, the horizontal axis represents the depth Xj from the surface of the p + diffusion layer 4, and the vertical axis represents the p-type or n-type impurity concentration. In addition, the impurity concentration according to the related art is represented by a dotted line, and the impurity concentration according to the present embodiment is represented by a solid line. As shown in the figure, in the conventional variable capacitance diode, the anode electrode 7 is formed of Al, and the n + diffusion layer 3 and the p + diffusion layer 4 are formed in order to prevent the short circuit of the pn junction due to the aluminum spike. It is formed deeply and has a high impurity concentration. On the other hand, in this embodiment, since the anode electrode 7 is formed of Al—Si to suppress aluminum spikes, n +
The diffusion layer 3 and the p + diffusion layer 4 can be formed shallower than before,
The impurity concentration can also be kept low. Therefore, the control of the impurity concentration becomes easy, and the distribution of the impurity concentration can be made sharp.

【0024】不純物濃度の急峻な分布により電圧容量変
化率を向上させ、可変容量ダイオードを低電圧で駆動で
きるようになる。不純物濃度を浅く急峻にすることによ
り、n+拡散領域3とn型半導体基板1との間の高抵抗
領域を薄く、つまりn型エピタキシャル層2を薄くする
ことができ、アノード電極7とカソード電極9との間の
直列抵抗を低くすることができる。また、不純物領域を
薄くするのでp型及びn型の不純物濃度を下げることが
でき、キャリアの移動が速くなり、可変容量ダイオード
の高周波特性を改善することができる。
The steep distribution of the impurity concentration improves the voltage capacity change rate, and enables the variable capacity diode to be driven at a low voltage. By making the impurity concentration shallow and sharp, the high resistance region between n + diffusion region 3 and n-type semiconductor substrate 1 can be made thin, that is, n-type epitaxial layer 2 can be made thin, and anode electrode 7 and cathode electrode 9 can be reduced. Further, since the impurity region is thinned, the p-type and n-type impurity concentrations can be reduced, carriers can move faster, and the high-frequency characteristics of the variable capacitance diode can be improved.

【0025】図8(b)には、従来のディスクリートの
可変容量ダイオードと本実施形態によるディスクリート
の可変容量ダイオードとの電圧容量変化率を示す模式図
である。図中、横軸は可変容量ダイオードに印加される
逆バイアスの大きさVであり、縦軸は可変容量ダイオー
ドの空乏層容量Cである。同図に示すように、本実施形
態によるディスクリートの可変容量ダイオードでは、従
来のものよりも空乏層容量Cの変化が大きくなり、電圧
容量変化率が大きくなっているのが分かる。
FIG. 8B is a schematic diagram showing the rate of change in voltage capacity between the conventional discrete variable capacitance diode and the discrete variable capacitance diode according to the present embodiment. In the figure, the horizontal axis is the magnitude V of the reverse bias applied to the variable capacitance diode, and the vertical axis is the depletion layer capacitance C of the variable capacitance diode. As shown in the figure, in the discrete variable capacitance diode according to the present embodiment, the change of the depletion layer capacitance C is larger than that of the conventional variable capacitance diode, and the voltage capacitance change rate is larger.

【0026】〔まとめ〕本実施形態の可変容量ダイオー
ドによれば、不純物濃度の急峻な分布により電圧容量変
化率を向上させることができ、可変容量ダイオードを低
電圧で駆動できるようになる。不純物濃度を浅く急峻に
することにより、n型エピタキシャル層2を薄くするこ
とができ、アノード電極7とカソード電極9との間の直
列抵抗を低くすることができる。また、不純物領域を薄
くするのでp型及びn型の不純物濃度を下げることがで
き、キャリアの移動が速くなり、可変容量ダイオードの
高周波特性を改善することができる。
[Summary] According to the variable capacitance diode of the present embodiment, the voltage capacitance change rate can be improved by the steep distribution of the impurity concentration, and the variable capacitance diode can be driven at a low voltage. By making the impurity concentration shallow and steep, the n-type epitaxial layer 2 can be thinned, and the series resistance between the anode electrode 7 and the cathode electrode 9 can be reduced. Further, since the impurity region is thinned, the p-type and n-type impurity concentrations can be reduced, carriers can move faster, and the high-frequency characteristics of the variable capacitance diode can be improved.

【0027】また、アノード電極7のシリコン含有率を
3w%以上とすることにより、ディスクリートの可変容
量ダイオードにおいて、アルミニウムスパイクを抑制
し、pn接合の短絡を防止することができる。また、ア
ノード電極7のシリコン含有率を10w%以下にしてシ
リコンのジュールを防止して、アノード電極7とp+
散層4との接触抵抗を低くすることができる。
Further, by setting the silicon content of the anode electrode 7 to 3 w% or more, in a discrete variable capacitance diode, aluminum spikes can be suppressed and a short circuit of a pn junction can be prevented. Further, by setting the silicon content of the anode electrode 7 to 10 w% or less, it is possible to prevent joule of silicon and to reduce the contact resistance between the anode electrode 7 and the p + diffusion layer 4.

【0028】〔他の実施形態〕上記実施形態では、アノ
ード電極7をAl−Siにより形成する場合を示した
が、図1においてp型とn型とを入れ替え、アノード電
極とカソード電極とを入れ替え、カソード電極をAl−
Siにより形成する場合も、上記実施形態と全く同様の
作用効果を奏する。
[Other Embodiments] In the above embodiment, the case where the anode electrode 7 is formed of Al-Si is shown. However, in FIG. 1, the p-type and the n-type are exchanged, and the anode and the cathode are exchanged. , The cathode electrode is Al-
When formed of Si, the same operation and effect as in the above embodiment can be obtained.

【0029】[0029]

【発明の効果】本発明によれば、アノード電極をAl−
Siにより形成するので、不純物の濃度分布を急峻にす
ることができ、電圧容量変化率を向上させ、可変容量ダ
イオードを低電圧で駆動できるようになる。また本発明
によれば、不純物拡散領域を浅く形成できるので、半導
体基板の厚さを薄くして直列抵抗を低くすることがで
き、高周波特性を改善することができる。
According to the present invention, the anode electrode is made of Al-
Since it is formed of Si, the impurity concentration distribution can be made steep, the voltage capacity change rate can be improved, and the variable capacitance diode can be driven at a low voltage. Further, according to the present invention, since the impurity diffusion region can be formed shallowly, the thickness of the semiconductor substrate can be reduced, the series resistance can be reduced, and the high-frequency characteristics can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る可変容量ダイオード
を示した断面構造図。
FIG. 1 is a sectional structural view showing a variable capacitance diode according to an embodiment of the present invention.

【図2】その製造工程を説明する図(その1)。FIG. 2 is a view for explaining the manufacturing process (part 1).

【図3】その製造工程を説明する図(その2)。FIG. 3 is a view for explaining the manufacturing process (part 2).

【図4】その製造工程を説明する図(その3)。FIG. 4 is a view for explaining the manufacturing process (part 3).

【図5】その製造工程を説明する図(その4)。FIG. 5 is a view for explaining the manufacturing process (part 4).

【図6】その製造工程を説明する図(その5)。FIG. 6 is a view for explaining the manufacturing process (part 5).

【図7】その製造工程を説明する図(その6)。FIG. 7 is a view for explaining the manufacturing process (part 6).

【図8】不純物拡散層の深さと濃度分布を示す模式図
(a)、電圧容量変化率を示す模式図(b)。
FIG. 8A is a schematic diagram showing the depth and concentration distribution of an impurity diffusion layer, and FIG. 8B is a schematic diagram showing a voltage capacity change rate.

【符号の説明】[Explanation of symbols]

1 n型半導体基板 2 n型エピタキシャル層 3 n+拡散層 4 p+拡散層 5 熱酸化膜 6 CVD酸化膜 7 アノード電極(Al−Si電極) 8 保護膜 9 カソード電極Reference Signs List 1 n-type semiconductor substrate 2 n-type epitaxial layer 3 n + diffusion layer 4 p + diffusion layer 5 thermal oxide film 6 CVD oxide film 7 anode electrode (Al-Si electrode) 8 protective film 9 cathode electrode

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年6月25日(2001.6.2
5)
[Submission date] June 25, 2001 (2001.6.2)
5)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図5】 FIG. 5

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成される可変容量ダイオ
ードであって、 前記半導体基板の表面に形成された第1導電型不純物拡
散領域と、 前記半導体基板の表面に前記第1導電型不純物拡散領域
に重なるように形成された第2導電型不純物拡散領域
と、 前記第2導電型不純物拡散領域の表面上に形成され、シ
リコン含有率が3wt%以上10wt%以下であるアル
ミニウムシリコンからなる第1電極と、 前記半導体基板の裏面に形成される第2電極と、を備え
る可変容量ダイオード。
1. A variable capacitance diode formed on a semiconductor substrate, comprising: a first conductivity type impurity diffusion region formed on a surface of the semiconductor substrate; and a first conductivity type impurity diffusion region on a surface of the semiconductor substrate. A second conductivity type impurity diffusion region formed so as to overlap with the region; and a first conductivity type impurity diffusion region formed on the surface of the second conductivity type impurity diffusion region, the first silicon content ratio being 3 wt% or more and 10 wt% or less. A variable capacitance diode comprising: an electrode; and a second electrode formed on a back surface of the semiconductor substrate.
【請求項2】半導体基板上に可変容量ダイオードを製造
する方法であって、 前記半導体基板の表面に第1導電型不純物拡散領域を形
成する段階と、 前記半導体基板の表面に前記第1導電型不純物拡散領域
に重なるように第2導電型不純物拡散領域を形成する段
階と、 前記第2導電型不純物拡散領域の表面上にシリコン含有
率が3wt%以上10wt%以下であるアルミニウムシ
リコンにより第1電極を形成する段階と、 前記半導体基板の裏面に第2電極を形成する段階と、を
含む可変容量ダイオードの製造方法。
2. A method for manufacturing a variable capacitance diode on a semiconductor substrate, comprising: forming a first conductivity type impurity diffusion region on a surface of the semiconductor substrate; and forming the first conductivity type on a surface of the semiconductor substrate. Forming a second conductivity type impurity diffusion region so as to overlap the impurity diffusion region; and forming a first electrode on the surface of the second conductivity type impurity diffusion region using aluminum silicon having a silicon content of 3 wt% or more and 10 wt% or less. And a step of forming a second electrode on the back surface of the semiconductor substrate.
JP2001151015A 2001-05-21 2001-05-21 Variable capacity diode and method of manufacturing the same Pending JP2002343980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001151015A JP2002343980A (en) 2001-05-21 2001-05-21 Variable capacity diode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001151015A JP2002343980A (en) 2001-05-21 2001-05-21 Variable capacity diode and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002343980A true JP2002343980A (en) 2002-11-29

Family

ID=18995947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001151015A Pending JP2002343980A (en) 2001-05-21 2001-05-21 Variable capacity diode and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002343980A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007026365B4 (en) * 2006-06-12 2010-09-09 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Semiconductor devices and module and method of making the same
US7897452B2 (en) 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
US8558381B2 (en) 2009-03-23 2013-10-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58212169A (en) * 1982-06-04 1983-12-09 Toshiba Corp Semiconductor device with 3-layer electrode structure
JPH06132508A (en) * 1992-10-20 1994-05-13 Sony Corp Solid-state image sensing element and manufacture thereof
JPH06145962A (en) * 1992-11-06 1994-05-27 Matsushita Electric Ind Co Ltd Formation of metallic thin film
JP2001007351A (en) * 1999-06-21 2001-01-12 Sharp Corp Semiconductor device and manufacture of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58212169A (en) * 1982-06-04 1983-12-09 Toshiba Corp Semiconductor device with 3-layer electrode structure
JPH06132508A (en) * 1992-10-20 1994-05-13 Sony Corp Solid-state image sensing element and manufacture thereof
JPH06145962A (en) * 1992-11-06 1994-05-27 Matsushita Electric Ind Co Ltd Formation of metallic thin film
JP2001007351A (en) * 1999-06-21 2001-01-12 Sharp Corp Semiconductor device and manufacture of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897452B2 (en) 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
DE102007026365B4 (en) * 2006-06-12 2010-09-09 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Semiconductor devices and module and method of making the same
US7936065B2 (en) 2006-06-12 2011-05-03 Toyota Jidosha Kabushiki Kaisha Semiconductor devices and method of manufacturing them
US8558381B2 (en) 2009-03-23 2013-10-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
JP3906076B2 (en) Semiconductor device
EP1237200A2 (en) High voltage semiconductor device and method for manufacturing the same
JP4746927B2 (en) Manufacturing method of semiconductor device
US11824090B2 (en) Back side dopant activation in field stop IGBT
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
US20080217721A1 (en) High efficiency rectifier
EP0233202B1 (en) Fabricating a semiconductor device with buried oxide
JP2005510867A (en) Semiconductor device and method for manufacturing the semiconductor device
JP2002343980A (en) Variable capacity diode and method of manufacturing the same
JP4000927B2 (en) Semiconductor device and manufacturing method thereof
JPH10200132A (en) High speed diode
US20210066288A1 (en) Bipolar semiconductor device and method for manufacturing such a semiconductor device
JP2000312013A (en) Schottky barrier semiconductor device
KR20040022088A (en) Bipolar transistor and method for manufacturing the same
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
US6559482B1 (en) III-N compound semiconductor bipolar transistor structure and method of manufacture
JPH10335630A (en) Semiconductor device and its manufacture
JP5072146B2 (en) Variable capacitance diode and manufacturing method thereof
US7164186B2 (en) Structure of semiconductor device with sinker contact region
JPS5821866A (en) Semiconductor device
KR100347520B1 (en) A Heterojunction Bipolar Transistor and, A Method Manufacturing the HBT
EP0967642A1 (en) Semiconductor device including a plurality of bipolar transistors
CN117650179A (en) Shielded gate field effect transistor and preparation method thereof
JPH10117002A (en) Schottky barrier semiconductor device and its manufacturing method
JP2000058874A (en) Schottky barrier semiconductor device and fabrication thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313