JPH09232494A - Lead frame, semiconductor device and manufacture of semiconductor device - Google Patents

Lead frame, semiconductor device and manufacture of semiconductor device

Info

Publication number
JPH09232494A
JPH09232494A JP5999096A JP5999096A JPH09232494A JP H09232494 A JPH09232494 A JP H09232494A JP 5999096 A JP5999096 A JP 5999096A JP 5999096 A JP5999096 A JP 5999096A JP H09232494 A JPH09232494 A JP H09232494A
Authority
JP
Japan
Prior art keywords
resin
semiconductor
inner leads
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5999096A
Other languages
Japanese (ja)
Inventor
Hideo Shimura
英雄 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5999096A priority Critical patent/JPH09232494A/en
Publication of JPH09232494A publication Critical patent/JPH09232494A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the back leakage of silver plating and to make depressing unnecessary by filling and sealing the gaps among a plurality of inner leads and the gaps between the inner leads and a semiconductor mounted part with resin beforehand. SOLUTION: Concerning a lead frame 1, gaps formed between a plurality of inner leads 3 and a plurality of die pads for mounting semiconductor devices on a metallic plate on a long substance are filled and sealed with resin 4 made out of an electric insulator. As the result of this, a silver plating solution does not creep into the rear sides of the lead frames 2, and back leakage of silver plating can be prevented, since the gaps between those inner leads 3 and the die pads 2 have been filled and sealed with resin 4, when each lead frame 2 and each inner lead 3 are silver-plated. Accordingly, it becomes possible to prevent the malisolation of the lead frames 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置を製造
するにあたり、半導体素子を実装するとともに電気的な
接続を行うためのリードフレーム、半導体装置および半
導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting a semiconductor element and making an electrical connection when manufacturing a semiconductor device, a semiconductor device and a method for manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】一般に、半導体装置は、半導体素子が搭
載されるダイパッドや信号入出力に使用されるリードが
形成されたリードフレームに搭載された後、半導体素子
の入出力端子と上記リードとを金属線により接続した
後、その周囲を樹脂等によってモールドすることにより
製造される。上記リードフレームは、長尺上の金属性プ
レートをプレス加工またはエッチング加工することによ
り、上記ダイパッドやリード等が形成される。また、通
常、1つのリードフレームには、複数のダイパッドが形
成されており、複数個の半導体装置を一括して製造でき
るようになっている。
2. Description of the Related Art Generally, a semiconductor device is mounted on a die pad on which a semiconductor element is mounted and a lead frame on which leads used for signal input / output are formed, and then the input / output terminals of the semiconductor element and the leads are mounted. It is manufactured by connecting with a metal wire and then molding the periphery with resin or the like. In the lead frame, the die pad, the lead and the like are formed by pressing or etching a long metal plate. In addition, usually, a plurality of die pads are formed on one lead frame, so that a plurality of semiconductor devices can be manufactured at once.

【0003】ここで、図7は、従来のリードフレームを
示す模式図であり、同図(a)は半導体素子を搭載する
側から見た平面図、同図(b)は裏側の平面図である。
また、図8は従来のリードフレームを用いて、半導体素
子が搭載されたリードフレームを樹脂によってモールド
するために金型にセットした状態を示す断面図である。
なお、図においては、説明を分かりやすくするためにリ
ードフレームの1素子単位分のみを示している。
Here, FIG. 7 is a schematic view showing a conventional lead frame, FIG. 7A is a plan view seen from the side on which a semiconductor element is mounted, and FIG. 7B is a back side plan view. is there.
Further, FIG. 8 is a cross-sectional view showing a state in which a lead frame on which a semiconductor element is mounted is set in a mold for molding with a resin using a conventional lead frame.
In the figure, only one element of the lead frame is shown for easy understanding.

【0004】図7(a)において、リードフレーム1
は、チップ状の半導体素子10を実装するためのダイパ
ッド2と、該ダイパッド2を保持するための吊りリード
21,21と、図示しない金属線を介して半導体素子1
0と電気的な接続を行うための櫛状に設けられたインナ
ーリード3,3,…,3と、外部基板との電気的な接続
を行うためのアウターリード(図示略)とを備える。通
常、ダイパッド2およびインナーリード3において、図
示しない金属線が接続される部分には銀メッキが施され
ている。
In FIG. 7A, the lead frame 1
Is a die pad 2 for mounting the chip-shaped semiconductor element 10, suspension leads 21, 21 for holding the die pad 2, and the semiconductor element 1 via a metal wire (not shown).
, 3 provided in a comb shape for making electrical connection with 0, and outer leads (not shown) for making electrical connection with an external substrate. Usually, in the die pad 2 and the inner leads 3, silver plating is applied to portions to which metal wires (not shown) are connected.

【0005】次に、上述したリードフレーム1を用いた
半導体装置の製造方法について説明する。まず、半導体
素子10を銀メッキが施されたダイパッド2上に実装し
た後、半導体素子10とインナーリード3,3,……,
3とを図示しない金属線によって配線する。次に、半導
体素子10をダイパッド2上に実装したリードフレーム
1を、図7(b)に示すように、上型11と下型12と
からなる金型の間にセットする。上型11と下型12が
対向する面には、各々、凹部11a,12aが設けられ
ており、上記セットされた状態においては、半導体素子
10が実装されたリードフレーム1の周囲に所定容量の
キャビティ13が形成される。したがって、半導体素子
10が実装されたダイパッド2は、金型のキャビティ1
3内の略中央部に配置されることになる。
Next, a method of manufacturing a semiconductor device using the above lead frame 1 will be described. First, after mounting the semiconductor element 10 on the die pad 2 plated with silver, the semiconductor element 10 and the inner leads 3, 3 ,.
3 and 3 are connected by a metal wire (not shown). Next, the lead frame 1 in which the semiconductor element 10 is mounted on the die pad 2 is set between the metal molds including the upper mold 11 and the lower mold 12, as shown in FIG. 7B. Recesses 11a and 12a are provided on the surfaces of the upper die 11 and the lower die 12 that face each other, and in the set state, a predetermined capacity is provided around the lead frame 1 on which the semiconductor element 10 is mounted. The cavity 13 is formed. Therefore, the die pad 2 on which the semiconductor element 10 is mounted is the cavity 1 of the mold.
It will be arranged at a substantially central portion within 3.

【0006】次に、上型11と下型12との間に形成さ
れたキャビティ13内にゲート14から図示しない樹脂
を送り込み、ダイパッド2上の半導体素子10を樹脂に
より封止する。そして、図示しない樹脂を硬化させた
後、図示しないアウターリードおよび吊りリード21を
切り離すことにより、アウターリードを成形し、半導体
装置を製造する。
Next, a resin (not shown) is fed from the gate 14 into the cavity 13 formed between the upper die 11 and the lower die 12 to seal the semiconductor element 10 on the die pad 2 with the resin. Then, after curing the resin (not shown), the outer leads (not shown) and the suspension leads 21 are separated to form the outer leads, thereby manufacturing the semiconductor device.

【0007】[0007]

【発明が解決しようとする課題】ところで、上述した従
来のリードフレームでは、ダイパッド2およびインナー
リード3,3,……,3に銀メッキを施すための銀メッ
キ工程において、図8(a)に示すように、リードフレ
ーム1に図示するメッキマスク6をセットした後、リー
ドフレームに銀メッキ液を吹き付けることにより、メッ
キマスク6で覆われていない部分、すなわち、ダイパッ
ド2およびインナーリード3に銀メッキを施している。
このとき、ダイパッド2とインナーリード3,3,…
…,3との間は打ち抜かれているため、図8(b)に示
すように、銀メッキ液がダイパッド2の裏面に回り込
み、いわゆる銀メッキの裏漏れ20が生じる。このた
め、該銀メッキの裏漏れ20がリードフレーム1の分離
不良を起こす原因になったり、樹脂封止後の半導体装置
において、樹脂との密着性が劣り、半導体装置の耐湿性
が低下するという問題が生じた。
By the way, in the conventional lead frame described above, the die pad 2 and the inner leads 3, 3 ,. As shown, after setting the illustrated plating mask 6 on the lead frame 1, by spraying a silver plating solution on the lead frame 1, the portions not covered with the plating mask 6, that is, the die pad 2 and the inner leads 3 are silver-plated. Has been given.
At this time, the die pad 2 and the inner leads 3, 3, ...
.., 3 are punched out, so that the silver plating solution wraps around to the back surface of the die pad 2 as shown in FIG. For this reason, the back leakage 20 of the silver plating may cause the separation failure of the lead frame 1, or the semiconductor device after resin encapsulation may have poor adhesion to the resin, resulting in deterioration of moisture resistance of the semiconductor device. There was a problem.

【0008】また、上述した従来の半導体装置の製造方
法では、半導体素子10を樹脂で封止するにあたり、キ
ャビティ13内における半導体素子10の上側とダイパ
ッド2の下側とで、樹脂の注入圧力が等しくなるよう
に、双方の空間を等しく設定する必要がある。そこで、
従来は、半導体素子10の厚さに応じて、吊りリード2
1に曲げ加工を施し、ダイパッド2を下げておくという
ようなディプレス加工を施している。しかしながら、デ
ィプレス加工を高精度で行うことは難しく、リードフレ
ーム1に上記ディプレス加工を施しても、加工のばらつ
きや樹脂の流動条件の違い等により、キャビティ13内
における半導体素子10の上側とダイパッド2の下側と
で樹脂の注入圧力が必ずしも等しくならない。
Further, in the above-described conventional method for manufacturing a semiconductor device, when the semiconductor element 10 is sealed with resin, the resin injection pressure is higher in the cavity 13 above the semiconductor element 10 and below the die pad 2. Both spaces must be set equal so that they are equal. Therefore,
Conventionally, depending on the thickness of the semiconductor element 10, the suspension leads 2
1 is bent, and the die pad 2 is lowered. However, it is difficult to perform the depressing process with high accuracy, and even if the lead frame 1 is subjected to the above depressing process, it may be different from the upper side of the semiconductor element 10 in the cavity 13 due to variations in the process and differences in resin flow conditions. The resin injection pressure is not always equal to that of the lower side of the die pad 2.

【0009】このため、例えば、キャビティ13内にお
ける半導体素子10の上側での樹脂5の注入圧力が、ダ
イパッド2の下側よりも高くなった場合には、図9
(a)に示すように、半導体素子10およびダイパッド
2にステイシフト(傾き)が発生する。該ステイシフト
は、ダイパッド2の下側での樹脂5の注入圧力が半導体
素子10の上側より高くなった場合にも同様に発生す
る。また、ディプレス加工の精度が十分でないときも同
様にステイシフトが発生する。
Therefore, for example, when the injection pressure of the resin 5 on the upper side of the semiconductor element 10 in the cavity 13 becomes higher than that on the lower side of the die pad 2, FIG.
As shown in (a), a stay shift (inclination) occurs in the semiconductor element 10 and the die pad 2. The stay shift also occurs when the injection pressure of the resin 5 on the lower side of the die pad 2 is higher than that on the upper side of the semiconductor element 10. Also, when the precision of the depressing process is not sufficient, the stay shift similarly occurs.

【0010】このように、樹脂5の注入圧力の不均衡に
よって、半導体素子10およびダイパッド2にステイシ
フトが発生すると、インナーリード3,3,……,3が
変形したり、図9(b)に示すように、半導体素子10
とインナーリード3,3,……,3とを接続する金属線
31に負担がかかるため、金属線31が断線してしまう
という問題が生じる。また、ステイシフトによってダイ
パッド2や金属線31がキャビティ13内面に接触して
しまうと、樹脂封止後の半導体装置におけるパッケージ
表面からそのダイパッド2や金属線31が露出してしま
い、外観不良、封止不良を起こすという問題が生じる。
As described above, when the stay shift occurs in the semiconductor element 10 and the die pad 2 due to the imbalance of the injection pressure of the resin 5, the inner leads 3, 3, ..., 3 are deformed, and FIG. As shown in FIG.
Since a load is applied to the metal wire 31 for connecting the inner wires 3, 3, ..., 3 with each other, the metal wire 31 is broken. Further, when the die pad 2 and the metal wire 31 come into contact with the inner surface of the cavity 13 due to the stay shift, the die pad 2 and the metal wire 31 are exposed from the package surface of the semiconductor device after resin sealing, resulting in poor appearance and sealing. The problem of causing a stop problem occurs.

【0011】すなわち、従来のリードフレーム、半導体
装置および半導体装置の製造方法においては、以下の問
題があった。 (イ)リードフレーム裏面への銀メッキの裏漏れによっ
て、リードフレーム1が分離不良となったり、樹脂封止
後の半導体装置における耐湿性が低下するという問題が
あった。 (ロ)半導体素子10およびダイパッド2のステイシフ
トによって、インナーリード3,3,……,3が変形す
るという問題があった。 (ニ)上記ステイシフトによって、金属線31に負担が
かかり、半導体素子10とリード3,3,……,3とを
接続する金属線31が断線するという問題があった。 (ホ)上記ステイシフトによって、パッケージ表面から
そのダイパッド2や金属線31が露出し、外観不良、封
止不良となるという問題があった。
That is, the conventional lead frame, semiconductor device and semiconductor device manufacturing method have the following problems. (A) Due to the back leakage of the silver plating on the back surface of the lead frame, there are problems that the lead frame 1 becomes poorly separated, and the moisture resistance of the semiconductor device after resin sealing is lowered. (B) The inner leads 3, 3, ..., 3 are deformed due to the stay shift of the semiconductor element 10 and the die pad 2. (D) The stay shift causes a load on the metal wire 31, and the metal wire 31 connecting the semiconductor element 10 and the leads 3, 3, ..., 3 is broken. (E) Due to the stay shift, there is a problem that the die pad 2 and the metal wire 31 are exposed from the package surface, resulting in poor appearance and poor sealing.

【0012】そこで本発明は、銀メッキの裏漏れを防止
できるとともに、ディプレス加工を不要にでき、かつ、
ステイシフトを防止できるリードフレーム、半導体装置
および半導体装置の製造方法を提供することを目的とし
ている。
Therefore, the present invention can prevent back leakage of silver plating, eliminate the need for depressing, and
An object of the present invention is to provide a lead frame, a semiconductor device, and a method of manufacturing a semiconductor device, which can prevent stay shift.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明によるリードフレームは、半導
体素子が搭載される半導体搭載部および半導体素子の信
号入出力が引き出される複数のインナーリードが形成さ
れたリードフレームにおいて、前記複数のインナーリー
ド同士の間隙および前記複数のインナーリードと前記半
導体搭載部との間隙を予め樹脂よって封入したことを特
徴とする。
In order to achieve the above object, a lead frame according to a first aspect of the present invention comprises a semiconductor mounting portion on which a semiconductor element is mounted and a plurality of inner leads from which signal input / output of the semiconductor element is drawn out. In the lead frame formed with, the gap between the plurality of inner leads and the gap between the plurality of inner leads and the semiconductor mounting portion are filled with resin in advance.

【0014】また、好ましい態様として、例えば請求項
2記載のように、前記半導体搭載部を前記樹脂としても
よい。また、請求項3記載のように、前記樹脂の一部に
貫通孔を設けてもよい。また、請求項4記載のように、
前記樹脂の一部に凸部を設けてもよい。
In a preferred embodiment, the semiconductor mounting portion may be made of the resin as described in claim 2, for example. Further, as described in claim 3, a through hole may be provided in a part of the resin. Moreover, as described in claim 4,
You may provide a convex part in a part of said resin.

【0015】上記目的を達成するため、請求項5記載の
発明による半導体装置は、半導体素子が搭載される半導
体搭載部と、前記半導体素子の信号入出力が引き出され
る複数のインナーリードと、前記複数のインナーリード
同士の間隙および前記複数のインナーリードと前記半導
体搭載部との間隙に予め封入された樹脂とを備え、前記
半導体搭載部の表裏に複数個の半導体素子を搭載したこ
とを特徴とする。
To achieve the above object, in a semiconductor device according to a fifth aspect of the present invention, a semiconductor mounting portion on which a semiconductor element is mounted, a plurality of inner leads from which signal input / output of the semiconductor element is drawn, and the plurality of inner leads are provided. Of the inner leads, and a gap between the inner leads and the semiconductor mounting portion, and a plurality of semiconductor elements mounted on the front and back surfaces of the semiconductor mounting portion. .

【0016】また、好ましい態様として、例えば請求項
6記載のように、前記半導体搭載部を前記樹脂とし、該
樹脂の表裏に複数個の半導体素子を搭載してもよい。ま
た、例えば請求項7記載のように、前記樹脂の一部に貫
通孔を設けるようにしてもよい。また、例えば請求項8
記載のように、前記樹脂の一部に凸部を設けるようにし
てもよい。
In a preferred embodiment, for example, the semiconductor mounting portion may be the resin, and a plurality of semiconductor elements may be mounted on the front and back surfaces of the resin. Further, for example, as described in claim 7, a through hole may be provided in a part of the resin. Further, for example, claim 8
As described above, a convex portion may be provided on a part of the resin.

【0017】上記目的を達成するため、請求項9記載の
発明による半導体装置の製造方法は、長尺上の金属性プ
レートをプレス加工またはエッチング加工によって、半
導体素子が搭載される半導体搭載部と、前記半導体素子
の信号入出力が引き出される複数のインナーリードとを
形成し、次いで、前記複数のインナーリード同士の間隙
および前記複数のインナーリードと前記半導体搭載部と
の間隙に樹脂を封入した後、前記半導体搭載部および前
記インナーリードにインナーメッキを施すことを特徴と
する。
In order to achieve the above object, a method of manufacturing a semiconductor device according to a ninth aspect of the present invention is a semiconductor mounting portion on which a semiconductor element is mounted by pressing or etching a long metal plate, After forming a plurality of inner leads from which the signal input / output of the semiconductor element is drawn out, and then encapsulating resin in the gap between the plurality of inner leads and the gap between the plurality of inner leads and the semiconductor mounting portion, An inner plating is applied to the semiconductor mounting portion and the inner lead.

【0018】上記目的を達成するため、請求項10記載
の発明による半導体装置の製造方法は、長尺上の金属性
プレートをプレス加工またはエッチング加工によって、
前記半導体素子の信号入出力が引き出される複数のイン
ナーリードとを形成し、次いで、前記複数のインナーリ
ードの間隙に樹脂を封入した後、前記半導体搭載部およ
び前記インナーリードにインナーメッキを施すことを特
徴とする。
In order to achieve the above object, a semiconductor device manufacturing method according to a tenth aspect of the present invention is characterized in that a long metal plate is pressed or etched.
Forming a plurality of inner leads through which signal input / output of the semiconductor element is led out, encapsulating a resin in a gap between the plurality of inner leads, and then performing inner plating on the semiconductor mounting portion and the inner leads. Characterize.

【0019】また、好ましい態様として、例えば請求項
11記載のように、前記複数のインナーリードの間隙に
樹脂を封入した後、前記樹脂の一部に貫通孔を設けるよ
うにしてもよい。また、例えば請求項12記載のよう
に、前記複数のインナーリードの間隙に樹脂を封入した
後、前記樹脂の一部に凸部を設けるようにしてもよい。
Further, as a preferable mode, for example, as described in claim 11, after the resin is filled in the gaps of the plurality of inner leads, a through hole may be provided in a part of the resin. Further, for example, as described in claim 12, after the resin is filled in the gap between the plurality of inner leads, a convex portion may be provided on a part of the resin.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】A.第1の実施の形態 図1は本発明の第1の実施の形態によるリードフレーム
において半導体素子を搭載する側から見た平面図であ
る。なお、図においては、説明を分かりやすくするため
に、リードフレームの一素子単位分のみを示していると
ともに、図7に示す対応する部分には同一の符号を付け
て説明を省略する。図において、本第1の実施の形態に
よるリードフレーム1は、ダイパッド2とインナーリー
ド3,3,……,3と間に形成される間隙に封止され
た、電気的に絶縁体からなる樹脂4を備えている。上記
樹脂4は、プレス加工またはエッチング加工によって上
記ダイパッドやリード等を形成した後、インナーリード
3,3,……,3とダイパッド2と間に形成される。
A. First Embodiment FIG. 1 is a plan view of a lead frame according to a first embodiment of the present invention viewed from the side on which a semiconductor element is mounted. It should be noted that, in order to make the description easy to understand, only one element unit of the lead frame is shown in the drawing, and the corresponding parts shown in FIG. In the figure, the lead frame 1 according to the first embodiment is a resin made of an electrically insulating material which is sealed in a gap formed between the die pad 2 and the inner leads 3, 3 ,. It is equipped with 4. The resin 4 is formed between the inner leads 3, 3, ..., 3 and the die pad 2 after forming the die pad, the lead and the like by pressing or etching.

【0022】上述した本第1の実施の形態のリードフレ
ームによれば、図示するように、インナーリード3,
3,……,3が樹脂4によって支持されているので、イ
ンナーリード3,3,……,3の変形を防止できる。ま
た、銀メッキ工程においては、インナーリード3とイン
ナーリード3の間隙、インナーリード3,3,……,3
とダイパッド2の間隙に樹脂4を封止した後、前述した
従来技術と同様、図8(a)に示すように、リードフレ
ーム1に図示するメッキマスク6をセットし、メッキマ
スク6で覆われていない部分、すなわち、ダイパッド2
およびインナーリード3,3,……,3に銀メッキを施
す。このとき、インナーリード3,3,……,3とダイ
パッド2の間隙に樹脂4が封止されているため、銀メッ
キ液はリードフレーム2の裏側に回り込まないので、銀
メッキの裏漏れを防止できる。したがって、リードフレ
ーム1の分離不良を防止でき、半導体装置における耐湿
性の低下を防止することができる。
According to the lead frame of the first embodiment described above, as shown in the drawing, the inner leads 3,
Since 3, ..., 3 are supported by the resin 4, the inner leads 3, 3 ,. Also, in the silver plating process, the gap between the inner leads 3 and the inner leads 3, the inner leads 3, 3 ,.
After the resin 4 is sealed in the space between the die pad 2 and the die pad 2, the plating mask 6 shown in the figure is set on the lead frame 1 as shown in FIG. Not the part, ie, die pad 2
And inner leads 3, 3, ..., 3 are plated with silver. At this time, since the resin 4 is sealed in the gap between the inner leads 3, 3, ..., 3 and the die pad 2, the silver plating liquid does not wrap around to the back side of the lead frame 2, so that back leakage of the silver plating is prevented. it can. Therefore, the separation failure of the lead frame 1 can be prevented, and the moisture resistance of the semiconductor device can be prevented from lowering.

【0023】次に、図2は、上述したリードフレーム1
を用いた半導体装置の製造方法を説明するための模式図
である。図において、半導体素子10をダイパッド2に
搭載したリードフレーム1を金型の上型11と下型12
とで挟み込み、金型のゲート14から樹脂5を注入して
キャビティ13内に充填させる。このとき、半導体素子
10とダイパッド2に樹脂5の注入圧力が加わっても、
ダイパッド2は、インナーリード3とダイパッド2との
間隙に封止された樹脂4によって支持されているので、
半導体素子10とダイパッド2には、ステイシフトが発
生しない。さらに、ステイシフトが発生しないので、デ
ィプレイ加工工程を省略することができ、製造工程を簡
略化することができる。
Next, FIG. 2 shows the lead frame 1 described above.
FIG. 6 is a schematic diagram for explaining a method of manufacturing a semiconductor device using. In the figure, a lead frame 1 in which a semiconductor element 10 is mounted on a die pad 2 is attached to an upper die 11 and a lower die 12 of a die.
Then, the resin 5 is injected from the gate 14 of the mold to fill the cavity 13. At this time, even if the injection pressure of the resin 5 is applied to the semiconductor element 10 and the die pad 2,
Since the die pad 2 is supported by the resin 4 sealed in the gap between the inner lead 3 and the die pad 2,
No stay shift occurs in the semiconductor element 10 and the die pad 2. Further, since the stay shift does not occur, the display processing step can be omitted and the manufacturing process can be simplified.

【0024】B.第2の実施の形態 次に、図3は本発明の第2の実施の形態によるリードフ
レームにおいて半導体素子を搭載する側から見た平面図
である。本第2の実施の形態では、半導体素子10を搭
載するためのダイパッドを略し、半導体素子搭載部を含
んだ、インナーリード3,3,……,3の間隙を樹脂4
で一様に封入している。半導体素子10は、樹脂4上の
略中央部に搭載される。本第2の実施の形態では、ダイ
パッドを略することで、リードフレームを製造する際の
金型やエッチング加工を簡略化することができる。
B. Second Embodiment Next, FIG. 3 is a plan view of a lead frame according to a second embodiment of the present invention viewed from the side on which a semiconductor element is mounted. In the second embodiment, the die pad for mounting the semiconductor element 10 is omitted, and the gap between the inner leads 3, 3 ,.
Are evenly enclosed. The semiconductor element 10 is mounted on the resin 4 at a substantially central portion. In the second embodiment, by omitting the die pad, it is possible to simplify the mold and etching process when manufacturing the lead frame.

【0025】C.第3の実施の形態 次に、図4は本発明の第3の実施の形態によるリードフ
レームにおいて半導体素子を搭載する側から見た平面図
である。本第3の実施の形態では、上述した第2の実施
の形態と同様に、半導体素子10を搭載するためのダイ
パッドを略し、半導体素子搭載部を含んだ、インナーリ
ード3,3,……,3の間隙を樹脂4で一様に封入し、
該樹脂4に貫通孔41,41,……,41を設けてい
る。本第3の実施の形態によるリードフレームを用いて
半導体装置を製造すれば、1つ以上の貫通孔41を通じ
て上下のキャビティが封止されるので、上下のキャビテ
ィに充填される樹脂5間の密着性が向上し、この結果、
半導体装置の信頼性を向上させることができる。
C. Third Embodiment Next, FIG. 4 is a plan view of a lead frame according to a third embodiment of the present invention viewed from the side on which a semiconductor element is mounted. In the third embodiment, similar to the second embodiment described above, the die pad for mounting the semiconductor element 10 is omitted, and the inner leads 3, 3, ..., Including the semiconductor element mounting portion are included. The gap 3 is uniformly filled with resin 4,
Through holes 41, 41, ..., 41 are provided in the resin 4. When a semiconductor device is manufactured using the lead frame according to the third embodiment, the upper and lower cavities are sealed through the one or more through holes 41, so that the resin 5 filled in the upper and lower cavities is closely attached. As a result,
The reliability of the semiconductor device can be improved.

【0026】D.第4の実施の形態 次に、図5(a)は本発明の第4の実施の形態によるリ
ードフレームにおいて半導体素子を搭載する側から見た
平面図であり、図5(b)は同リードフレームを用いて
半導体素子とインナーリードとを接続した状態を示す側
面図である。本第4の実施の形態では、前述した第1の
実施の形態と同様に、インナーリード3,3,……,3
とダイパッド2との間隙に樹脂4を一様に封止した後、
図5(a),(b)に示すように、上記樹脂4のダイパ
ッド2の周囲に、半導体素子10の厚さより大となる高
さを有する凸部42,42を設けている。本第4の実施
の形態によるリードフレームを用いて半導体装置を製造
すれば、図5(b)に示すように、金属線31と半導体
素子10のエッジ部分との接触を防止することができる
ので、金型にセットして樹脂5を注入する際に、金属線
31に負担がかからず、金属線31が断線することを防
止することができる。
D. Fourth Embodiment Next, FIG. 5A is a plan view seen from the side on which a semiconductor element is mounted in a lead frame according to a fourth embodiment of the present invention, and FIG. It is a side view showing a state where a semiconductor element and an inner lead are connected using a frame. In the fourth embodiment, similarly to the first embodiment described above, the inner leads 3, 3 ,.
After uniformly sealing the resin 4 in the gap between the die pad 2 and
As shown in FIGS. 5A and 5B, convex portions 42, 42 having a height larger than the thickness of the semiconductor element 10 are provided around the die pad 2 of the resin 4. When a semiconductor device is manufactured using the lead frame according to the fourth embodiment, contact between the metal wire 31 and the edge portion of the semiconductor element 10 can be prevented as shown in FIG. 5B. When the resin 5 is set in the mold and injected, the metal wire 31 is not burdened and it is possible to prevent the metal wire 31 from breaking.

【0027】E.第5の実施の形態 次に、図6(a)〜(d)は、本発明の第5の実施の形
態を説明するための図であり、前述した第1、第2ない
し第3の実施の形態によるリードフレームを用いた半導
体装置の製造方法を示す側面図である。まず、前述した
第1、第2ないし第3の実施の形態によるリードフレー
ム1において、図6(a)に示すように、半導体素子1
0をダイパッド2または予め封止した樹脂4上に搭載し
た後、金属線31によって半導体素子10とインナーリ
ード3,3,…,3とを接続する。次に、上記半導体素
子10を搭載したリードフレーム1を金型にセットし、
図6(b)に示すように、上型のキャビティのみに樹脂
5を注入して封止する。次に、図6(c)に示すよう
に、もう1つの半導体素子11をダイパッド2または予
め封止した樹脂4の裏面上に搭載する。そして、半導体
素子11とインナーリード3,3,…,3とを金属線3
1によって接続した後、再び、金型にセットし、図6
(d)に示すように、下型のキャビティのみに樹脂5を
注入して封止する。
E. Fifth Embodiment Next, FIGS. 6A to 6D are views for explaining a fifth embodiment of the present invention, and the first, second to third embodiments described above are provided. FIG. 6 is a side view showing a method for manufacturing a semiconductor device using the lead frame according to the embodiment. First, in the lead frame 1 according to the above-described first, second, and third embodiments, as shown in FIG.
After mounting 0 on the die pad 2 or the resin 4 which is sealed in advance, the semiconductor element 10 and the inner leads 3, 3, ..., 3 are connected by the metal wire 31. Next, the lead frame 1 having the semiconductor element 10 mounted thereon is set in a mold,
As shown in FIG. 6B, the resin 5 is injected and sealed only in the upper mold cavity. Next, as shown in FIG. 6C, another semiconductor element 11 is mounted on the back surface of the die pad 2 or the resin 4 which has been previously sealed. Then, the semiconductor element 11 and the inner leads 3, 3, ...
After connecting by 1, set it in the mold again, and
As shown in (d), the resin 5 is injected and sealed only in the lower mold cavity.

【0028】本第5の実施の形態によれば、図1、図
3、図4に示すリードフレーム1において、特に、貫通
孔41を設けないリードフレームにおいて、上型のキャ
ビティと下型のキャビティを別々に樹脂封止することに
より、容易に複数の半導体素子10、11を1つのパッ
ケージに搭載することができ、高集積化が容易に実現で
きる。
According to the fifth embodiment, in the lead frame 1 shown in FIGS. 1, 3 and 4, particularly in the lead frame having no through hole 41, the upper mold cavity and the lower mold cavity are formed. By separately encapsulating each of them with a resin, a plurality of semiconductor elements 10 and 11 can be easily mounted in one package, and high integration can be easily realized.

【0029】[0029]

【発明の効果】請求項1記載の発明のリードフレームに
よれば、複数のインナーリード同士の間隙および複数の
インナーリードと半導体搭載部との間隙を予め樹脂よっ
て封入するようにしたので、銀メッキ工程においては、
インナーリードと半導体搭載部との間隙に樹脂が封止さ
れているため、銀メッキ液がの裏側に回り込まないの
で、銀メッキの裏漏れを防止でき、このため、リードフ
レームの分離不良を防止できるとともに、半導体装置に
おける耐湿性の低下を防止することができるという利点
が得られる。また、半導体装置の製造にあっては、半導
体搭載部が樹脂によって支持されているので、ステイシ
フトが発生せず、ディプレイ加工工程を省略することが
でき、製造工程を簡略化することができるという利点が
得られる。
According to the lead frame of the first aspect of the present invention, the gap between the plurality of inner leads and the gap between the plurality of inner leads and the semiconductor mounting portion are filled with resin in advance. In the process,
Since the resin is sealed in the gap between the inner lead and the semiconductor mounting part, the silver plating liquid does not get around to the back side of the inner lead, so back leakage of the silver plating can be prevented, and thus the lead frame separation failure can be prevented. At the same time, there is an advantage that the moisture resistance of the semiconductor device can be prevented from lowering. Further, in manufacturing the semiconductor device, since the semiconductor mounting portion is supported by the resin, the stay shift does not occur, the display processing step can be omitted, and the manufacturing step can be simplified. The advantage is obtained.

【0030】また、請求項2記載の発明のリードフレー
ムによれば、前記半導体搭載部を前記樹脂としたので、
リードフレームを製造する際の金型やエッチング加工を
簡略化することができるという利点が得られる。また、
請求項3記載の発明のリードフレームによれば、前記樹
脂の一部に貫通孔を設けるようにしたので、上下のキャ
ビティに充填される樹脂間の密着性が向上し、この結
果、半導体装置の信頼性を向上させることができるとい
う利点が得られる。また、請求項4記載の発明のリード
フレームによれば、前記樹脂の一部に凸部を設けるよう
にしたので、半導体素子とインナーリードとを接続する
金属線に負担がかからず、金属線の断線を防止すること
ができるという利点が得られる。
According to the lead frame of the invention of claim 2, since the semiconductor mounting portion is made of the resin,
This has the advantage that the mold and etching process for manufacturing the lead frame can be simplified. Also,
According to the lead frame of the invention described in claim 3, since the through hole is provided in a part of the resin, the adhesiveness between the resins filled in the upper and lower cavities is improved, and as a result, the semiconductor device The advantage is that reliability can be improved. Further, according to the lead frame of the invention of claim 4, since the convex portion is provided on a part of the resin, the metal wire connecting the semiconductor element and the inner lead is not burdened, and the metal wire is The advantage of being able to prevent disconnection is obtained.

【0031】請求項5記載の発明の半導体装置によれ
ば、半導体素子が搭載される半導体搭載部と、前記半導
体素子の信号入出力が引き出される複数のインナーリー
ドと、前記複数のインナーリード同士の間隙および前記
複数のインナーリードと前記半導体搭載部との間隙に予
め封入された樹脂とを備え、前記半導体搭載部の表裏に
複数個の半導体素子を搭載するようにしたので、高集積
化が容易に実現できるという利点が得られる。
According to a fifth aspect of the semiconductor device of the present invention, a semiconductor mounting portion on which a semiconductor element is mounted, a plurality of inner leads from which signal input / output of the semiconductor element is drawn, and a plurality of inner leads are provided. Since a plurality of semiconductor elements are mounted on the front and back surfaces of the semiconductor mounting portion, a gap and a plurality of inner leads and a resin pre-filled in the gap between the semiconductor mounting portion are provided, so that high integration is easy. The advantage that can be realized is obtained.

【0032】また、請求項6記載の発明の半導体装置に
よれば、前記半導体搭載部を前記樹脂とし、該樹脂の表
裏に複数個の半導体素子を搭載したので、高集積化が容
易に実現できるという利点が得られる。また、請求項7
記載の発明の半導体装置によれば、前記樹脂の一部に貫
通孔を設けるようにしたので、上下のキャビティに充填
される樹脂間の密着性が向上し、この結果、半導体装置
の信頼性を向上させることができるという利点が得られ
る。また、請求項8記載の発明の半導体装置によれば、
前記樹脂の一部に凸部を設けるようにしたので、半導体
素子とインナーリードとを接続する金属線に負担がかか
らず、金属線の断線を防止することができるという利点
が得られる。
Further, according to the semiconductor device of the invention described in claim 6, since the semiconductor mounting portion is made of the resin and a plurality of semiconductor elements are mounted on the front and back surfaces of the resin, high integration can be easily realized. The advantage is obtained. Claim 7
According to the semiconductor device of the invention described above, since the through hole is provided in a part of the resin, the adhesion between the resins filled in the upper and lower cavities is improved, and as a result, the reliability of the semiconductor device is improved. The advantage is that it can be improved. According to the semiconductor device of the invention described in claim 8,
Since the convex portion is provided on a part of the resin, there is an advantage that the metal wire connecting the semiconductor element and the inner lead is not burdened and the metal wire can be prevented from being broken.

【0033】請求項9記載の発明の半導体装置の製造方
法によれば、長尺上の金属性プレートをプレス加工また
はエッチング加工によって、半導体素子が搭載される半
導体搭載部と、前記半導体素子の信号入出力が引き出さ
れる複数のインナーリードとを形成し、次いで、前記複
数のインナーリード同士の間隙および前記複数のインナ
ーリードと前記半導体搭載部との間隙に樹脂を封入した
後、前記半導体搭載部および前記インナーリードにイン
ナーメッキを施すようにしたので、銀メッキ工程におい
ては、インナーリードと半導体搭載部との間隙に樹脂が
封止されているため、銀メッキ液がの裏側に回り込まな
いので、銀メッキの裏漏れを防止でき、このため、リー
ドフレームの分離不良を防止できるとともに、半導体装
置における耐湿性の低下を防止することができるという
利点が得られる。
According to the method of manufacturing a semiconductor device of the present invention, a semiconductor mounting portion on which a semiconductor element is mounted is formed by pressing or etching a long metal plate, and a signal of the semiconductor element. After forming a plurality of inner leads from which inputs and outputs are drawn out, and then encapsulating resin in the gap between the plurality of inner leads and the gap between the plurality of inner leads and the semiconductor mounting portion, the semiconductor mounting portion and Since the inner lead is subjected to inner plating, since the resin is sealed in the gap between the inner lead and the semiconductor mounting portion in the silver plating process, the silver plating liquid does not wrap around to the back side of the silver. It is possible to prevent back leakage of the plating, which can prevent the lead frame from being separated incorrectly and can also be used in semiconductor devices with moisture resistance. Advantage that it is possible to prevent a reduction can be obtained.

【0034】請求項10記載の発明の半導体装置の製造
方法によれば、長尺上の金属性プレートをプレス加工ま
たはエッチング加工によって、前記半導体素子の信号入
出力が引き出される複数のインナーリードとを形成し、
次いで、前記複数のインナーリードの間隙に樹脂を封入
した後、前記半導体搭載部および前記インナーリードに
インナーメッキを施すようにしたので、銀メッキ工程に
おいては、インナーリードと半導体搭載部との間隙に樹
脂が封止されているため、銀メッキ液がの裏側に回り込
まないので、銀メッキの裏漏れを防止でき、このため、
リードフレームの分離不良を防止できるとともに、半導
体装置における耐湿性の低下を防止することができると
いう利点が得られる。
According to the method of manufacturing a semiconductor device of the tenth aspect of the present invention, a plurality of inner leads from which signal input / output of the semiconductor element is drawn out by pressing or etching a long metal plate. Formed,
Next, after the resin is sealed in the gaps between the plurality of inner leads, the semiconductor mounting portion and the inner leads are subjected to inner plating. Therefore, in the silver plating step, the gap between the inner leads and the semiconductor mounting portion is Since the resin is sealed, the silver plating liquid does not get around to the back side of, so it is possible to prevent back leakage of the silver plating.
It is possible to prevent the separation failure of the lead frame and prevent the deterioration of the moisture resistance of the semiconductor device.

【0035】また、請求項11記載の発明の半導体装置
の製造方法によれば、前記複数のインナーリードの間隙
に樹脂を封入した後、前記樹脂の一部に貫通孔を設ける
ようにしたので、上下のキャビティに充填される樹脂間
の密着性が向上し、この結果、半導体装置の信頼性を向
上させることができるという利点が得られる。また、請
求項12記載の発明の半導体装置の製造方法によれば、
前記複数のインナーリードの間隙に樹脂を封入した後、
前記樹脂の一部に凸部を設けるようにしたので、半導体
素子とインナーリードとを接続する金属線に負担がかか
らず、金属線の断線を防止することができるという利点
が得られる。
According to the semiconductor device manufacturing method of the present invention, since the resin is filled in the gaps of the plurality of inner leads, the through holes are provided in a part of the resin. The adhesiveness between the resins filled in the upper and lower cavities is improved, and as a result, the reliability of the semiconductor device can be improved. According to the method of manufacturing a semiconductor device of the invention described in claim 12,
After encapsulating the resin in the gap between the plurality of inner leads,
Since the convex portion is provided on a part of the resin, there is an advantage that the metal wire connecting the semiconductor element and the inner lead is not burdened and the metal wire can be prevented from being broken.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態によるリードフレー
ムにおいて半導体素子を搭載する側から見た平面図であ
る。
FIG. 1 is a plan view of a lead frame according to a first embodiment of the present invention viewed from a side on which a semiconductor element is mounted.

【図2】第1の実施の形態によるリードフレームを用い
た半導体装置の製造方法を説明するための模式図であ
る。
FIG. 2 is a schematic diagram for explaining the method for manufacturing a semiconductor device using the lead frame according to the first embodiment.

【図3】本発明の第2の実施の形態によるリードフレー
ムにおいて半導体素子を搭載する側から見た平面図であ
る。
FIG. 3 is a plan view of the lead frame according to the second embodiment of the present invention as viewed from the side on which a semiconductor element is mounted.

【図4】本発明の第3の実施の形態によるリードフレー
ムにおいて半導体素子を搭載する側から見た平面図であ
る。
FIG. 4 is a plan view of a lead frame according to a third embodiment of the present invention viewed from a side on which a semiconductor element is mounted.

【図5】本発明の第4の実施の形態を説明するのための
模式図である。
FIG. 5 is a schematic diagram for explaining a fourth embodiment of the present invention.

【図6】本発明の第5の実施の形態を説明するための模
式図である。
FIG. 6 is a schematic diagram for explaining a fifth embodiment of the present invention.

【図7】従来のリードフレームを示す模式図である。FIG. 7 is a schematic view showing a conventional lead frame.

【図8】従来のリードフレームを用いて半導体装置を製
造する際に、半導体素子が搭載されたリードフレームを
樹脂によってモールドするために金型にセットした状態
を示す断面図である。
FIG. 8 is a cross-sectional view showing a state in which a lead frame on which a semiconductor element is mounted is set in a mold for molding with a resin when a semiconductor device is manufactured using a conventional lead frame.

【図9】従来のリードフレームを用いて半導体装置を製
造する際に生じるステイシフトを説明するための模式図
である。
FIG. 9 is a schematic diagram for explaining a stay shift that occurs when a semiconductor device is manufactured using a conventional lead frame.

【符号の説明】[Explanation of symbols]

1……リードフレーム、2……ダイパッド(半導体搭載
部)、3,3,……,3……インナーリード、5……樹
脂、10,11……半導体素子、41,41,……,4
1……貫通孔、42,42……凸部
1 ... Lead frame, 2 ... Die pad (semiconductor mounting part), 3, 3, ..., 3 ... Inner lead, 5 ... Resin, 10, 11 ... Semiconductor element, 41, 41 ,.
1 ... through hole, 42, 42 ... convex portion

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子が搭載される半導体搭載部お
よび半導体素子の信号入出力が引き出される複数のイン
ナーリードが形成されたリードフレームにおいて、 前記複数のインナーリード同士の間隙および前記複数の
インナーリードと前記半導体搭載部との間隙を予め樹脂
よって封入したことを特徴とするリードフレーム。
1. A lead frame in which a semiconductor mounting portion on which a semiconductor element is mounted and a plurality of inner leads from which signal input / output of the semiconductor element is formed are formed, and a gap between the plurality of inner leads and the plurality of inner leads. A lead frame, characterized in that a gap between the semiconductor mounting portion and the semiconductor mounting portion is previously filled with resin.
【請求項2】 前記半導体搭載部を前記樹脂とすること
を特徴とする請求項1記載のリードフレーム。
2. The lead frame according to claim 1, wherein the semiconductor mounting portion is made of the resin.
【請求項3】 前記樹脂の一部に貫通孔を設けたことを
特徴とする請求項1または2記載のリードフレーム。
3. The lead frame according to claim 1, wherein a through hole is provided in a part of the resin.
【請求項4】 前記樹脂の一部に凸部を設けたことを特
徴とする請求項1または2記載のリードフレーム。
4. The lead frame according to claim 1, wherein a convex portion is provided on a part of the resin.
【請求項5】 半導体素子が搭載される半導体搭載部
と、 前記半導体素子の信号入出力が引き出される複数のイン
ナーリードと、 前記複数のインナーリード同士の間隙および前記複数の
インナーリードと前記半導体搭載部との間隙に予め封入
された樹脂とを備え、前記半導体搭載部の表裏に複数個
の半導体素子を搭載したことを特徴とする半導体装置。
5. A semiconductor mounting portion on which a semiconductor element is mounted, a plurality of inner leads from which signal input / output of the semiconductor element is drawn out, a gap between the plurality of inner leads, and the plurality of inner leads and the semiconductor mounting. A semiconductor device comprising: a resin pre-encapsulated in a gap between the semiconductor mounting portion and a plurality of semiconductor elements mounted on the front and back surfaces of the semiconductor mounting portion.
【請求項6】 前記半導体搭載部を前記樹脂とし、該樹
脂の表裏に複数個の半導体素子を搭載したことを特徴と
する請求項5記載の半導体装置。
6. The semiconductor device according to claim 5, wherein the semiconductor mounting portion is made of the resin, and a plurality of semiconductor elements are mounted on the front and back surfaces of the resin.
【請求項7】 前記樹脂の一部に貫通孔を設けたことを
特徴とする請求項5または6記載の半導体装置。
7. The semiconductor device according to claim 5, wherein a through hole is provided in a part of the resin.
【請求項8】 前記樹脂の一部に凸部を設けたことを特
徴とする請求項5または6記載の半導体装置。
8. The semiconductor device according to claim 5, wherein a convex portion is provided on a part of the resin.
【請求項9】 長尺上の金属性プレートをプレス加工ま
たはエッチング加工によって、半導体素子が搭載される
半導体搭載部と、前記半導体素子の信号入出力が引き出
される複数のインナーリードとを形成し、 次いで、前記複数のインナーリード同士の間隙および前
記複数のインナーリードと前記半導体搭載部との間隙に
樹脂を封入した後、 前記半導体搭載部および前記インナーリードにインナー
メッキを施すことを特徴とする半導体装置の製造方法。
9. A long metal plate is formed by pressing or etching to form a semiconductor mounting portion on which a semiconductor element is mounted and a plurality of inner leads from which signal input / output of the semiconductor element is extracted. Next, a resin is filled in a gap between the plurality of inner leads and a gap between the plurality of inner leads and the semiconductor mounting portion, and then inner plating is applied to the semiconductor mounting portion and the inner lead. Device manufacturing method.
【請求項10】 長尺上の金属性プレートをプレス加工
またはエッチング加工によって、前記半導体素子の信号
入出力が引き出される複数のインナーリードとを形成
し、 次いで、前記複数のインナーリードの間隙に樹脂を封入
した後、 前記半導体搭載部および前記インナーリードにインナー
メッキを施すことを特徴とする半導体装置の製造方法。
10. A long metal plate is formed by pressing or etching to form a plurality of inner leads from which signal input / output of the semiconductor element is drawn out, and then a resin is formed in the gap between the plurality of inner leads. After encapsulating, the semiconductor mounting part and the inner lead are subjected to inner plating, and a method of manufacturing a semiconductor device.
【請求項11】 前記複数のインナーリードの間隙に樹
脂を封入した後、前記樹脂の一部に貫通孔を設けること
を特徴とする請求項9または10記載の半導体装置の製
造方法。
11. The method of manufacturing a semiconductor device according to claim 9, wherein a resin is filled in a gap between the plurality of inner leads, and then a through hole is provided in a part of the resin.
【請求項12】 前記複数のインナーリードの間隙に樹
脂を封入した後、前記樹脂の一部に凸部を設けることを
特徴とする請求項9または10記載の半導体装置の製造
方法。
12. The method for manufacturing a semiconductor device according to claim 9, wherein after the resin is filled in the gaps between the plurality of inner leads, a convex portion is provided on a part of the resin.
JP5999096A 1996-02-21 1996-02-21 Lead frame, semiconductor device and manufacture of semiconductor device Pending JPH09232494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5999096A JPH09232494A (en) 1996-02-21 1996-02-21 Lead frame, semiconductor device and manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5999096A JPH09232494A (en) 1996-02-21 1996-02-21 Lead frame, semiconductor device and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09232494A true JPH09232494A (en) 1997-09-05

Family

ID=13129126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5999096A Pending JPH09232494A (en) 1996-02-21 1996-02-21 Lead frame, semiconductor device and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09232494A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562941B2 (en) 2000-06-21 2003-05-13 Mississippi Chemical Corporation Process for production of polyasparagine and the high nitrogen content polymer formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562941B2 (en) 2000-06-21 2003-05-13 Mississippi Chemical Corporation Process for production of polyasparagine and the high nitrogen content polymer formed thereby

Similar Documents

Publication Publication Date Title
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
JP3736516B2 (en) Lead frame and manufacturing method thereof, resin-encapsulated semiconductor device and manufacturing method thereof
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
JPH1145958A (en) Surface-mount parts and manufacture thereof
JP2000294715A (en) Semiconductor device and manufacture thereof
JP2001035961A (en) Semiconductor and manufacture thereof
JP4189161B2 (en) Lead frame, semiconductor device and manufacturing method thereof
JP3259377B2 (en) Semiconductor device
JPH09232494A (en) Lead frame, semiconductor device and manufacture of semiconductor device
JP2001308241A (en) Resin sealed lead frame assembly
JP3274343B2 (en) Semiconductor device
JP4050200B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2000150725A (en) Semiconductor device and its manufacture
JP3061177B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP7425581B2 (en) Semiconductor device and its manufacturing method
JP2503029B2 (en) Method for manufacturing thin semiconductor device
JPH0864715A (en) Semiconductor device and its manufacture
JP3076282B2 (en) Method for manufacturing semiconductor device
JPH04165634A (en) Manufacture of resin-sealed semiconductor device
JP2802966B2 (en) Method for manufacturing resin-encapsulated electronic component
JP2004127962A (en) Resin sealing method of semiconductor device
JP3185354B2 (en) Method for manufacturing semiconductor device and resin sealing device for semiconductor device
JP2917556B2 (en) Method for producing insulator-sealed electronic component
JPH0346358A (en) Resin-sealed semiconductor device and manufacture thereof