JPH0922980A - マルチチップモジュールおよびその製造方法 - Google Patents

マルチチップモジュールおよびその製造方法

Info

Publication number
JPH0922980A
JPH0922980A JP16964295A JP16964295A JPH0922980A JP H0922980 A JPH0922980 A JP H0922980A JP 16964295 A JP16964295 A JP 16964295A JP 16964295 A JP16964295 A JP 16964295A JP H0922980 A JPH0922980 A JP H0922980A
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer wiring
conductive paste
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP16964295A
Other languages
English (en)
Inventor
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16964295A priority Critical patent/JPH0922980A/ja
Priority to US08/674,807 priority patent/US5818699A/en
Publication of JPH0922980A publication Critical patent/JPH0922980A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 鉛公害もしくは大気汚染などの地球環境問題
に効果的に対応したマルチチップモジュールおよびその
製造方法の提供を目的とする。 【構成】 無機質系の多層配線板８と、前記多層配線板
８の所定ダイパッド8a，8b面に固定，実装された半導体
素子９および受動型素子11と、前記半導体素子９の電極
9aを多層配線板８面の導体パッド（配線端子）8gに接続
するボンデイングワイヤ14と、固定，実装された各素子
９，11を内封して開口端縁部 12aが多層配線板８面に気
密に封着された金属製キャップ12とを具備するマルチチ
ップモジュールであって、前記半導体素子９の固定は導
電性ペースト10の硬化でなされ、受動型素子11の固定お
よび電気的な接続が導電性ペースト10の硬化でなされ、
かつ金属製キャップ12はレーザービーム照射もしくはシ
ームウエルドで気密に封着されていることを特徴とする
マルチチップモジュールである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子（半導体チッ
プ）および受動型素子（抵抗・コンデンサなどのチッ
プ）を搭載・実装するマルチチップモジュールおよびそ
の製造方法に係り、さらに詳しくは、鉛公害もしくは大
気汚染など環境問題の解消，低減を可能とするマルチチ
ップモジュールおよびその製造方法に関する。
【０００２】
【従来の技術】たとえば大型コンピュータや画像処理装
置などの電子機器に使用されるマルチチップモジュール
は、一般に図３に構成の要部を示すような構成を成して
いる。すなわち、ダイパッド（ダイボンディングパッ
ド）1aを含む配線パターンを一主面の所定領域内に有す
る無機質系の多層配線板１、たとえばセラミック多層配
線板と、前記多層配線板１のダイパッド1a，1bに対応す
る半導体素子（半導体チップ）２および受動型素子（た
とえば抵抗・コンデンサなどのチップ）３と、前記半導
体素子２および受動型素子３の実装領域を囲繞する形で
多層配線板１面に一体的に設けられているウエルドリン
グ（もしくはシーリングパターン）４面に、開口端縁部
5aが半田付け・気密封止され、前記半導体素子２および
受動型素子３を封有する金属製キャップ４とを備えた構
成を成している。
【０００３】ここで、多層配線板１は、たとえばアルミ
ナを層間絶縁体層として所要の信号配線パターン層など
1cを内層し、かつパターン層間が適宜接続されるととも
に、入出力パッド1d，1d′やAgろう1e付けされた入出力
リード1fなどを備えている。また、配線板１としては、
信号速度の向上などを目的として、前記構成のセラミッ
クス系多層配線板面に、たとえばポリイミド樹脂層（絶
縁体層）および銅配線層を交互に積層した構成の薄膜多
層配線層を一体的に設け、この薄膜多層配線層面を実装
領域としたマルチチップモジュールの構造も知られてい
る。
【０００４】そして、前記多層配線板１のダイパッド1a
に対する半導体素子２の固定、同じくダイパッド1bに対
する受動型素子３の電気的な接続・固定は、半田（たと
えばIn/Pb:50/50もしくは Sn/Pb:63/37)6a 付けで成さ
れており、さらに、半導体素子２のAl電極2aは、多層配
線板１面の導体パッド（接続端子）1gにボンディングワ
イヤ（たとえばAuもしくはAl製の細線）７によって電気
的に接続されている。なお、前記ダイパッド1a，1bに対
する半導体素子２および受動型素子３の半田付け6aにお
いては、半導体素子２の被半田付け面が予めAuなどでメ
タライズ層2b化されており、また、受動型素子３の被半
田付け領域面、すなわちAg／Pd電極面3a近傍も予め半田
（たとえばSn/Pb:63/37)層化されている。
【０００５】さらに、金属製キャップ５の開口端縁部5a
も、たとえばコバールもしくは Fe/Ni42アロイなどから
成るシーリングパターン４面に、半田（たとえばSn/Pb:
63/37)6b付けで気密封止している。
【０００６】そして、上記構成においては、半田濡れ性
を考慮して、通常Pb成分比の多い共晶半田が使用され、
また、マルチチップモジュールの信頼性を確保するた
め、半導体素子２の半田6a付け実装、金属製キャップ５
の半田6b付け封止後、それぞれフラックス成分の残渣が
残らないように、有機溶剤で洗浄している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記構
成のマルチチップモジュールおよびその製造方法におい
ては、実用上、次のような不都合な問題がある。すなわ
ち、半導体素子２の搭載・実装、金属製キャップ５によ
る気密封止は、Pb系半田を使用した半田付けで行ってい
る。したがって、マルチチップモジュールの製造工程に
あっては、半田付け時に発生するPb蒸気などによって作
業環境の汚染・悪化などが招来するので、設備面の改善
・改良が要求され、必然的にコストアップの問題を提起
する。
【０００８】また、前記のようにPbは神経障害，発癌性
など人体に有害であるため、その管理体制が重要であ
り、簡単に破棄処分などすることもできない。つまり、
製造工程における作業環境の問題だけでなく、電子部品
もしくは電子機器システムとしての取扱は勿論のこと、
破損した電子部品などの処分も制約されることになる。
さらに詳述すると、破棄した電子部品に雨（酸性雨）が
あたると、Pbが溶解して地中に侵入し、地下水に入り込
むので、その地下水を飲んだ人間は神経に混乱を来した
り、生殖機能に障害が生じたり、貧血や高血圧の原因と
なり、さらに発癌性の可能性もある。そのため、米国な
どでは、Pbを含有する電子機器や電子部品に対して徴税
付加が検討されており、結果的に製品コストの上昇、競
争力の低下が招来される。
【０００９】さらに、前記フラックス成分の残渣を残さ
ない洗浄には、たとえばフロンや、1-1-1トリクロルエ
タンなどが有効であるが、いわゆるオゾン層の破壊問題
など考慮して、他の有機溶剤を使用した場合は、フラッ
クス成分の残渣を残さずに洗浄することが困難で、生産
性および長期信頼性保障上問題がある。
【００１０】いずれにしても、鉛公害もしくはオゾン層
破壊に起因する大気汚染などの地球環境問題を考慮した
場合、従来のマルチチップモジュールの構成およびその
製造方法は、見直される方向にあり、また、そのための
努力も払われているが、比較的低コストで実用的な手段
は未だ知られていない。
【００１１】本発明は上記事情に対処してなされたもの
で、鉛公害もしくは大気汚染などの地球環境問題に効果
的に対応したマルチチップモジュールおよびその製造方
法の提供を目的とする。
【００１２】
【課題を解決するための手段】請求項１の発明は、無機
質系の多層配線板と、前記多層配線板の所定ダイパッド
面に固定，実装された半導体素子および受動型素子と、
前記半導体素子の電極を多層配線板面の導体パッド（配
線端子）に接続するボンデイングワイヤと、固定，実装
された各素子を内封して開口端縁部が多層配線板面に気
密に封着された金属製キャップとを具備するマルチチッ
プモジュールであって、前記半導体素子の固定は導電性
ペーストの硬化でなされ、受動型素子の固定および電気
的な接続が導電性ペーストの硬化でなされ、かつ金属製
キャップはレーザービーム照射もしくはシームウエルド
で気密に封着されていることを特徴とするマルチチップ
モジュールである。
【００１３】請求項２の発明は、無機質系の多層配線板
と、前記多層配線板の上面に一体的に配置された薄膜多
層配線層と、前記薄膜多層配線層面の所定ダイパッド面
に固定，実装された半導体素子および受動型素子と、前
記半導体素子の電極を薄膜多層配線層面の導体パッド
（配線端子）に接続するボンデイングワイヤと、固定，
実装された各素子を内封して開口端縁部が多層配線板面
に気密に封着された金属製キャップとを具備するマルチ
チップモジュールであって、前記半導体素子の固定は導
電性ペーストの硬化でなされ、受動型素子の固定および
電気的な接続が導電性ペーストの硬化でなされ、かつ金
属製キャップはレーザービーム照射もしくはシームウエ
ルドで気密に封着されていることを特徴とするマルチチ
ップモジュールである。
【００１４】請求項３の発明は、所要の導体パッドおよ
びウエルドリング層を有する無機質系の多層配線板面の
ダイパッド面に硬化性導電ペースト層を設ける工程と、
前記硬化性導電ペースト層面に、半導体素子および受動
型素子を位置決め・対応させて配置し、硬化性導電ペー
スト層の硬化によって半導体素子を固定化する一方、受
動型素子の電気的な接続および固定化する工程と、前記
半導体素子の電極を対応する多層配線板面の導体パッド
（配線端子）にワイヤボンデングする工程と、前記多層
配線板面のウエルドリング層に、金属製キャップの開口
端縁部を位置合わせし、レーザービーム照射もしくはシ
ームウエルドによって気密に封着する工程とを備えたマ
ルチチップモジュールの製造方法である。
【００１５】請求項４の発明は、上面に所要の導体パッ
ド，ウエルドリング層および薄膜多層配線層を有する無
機質系の多層配線板面の、前記薄膜多層配線層面のダイ
パッド面に硬化性導電ペースト層を設ける工程と、前記
硬化性導電ペースト層面に、半導体素子および受動型素
子を位置決め・対応させて配置し、硬化性導電ペースト
層の硬化によって半導体素子を固定化する一方、受動型
素子の電気的な接続および固定化する工程と、前記半導
体素子の電極を対応する薄膜多層配線層の導体パッド
（配線端子）にワイヤボンデングする工程と、前記多層
配線板のウエルドリング層に、金属製キャップの開口端
縁部を位置合わせし、レーザービーム照射もしくはシー
ムウエルド法によって気密に封着する工程とを備えたマ
ルチチップモジュールの製造方法である。
【００１６】請求項５の発明は、同時焼成もしくはグリ
ーンシートプロセスで、最上層面の所定領域に導体パッ
ド，ダイパッドおよびウエルドリング層を備えた無機質
系の多層配線板を製造する工程と、前記多層配線板のダ
イパッド面に硬化性導電ペースト層を設ける工程と、前
記硬化性導電ペースト層面に、半導体素子および受動型
素子を位置決め・対応させて配置し、硬化性導電ペース
ト層の硬化によって半導体素子を固定化する一方、受動
型素子の電気的な接続および固定化する工程と、前記半
導体素子の電極を対応する多層配線板面の導体パッド
（配線端子）にワイヤボンデングする工程と、前記多層
配線板のウエルドリング層に、金属製キャップの開口端
縁部を位置合わせし、レーザービーム照射もしくはシー
ムウエルド法によって気密に封着する工程とを備えたマ
ルチチップモジュールの製造方法である。
【００１７】請求項６の発明は、同時焼成もしくはグリ
ーンシートプロセスで、最上層面の所定領域にウエルド
リング層を備えた無機質系の多層配線板を製造する工程
と、前記多層配線板のウエルドリング層領域内に所要の
導体パッドおよびダイパッドを備えた薄膜多層配線層を
一体的に積層・形成する工程と、前記薄膜多層配線層の
ダイパッド面に硬化性導電ペースト層を設ける工程と、
前記硬化性導電ペースト層面に、半導体素子および受動
型素子を位置決め・対応させて配置し、硬化性導電ペー
スト層の硬化によって半導体素子を固定化する一方、受
動型素子の電気的な接続および固定化する工程と、前記
半導体素子の電極を対応する薄膜多層配線層面の導体パ
ッド（配線端子）にワイヤボンデングする工程と、前記
多層配線板のウエルドリング層に、金属製キャップの開
口端縁部を位置合わせし、レーザービーム照射もしくは
シームウエルド法によって気密に封着する工程とを備え
たマルチチップモジュールの製造方法である。
【００１８】請求項７の発明は、導体パッドおよびダイ
パッドを含む最上層パターンを薄膜配線プロセスで形成
するウエルドリング層を備えた無機質系の多層配線板の
製造工程と、前記多層配線板のダイパッド面に硬化性導
電ペースト層を設ける工程と、前記硬化性導電ペースト
層面に、半導体素子および受動型素子を位置決め・対応
させて配置し、硬化性導電ペースト層の硬化によって半
導体素子を固定化する一方、受動型素子の電気的な接続
および固定化する工程と、前記半導体素子の電極を対応
する多層配線板面の導体パッド（配線端子）にワイヤボ
ンデングする工程と、前記多層配線板面のウエルドリン
グ層に、金属製キャップの開口端縁部を位置合わせし、
レーザービーム照射もしくはシームウエルド法によって
気密に封着する工程とを備えたマルチチップモジュール
の製造方法である。
【００１９】上記マルチチップモジュールおよびその製
造方法において、無機質系の多層配線板もしくは薄膜多
層配線層のダイパッド面に配置され、半導体素子の固定
および受動素子の接続・固定を行う硬化性導電ペースト
は、たとえばAgなどの導電粉末と、たとえばエポキシ樹
脂系のバインダーもしくはガラスフリットとの混合物
で、最終的には 200〜 250℃程度以下で硬化状態を呈す
るものである。そして、ダイパッド面への選択的な配置
は、たとえばスクリーン印刷法，ディスペンス法，転写
法，直接描画法などで行うことができる。
【００２０】
【作用】請求項１および請求項２の発明では、半導体素
子および受動素子の固定や実装・接続が導電ペーストの
硬化によって、また、金属製キャップの封着が溶接的
に、成されているため、高密度実装で信頼性の高い接
続，封止を保持し、安定した所要の性能を呈する。さら
に、前記実装・接続および封着が、半田類で成されてい
ないことに伴って、その取扱・操作上の安全性も確保し
易くなる。
【００２１】請求項３および請求項４の発明では、半導
体素子および受動素子の固定や実装・接続、さらには金
属製キャップの封着が半田付けで行われないため、作業
環境の大幅な改善および生産性の向上などが図られる。
また、有機溶剤による洗浄工程も省略されるので、一般
的な公害問題の解消も図られながら、信頼性の高いマル
チチップモジュールを歩留まりよく提供できる。以下の
製造方法にも共通するが、ここで、有機溶剤による洗浄
工程を省略できることは、半田を使用し洗浄した場合の
フラックス残渣問題がなく、マルチチップモジュールの
信頼性向上に多大に寄与するとともに、オゾン層破壊に
つながる地球環境問題の発生も抑制する。 請求項５お
よび請求項６の発明では、多層配線板を同時焼成もしく
はグリーンシートプロセスで形成する一方、半導体素子
および受動素子の固定や実装・接続、さらには金属製キ
ャップの封着を半田付けで行わないため、生産性の向上
および作業環境の大幅な改善などが図られる。また、有
機溶剤による洗浄工程も省略されるので、一般的な公害
問題の解消も図られながら、信頼性の高いマルチチップ
モジュールを歩留まりよく提供できる。
【００２２】請求項７では、多層配線板面の導体パッド
などを薄膜法で形成することにより、高密度配線が可能
となり、半導体素子の多ピン化にも容易に対応できるの
で、高密度実装化によるコンパクト化が実現される。一
方、半導体素子および受動素子の固定や実装・接続、さ
らには金属製キャップの封着を半田付けで行わないた
め、配線・実装の高密度化、生産性の向上および作業環
境の大幅な改善などが図られる。また、有機溶剤による
洗浄工程も省略されるので、一般的な公害問題の解消も
図られながら、信頼性の高いマルチチップモジュールを
歩留まりよく提供できる。
【００２３】
【実施例】以下本発明の実施例を説明する。
【００２４】実施例１ 図１は、この実施例に係るマルチチップモジュールの要
部構成例を示す断面図である。図１において、８はアル
ミナなどのセラミックを絶縁体とする同時焼成の厚膜多
層配線板を示し、その厚膜多層配線板８の一主面の所定
領域内には、ダイパッド8a，8bを含む配線パターンを備
えている。９は厚膜多層配線板７のダイパッド8a面に導
電性エポキシ樹脂10で固定された半導体素子（半導体チ
ップ）、11は同じく厚膜多層配線板８のダイパッド8b面
に導電性エポキシ樹脂10で接続・固定された受動型素子
（チップ状の抵抗体もしくはコンデンサ）、12は前記半
導体素子９および受動型素子11の搭載，実装領域を囲繞
する形で厚膜多層配線板８面のウエルドリング13面に、
開口端縁部 12aがレーザビーム照射で溶着・気密封止さ
れて、前記半導体素子９および受動型素子11を封有する
金属製キャップである。
【００２５】ここで、ダイパッド8a面に導電性エポキシ
樹脂10で固定された半導体素子９のAl電極9aは、厚膜多
層配線板８面の導体パッド8gとワイヤボンディング14で
電気的に接続している。また、受動型素子11は、その電
極部（Ag／Pd） 11aがダイパッド8b面に電気的に接続さ
れている。通常市販されている受動部品は、電極部（Ag
／Pd）に、Sn／Pb：63／37半田付けに適合させるためPb
を含む同一組成の半田メッキが施されているが、ここで
は、半田メッキ処理前の状態で受動部品を導電性エポキ
シ樹脂で固定する。さらに、前記ウエルドリング13は、
たとえばコバールもしくは Fe/Ni42アロイなどで形成さ
れており、前記半導体素子９および受動型素子11の搭
載，実装領域を囲繞する形で厚膜多層配線板８面に設け
られているシーリングパターン8h面にAgろう8e′で一体
的にろう付けされいる。
【００２６】なお、上記厚膜多層配線板８は、たとえば
アルミナを層間絶縁体層として所要の信号配線パターン
層など8cを内層し、かつパターン層8c間が適宜接続され
るとともに、入出力パッド8d，8d′やAgろう8e付けされ
た入出力リード8fなどを備えている。
【００２７】上記構成のマルチチップモジュールは、基
本的には従来採られている常套的な手段・方法で製造さ
れる。すなわち、厚膜多層配線板８のダイパッド8a，8b
面に、予め硬化性導電ペースト10を印刷法，ディスペン
ス法もしくは転写法などで選択的に配置しておき、対応
する半導体素子９および受動素子11を位置決め配置し、
この状態で硬化性導電ペーストを硬化させて、所定のダ
イパッド8a，8bに半導体素子９および受動素子11を固
定，接続すること、さらに所要のワイヤボンディング14
を行った後、レーザビーム照射によって金属キャップ12
によって封止を行うこと、また半田付け工程の省略で、
必然的に有機溶剤による洗浄処理も不要になること以外
は、一般的な手法で製造できる。また、前記金属製キャ
ップ12の開口端縁部 12aは、ウエルドリング13面に、レ
ーザビーム照射で、容易に所要の溶着・気密封止を行い
得るが、このレーザビーム照射による溶着・気密封止の
代わりに、シームウエルド溶接法で行ってもよい。ただ
し、この場合は、金属製キャップ９の端縁部がウエルド
リング13の外周部にほぼ一致する形状に、金属製キャッ
プ９を設計する必要がある。
【００２８】上記構成のマルチチップモジュールについ
て、通常行われている電気的な試験および信頼性の評価
を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。
【００２９】図２は信号の高速性化を図ったマルチチッ
プモジュールの要部構造例を断面的に示したもので、多
層配線板８がセラミックス系多層配線板８1 、およびこ
の多層配線板８1 面に、たとえばポリイミド樹脂層（絶
縁体層）および銅配線層を交互に積層した構成の薄膜多
層配線層８2 を一体的に設け、この薄膜多層配線層８2
面を実装領域とし、前記半導体素子９および受動型素子
11を導電性エポキシ樹脂10で固定、もしくは接続・固定
し、かつ薄膜多層配線層８2 面の導体パッド8gにワイヤ
ボンディング14した他は、前記図１に図示した構成と同
様な構成を採っている。そして、電気的な試験および信
頼性の評価を行ったところ、信頼性の高い機能を呈し
た。
【００３０】実施例２ 先ず、アルミナを絶縁素材， W系ペーストを導電体とし
て、常套的な手段に準じて同時焼成、もしくはグリーン
シートプロセスで、最上層面の所定領域に、導体パッド
8g，ダイパッド8a，8bおよびシーリングパターン8hを備
えた多層配線板８を製造した。その後、還元雰囲気炉で
Agロウ付けでドウエルドリング層をシーリングパターン
8h上に形成した。次いで、実施例１の場合と同様に、多
層配線板８のダイパッド8a，8b面に導電性ペースト層を
それぞれ設けた。その後、前記多層配線板８のダイパッ
ド8a，8b面に、半導体素子９および受動素子11を対応さ
せて位置決め，配置した後、この状態で導電性ペースト
層を硬化させて、半導体素子９を機械的に固定し、また
受動素子11を電気的および機械的に接続した。次に、前
記多層配線板のウエルドリング層13に、金属製キャップ
12の開口端縁部 12aを位置合わせし、レーザービーム照
射で気密に封着してマルチチップモジュールを作成し
た。
【００３１】上記作成したマルチチップモジュールにつ
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨（酸性雨）があたっても、Pbが溶
解して地中に侵入する恐れも全面的に解消するので、地
下水を飲んだとしても人間の神経に混乱，生殖機能に障
害，貧血や高血圧の原因，発癌性の懸念もなくなる。さ
らにまた、有機溶剤による洗浄工程も省略できるので、
半田を使用し洗浄した場合のフラックス残渣問題もなく
なり、マルチチップモジュールの信頼性向上に多大に寄
与し、かつオゾン層破壊につながる地球環境問題の発生
も抑制する。
【００３２】また、前記金属製キャップによる気密封着
をレーザービーム照射で行う代わりに、シームウエルド
法で行った場合も、同様の結果が得られた。
【００３３】実施例３ 先ず、アルミナを絶縁素材， W系ペーストを導電体とし
て、常套的な手段に準じて同時焼成、もしくはグリーン
シートプロセスで内層配線型の多層配線板を製造した。
この内層配線型の多層配線板の一主面に、蒸着法もしく
はスパッタリングによって、厚さ 1〜 5μm 程度のCu系
薄膜を形成し、このCu系薄膜をフォトエッチングによっ
て導体パッド，ダイパッドおよびウエルドリングを含む
最上層パターンを形成した。次いで、前記実施例１の場
合と同様の条件設定で、前記多層配線板８のダイパッド
8a，8b面に硬化性導電ペースト10層を設け、この導電ペ
ースト10面に半導体素子９および受動型素子11をそれぞ
れ対応・位置決め配置した。その後、前記導電ペースト
10を硬化させて、前記搭載・配置した電子部品９，11を
電気的，機械的に接続・実装してから、所要のワイヤボ
ンディング14を行った。次に、前記多層配線板８面のシ
ーリングパターン8h上にAgロウ付けで形成したウエルド
リング13層に、金属製キャップ12の開口端縁部ぬふち 1
2aを位置合わせし、レーザービーム照射によって気密に
溶接・封着してマルチチップモジュールを作成した。
【００３４】上記作成したマルチチップモジュールにつ
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨（酸性雨）があたっても、Pbが溶
解して地中に侵入する恐れも全面的に解消するので、地
下水を飲んだとしても人間の神経に混乱，生殖機能に障
害，貧血や高血圧の原因，発癌性の懸念もなくなる。さ
らにまた、有機溶剤による洗浄工程も省略できるので、
半田を使用し洗浄した場合のフラックス残渣問題もなく
なり、マルチチップモジュールの信頼性向上に多大に寄
与し、かつオゾン層破壊につながる地球環境問題の発生
も抑制する。加えて、多層配線板面の導体パッドなどを
薄膜法で形成したことにより、高密度配線が可能となっ
て、半導体素子の多ピン化にも容易に対応でき、高密度
実装化によるコンパクト化も実現できる。
【００３５】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば多層配線板は、アルミ
ナ系の他、窒化アルミ系，ガラスセラミック系などでも
よいし、入出力リードの代りに入出力リードピンを一主
面側に導出する構成としてもよい。
【００３６】
【発明の効果】請求項１および請求項２の発明によれ
ば、搭載部品の実装・接続および封着に半田が使用され
てないことに伴って、取扱・操作上の安全性も確保し易
くなるだけでなく、高密度で信頼性の高い接続，封止が
保持され、安定した性能を呈する。また、前記半田の不
使用に伴って、地下水などを通じての人体に対する支
障、さらには洗浄溶剤不使用に伴う環境汚染などの問題
解消も図られる。加えて、請求項２の場合は、多層配線
板面の導体パッドなどを薄膜法で形成したことにより、
高密度配線が可能となるので、半導体素子の多ピン化に
も容易に対応でき、高密度実装化によるコンパクト化も
実現に寄与する。
【００３７】請求項３および請求項４の発明によれば、
作業環境の大幅な改善および生産性の向上などが図られ
るだけでなく、有機溶媒による洗浄工程の省略によっ
て、一般的な公害問題の解消も図られながら、信頼性の
高いマルチチップモジュールを歩留まりよく提供でき
る。また、前記半田の不使用に伴って、地下水などを通
じての人体に対する支障、さらには洗浄溶剤不使用に伴
う環境汚染などの問題解消も図られる。加えて、請求項
４の場合は、多層配線板面の導体パッドなどを薄膜法で
形成したことにより、高密度配線が可能となるので、半
導体素子の多ピン化にも容易に対応でき、高密度実装化
によるコンパクト化も実現に寄与する。
【００３８】請求項５および請求項６の発明によれば、
生産性の向上および作業環境の大幅な改善などが図られ
る一方、有機溶媒による洗浄工程の省略で、一般的な公
害問題の解消も図られながら、信頼性の高いマルチチッ
プモジュールを歩留まりよく提供できる。また、前記半
田の不使用に伴って、地下水などを通じての人体に対す
る支障、さらには洗浄溶剤不使用に伴う環境汚染などの
問題解消も図られる。加えて、請求項６の場合は、多層
配線板面の導体パッドなどを薄膜法で形成したことによ
り、高密度配線が可能となるので、半導体素子の多ピン
化にも容易に対応でき、高密度実装化によるコンパクト
化も実現に寄与する。
【００３９】請求項７の発明によれば、生産性の向上お
よび作業環境の大幅な改善などが図られるし、また、有
機溶媒による洗浄工程の省略で、一般的な公害問題の解
消も図られながら、信頼性の高いマルチチップモジュー
ルを歩留まりよく提供できる。また、前記半田の不使用
に伴って、地下水などを通じての人体に対する支障、さ
らには洗浄溶剤不使用に伴う環境汚染などの問題解消も
図られる。加えて、多層配線板面の導体パッドなどを薄
膜法で形成したことにより、高密度配線が可能となるの
で、半導体素子の多ピン化にも容易に対応でき、高密度
実装化によるコンパクト化も実現に寄与する。
【図面の簡単な説明】
【図１】本発明に係る第１のマルチチップモジュールの
要部構成例を示す断面図。
【図２】本発明に係る第２のマルチチップモジュールの
要部構成例を示す断面図。
【図３】従来のマルチチップモジュールの要部構成を示
す断面図。
【符号の説明】
１，８，8a……セラミック系（厚膜）多層配線板 1a，1b，8a，8b……ダイパッド 1g，8g……導体パッド ２，９……半導体素子 2a，9a……半導体素子の電極 2b……半導体素子のバックメタライズ層 ３，11……受動型素子 ４，8h……シーリングパターン ５，12……金属製キャップ ７，14……ボンディンクワイヤ 10……硬化した導電ペースト 13……ウエルドリング

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 無機質系の多層配線板と、前記多層配線
    板の所定ダイパッド面に固定，実装された半導体素子お
    よび受動型素子と、前記半導体素子の電極を多層配線板
    面の導体パッドに接続するボンデイングワイヤと、固
    定，実装された各素子を内封して開口端縁部が多層配線
    板面に気密に封着された金属製キャップとを具備するマ
    ルチチップモジュールであって、 前記半導体素子の固定は導電性ペーストの硬化でなさ
    れ、受動型素子の固定および電気的な接続が導電性ペー
    ストの硬化でなされ、かつ金属製キャップはレーザービ
    ーム照射もしくはシームウエルドで気密に封着されてい
    ることを特徴とするマルチチップモジュール。
  2. 【請求項２】 無機質系の多層配線板と、前記多層配線
    板の上面に一体的に配置された薄膜多層配線層と、前記
    薄膜多層配線層面の所定ダイパッド面に固定，実装され
    た半導体素子および受動型素子と、前記半導体素子の電
    極を薄膜多層配線層面の導体パッドに接続するボンデイ
    ングワイヤと、固定，実装された各素子を内封して開口
    端縁部が多層配線板面に気密に封着された金属製キャッ
    プとを具備するマルチチップモジュールであって、 前記半導体素子の固定は導電性ペーストの硬化でなさ
    れ、受動型素子の固定および電気的な接続が導電性ペー
    ストの硬化でなされ、かつ金属製キャップはレーザービ
    ーム照射もしくはシームウエルドで気密に封着されてい
    ることを特徴とするマルチチップモジュール。
  3. 【請求項３】 所要の導体パッドおよびウエルドリング
    層を有する無機質系の多層配線板面のダイパッド面に硬
    化性導電ペースト層を設ける工程と、 前記硬化性導電ペースト層面に、半導体素子および受動
    型素子を位置決め・対応させて配置し、硬化性導電ペー
    スト層の硬化によって半導体素子を固定化する一方、受
    動型素子の電気的な接続および固定化する工程と、 前記半導体素子の電極を対応する多層配線板面の導体パ
    ッドにワイヤボンデングする工程と、 前記多層配線板面のウエルドリング層に、金属製キャッ
    プの開口端縁部を位置合わせし、レーザービーム照射も
    しくはシームウエルドによって気密に封着する工程とを
    備えたマルチチップモジュールの製造方法。
  4. 【請求項４】 上面に所要のウエルドリング層および薄
    膜多層配線層を有する無機質系の多層配線板面の薄膜多
    層配線層面のダイパッド面に硬化性導電ペースト層を設
    ける工程と、 前記硬化性導電ペースト層面に、半導体素子および受動
    型素子を位置決め・対応させて配置し、硬化性導電ペー
    スト層の硬化によって半導体素子を固定化する一方、受
    動型素子の電気的な接続および固定化する工程と、 前記半導体素子の電極を対応する薄膜多層配線層の導体
    パッドにワイヤボンデングする工程と、 前記多層配線板のウエルドリング層に、金属製キャップ
    の開口端縁部を位置合わせし、レーザービーム照射もし
    くはシームウエルド法によって気密に封着する工程とを
    備えたマルチチップモジュールの製造方法。
  5. 【請求項５】 同時焼成もしくはグリーンシートプロセ
    スで、最上層面の所定領域に導体パッド，ダイパッドお
    よびウエルドリング層を備えた無機質系の多層配線板を
    製造する工程と、 前記多層配線板のダイパッド面に硬化性導電ペースト層
    を設ける工程と、 前記硬化性導電ペースト層面に、半導体素子および受動
    型素子を位置決め・対応させて配置し、硬化性導電ペー
    スト層の硬化によって半導体素子を固定化する一方、受
    動型素子の電気的な接続および固定化する工程と、 前記半導体素子の電極を対応する多層配線板面の導体パ
    ッドにワイヤボンデングする工程と、 前記多層配線板のウエルドリング層に、金属製キャップ
    の開口端縁部を位置合わせし、レーザービーム照射もし
    くはシームウエルド法によって気密に封着する工程とを
    備えたマルチチップモジュールの製造方法。
  6. 【請求項６】 同時焼成もしくはグリーンシートプロセ
    スで、最上層面の所定領域にウエルドリング層を備えた
    無機質系の多層配線板を製造する工程と、 前記多層配線板のウエルドリング層領域内に所要の導体
    パッドおよびダイパッドを備えた薄膜多層配線層を一体
    的に積層・形成する工程と、 前記薄膜多層配線層のダイパッド面に硬化性導電ペース
    ト層を設ける工程と、 前記硬化性導電ペースト層面に、半導体素子および受動
    型素子を位置決め・対応させて配置し、硬化性導電ペー
    スト層の硬化によって半導体素子を固定化する一方、受
    動型素子の電気的な接続および固定化する工程と、 前記半導体素子の電極を対応する薄膜多層配線層面の導
    体パッドにワイヤボンデングする工程と、 前記多層配線板のウエルドリング層に、金属製キャップ
    の開口端縁部を位置合わせし、レーザービーム照射もし
    くはシームウエルド法によって気密に封着する工程とを
    備えたマルチチップモジュールの製造方法。
  7. 【請求項７】 導体パッドおよびダイパッドを含む最上
    層パターンを薄膜配線プロセスで形成するウエルドリン
    グ層を備えた無機質系の多層配線板の製造工程と、 前記多層配線板のダイパッド面に硬化性導電ペースト層
    を設ける工程と、 前記硬化性導電ペースト層面に、半導体素子および受動
    型素子を位置決め・対応させて配置し、硬化性導電ペー
    スト層の硬化によって半導体素子を固定化する一方、受
    動型素子の電気的な接続および固定化する工程と、 前記半導体素子の電極を対応する多層配線板面の導体パ
    ッドにワイヤボンデングする工程と、 前記多層配線板面のウエルドリング層に、金属製キャッ
    プの開口端縁部を位置合わせし、レーザービーム照射も
    しくはシームウエルド法によって気密に封着する工程と
    を備えたマルチチップモジュールの製造方法。
JP16964295A 1995-07-05 1995-07-05 マルチチップモジュールおよびその製造方法 Abandoned JPH0922980A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16964295A JPH0922980A (ja) 1995-07-05 1995-07-05 マルチチップモジュールおよびその製造方法
US08/674,807 US5818699A (en) 1995-07-05 1996-07-03 Multi-chip module and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16964295A JPH0922980A (ja) 1995-07-05 1995-07-05 マルチチップモジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0922980A true JPH0922980A (ja) 1997-01-21

Family

ID=15890273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16964295A Abandoned JPH0922980A (ja) 1995-07-05 1995-07-05 マルチチップモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0922980A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071131A1 (en) * 1997-08-22 2001-01-24 Raytheon Company Large non-hermetic multichip module package
CN100397639C (zh) * 2002-04-26 2008-06-25 半导体元件工业有限责任公司 形成多引线框半导体器件的结构和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071131A1 (en) * 1997-08-22 2001-01-24 Raytheon Company Large non-hermetic multichip module package
CN100397639C (zh) * 2002-04-26 2008-06-25 半导体元件工业有限责任公司 形成多引线框半导体器件的结构和方法

Similar Documents

Publication Publication Date Title
US5818699A (en) Multi-chip module and production method thereof
US5949654A (en) Multi-chip module, an electronic device, and production method thereof
US4410874A (en) Large area hybrid microcircuit assembly
JPWO2006035528A1 (ja) スタックモジュール及びその製造方法
JPH05243481A (ja) パッケージ型電子システム及び気密パッケージ型電子システム
JPH07135290A (ja) マルチチップモジュール
WO2007074846A1 (ja) 微小電子機械装置およびその製造方法
JP2009147210A (ja) セラミック回路基板及び半導体発光モジュール
US5946597A (en) Semiconductor chip mounting method
JPWO2019159913A1 (ja) 高周波モジュール
JPH0922980A (ja) マルチチップモジュールおよびその製造方法
JPS5835935A (ja) 半導体装置及びその製造方法
JP4013339B2 (ja) バンプを有する電子部品の製造方法
JPH10242335A (ja) 半導体装置
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2002016163A (ja) セラミックパッケージ
JPH08148647A (ja) 半導体装置
JPH05144971A (ja) チツプキヤリア構造
JPH0974148A (ja) マルチチップモジュールおよびその製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH09148720A (ja) マルチチップモジュールの製造方法
JP3377850B2 (ja) 表面実装型水晶発振器及びその製造方法
JP3280835B2 (ja) マルチチップモジュールの製造方法
JPH09148522A (ja) マルチチップモジュールおよびその製造方法
JPH11168171A (ja) 混成集積回路装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20041005

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20041209