JPH09222956A - 多重パスｉ／ｏ要求機構を有するデータ処理システム及びキュー・ステータス更新方法 - Google Patents
多重パスｉ／ｏ要求機構を有するデータ処理システム及びキュー・ステータス更新方法Info
- Publication number
- JPH09222956A JPH09222956A JP9009139A JP913997A JPH09222956A JP H09222956 A JPH09222956 A JP H09222956A JP 9009139 A JP9009139 A JP 9009139A JP 913997 A JP913997 A JP 913997A JP H09222956 A JPH09222956 A JP H09222956A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- request
- mailbox
- controller
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＲＡＩＤなどにおいて、デバイスレベルにお
ける要求の重複を生じさせず、また各データパス内のキ
ューを非同期で動作させられるようにする。 【解決手段】 ホストと複数の記憶装置（３４０）との
間に通信のための複数の独立パス（３５２、３５４）が
設けられる。各パスは固有のキュー（４１３、４１５）
を有し、ホストにより生成された要求をサービスし、記
憶装置（３４５）をアクセスする。各要求は固有の順次
ＩＤを割当てられ、その後、そのＩＤと共に全てのキュ
ーに記憶される。各記憶装置は実行された最新の要求の
ＩＤ及びステータスを記憶する"メールボックス"・レジ
スタ（５００）を有する。キューがサービスされ、それ
らのステータスが各記憶装置内のメールボックスの内容
にもとづき更新される。
ける要求の重複を生じさせず、また各データパス内のキ
ューを非同期で動作させられるようにする。 【解決手段】 ホストと複数の記憶装置（３４０）との
間に通信のための複数の独立パス（３５２、３５４）が
設けられる。各パスは固有のキュー（４１３、４１５）
を有し、ホストにより生成された要求をサービスし、記
憶装置（３４５）をアクセスする。各要求は固有の順次
ＩＤを割当てられ、その後、そのＩＤと共に全てのキュ
ーに記憶される。各記憶装置は実行された最新の要求の
ＩＤ及びステータスを記憶する"メールボックス"・レジ
スタ（５００）を有する。キューがサービスされ、それ
らのステータスが各記憶装置内のメールボックスの内容
にもとづき更新される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の独立記憶制
御装置と記憶装置との間の通信のための、複数の独立パ
スを有するデータ処理システムに関する。特に、本発明
は、複数の独立パス記憶サブシステム内のキューの効率
的な管理のための方法及び手段に関して、そこでは記憶
装置をアクセスするための要求がキューが互いに同期す
る必要無しに実行される。
御装置と記憶装置との間の通信のための、複数の独立パ
スを有するデータ処理システムに関する。特に、本発明
は、複数の独立パス記憶サブシステム内のキューの効率
的な管理のための方法及び手段に関して、そこでは記憶
装置をアクセスするための要求がキューが互いに同期す
る必要無しに実行される。
【０００２】
【従来の技術】複数の入出力（Ｉ／Ｏ）記憶サブシステ
ムを有するデータ処理システムは、一般に、システム内
のプロセッサと各記憶装置との間に、複数の独立な通信
パスを有する。こうした機構を有する典型的なデータ処
理システム１００が図１に示される。ホスト１１０は一
般に、アプリケーション・プログラム１１２、オペレー
ティング・システム１１４及びＩ／Ｏスーパバイザ１１
６を含み、Ｉ／Ｏスーパバイザは更にホストにより発行
される要求を管理するためのホスト・タスク・キュー１
１７を含む。ホスト１１０は更に、記憶制御装置１２０
との通信のための複数のＩ／Ｏチャネル１１８を含む。
記憶制御装置１２０は一般に、ホストとの通信のための
複数のＩ／Ｏポート１２２と、高性能化のための共用キ
ャッシュ１２４及び記憶装置１４０をアクセスするため
の複数の制御装置パス１３０を含む。記憶制御装置１２
０及び記憶装置１４０は、一般に、記憶サブシステムと
して参照される。
ムを有するデータ処理システムは、一般に、システム内
のプロセッサと各記憶装置との間に、複数の独立な通信
パスを有する。こうした機構を有する典型的なデータ処
理システム１００が図１に示される。ホスト１１０は一
般に、アプリケーション・プログラム１１２、オペレー
ティング・システム１１４及びＩ／Ｏスーパバイザ１１
６を含み、Ｉ／Ｏスーパバイザは更にホストにより発行
される要求を管理するためのホスト・タスク・キュー１
１７を含む。ホスト１１０は更に、記憶制御装置１２０
との通信のための複数のＩ／Ｏチャネル１１８を含む。
記憶制御装置１２０は一般に、ホストとの通信のための
複数のＩ／Ｏポート１２２と、高性能化のための共用キ
ャッシュ１２４及び記憶装置１４０をアクセスするため
の複数の制御装置パス１３０を含む。記憶制御装置１２
０及び記憶装置１４０は、一般に、記憶サブシステムと
して参照される。
【０００３】一般にホスト１１０により発行されるＩ／
Ｏ要求がキャッシュ１２４内に既に記憶された情報によ
り満足され得ない場合、記憶制御装置１２０は、Ｉ／Ｏ
要求を実行するために使用可能な制御装置パス１３０の
１つを介して、適切な記憶装置をアクセスする。図１の
データ処理システムは一般に、記憶サブシステムの冗長
性、複数のＩ／Ｏチャネル、記憶制御装置内の複数の制
御装置パス、及び記憶制御装置と記憶装置との間の複数
の通信リンクにより、高度な使用可能性を提供する。
Ｏ要求がキャッシュ１２４内に既に記憶された情報によ
り満足され得ない場合、記憶制御装置１２０は、Ｉ／Ｏ
要求を実行するために使用可能な制御装置パス１３０の
１つを介して、適切な記憶装置をアクセスする。図１の
データ処理システムは一般に、記憶サブシステムの冗長
性、複数のＩ／Ｏチャネル、記憶制御装置内の複数の制
御装置パス、及び記憶制御装置と記憶装置との間の複数
の通信リンクにより、高度な使用可能性を提供する。
【０００４】このタイプのシステムでは、ホスト１１０
により発行されるＩ／Ｏ要求の典型的なキューイングは
次のように実行される。すなわちＩ／Ｏ要求がアプリケ
ーション・プログラム１１２により開始され、Ｉ／Ｏス
ーパバイザ１１６にパスされる。Ｉ／Ｏスーパバイザ１
１６は要求を受信し、それをホスト・タスク・キュー１
１７に追加する。ホスト・タスク・キューはＩ／Ｏスー
パバイザにより保守される。通信リンク１５０の１つが
使用可能になるとき、Ｉ／Ｏスーパバイザ１１６は対応
する記憶装置が使用可能である、キュー１１７内の第１
の要求に対するＩ／Ｏプロセスを開始する。
により発行されるＩ／Ｏ要求の典型的なキューイングは
次のように実行される。すなわちＩ／Ｏ要求がアプリケ
ーション・プログラム１１２により開始され、Ｉ／Ｏス
ーパバイザ１１６にパスされる。Ｉ／Ｏスーパバイザ１
１６は要求を受信し、それをホスト・タスク・キュー１
１７に追加する。ホスト・タスク・キューはＩ／Ｏスー
パバイザにより保守される。通信リンク１５０の１つが
使用可能になるとき、Ｉ／Ｏスーパバイザ１１６は対応
する記憶装置が使用可能である、キュー１１７内の第１
の要求に対するＩ／Ｏプロセスを開始する。
【０００５】このタイプのシステムでは、ホスト・タス
ク・キュー１１７がシステム内で使用可能なＩ／Ｏオペ
レーションの唯一のキューであるので、全てのオペレー
ションがホスト１１０において開始され、ただ１つのオ
ペレーションだけが任意の記憶装置に対してアクティブ
となり得る。更にそのオペレーションは、その記憶装置
に対する別のオペレーションがＩ／Ｏスーパバイザ１１
６により開始される以前に、完了として報告されなけれ
ばならない。
ク・キュー１１７がシステム内で使用可能なＩ／Ｏオペ
レーションの唯一のキューであるので、全てのオペレー
ションがホスト１１０において開始され、ただ１つのオ
ペレーションだけが任意の記憶装置に対してアクティブ
となり得る。更にそのオペレーションは、その記憶装置
に対する別のオペレーションがＩ／Ｏスーパバイザ１１
６により開始される以前に、完了として報告されなけれ
ばならない。
【０００６】このタイプのアーキテクチャでは、チャネ
ル１１８、通信リンク１５０、デバイス通信リンク１６
０、または制御装置パス１３０の１つの故障が記憶装置
へのアクセスを阻止することはないが、ホスト・タスク
・キュー１１７に影響する故障がホスト・タスク・キュ
ー１１７内の要求を失敗させ、１つ以上のプログラムを
打ち切ることが多い。故障からの回復には、同一のホス
ト上または異なるホスト・システム上で、プログラムを
再実行することが必要であったりする。
ル１１８、通信リンク１５０、デバイス通信リンク１６
０、または制御装置パス１３０の１つの故障が記憶装置
へのアクセスを阻止することはないが、ホスト・タスク
・キュー１１７に影響する故障がホスト・タスク・キュ
ー１１７内の要求を失敗させ、１つ以上のプログラムを
打ち切ることが多い。故障からの回復には、同一のホス
ト上または異なるホスト・システム上で、プログラムを
再実行することが必要であったりする。
【０００７】しかしながら、記憶制御装置がキャッシュ
を有するデータ・システムでは、キャッシュ１２４と記
憶装置１４０との間のオペレーションが、キャッシュ１
２４とホスト１１０（中央処理ユニット（ＣＰＵ）とし
ても参照される）との間のオペレーションと同時に実行
されることが望ましい。例えばデータを記憶装置１４２
に書込むためにホスト１１０により発行される要求は、
データがキャッシュ１２４に転送されたとき、ホスト１
１０により完了と見なされ得る。その後、更新データが
記憶装置１４２に書込まれる間に、記憶装置１４２に対
する続くオペレーションがキャッシュ１２４から実行さ
れ得る。
を有するデータ・システムでは、キャッシュ１２４と記
憶装置１４０との間のオペレーションが、キャッシュ１
２４とホスト１１０（中央処理ユニット（ＣＰＵ）とし
ても参照される）との間のオペレーションと同時に実行
されることが望ましい。例えばデータを記憶装置１４２
に書込むためにホスト１１０により発行される要求は、
データがキャッシュ１２４に転送されたとき、ホスト１
１０により完了と見なされ得る。その後、更新データが
記憶装置１４２に書込まれる間に、記憶装置１４２に対
する続くオペレーションがキャッシュ１２４から実行さ
れ得る。
【０００８】記憶制御装置がキャッシュを有するデータ
・システムの例が図２に示される。図２は、IBM System
/390（ホスト１１０）、並びにそれと通信するＩＢＭ記
憶制御装置３９９０（記憶制御装置１２０）を表し、後
者はＩＢＭ磁気記憶装置３３９０（記憶装置１４０）の
オペレーションを制御する。このシステムでは、記憶制
御装置１２０と記憶装置１４０との間に４つの通信パス
（データ・パス）が存在する。各データ・パスは制御装
置パス１３０及びデバイス通信リンク１６０を含み、任
意の記憶装置１４０上でオペレーションを実行するため
の命令を送信するために使用可能である。
・システムの例が図２に示される。図２は、IBM System
/390（ホスト１１０）、並びにそれと通信するＩＢＭ記
憶制御装置３９９０（記憶制御装置１２０）を表し、後
者はＩＢＭ磁気記憶装置３３９０（記憶装置１４０）の
オペレーションを制御する。このシステムでは、記憶制
御装置１２０と記憶装置１４０との間に４つの通信パス
（データ・パス）が存在する。各データ・パスは制御装
置パス１３０及びデバイス通信リンク１６０を含み、任
意の記憶装置１４０上でオペレーションを実行するため
の命令を送信するために使用可能である。
【０００９】高度な使用可能性を提供するために記憶制
御装置１２０は一般に、２つの記憶サブ制御装置１３２
及び１３４に分割される。記憶サブ制御装置１３２は、
制御装置タスク・キュー１２６、及び複数の制御装置パ
ス１３０（図２では２つの制御装置パスが示される）を
含む。記憶サブ制御装置１３４は、制御装置タスク・キ
ュー１２８、及び複数の制御装置パス１３０（図２では
２つの制御装置パスが示される）を含む。タスク・キュ
ー１２６及び１２８はお互いのレプリカ（replica）で
ある。更に２つの記憶サブ制御装置は、システム全体の
信頼性を向上するために異なるパワー境界に設計され
る。従って、記憶サブ制御装置の１つが故障した場合、
他の記憶サブ制御装置がそのタスク・キューから要求の
実行を継続し、性能的には劣ったレベルにおいてではあ
るが連続的な性能を提供する。
御装置１２０は一般に、２つの記憶サブ制御装置１３２
及び１３４に分割される。記憶サブ制御装置１３２は、
制御装置タスク・キュー１２６、及び複数の制御装置パ
ス１３０（図２では２つの制御装置パスが示される）を
含む。記憶サブ制御装置１３４は、制御装置タスク・キ
ュー１２８、及び複数の制御装置パス１３０（図２では
２つの制御装置パスが示される）を含む。タスク・キュ
ー１２６及び１２８はお互いのレプリカ（replica）で
ある。更に２つの記憶サブ制御装置は、システム全体の
信頼性を向上するために異なるパワー境界に設計され
る。従って、記憶サブ制御装置の１つが故障した場合、
他の記憶サブ制御装置がそのタスク・キューから要求の
実行を継続し、性能的には劣ったレベルにおいてではあ
るが連続的な性能を提供する。
【００１０】ホスト１１０により発行される記憶装置に
対する各アクセス要求が複数のサブコマンドを含み得
り、任意のサブコマンドがあるサブ制御装置により開始
され、別のサブ制御装置により完了され得ることを考慮
すると、記憶制御装置１２０内のタスク・キューの管理
は極めて重要且つ重大な問題となる。例えばＩ／Ｏ要求
は通常、２つのサブコマンドを含み、その第１は準備状
態コマンド"seek/locate"であり、第２は"read/write"
として知られる時間依存データ転送コマンドである。こ
のタイプのＩ／Ｏ要求の場合には、いずれか一方の記憶
サブ制御装置が、任意のサブコマンドを所与の時刻に処
理するために使用可能であり、実際、次のオペレーショ
ンをキュー上でサービスし得る。
対する各アクセス要求が複数のサブコマンドを含み得
り、任意のサブコマンドがあるサブ制御装置により開始
され、別のサブ制御装置により完了され得ることを考慮
すると、記憶制御装置１２０内のタスク・キューの管理
は極めて重要且つ重大な問題となる。例えばＩ／Ｏ要求
は通常、２つのサブコマンドを含み、その第１は準備状
態コマンド"seek/locate"であり、第２は"read/write"
として知られる時間依存データ転送コマンドである。こ
のタイプのＩ／Ｏ要求の場合には、いずれか一方の記憶
サブ制御装置が、任意のサブコマンドを所与の時刻に処
理するために使用可能であり、実際、次のオペレーショ
ンをキュー上でサービスし得る。
【００１１】従って各記憶サブ制御装置は、read/write
コマンドがいずれか一方のサブ制御装置により実行され
る以前に、それが正しいＩ／Ｏ要求に関連付けられるよ
うに、各記憶装置に対するＩ／Ｏ要求の状態を追跡しな
ければならない。すなわち、seek/locateサブコマンド
の完了の応答が、両方のサブ制御装置により受信される
ようにする機構が存在しなければならない。例えばいず
れか一方のサブ制御装置によるread/writeサブコマンド
の実行が、両方のサブ制御装置が記憶装置から応答信号
を受信するまで遅延される。しかしながら、このアプロ
ーチは記憶装置へのアクセスを著しく遅らせ、記憶サブ
制御装置の独立性を低減させる。
コマンドがいずれか一方のサブ制御装置により実行され
る以前に、それが正しいＩ／Ｏ要求に関連付けられるよ
うに、各記憶装置に対するＩ／Ｏ要求の状態を追跡しな
ければならない。すなわち、seek/locateサブコマンド
の完了の応答が、両方のサブ制御装置により受信される
ようにする機構が存在しなければならない。例えばいず
れか一方のサブ制御装置によるread/writeサブコマンド
の実行が、両方のサブ制御装置が記憶装置から応答信号
を受信するまで遅延される。しかしながら、このアプロ
ーチは記憶装置へのアクセスを著しく遅らせ、記憶サブ
制御装置の独立性を低減させる。
【００１２】この問題を解決する１つの方法は、高度な
使用可能性を保証するために記憶サブ制御装置が独立に
動作する一方で、互いに密接に通信し合ってデバイス・
アクセス要求を処理することにより性能を向上すること
である。こうしたアーキテクチャが図２に示され、そこ
では記憶装置に対するアクセス要求が各記憶サブ制御装
置により複製され、各サブ制御装置により記憶装置に送
信される。このアーキテクチャでは記憶装置を獲得し、
通信パスを確立する第１の記憶サブ制御装置がseek/loc
ateコマンドを記憶装置に送信する。通信パスが次に記
憶装置から切断され、記憶装置がseek/locateサブコマ
ンドの実行を開始する。オペレーションが完了し、記憶
装置がデータ転送の準備が整うと記憶装置はフラグを立
てるか割込みを発生して、記憶制御装置にそのことを知
らせる。記憶装置がフラグを立てるか、割込みを発生す
ると、記憶装置からの割込みを検出する第１の使用可能
なサブ制御装置が記憶装置を獲得し、記憶装置から記憶
制御装置１２０内の共用キャッシュ１２４へ、データ転
送を完了する。
使用可能性を保証するために記憶サブ制御装置が独立に
動作する一方で、互いに密接に通信し合ってデバイス・
アクセス要求を処理することにより性能を向上すること
である。こうしたアーキテクチャが図２に示され、そこ
では記憶装置に対するアクセス要求が各記憶サブ制御装
置により複製され、各サブ制御装置により記憶装置に送
信される。このアーキテクチャでは記憶装置を獲得し、
通信パスを確立する第１の記憶サブ制御装置がseek/loc
ateコマンドを記憶装置に送信する。通信パスが次に記
憶装置から切断され、記憶装置がseek/locateサブコマ
ンドの実行を開始する。オペレーションが完了し、記憶
装置がデータ転送の準備が整うと記憶装置はフラグを立
てるか割込みを発生して、記憶制御装置にそのことを知
らせる。記憶装置がフラグを立てるか、割込みを発生す
ると、記憶装置からの割込みを検出する第１の使用可能
なサブ制御装置が記憶装置を獲得し、記憶装置から記憶
制御装置１２０内の共用キャッシュ１２４へ、データ転
送を完了する。
【００１３】従ってこのアーキテクチャでは、記憶サブ
制御装置が独立に動作し、高度な使用可能性を提供する
一方で、高性能を保証するために非常に密接に協動す
る。しかしながら、各記憶サブ制御装置を通じる通信パ
スは非同期であり、このことは要求が他方のパスに比較
して、一方のパスを通じて遅延され得ることを意味する
ので、記憶サブ制御装置が既に他の記憶サブ制御装置に
より完了された要求またはサブコマンドを実行する結果
を招き易い。このことは、記憶サブシステムの全体性能
を低下させる浪費オペレーションに容易に至り、同時に
データの完全性の問題を生じ得る。
制御装置が独立に動作し、高度な使用可能性を提供する
一方で、高性能を保証するために非常に密接に協動す
る。しかしながら、各記憶サブ制御装置を通じる通信パ
スは非同期であり、このことは要求が他方のパスに比較
して、一方のパスを通じて遅延され得ることを意味する
ので、記憶サブ制御装置が既に他の記憶サブ制御装置に
より完了された要求またはサブコマンドを実行する結果
を招き易い。このことは、記憶サブシステムの全体性能
を低下させる浪費オペレーションに容易に至り、同時に
データの完全性の問題を生じ得る。
【００１４】サブ制御装置に、他のサブ制御装置により
実行されるオペレーションを知らせるための高速メッセ
ージ伝達アーキテクチャが、図２のシステム内の記憶サ
ブ制御装置間で使用され得る。しかしながら、１つのサ
ブ制御装置から別のサブ制御装置へのメッセージの送信
でさえも遅延され、要求の重複並びにデータの完全性の
問題を生じ得る。
実行されるオペレーションを知らせるための高速メッセ
ージ伝達アーキテクチャが、図２のシステム内の記憶サ
ブ制御装置間で使用され得る。しかしながら、１つのサ
ブ制御装置から別のサブ制御装置へのメッセージの送信
でさえも遅延され、要求の重複並びにデータの完全性の
問題を生じ得る。
【００１５】更に記憶制御装置１２０と記憶装置１４０
との間には、複数の通信パスが存在し、使用可能な通信
パスの任意の１つが、タスク・キュー１２６及び１２８
のいずれか一方から次のＩ／Ｏ要求をサービスし得るの
で、同一のＩ／Ｏ要求を２度実行することを阻止するた
めに、キューの２つのコピーが常に同一に維持されなけ
ればならない。このことは作業準備の整ったサブ制御装
置が、キューの両方のコピーに対する排他的アクセスを
有し、キューの両方のコピーがロックが解除される以前
に更新されるように、高度で複雑なロッキング機構が使
用されなければならないことを意味する。
との間には、複数の通信パスが存在し、使用可能な通信
パスの任意の１つが、タスク・キュー１２６及び１２８
のいずれか一方から次のＩ／Ｏ要求をサービスし得るの
で、同一のＩ／Ｏ要求を２度実行することを阻止するた
めに、キューの２つのコピーが常に同一に維持されなけ
ればならない。このことは作業準備の整ったサブ制御装
置が、キューの両方のコピーに対する排他的アクセスを
有し、キューの両方のコピーがロックが解除される以前
に更新されるように、高度で複雑なロッキング機構が使
用されなければならないことを意味する。
【００１６】従って、記憶制御装置１２０の２つの記憶
サブ制御装置は、ハードウェア故障の点では意図的に独
立であるが、２つの記憶サブ制御装置間の通信は、キュ
ーの完全性を保証するために非常に重要である。複雑且
つ精巧なロッキング機構、並びに記憶制御装置のサブ制
御装置間の高速通信への依存性は、システム性能の低下
を招き、性能的なボトルネックになり得る。
サブ制御装置は、ハードウェア故障の点では意図的に独
立であるが、２つの記憶サブ制御装置間の通信は、キュ
ーの完全性を保証するために非常に重要である。複雑且
つ精巧なロッキング機構、並びに記憶制御装置のサブ制
御装置間の高速通信への依存性は、システム性能の低下
を招き、性能的なボトルネックになり得る。
【００１７】こうしたボトルネック、及びキュー間の複
雑なロッキング機構への依存性を排除する１つの方法
は、記憶制御装置１２０を排除し、必要な機能を各記憶
装置に移動することである。こうしたアーキテクチャが
図３に示され、そこでは複数のプロセッサ２１０及び２
１２がＳＣＳＩ（small computer system interface）
バス２１８を介して、複数の記憶装置２２０と通信す
る。このアーキテクチャでは、各記憶装置２２０がデバ
イス制御装置２２４及び記憶媒体２２２を含む。各ＳＣ
ＳＩデバイス制御装置２２４は、更に、それ自身のデバ
イス・タスク・キュー２２６を含む。
雑なロッキング機構への依存性を排除する１つの方法
は、記憶制御装置１２０を排除し、必要な機能を各記憶
装置に移動することである。こうしたアーキテクチャが
図３に示され、そこでは複数のプロセッサ２１０及び２
１２がＳＣＳＩ（small computer system interface）
バス２１８を介して、複数の記憶装置２２０と通信す
る。このアーキテクチャでは、各記憶装置２２０がデバ
イス制御装置２２４及び記憶媒体２２２を含む。各ＳＣ
ＳＩデバイス制御装置２２４は、更に、それ自身のデバ
イス・タスク・キュー２２６を含む。
【００１８】記憶装置の作業キューをデバイス・レベル
そのものに維持することは、キューイングの観点からは
効率的であるが、こうした装置は追加のハードウェア並
びにソフトウェアを要求し、高度なデバイス制御装置を
有さねばならない。高度なデバイス制御装置を有する記
憶装置（ＳＣＳＩ装置）は入手可能ではあるが、記憶制
御装置において、複数のキューを管理することに関連す
る問題無しに、記憶制御装置やＲＡＩＤ制御装置、また
はネットワーク接続データ・サーバに直接接続可能なデ
バイス制御装置を有さない、単純な記憶装置が望まれ
る。
そのものに維持することは、キューイングの観点からは
効率的であるが、こうした装置は追加のハードウェア並
びにソフトウェアを要求し、高度なデバイス制御装置を
有さねばならない。高度なデバイス制御装置を有する記
憶装置（ＳＣＳＩ装置）は入手可能ではあるが、記憶制
御装置において、複数のキューを管理することに関連す
る問題無しに、記憶制御装置やＲＡＩＤ制御装置、また
はネットワーク接続データ・サーバに直接接続可能なデ
バイス制御装置を有さない、単純な記憶装置が望まれ
る。
【００１９】従って、複数の独立なＩ／Ｏ通信（デー
タ）パスを介して、記憶制御装置と通信する複数の記憶
装置を有する記憶サブシステムにおいて、記憶サブ制御
装置内のタスク・キューを、互いに完全に同期させる必
要無しに、また各記憶装置の連続的なステータス、並び
に記憶サブ制御装置間の要求を提供する必要無しに、更
にキューを互いに同期させるための、記憶サブ制御装置
間での高速通信の必要無しに、複数のタスク・キュー内
に保持されるＩ／Ｏ要求を調整し、独立な通信パスの間
で、完了済みのオペレーションを取り消す方法及び手段
が必要とされる。
タ）パスを介して、記憶制御装置と通信する複数の記憶
装置を有する記憶サブシステムにおいて、記憶サブ制御
装置内のタスク・キューを、互いに完全に同期させる必
要無しに、また各記憶装置の連続的なステータス、並び
に記憶サブ制御装置間の要求を提供する必要無しに、更
にキューを互いに同期させるための、記憶サブ制御装置
間での高速通信の必要無しに、複数のタスク・キュー内
に保持されるＩ／Ｏ要求を調整し、独立な通信パスの間
で、完了済みのオペレーションを取り消す方法及び手段
が必要とされる。
【００２０】また、複数の独立なＩ／Ｏ通信（データ）
パスを介して、記憶装置と通信する複数の独立な記憶制
御装置を有するデータ処理システムにおいて、記憶制御
装置内のタスク・キューを互いに完全に同期させる必要
無しに、また各記憶装置の連続的なステータス、並びに
記憶制御装置間の要求を提供する必要無しに、更にキュ
ーを互いに同期させるための、記憶制御装置間での高速
通信の必要無しに、記憶制御装置内の複数のタスク・キ
ュー内に保持されるＩ／Ｏ要求を処理し、独立な通信パ
スの間で、完了済みのオペレーションを取り消す方法及
び手段が必要とされる。
パスを介して、記憶装置と通信する複数の独立な記憶制
御装置を有するデータ処理システムにおいて、記憶制御
装置内のタスク・キューを互いに完全に同期させる必要
無しに、また各記憶装置の連続的なステータス、並びに
記憶制御装置間の要求を提供する必要無しに、更にキュ
ーを互いに同期させるための、記憶制御装置間での高速
通信の必要無しに、記憶制御装置内の複数のタスク・キ
ュー内に保持されるＩ／Ｏ要求を処理し、独立な通信パ
スの間で、完了済みのオペレーションを取り消す方法及
び手段が必要とされる。
【００２１】
【発明が解決しようとする課題】本発明の第１の主な目
的は、記憶制御装置と記憶装置間の通信のための複数の
独立パスを有する、高性能記憶サブシステムを提供する
ことである。
的は、記憶制御装置と記憶装置間の通信のための複数の
独立パスを有する、高性能記憶サブシステムを提供する
ことである。
【００２２】本発明の別の目的は、記憶制御装置と記憶
装置間の通信のための複数の独立パスを有する、高度な
使用可能性の記憶サブシステムを提供することである。
装置間の通信のための複数の独立パスを有する、高度な
使用可能性の記憶サブシステムを提供することである。
【００２３】更に本発明の別の目的は、各記憶サブ制御
装置内のキューが、他の記憶サブ制御装置内のキューと
同期される必要の無い、複数の記憶サブ制御装置を有す
る記憶サブシステムを提供することである。
装置内のキューが、他の記憶サブ制御装置内のキューと
同期される必要の無い、複数の記憶サブ制御装置を有す
る記憶サブシステムを提供することである。
【００２４】更に本発明の別の目的は、各記憶制御装置
内の記憶サブ制御装置が、各記憶装置のレジスタを介し
て互いに通信し合う、記憶サブシステムを提供すること
である。
内の記憶サブ制御装置が、各記憶装置のレジスタを介し
て互いに通信し合う、記憶サブシステムを提供すること
である。
【００２５】更に本発明の別の目的は、キューが互いに
同期を維持するために、キューに対する複雑なロッキン
グ機構を必要としない、記憶サブシステムを提供するこ
とである。
同期を維持するために、キューに対する複雑なロッキン
グ機構を必要としない、記憶サブシステムを提供するこ
とである。
【００２６】更に本発明の別の目的は、キューの完全性
を維持するための、記憶サブ制御装置間での高速通信の
必要性が除去される、記憶サブシステムを提供すること
である。
を維持するための、記憶サブ制御装置間での高速通信の
必要性が除去される、記憶サブシステムを提供すること
である。
【００２７】更に本発明の別の目的は、各記憶サブ制御
装置内のキューを、他の記憶サブ制御装置内のキューと
同期させる必要無しに、多重コマンド命令があるサブ制
御装置により開始され、別のサブ制御装置により完了さ
れる、記憶サブシステムを提供することである。
装置内のキューを、他の記憶サブ制御装置内のキューと
同期させる必要無しに、多重コマンド命令があるサブ制
御装置により開始され、別のサブ制御装置により完了さ
れる、記憶サブシステムを提供することである。
【００２８】本発明の第２の主な目的は、複数の独立な
記憶制御装置と記憶装置との間の通信のための、複数の
独立パスを有する、高性能データ処理システムを提供す
ることである。
記憶制御装置と記憶装置との間の通信のための、複数の
独立パスを有する、高性能データ処理システムを提供す
ることである。
【００２９】本発明の別の目的は、各記憶制御装置内の
キューが、他の記憶制御装置内のキューと同期される必
要の無い、複数の記憶制御装置を有するデータ処理シス
テムを提供することである。
キューが、他の記憶制御装置内のキューと同期される必
要の無い、複数の記憶制御装置を有するデータ処理シス
テムを提供することである。
【００３０】更に本発明の別の目的は、記憶制御装置
が、各記憶装置のレジスタを介して互いに通信し合う、
データ処理システムを提供することである。
が、各記憶装置のレジスタを介して互いに通信し合う、
データ処理システムを提供することである。
【００３１】本発明の更に別の目的は、各記憶制御装置
内のキューを、他の記憶制御装置内のキューと同期させ
る必要無しに、多重コマンド命令があるサブ制御装置に
より開始され、別のサブ制御装置により完了される、デ
ータ処理システムを提供することである。
内のキューを、他の記憶制御装置内のキューと同期させ
る必要無しに、多重コマンド命令があるサブ制御装置に
より開始され、別のサブ制御装置により完了される、デ
ータ処理システムを提供することである。
【００３２】
【課題を解決するための手段】これらの目的のために、
本発明によれば、記憶制御装置と記憶装置との間で、複
数の独立なＩ／Ｏパスを有するデータ処理システムにお
いて、記憶制御装置が複数の記憶サブ制御装置を含み、
各記憶サブ制御装置がタスク・キュー（キュー）を含む
状況において、各キューの状態並びに完了済みのまたは
進行中のＩ／Ｏ要求（ジョブ）が、各記憶装置に保持さ
れるレジスタを介して、他のキューに伝達される方法及
び手段が開示される。これは次のように実現される。
本発明によれば、記憶制御装置と記憶装置との間で、複
数の独立なＩ／Ｏパスを有するデータ処理システムにお
いて、記憶制御装置が複数の記憶サブ制御装置を含み、
各記憶サブ制御装置がタスク・キュー（キュー）を含む
状況において、各キューの状態並びに完了済みのまたは
進行中のＩ／Ｏ要求（ジョブ）が、各記憶装置に保持さ
れるレジスタを介して、他のキューに伝達される方法及
び手段が開示される。これは次のように実現される。
【００３３】まず第１に、各Ｉ／Ｏ要求がキューに記憶
される以前にそれらに固有の識別子を割当てる。キュー
に記憶される各Ｉ／Ｏ要求の固有の識別子はＩ／Ｏ要求
が任意の１つの記憶サブ制御装置を通じ完了されるとき
に、そのＩ／Ｏ要求がキューの全てのコピーから除去さ
れることを保証する。
される以前にそれらに固有の識別子を割当てる。キュー
に記憶される各Ｉ／Ｏ要求の固有の識別子はＩ／Ｏ要求
が任意の１つの記憶サブ制御装置を通じ完了されるとき
に、そのＩ／Ｏ要求がキューの全てのコピーから除去さ
れることを保証する。
【００３４】第２に、"メールボックス"として知られる
レジスタを、各記憶装置内に保持する。記憶装置は、そ
の記憶装置との通信パスを確立する任意の記憶サブ制御
装置により読出され、また書込まれ得る。メールボック
スは、固有の識別子、及び実行済みの最後のＩ／Ｏ要
求、または現在その記憶装置により実行されているＩ／
Ｏ要求のステータスを含む。
レジスタを、各記憶装置内に保持する。記憶装置は、そ
の記憶装置との通信パスを確立する任意の記憶サブ制御
装置により読出され、また書込まれ得る。メールボック
スは、固有の識別子、及び実行済みの最後のＩ／Ｏ要
求、または現在その記憶装置により実行されているＩ／
Ｏ要求のステータスを含む。
【００３５】第３に、任意の記憶サブ制御装置が、メー
ルボックスの内容を読出し、メールボックスの内容にも
とづき、適切なアクションを取ることを可能にする。
ルボックスの内容を読出し、メールボックスの内容にも
とづき、適切なアクションを取ることを可能にする。
【００３６】記憶装置のメールボックスを読出す記憶サ
ブ制御装置により取られる適切なアクションの結果、記
憶装置のステータスが変化し、ステータスの変化を反映
するようにメールボックスの内容が更新され得る。メー
ルボックスを読出すサブ制御装置は更にその読出した内
容にもとづき、キューのコピーを更新し得る。
ブ制御装置により取られる適切なアクションの結果、記
憶装置のステータスが変化し、ステータスの変化を反映
するようにメールボックスの内容が更新され得る。メー
ルボックスを読出すサブ制御装置は更にその読出した内
容にもとづき、キューのコピーを更新し得る。
【００３７】従って開示される本発明によれば、キュー
のコピーは必ずしも互いに同期しない。実際、キューは
互いに完全に同期を外れ得るが、作業の重複やデータの
完全性の問題を生じたり、Ｉ／Ｏ要求の処理を低速化し
たりすることはない。
のコピーは必ずしも互いに同期しない。実際、キューは
互いに完全に同期を外れ得るが、作業の重複やデータの
完全性の問題を生じたり、Ｉ／Ｏ要求の処理を低速化し
たりすることはない。
【００３８】例えば、記憶装置Ａからデータを読出す要
求がホストにより発行される場合、要求はタスク・キュ
ーに記憶される以前に記憶制御装置により、固有のラベ
ルｘを割当てられる。記憶装置Ａが使用可能になると、
記憶装置Ａに対するアクセス要求が全ての使用可能な通
信パスを通じてディスパッチされる。パス１が最初に記
憶装置Ａを獲得する場合、ホストはseek/locateコマン
ドを発行し、記憶装置にデータ転送の準備をさせる。次
に記憶装置Ａが固有のラベルｘをそのメールボックスに
記憶し、Ｉ／Ｏオペレーションの状態をセットして、デ
ータ転送に備えるためのコマンドを発行されたことを示
す。次にパス１が記憶装置Ａを解放し、他のオペレーシ
ョンを実行する間、記憶装置Ａはデータ転送の準備をす
る。パス２が記憶装置Ａがデータ転送の準備が整ったこ
とを検出する第１のパスと仮定すると、パス２は記憶装
置Ａのメールボックスを読出し、固有のラベルｘを有す
る要求が進行中であることを見い出し、データ転送をそ
のタスク・キュー内でｘとラベル付けされた要求に関連
付け、次にデータ転送を実行する。データ転送が完了す
ると、記憶装置Ａにおけるその特定のＩ／Ｏ要求の状態
が完了にセットされ、固有のラベルｘに関連付けられた
要求が実行されたことを反映する。ここで、パス１が記
憶装置Ａを読出そうとすると仮定すると、パス１は記憶
装置Ａのメールボックスを読出したとき、固有のラベル
ｘに関連付けられる要求が既に別のパスを通じて完了さ
れたことを見い出す。従って、パス１は固有のラベルｘ
に関連付けられる要求を自身のタスク・キューから消去
し、次に記憶装置Ａを解放する。
求がホストにより発行される場合、要求はタスク・キュ
ーに記憶される以前に記憶制御装置により、固有のラベ
ルｘを割当てられる。記憶装置Ａが使用可能になると、
記憶装置Ａに対するアクセス要求が全ての使用可能な通
信パスを通じてディスパッチされる。パス１が最初に記
憶装置Ａを獲得する場合、ホストはseek/locateコマン
ドを発行し、記憶装置にデータ転送の準備をさせる。次
に記憶装置Ａが固有のラベルｘをそのメールボックスに
記憶し、Ｉ／Ｏオペレーションの状態をセットして、デ
ータ転送に備えるためのコマンドを発行されたことを示
す。次にパス１が記憶装置Ａを解放し、他のオペレーシ
ョンを実行する間、記憶装置Ａはデータ転送の準備をす
る。パス２が記憶装置Ａがデータ転送の準備が整ったこ
とを検出する第１のパスと仮定すると、パス２は記憶装
置Ａのメールボックスを読出し、固有のラベルｘを有す
る要求が進行中であることを見い出し、データ転送をそ
のタスク・キュー内でｘとラベル付けされた要求に関連
付け、次にデータ転送を実行する。データ転送が完了す
ると、記憶装置Ａにおけるその特定のＩ／Ｏ要求の状態
が完了にセットされ、固有のラベルｘに関連付けられた
要求が実行されたことを反映する。ここで、パス１が記
憶装置Ａを読出そうとすると仮定すると、パス１は記憶
装置Ａのメールボックスを読出したとき、固有のラベル
ｘに関連付けられる要求が既に別のパスを通じて完了さ
れたことを見い出す。従って、パス１は固有のラベルｘ
に関連付けられる要求を自身のタスク・キューから消去
し、次に記憶装置Ａを解放する。
【００３９】各記憶装置のメールボックスと一緒に、タ
スク・キューに記憶される各Ｉ／Ｏ要求に対する固有の
ラベルを使用することにより、同一の要求が記憶サブ制
御装置により複数回実行されることを回避する。同時に
このことは、記憶システムの性能に影響すること無しに
タスク・キューを非同期に更新することを可能にする。
更に、各記憶装置のメールボックスと共に各Ｉ／Ｏ要求
に対する固有のラベルを使用することにより、各記憶サ
ブ制御装置内のタスク・キューが他の記憶サブ制御装置
内のタスク・キューと同期することを保証する、高度且
つ複雑なロック・ステップ機構を有する必要性を排除す
る。また本発明を使用することにより、キューのステー
タスを迅速且つ連続的に伝達するために、記憶サブ制御
装置間で高速の直接通信を提供する必要性も排除する。
なぜなら、タスク・キューが互いに同期する必要が無い
からである。
スク・キューに記憶される各Ｉ／Ｏ要求に対する固有の
ラベルを使用することにより、同一の要求が記憶サブ制
御装置により複数回実行されることを回避する。同時に
このことは、記憶システムの性能に影響すること無しに
タスク・キューを非同期に更新することを可能にする。
更に、各記憶装置のメールボックスと共に各Ｉ／Ｏ要求
に対する固有のラベルを使用することにより、各記憶サ
ブ制御装置内のタスク・キューが他の記憶サブ制御装置
内のタスク・キューと同期することを保証する、高度且
つ複雑なロック・ステップ機構を有する必要性を排除す
る。また本発明を使用することにより、キューのステー
タスを迅速且つ連続的に伝達するために、記憶サブ制御
装置間で高速の直接通信を提供する必要性も排除する。
なぜなら、タスク・キューが互いに同期する必要が無い
からである。
【００４０】
【発明の実施の形態】次に、本発明を実現するために考
えられる最適なモードについて述べることにする。以下
の説明及び提示される代替実施例の数は、本発明の一般
的な原理を示すことを目的とするものであり、本発明の
概念を制限するものではないことを、初めに述べてお
く。
えられる最適なモードについて述べることにする。以下
の説明及び提示される代替実施例の数は、本発明の一般
的な原理を示すことを目的とするものであり、本発明の
概念を制限するものではないことを、初めに述べてお
く。
【００４１】図４を参照すると、本発明の好適な実施例
が示される。データ処理システム３００は、記憶制御装
置３２０と通信するホスト３１０を含み、記憶制御装置
は記憶アレイ３４０と通信する。記憶アレイ３４０は更
に、記憶装置３４５へのアクセスを制御するアレイ制御
装置３５０を含む。この実施例では、通常記憶制御装置
３２０に接続される記憶装置が、記憶アレイ３４０によ
り置換される。記憶アレイ３４０は、論理（logical）
ＩＢＭ３３９０記憶装置として扱われる。すなわち記憶
アレイ３４０は、ＩＢＭ３３９０記憶サブシステムなど
の既存の記憶装置のエミュレーションを提供することに
より、記憶制御装置３２０への標準の記憶装置の接続を
可能にする。更にアレイ制御装置３５０は記憶装置３４
５と共に、ＲＡＩＤ（Reliable Arrays of Inexpensive
Disks）などのアーキテクチャを介して、極めて高いデ
ータの使用可能性を提供し得る。
が示される。データ処理システム３００は、記憶制御装
置３２０と通信するホスト３１０を含み、記憶制御装置
は記憶アレイ３４０と通信する。記憶アレイ３４０は更
に、記憶装置３４５へのアクセスを制御するアレイ制御
装置３５０を含む。この実施例では、通常記憶制御装置
３２０に接続される記憶装置が、記憶アレイ３４０によ
り置換される。記憶アレイ３４０は、論理（logical）
ＩＢＭ３３９０記憶装置として扱われる。すなわち記憶
アレイ３４０は、ＩＢＭ３３９０記憶サブシステムなど
の既存の記憶装置のエミュレーションを提供することに
より、記憶制御装置３２０への標準の記憶装置の接続を
可能にする。更にアレイ制御装置３５０は記憶装置３４
５と共に、ＲＡＩＤ（Reliable Arrays of Inexpensive
Disks）などのアーキテクチャを介して、極めて高いデ
ータの使用可能性を提供し得る。
【００４２】再度図４を参照すると、ホスト３１０はア
プリケーション・プログラム３１２、オペレーティング
・システム３１４、Ｉ／Ｏスーパバイザ３１６、及び記
憶制御装置３２０と通信するための複数のＩ／Ｏチャネ
ル３１８を含む。記憶制御装置３２０は一般に、ホスト
３１０との通信のための複数のＩ／Ｏポート３２２、高
性能化のための共用キャッシュ３２４、及び記憶アレイ
３４０をアクセスするための２つの記憶サブ制御装置３
３１及び３３２を含む。記憶サブ制御装置３３１は、制
御装置タスク・キュー３２６及び制御装置パス３３３及
び３３４を含む。記憶サブ制御装置３３２は、制御装置
タスク・キュー３２８及び制御装置パス３３５及び３３
６を含む。記憶制御装置３２０は、複数の通信回線３８
０を介して、記憶アレイ３４０と通信する。
プリケーション・プログラム３１２、オペレーティング
・システム３１４、Ｉ／Ｏスーパバイザ３１６、及び記
憶制御装置３２０と通信するための複数のＩ／Ｏチャネ
ル３１８を含む。記憶制御装置３２０は一般に、ホスト
３１０との通信のための複数のＩ／Ｏポート３２２、高
性能化のための共用キャッシュ３２４、及び記憶アレイ
３４０をアクセスするための２つの記憶サブ制御装置３
３１及び３３２を含む。記憶サブ制御装置３３１は、制
御装置タスク・キュー３２６及び制御装置パス３３３及
び３３４を含む。記憶サブ制御装置３３２は、制御装置
タスク・キュー３２８及び制御装置パス３３５及び３３
６を含む。記憶制御装置３２０は、複数の通信回線３８
０を介して、記憶アレイ３４０と通信する。
【００４３】図５は、記憶装置３４５及び記憶制御装置
３２０と通信するアレイ制御装置３５０の詳細な構成図
を示す。アレイ制御装置３５０は、２つの同一の独立に
動作する制御装置パス３５２を含む。制御装置パス３５
２及び３５４は、一緒に拡張性能及び故障許容オペレー
ションを提供する。好適な実施例では、アレイ制御装置
３５０は、複数の通信リンク３８０（この例では４つが
示される）を介して、記憶制御装置３２０と通信する。
アレイ制御装置３５０は更に複数の記憶インタフェース
・アダプタ４００（この例では４つが示され、各制御装
置パスに２つずつ含まれる）を含む。記憶インタフェー
ス・アダプタ４００は、記憶装置３４５をアクセスする
ためのコマンド（命令、要求）を、記憶制御装置３２０
から受信し、最初に記憶制御装置３２０により発行され
る要求が、バッファ４１６またはバッファ４１８から満
足され得るか否かを判断する。バッファ４１６及び４１
８は、記憶装置及び記憶制御装置から受信されるデータ
を記憶する。要求がいずれかのバッファの内容から満足
され得る場合、その情報が記憶インタフェース・アダプ
タ４００の１つを介して記憶制御装置３２０に返送され
る。バッファの１つの内容から満足され得ない各要求に
対しては、記憶インタフェース・アダプタの１つが固有
の要求識別子（ラベルとしても参照される）を生成し、
要求をその固有の識別子と一緒に、アレイ・マネージャ
４１２及び４１４に送信する。アレイ・マネージャ４１
２及び４１４は次に、要求及びそのラベルを、それぞれ
のキュー４１３及び４１５に追加する。
３２０と通信するアレイ制御装置３５０の詳細な構成図
を示す。アレイ制御装置３５０は、２つの同一の独立に
動作する制御装置パス３５２を含む。制御装置パス３５
２及び３５４は、一緒に拡張性能及び故障許容オペレー
ションを提供する。好適な実施例では、アレイ制御装置
３５０は、複数の通信リンク３８０（この例では４つが
示される）を介して、記憶制御装置３２０と通信する。
アレイ制御装置３５０は更に複数の記憶インタフェース
・アダプタ４００（この例では４つが示され、各制御装
置パスに２つずつ含まれる）を含む。記憶インタフェー
ス・アダプタ４００は、記憶装置３４５をアクセスする
ためのコマンド（命令、要求）を、記憶制御装置３２０
から受信し、最初に記憶制御装置３２０により発行され
る要求が、バッファ４１６またはバッファ４１８から満
足され得るか否かを判断する。バッファ４１６及び４１
８は、記憶装置及び記憶制御装置から受信されるデータ
を記憶する。要求がいずれかのバッファの内容から満足
され得る場合、その情報が記憶インタフェース・アダプ
タ４００の１つを介して記憶制御装置３２０に返送され
る。バッファの１つの内容から満足され得ない各要求に
対しては、記憶インタフェース・アダプタの１つが固有
の要求識別子（ラベルとしても参照される）を生成し、
要求をその固有の識別子と一緒に、アレイ・マネージャ
４１２及び４１４に送信する。アレイ・マネージャ４１
２及び４１４は次に、要求及びそのラベルを、それぞれ
のキュー４１３及び４１５に追加する。
【００４４】アレイ・マネージャ４１２及び４１４は、
一般に記憶制御装置３２０と記憶装置３４５との間のデ
ータ処理を管理する役目をする。これらは更に、記憶装
置３４５の形式（固有形式）と、エミュレートされるデ
バイス形式（記憶制御装置３２０により見られる形式）
との間でデータ形式を変換する。例えばデータは記憶装
置３４５上に、固定ブロック形式（固有デバイス形式）
として記憶され得る。一方、記憶制御装置３２０は情報
をカウント・キー・データ形式で処理するようにセット
アップされ得る。従って、アレイ・マネージャ４１２及
び４１４はこれら２つの異なるタイプのデータ形式の間
の変換を提供する。各アレイ・マネージャは更に自身の
タスク・キューを保持する。例えばアレイ・マネージャ
４１２はアレイ・タスク・キュー４１３を保持し、アレ
イ・マネージャ４１４はアレイ・タスク・キュー４１５
を保持する。各アレイ・マネージャは記憶インタフェー
ス・アダプタ４００の任意の１つから受信されるメッセ
ージを根拠に、また各記憶装置内のメールボックスの内
容にもとづき自身のアレイ・タスク・キューを更新す
る。アレイ・マネージャ４１２及び４１４は更に、デバ
イス・インタフェース・アダプタ４４０及び４４２をそ
れぞれ介して、記憶装置３４５へのデバイス・オペレー
ションのディスパッチを管理する。
一般に記憶制御装置３２０と記憶装置３４５との間のデ
ータ処理を管理する役目をする。これらは更に、記憶装
置３４５の形式（固有形式）と、エミュレートされるデ
バイス形式（記憶制御装置３２０により見られる形式）
との間でデータ形式を変換する。例えばデータは記憶装
置３４５上に、固定ブロック形式（固有デバイス形式）
として記憶され得る。一方、記憶制御装置３２０は情報
をカウント・キー・データ形式で処理するようにセット
アップされ得る。従って、アレイ・マネージャ４１２及
び４１４はこれら２つの異なるタイプのデータ形式の間
の変換を提供する。各アレイ・マネージャは更に自身の
タスク・キューを保持する。例えばアレイ・マネージャ
４１２はアレイ・タスク・キュー４１３を保持し、アレ
イ・マネージャ４１４はアレイ・タスク・キュー４１５
を保持する。各アレイ・マネージャは記憶インタフェー
ス・アダプタ４００の任意の１つから受信されるメッセ
ージを根拠に、また各記憶装置内のメールボックスの内
容にもとづき自身のアレイ・タスク・キューを更新す
る。アレイ・マネージャ４１２及び４１４は更に、デバ
イス・インタフェース・アダプタ４４０及び４４２をそ
れぞれ介して、記憶装置３４５へのデバイス・オペレー
ションのディスパッチを管理する。
【００４５】好適な実施例では、各アレイ制御装置パス
３５２及び３５４が、４つのデバイス・インタフェース
・アダプタを含む。アレイ・マネージャ４１２及び４１
４は更にそれぞれデバイス・インタフェース・アダプタ
４４０及び４４２に対して、記憶装置をアクセスための
要求またはデータが伝送のために使用可能であることを
通知する。アレイ・マネージャ４１２及び４１４はま
た、通信バス４１０を介して互いに通信し合い、それぞ
れのアレイ制御装置パス３５２及び３５４のオペレーシ
ョンに影響し得る事象を互いに伝え合ったりする。アレ
イ・マネージャ４１２及び４１４は更に、データの冗長
記録及び故障許容オペレーションを保証するために、記
憶装置３４５に渡るパリティを保持するＲＡＩＤ排他的
論理和（ＸＯＲ）機能を含み得る。
３５２及び３５４が、４つのデバイス・インタフェース
・アダプタを含む。アレイ・マネージャ４１２及び４１
４は更にそれぞれデバイス・インタフェース・アダプタ
４４０及び４４２に対して、記憶装置をアクセスための
要求またはデータが伝送のために使用可能であることを
通知する。アレイ・マネージャ４１２及び４１４はま
た、通信バス４１０を介して互いに通信し合い、それぞ
れのアレイ制御装置パス３５２及び３５４のオペレーシ
ョンに影響し得る事象を互いに伝え合ったりする。アレ
イ・マネージャ４１２及び４１４は更に、データの冗長
記録及び故障許容オペレーションを保証するために、記
憶装置３４５に渡るパリティを保持するＲＡＩＤ排他的
論理和（ＸＯＲ）機能を含み得る。
【００４６】上述のように、デバイス・インタフェース
・アダプタ４４０及び４４２は記憶装置３４５へのアク
セスを提供し、記憶装置のオペレーションを制御する。
デバイス・インタフェース・アダプタはまた、オペレー
ション・ステータスをそれぞれのアレイ・マネージャに
提供する。図５は更に、複数の記憶装置３４５を示し
（この例では３２個の記憶装置が示され、ＳＤ１乃至Ｓ
Ｄ３２とラベル付けされる）、各記憶装置はメールボッ
クス５００を有する。図５では、記憶装置３４５が４つ
のクラスタに配列され、各クラスタが８個の装置を含
む。記憶装置３４５は、アレイ制御装置パス３５２及び
３５４により、それぞれのデバイス・インタフェース・
アダプタ４４０及び４４２を通じて独立にアクセスされ
得る。各デバイス・インタフェース・アダプタは、各ク
ラスタから１つずつ選ばれる４つの記憶装置を同時にア
クセスすることができる。
・アダプタ４４０及び４４２は記憶装置３４５へのアク
セスを提供し、記憶装置のオペレーションを制御する。
デバイス・インタフェース・アダプタはまた、オペレー
ション・ステータスをそれぞれのアレイ・マネージャに
提供する。図５は更に、複数の記憶装置３４５を示し
（この例では３２個の記憶装置が示され、ＳＤ１乃至Ｓ
Ｄ３２とラベル付けされる）、各記憶装置はメールボッ
クス５００を有する。図５では、記憶装置３４５が４つ
のクラスタに配列され、各クラスタが８個の装置を含
む。記憶装置３４５は、アレイ制御装置パス３５２及び
３５４により、それぞれのデバイス・インタフェース・
アダプタ４４０及び４４２を通じて独立にアクセスされ
得る。各デバイス・インタフェース・アダプタは、各ク
ラスタから１つずつ選ばれる４つの記憶装置を同時にア
クセスすることができる。
【００４７】図６を参照すると、各記憶装置内に保持さ
れるデバイス・メールボックス５００が示される。好適
な実施例では、メールボックス５００は、記憶装置がア
レイ制御装置３５０から受信した最新の要求の固有の要
求ＩＤ５１０（タスクＩＤ）、並びにステータス５２０
（タスク・ステータス）を記憶する８バイト・フィール
ドを含む。固有の要求（タスク）ＩＤ５１０は、好適に
は、処理及びオペレーションの簡略化のために順次的で
あるが、必ずしもそうである必要はない。メールボック
ス５００はまた、要求の送信元のデバイス・インタフェ
ース・アダプタ識別などの情報を含み得る。メールボッ
クス５００はまた、デバイス・アリージャンス（allegi
ance）などの情報を含み得る。
れるデバイス・メールボックス５００が示される。好適
な実施例では、メールボックス５００は、記憶装置がア
レイ制御装置３５０から受信した最新の要求の固有の要
求ＩＤ５１０（タスクＩＤ）、並びにステータス５２０
（タスク・ステータス）を記憶する８バイト・フィール
ドを含む。固有の要求（タスク）ＩＤ５１０は、好適に
は、処理及びオペレーションの簡略化のために順次的で
あるが、必ずしもそうである必要はない。メールボック
ス５００はまた、要求の送信元のデバイス・インタフェ
ース・アダプタ識別などの情報を含み得る。メールボッ
クス５００はまた、デバイス・アリージャンス（allegi
ance）などの情報を含み得る。
【００４８】図７を参照すると、本発明の好適な実施例
において、アレイ・マネージャ４１２及び４１４により
実行されるデバイス・アクセス及びキュー管理オペレー
ションのフローチャートが示される。オペレーションは
アレイ・マネージャ４１２に関して述べられるが、これ
はアレイ・マネージャ４１４にも当てはめることができ
る。
において、アレイ・マネージャ４１２及び４１４により
実行されるデバイス・アクセス及びキュー管理オペレー
ションのフローチャートが示される。オペレーションは
アレイ・マネージャ４１２に関して述べられるが、これ
はアレイ・マネージャ４１４にも当てはめることができ
る。
【００４９】アレイ・マネージャ４１２は最初に、キュ
ーのステータスに関する任意のメッセージが通信バス４
１０を介して、アレイ・マネージャ４１４から受信され
たか否かを判断する（ブロック７０５）。こうしたメッ
セージが受信される場合、アレイ・タスク・キュー４１
３がそれに従い更新され（ブロック７０６）、それ以外
ではアレイ・マネージャ４１２は、任意の記憶装置３４
５から割込みが受信されたか否かを判断する（ブロック
７１０）。記憶装置ｎからデバイス割込みが受信される
と、記憶装置ｎが選択され、そのメールボックスが読出
され、記憶装置ｎにディスパッチされた最新の要求のタ
スクＩＤ（要求ＩＤ）及びステータスが何であるかが判
断される（ブロック７１２及び７１５）。ここでメール
ボックス・レジスタの内容が固有の順次ＩＤ"Ｒ"を有す
るタスク（単にタスク"Ｒ"としても参照される）が進行
中であることを示すと仮定する。アレイ・マネージャ４
１２は次に、アレイ・タスク・キュー４１３を更新
し、"Ｒ"よりも小さな固有の順次ＩＤを有する全ての要
求を消去し、タスク"Ｒ"が進行中であることを反映する
ようにキュー４１３を更新する（ブロック７１６）。ア
レイ・マネージャ４１２は次に、記憶装置ｎにタスク"
Ｒ"を完了するようにコマンドを発行し（ブロック７１
７）、同時に"タスクＲ完了"を知らせるために、記憶装
置ｎ内のメールボックスを更新する（ブロック７１
８）。アレイ・マネージャ４１２は次に記憶装置ｎを選
択解除し、タスク"Ｒ"をそのアレイ・タスク・キュー４
１３から消去する（ブロック７２０）。
ーのステータスに関する任意のメッセージが通信バス４
１０を介して、アレイ・マネージャ４１４から受信され
たか否かを判断する（ブロック７０５）。こうしたメッ
セージが受信される場合、アレイ・タスク・キュー４１
３がそれに従い更新され（ブロック７０６）、それ以外
ではアレイ・マネージャ４１２は、任意の記憶装置３４
５から割込みが受信されたか否かを判断する（ブロック
７１０）。記憶装置ｎからデバイス割込みが受信される
と、記憶装置ｎが選択され、そのメールボックスが読出
され、記憶装置ｎにディスパッチされた最新の要求のタ
スクＩＤ（要求ＩＤ）及びステータスが何であるかが判
断される（ブロック７１２及び７１５）。ここでメール
ボックス・レジスタの内容が固有の順次ＩＤ"Ｒ"を有す
るタスク（単にタスク"Ｒ"としても参照される）が進行
中であることを示すと仮定する。アレイ・マネージャ４
１２は次に、アレイ・タスク・キュー４１３を更新
し、"Ｒ"よりも小さな固有の順次ＩＤを有する全ての要
求を消去し、タスク"Ｒ"が進行中であることを反映する
ようにキュー４１３を更新する（ブロック７１６）。ア
レイ・マネージャ４１２は次に、記憶装置ｎにタスク"
Ｒ"を完了するようにコマンドを発行し（ブロック７１
７）、同時に"タスクＲ完了"を知らせるために、記憶装
置ｎ内のメールボックスを更新する（ブロック７１
８）。アレイ・マネージャ４１２は次に記憶装置ｎを選
択解除し、タスク"Ｒ"をそのアレイ・タスク・キュー４
１３から消去する（ブロック７２０）。
【００５０】ブロック７１５を再度参照すると、記憶装
置ｎ内のメールボックス・レジスタの内容がタスク"Ｒ"
が完了したことを示す場合、アレイ・マネージャ４１２
は、タスク"Ｒ"及び"Ｒ"よりも小さな固有の順次ＩＤを
有する全ての要求を消去することにより、アレイ・タス
ク・キュー４１３を更新する（ブロック７２５）。アレ
イ・マネージャ４１２は次に、アレイ・タスク・キュー
４１３をチェックし、キュー内に記憶装置ｎに対する他
のタスクが存在するか否かを判断する（ブロック７２
６）。存在しない場合、オペレーションはブロック７０
０に戻る。記憶装置ｎに対してタスク"Ｓ"が存在する場
合、アレイ・マネージャ４１２はタスク"Ｓ"の実行を開
始するコマンドを発行し（ブロック７２７）、タスク"
Ｓ"が進行中であることを反映するように、メールボッ
クスが更新され（ブロック７２８）、続いて装置ｎが選
択解除され、キュー４１３内のタスク"Ｓ"のステータス
が更新される（ブロック７２９）。
置ｎ内のメールボックス・レジスタの内容がタスク"Ｒ"
が完了したことを示す場合、アレイ・マネージャ４１２
は、タスク"Ｒ"及び"Ｒ"よりも小さな固有の順次ＩＤを
有する全ての要求を消去することにより、アレイ・タス
ク・キュー４１３を更新する（ブロック７２５）。アレ
イ・マネージャ４１２は次に、アレイ・タスク・キュー
４１３をチェックし、キュー内に記憶装置ｎに対する他
のタスクが存在するか否かを判断する（ブロック７２
６）。存在しない場合、オペレーションはブロック７０
０に戻る。記憶装置ｎに対してタスク"Ｓ"が存在する場
合、アレイ・マネージャ４１２はタスク"Ｓ"の実行を開
始するコマンドを発行し（ブロック７２７）、タスク"
Ｓ"が進行中であることを反映するように、メールボッ
クスが更新され（ブロック７２８）、続いて装置ｎが選
択解除され、キュー４１３内のタスク"Ｓ"のステータス
が更新される（ブロック７２９）。
【００５１】ブロック７１０に戻り、アレイ・マネージ
ャ４１２が任意の装置から割込みを受信しない場合、ア
レイ・マネージャはキュー４１３をチェックし、実行さ
れるべき次のタスクが何であるか、並びにどの記憶装置
に対して実行されるかを判断する（ブロック７４０）。
ここでキュー４１３に従い、アレイ・マネージャ４１２
により実行される次のタスクが、記憶装置ｎに対するタ
スク"Ｔ"であると仮定する。アレイ・マネージャ４１２
は次に記憶装置ｎを選択するコマンドを発行し、そのメ
ールボックスを読出し、記憶装置ｎに発行された最新の
タスクのＩＤ及びステータスを判断する（ブロック７４
２）。記憶装置ｎのメールボックス内のタスクＩＤが"
Ｔ"よりも小さく（ブロック７４５）、そのステータス
が進行中の場合（ブロック７７０）、エラーが発生し、
エラーがアレイ・マネージャ４１２に返送される（ブロ
ック７７５）。記憶装置ｎのメールボックス内のタスク
ＩＤが、"Ｔ"よりも小さく（ブロック７４５）、そのス
テータスが完了の場合、アレイ・マネージャはタスク"
Ｔ"を開始するコマンドを発行し、タスク"Ｔ"が進行中
であることを示すように、記憶装置ｎのメールボックス
を更新し、続いて記憶装置ｎを選択解除し、アレイ・タ
スク・キュー４１３内のタスク"Ｔ"のステータスを更新
する（ブロック７７１、７７２及び７７３）。
ャ４１２が任意の装置から割込みを受信しない場合、ア
レイ・マネージャはキュー４１３をチェックし、実行さ
れるべき次のタスクが何であるか、並びにどの記憶装置
に対して実行されるかを判断する（ブロック７４０）。
ここでキュー４１３に従い、アレイ・マネージャ４１２
により実行される次のタスクが、記憶装置ｎに対するタ
スク"Ｔ"であると仮定する。アレイ・マネージャ４１２
は次に記憶装置ｎを選択するコマンドを発行し、そのメ
ールボックスを読出し、記憶装置ｎに発行された最新の
タスクのＩＤ及びステータスを判断する（ブロック７４
２）。記憶装置ｎのメールボックス内のタスクＩＤが"
Ｔ"よりも小さく（ブロック７４５）、そのステータス
が進行中の場合（ブロック７７０）、エラーが発生し、
エラーがアレイ・マネージャ４１２に返送される（ブロ
ック７７５）。記憶装置ｎのメールボックス内のタスク
ＩＤが、"Ｔ"よりも小さく（ブロック７４５）、そのス
テータスが完了の場合、アレイ・マネージャはタスク"
Ｔ"を開始するコマンドを発行し、タスク"Ｔ"が進行中
であることを示すように、記憶装置ｎのメールボックス
を更新し、続いて記憶装置ｎを選択解除し、アレイ・タ
スク・キュー４１３内のタスク"Ｔ"のステータスを更新
する（ブロック７７１、７７２及び７７３）。
【００５２】記憶装置ｎのメールボックス内のタスクＩ
Ｄが"Ｔ"よりも大きな"Ｕ"であり（ブロック７４５）、
タスク"Ｕ"のステータスが"完了"の場合、アレイ・マネ
ージャ４１２は、キュー４１３からタスク"Ｔ"及び"Ｕ"
を消去し（ブロック７５５）、キュー４１３内に記憶装
置ｎに対する他のタスクが存在するか否かを判断する
（ブロック７５６）。存在しない場合、オペレーション
はブロック７００に戻る。記憶装置ｎに対してタスク"
Ｖ"がキュー４１３内に存在する場合、アレイ・マネー
ジャ４１２は、タスク"Ｖ"の実行を開始するコマンドを
発行し（ブロック７５７）、タスク"Ｖ"が進行中である
ことを反映するように、メールボックスが更新され（ブ
ロック７５８）、記憶装置ｎが選択解除され、キュー４
１３内のタスク"Ｖ"のステータスが更新される（ブロッ
ク７５９）。
Ｄが"Ｔ"よりも大きな"Ｕ"であり（ブロック７４５）、
タスク"Ｕ"のステータスが"完了"の場合、アレイ・マネ
ージャ４１２は、キュー４１３からタスク"Ｔ"及び"Ｕ"
を消去し（ブロック７５５）、キュー４１３内に記憶装
置ｎに対する他のタスクが存在するか否かを判断する
（ブロック７５６）。存在しない場合、オペレーション
はブロック７００に戻る。記憶装置ｎに対してタスク"
Ｖ"がキュー４１３内に存在する場合、アレイ・マネー
ジャ４１２は、タスク"Ｖ"の実行を開始するコマンドを
発行し（ブロック７５７）、タスク"Ｖ"が進行中である
ことを反映するように、メールボックスが更新され（ブ
ロック７５８）、記憶装置ｎが選択解除され、キュー４
１３内のタスク"Ｖ"のステータスが更新される（ブロッ
ク７５９）。
【００５３】記憶装置ｎのメールボックス内のタスクＩ
Ｄが"Ｔ"よりも大きな"Ｕ"であり（ブロック７４５）、
タスク"Ｕ"のステータスが"進行中"の場合、アレイ・マ
ネージャ４１２はアレイ・タスク・キュー４１３を更新
し、"Ｕ"よりも小さなタスクＩＤを有する全てのタスク
（要求）を消去し、タスク"Ｕ"が進行中であることを反
映するようにキュー４１３を更新する（ブロック７５
１）。アレイ・マネージャ４１２は次に記憶装置ｎに、
タスク"Ｕ"を完了するようにコマンドを発行し（ブロッ
ク７５２）、同時に"タスクＵ完了"を知らせるために、
記憶装置ｎ内のメールボックスを更新する（ブロック７
５３）。アレイ・マネージャ４１２は次に記憶装置ｎを
選択解除し、タスク"Ｕ"をそのアレイ・タスク・キュー
４１３から消去する（ブロック７５４）。
Ｄが"Ｔ"よりも大きな"Ｕ"であり（ブロック７４５）、
タスク"Ｕ"のステータスが"進行中"の場合、アレイ・マ
ネージャ４１２はアレイ・タスク・キュー４１３を更新
し、"Ｕ"よりも小さなタスクＩＤを有する全てのタスク
（要求）を消去し、タスク"Ｕ"が進行中であることを反
映するようにキュー４１３を更新する（ブロック７５
１）。アレイ・マネージャ４１２は次に記憶装置ｎに、
タスク"Ｕ"を完了するようにコマンドを発行し（ブロッ
ク７５２）、同時に"タスクＵ完了"を知らせるために、
記憶装置ｎ内のメールボックスを更新する（ブロック７
５３）。アレイ・マネージャ４１２は次に記憶装置ｎを
選択解除し、タスク"Ｕ"をそのアレイ・タスク・キュー
４１３から消去する（ブロック７５４）。
【００５４】一般に図４乃至図７を参照しながら、タス
ク・キュー４１３及び４１５のオペレーション、並びに
メールボックスの使用について、以下の例を用いて更に
説明する。ここでタスク・キュー４１３が記憶装置８
（ＳＤ８）に対する固有の順次的に番号付けられた要求
２５及び２６を含むものと仮定する。要求２５はキュー
の最上部に存在する（すなわち、次に実行されるオペレ
ーションを意味する）。アレイ・マネージャ４１２は次
にデバイス・インタフェース・アダプタ４４０を通じて
記憶装置８が使用可能か或いは使用中かを確認するコマ
ンドを発行する。記憶装置８が使用中の場合、その情報
がアレイ・マネージャ４１２に返送され、アレイ・マネ
ージャは次に、記憶装置８との通信のための別の試行を
する以前に、他の装置に対する要求の実行を決定したり
する。一方、記憶装置８が使用可能な場合には、アレイ
・マネージャ４１２は記憶装置８を選択し、即時記憶装
置８内のメールボックス５００を読出し、記憶装置８に
より実行された最後の要求のステータスが何であるかを
判断する。メールボックス５００が、完了された最後の
要求が要求番号２４であったことを示す場合、アレイ制
御装置４１２は、要求２５に対するseek/locateコマン
ドを記憶装置８に発行する。アレイ・マネージャは次
に、要求２５が進行中であることを示すように、メール
ボックスを更新する。これはタスク・ステータス５２０
をｐにセットすることにより達成される（ここでｐは"
進行中（in progress）"を意味する）。アレイ・マネー
ジャ４１２は次に記憶装置８を選択解除し、要求２５が
進行中であることを示すように、キュー４１３を更新す
る。アレイ・マネージャ４１２はまた、アレイ・マネー
ジャ４１４に要求２５が進行中であることを知らせるメ
ッセージを通信バス４１０を介して送信し得る。アレイ
・マネージャ４１２は次にアイドル状態に戻るか、他の
記憶装置との通信を確立し得る。
ク・キュー４１３及び４１５のオペレーション、並びに
メールボックスの使用について、以下の例を用いて更に
説明する。ここでタスク・キュー４１３が記憶装置８
（ＳＤ８）に対する固有の順次的に番号付けられた要求
２５及び２６を含むものと仮定する。要求２５はキュー
の最上部に存在する（すなわち、次に実行されるオペレ
ーションを意味する）。アレイ・マネージャ４１２は次
にデバイス・インタフェース・アダプタ４４０を通じて
記憶装置８が使用可能か或いは使用中かを確認するコマ
ンドを発行する。記憶装置８が使用中の場合、その情報
がアレイ・マネージャ４１２に返送され、アレイ・マネ
ージャは次に、記憶装置８との通信のための別の試行を
する以前に、他の装置に対する要求の実行を決定したり
する。一方、記憶装置８が使用可能な場合には、アレイ
・マネージャ４１２は記憶装置８を選択し、即時記憶装
置８内のメールボックス５００を読出し、記憶装置８に
より実行された最後の要求のステータスが何であるかを
判断する。メールボックス５００が、完了された最後の
要求が要求番号２４であったことを示す場合、アレイ制
御装置４１２は、要求２５に対するseek/locateコマン
ドを記憶装置８に発行する。アレイ・マネージャは次
に、要求２５が進行中であることを示すように、メール
ボックスを更新する。これはタスク・ステータス５２０
をｐにセットすることにより達成される（ここでｐは"
進行中（in progress）"を意味する）。アレイ・マネー
ジャ４１２は次に記憶装置８を選択解除し、要求２５が
進行中であることを示すように、キュー４１３を更新す
る。アレイ・マネージャ４１２はまた、アレイ・マネー
ジャ４１４に要求２５が進行中であることを知らせるメ
ッセージを通信バス４１０を介して送信し得る。アレイ
・マネージャ４１２は次にアイドル状態に戻るか、他の
記憶装置との通信を確立し得る。
【００５５】一方、アレイ・マネージャ４１２が記憶装
置８を選択し、メールボックス５００を読出した後、要
求２５に対するseek/locateコマンドが既に進行中であ
ることを見い出す場合、アレイ・マネージャ４１２は要
求２５が進行中であることを示すようにキュー４１３を
更新し、次に記憶装置８に、要求２５を完了するように
指示するコマンドを発行し、その状態の変化を反映する
ように、メールボックスを更新する。そして、記憶装置
８を選択解除し、キュー４１３から要求２５を消去す
る。
置８を選択し、メールボックス５００を読出した後、要
求２５に対するseek/locateコマンドが既に進行中であ
ることを見い出す場合、アレイ・マネージャ４１２は要
求２５が進行中であることを示すようにキュー４１３を
更新し、次に記憶装置８に、要求２５を完了するように
指示するコマンドを発行し、その状態の変化を反映する
ように、メールボックスを更新する。そして、記憶装置
８を選択解除し、キュー４１３から要求２５を消去す
る。
【００５６】別に、アレイ・マネージャ４１２が要求２
５を実行するために、記憶装置８との通信を確立し、記
憶装置８のメールボックスを読出した後、要求２６に対
して既にseek/locateが進行中であることを見い出す場
合、アレイ・マネージャ４１２は要求２５が既にアレイ
・マネージャ４１４により完了されたと結論する。アレ
イ・マネージャ４１２は次に記憶装置８を選択解除し、
キュー４１３から要求２５を消去する。アレイ・マネー
ジャ４１２はまた、要求２６が進行中であることを示す
ように、キュー４１３を更新し、続いてアイドル状態に
戻る。
５を実行するために、記憶装置８との通信を確立し、記
憶装置８のメールボックスを読出した後、要求２６に対
して既にseek/locateが進行中であることを見い出す場
合、アレイ・マネージャ４１２は要求２５が既にアレイ
・マネージャ４１４により完了されたと結論する。アレ
イ・マネージャ４１２は次に記憶装置８を選択解除し、
キュー４１３から要求２５を消去する。アレイ・マネー
ジャ４１２はまた、要求２６が進行中であることを示す
ように、キュー４１３を更新し、続いてアイドル状態に
戻る。
【００５７】一方、アレイ・マネージャ４１２が記憶装
置８に対して、要求２５を実行しようと試み、メールボ
ックス５００を読出すことにより要求２６が既に完了さ
れたことを見い出す場合、アレイ・マネージャ４１２は
要求２５が既に完了され、要求２５及び２６の両方がア
レイ・マネージャ４１４によりサービスされたと結論す
る。アレイ・マネージャ４１２は次に要求２５及び２６
の両方をキュー４１３から消去し、続いてキュー４１３
を探索し、キュー４１３内に記憶装置８に対する他の要
求が存在するか否かを判断する。こうした要求が見い出
される場合、アレイ・マネージャ４１２はそれを実行し
ようと試みる。記憶装置８に対するこうした要求が見い
出されない場合には、アレイ・マネージャ４１２は記憶
装置８を選択解除し、キュー４１３内において、他の装
置に対する要求を探索する。
置８に対して、要求２５を実行しようと試み、メールボ
ックス５００を読出すことにより要求２６が既に完了さ
れたことを見い出す場合、アレイ・マネージャ４１２は
要求２５が既に完了され、要求２５及び２６の両方がア
レイ・マネージャ４１４によりサービスされたと結論す
る。アレイ・マネージャ４１２は次に要求２５及び２６
の両方をキュー４１３から消去し、続いてキュー４１３
を探索し、キュー４１３内に記憶装置８に対する他の要
求が存在するか否かを判断する。こうした要求が見い出
される場合、アレイ・マネージャ４１２はそれを実行し
ようと試みる。記憶装置８に対するこうした要求が見い
出されない場合には、アレイ・マネージャ４１２は記憶
装置８を選択解除し、キュー４１３内において、他の装
置に対する要求を探索する。
【００５８】従って、上述の説明及び提示された例から
容易に理解されるように、複数のサブコマンド（２つ、
３つまたはそれ以上のサブコマンド）を有する要求のサ
ービスが１つのアレイ・マネージャにより、その固有の
アレイ・タスク・キュー内の情報を用いて開始され得
る。そして更に同一の要求が、別のアレイ・マネージャ
により実行または完了され得る。同様に容易に理解され
るように、両方のアレイ・タスク・キュー内に存在する
複数の要求が、一方のアレイ・マネージャによってのみ
サービスされ、他のアレイ・マネージャは、こうしたサ
ービスに参加する時間を有さない。
容易に理解されるように、複数のサブコマンド（２つ、
３つまたはそれ以上のサブコマンド）を有する要求のサ
ービスが１つのアレイ・マネージャにより、その固有の
アレイ・タスク・キュー内の情報を用いて開始され得
る。そして更に同一の要求が、別のアレイ・マネージャ
により実行または完了され得る。同様に容易に理解され
るように、両方のアレイ・タスク・キュー内に存在する
複数の要求が、一方のアレイ・マネージャによってのみ
サービスされ、他のアレイ・マネージャは、こうしたサ
ービスに参加する時間を有さない。
【００５９】しかしながら、各記憶装置におけるメール
ボックス・レジスタの使用は、各要求のステータスをア
レイ制御装置内の各アレイ・マネージャに提供する、容
易且つ効率的な方法を提供する。それにより、データの
完全性の問題または同一の要求を重複する潜在性を生む
こと無しに、各制御装置パス内のキューが互いに完全に
同期を外れることができる。各レジスタにおけるメール
ボックスと一緒に固有の要求ラベルを付加することによ
り、各要求のステータス（完了、進行中、キュー内で待
機中）が別々の高速通信リンクの必要無しに、或いはア
レイ・タスク・キューが常に同期することを保証する複
雑なロッキング機構の必要無しに、アレイ・マネージャ
間で伝達され得る。
ボックス・レジスタの使用は、各要求のステータスをア
レイ制御装置内の各アレイ・マネージャに提供する、容
易且つ効率的な方法を提供する。それにより、データの
完全性の問題または同一の要求を重複する潜在性を生む
こと無しに、各制御装置パス内のキューが互いに完全に
同期を外れることができる。各レジスタにおけるメール
ボックスと一緒に固有の要求ラベルを付加することによ
り、各要求のステータス（完了、進行中、キュー内で待
機中）が別々の高速通信リンクの必要無しに、或いはア
レイ・タスク・キューが常に同期することを保証する複
雑なロッキング機構の必要無しに、アレイ・マネージャ
間で伝達され得る。
【００６０】図８は本発明の別の実施例を示す。データ
処理システム８００が、記憶制御装置８２０と通信する
ホスト８１０を含み、記憶制御装置８２０は記憶装置８
４０と直接通信する。この実施例では、図４及び図５に
示される好適な実施例と異なり、記憶制御装置８２０
が、記憶装置８４０へのアクセスを直接制御する。ホス
ト８１０はアプリケーション・プログラム８１２、オペ
レーティング・システム８１４、Ｉ／Ｏスーパバイザ８
１６、及び複数の通信チャネル８１８を含む。
処理システム８００が、記憶制御装置８２０と通信する
ホスト８１０を含み、記憶制御装置８２０は記憶装置８
４０と直接通信する。この実施例では、図４及び図５に
示される好適な実施例と異なり、記憶制御装置８２０
が、記憶装置８４０へのアクセスを直接制御する。ホス
ト８１０はアプリケーション・プログラム８１２、オペ
レーティング・システム８１４、Ｉ／Ｏスーパバイザ８
１６、及び複数の通信チャネル８１８を含む。
【００６１】記憶制御装置８２０は、ホスト８１０との
通信のための複数のＩ／Ｏポート８２２、共用キャッシ
ュ８２４、及び２つの記憶サブ制御装置８３１及び８３
２を含む。記憶サブ制御装置８３１は、タスク・キュー
８２６及び制御装置パス８２９を含む。記憶サブ制御装
置８３２は、タスク・キュー８２８及び制御装置パス８
３０を含む。各制御装置パスは更に、プロセッサ及びメ
モリ・ユニットを含む。記憶サブ制御装置８３１及び８
３２は、通信チャネル８４６及び８４７を介して、記憶
装置８４０と通信する。各記憶装置８４０はメールボッ
クスを含み、これは各記憶装置により実行された最新の
要求の固有のＩＤ及びステータスを記憶する。記憶サブ
制御装置による記憶装置のアクセス、メールボックスの
読出し、及びタスク・キューの管理は、本発明の好適な
実施例のそれと類似である。この実施例では、システム
動作を低速化すること無しに、若しくはデータの完全性
の問題を生じること無しに、または要求の重複を生じる
こと無しに、タスク・キュー８２６及び８２８が、互い
に完全に同期を外れることができる点に注意されたい。
通信のための複数のＩ／Ｏポート８２２、共用キャッシ
ュ８２４、及び２つの記憶サブ制御装置８３１及び８３
２を含む。記憶サブ制御装置８３１は、タスク・キュー
８２６及び制御装置パス８２９を含む。記憶サブ制御装
置８３２は、タスク・キュー８２８及び制御装置パス８
３０を含む。各制御装置パスは更に、プロセッサ及びメ
モリ・ユニットを含む。記憶サブ制御装置８３１及び８
３２は、通信チャネル８４６及び８４７を介して、記憶
装置８４０と通信する。各記憶装置８４０はメールボッ
クスを含み、これは各記憶装置により実行された最新の
要求の固有のＩＤ及びステータスを記憶する。記憶サブ
制御装置による記憶装置のアクセス、メールボックスの
読出し、及びタスク・キューの管理は、本発明の好適な
実施例のそれと類似である。この実施例では、システム
動作を低速化すること無しに、若しくはデータの完全性
の問題を生じること無しに、または要求の重複を生じる
こと無しに、タスク・キュー８２６及び８２８が、互い
に完全に同期を外れることができる点に注意されたい。
【００６２】図９は、図８に示される実施例と類似の本
発明の別の実施例を示す。この実施例では、データ処理
システム９００が記憶制御装置９２０を含み、記憶制御
装置は４つの記憶サブ制御装置９３０、９３１、９３２
及び９３３を含む。各記憶サブ制御装置は更に固有のタ
スク・キューを含む。従って、この実施例では、記憶制
御装置内に、ホスト９１０により発行される要求をサー
ビスし得る４つのタスク・キューが存在する。開示の本
発明を用いれば、タスク・キューは、データの完全性の
問題、若しくはデバイス・レベルにおける要求の重複を
生じること無しに、またはキューに対する複雑なロッキ
ング機構を必要とすること無しに互いに完全に同期を外
れることができる。
発明の別の実施例を示す。この実施例では、データ処理
システム９００が記憶制御装置９２０を含み、記憶制御
装置は４つの記憶サブ制御装置９３０、９３１、９３２
及び９３３を含む。各記憶サブ制御装置は更に固有のタ
スク・キューを含む。従って、この実施例では、記憶制
御装置内に、ホスト９１０により発行される要求をサー
ビスし得る４つのタスク・キューが存在する。開示の本
発明を用いれば、タスク・キューは、データの完全性の
問題、若しくはデバイス・レベルにおける要求の重複を
生じること無しに、またはキューに対する複雑なロッキ
ング機構を必要とすること無しに互いに完全に同期を外
れることができる。
【００６３】図１０は、本発明の更に別の実施例を示
し、そこではホストがネットワークにより互いに接続さ
れる複数の記憶制御装置を介して記憶装置と通信する。
この実施例では、データ処理システム１０００がホスト
１０１０、複数の記憶制御装置１０２０Ａ、１０２０
Ｂ、．．．、１０２０Ｎ、及び記憶装置１０４０を含
む。各記憶制御装置はキャッシュを含み、また１つ以上
の記憶サブ制御装置を含み得る。各記憶サブ制御装置は
固有のタスク・キューを有する。従って、この実施例で
はホスト１０１０の要求が、２つ以上の記憶制御装置に
送信されて処理される。好適には、要求が生成されるの
と同時に要求の固有のタスクＩＤがホスト１０１０によ
り生成され、記憶制御装置に送信される。要求がキャッ
シュに既に記憶された情報から処理され得ない場合、要
求はタスク・キューに記憶され、本発明の好適な実施例
の場合同様、記憶装置１０４０をアクセスすることによ
り処理される。開示の本発明を用いれば、異なる記憶制
御装置内のタスク・キューが、データの完全性の問題、
若しくはデバイス・レベルにおける要求の重複を生じる
こと無しに、またはキューに対する複雑なロッキング機
構を必要とすること無しに、互いに完全に同期を外れる
ことができる。
し、そこではホストがネットワークにより互いに接続さ
れる複数の記憶制御装置を介して記憶装置と通信する。
この実施例では、データ処理システム１０００がホスト
１０１０、複数の記憶制御装置１０２０Ａ、１０２０
Ｂ、．．．、１０２０Ｎ、及び記憶装置１０４０を含
む。各記憶制御装置はキャッシュを含み、また１つ以上
の記憶サブ制御装置を含み得る。各記憶サブ制御装置は
固有のタスク・キューを有する。従って、この実施例で
はホスト１０１０の要求が、２つ以上の記憶制御装置に
送信されて処理される。好適には、要求が生成されるの
と同時に要求の固有のタスクＩＤがホスト１０１０によ
り生成され、記憶制御装置に送信される。要求がキャッ
シュに既に記憶された情報から処理され得ない場合、要
求はタスク・キューに記憶され、本発明の好適な実施例
の場合同様、記憶装置１０４０をアクセスすることによ
り処理される。開示の本発明を用いれば、異なる記憶制
御装置内のタスク・キューが、データの完全性の問題、
若しくはデバイス・レベルにおける要求の重複を生じる
こと無しに、またはキューに対する複雑なロッキング機
構を必要とすること無しに、互いに完全に同期を外れる
ことができる。
【００６４】以上、本発明の幾つかの実施例について述
べてきたが、当業者には、本発明の趣旨及び範囲から逸
脱すること無しに、更に様々な変更が可能であることが
理解されよう。例えばタスク・キューの数は、ここで開
示される本発明に制限を課すこと無く、任意の数であっ
てよい。或いは、任意の装置により処理された過去ｎ個
の要求の履歴や、要求を開始または完了したパスなどの
追加の情報を保持するために、メールボックスが拡張さ
れてもよい。メールボックスが更に打ち切られた要求
や、デバイス・アクセスが特定のパスに制限されるか否
かなどの情報を含んでもよい。従って、本発明が開示さ
れた特定の実施例により制限されるものではないことが
理解されよう。
べてきたが、当業者には、本発明の趣旨及び範囲から逸
脱すること無しに、更に様々な変更が可能であることが
理解されよう。例えばタスク・キューの数は、ここで開
示される本発明に制限を課すこと無く、任意の数であっ
てよい。或いは、任意の装置により処理された過去ｎ個
の要求の履歴や、要求を開始または完了したパスなどの
追加の情報を保持するために、メールボックスが拡張さ
れてもよい。メールボックスが更に打ち切られた要求
や、デバイス・アクセスが特定のパスに制限されるか否
かなどの情報を含んでもよい。従って、本発明が開示さ
れた特定の実施例により制限されるものではないことが
理解されよう。
【００６５】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００６６】（１）中央処理ユニット（ＣＰＵ）と、前
記ＣＰＵと通信する複数の制御装置であって、前記制御
装置の各々が前記ＣＰＵから受信される要求を記憶する
キューを有し、前記要求の各々が固有の識別ラベルを有
する、前記制御装置と、前記キューの任意の１つから受
信される要求をサービスする記憶装置であって、前記サ
ービスされる要求のステータス及び前記固有の識別ラベ
ルを記憶するメールボックスを有する、前記記憶装置
と、を含む、データ処理システム。 （２）前記要求が複数のサブコマンドを含む、前記
（１）記載のデータ処理システム。 （３）前記メールボックスが実行される前記サブコマン
ドの各々のステータスを記憶するステータス・フィール
ドを含む、前記（２）記載のデータ処理システム。 （４）前記制御装置の各々が前記メールボックスを読出
し、前記メールボックスの内容にもとづき、前記サービ
スされる要求の前記ステータスを自身の前記キュー内で
更新する手段を含む、前記（３）記載のデータ処理シス
テム。 （５）中央処理ユニット（ＣＰＵ）と、前記ＣＰＵと通
信する記憶サブシステムであって、前記記憶サブシステ
ムが、前記ＣＰＵから受信される要求を同時に記憶する
キューを有する制御装置であって、前記要求の各々が固
有の識別ラベルを有する前記制御装置を有する、前記記
憶サブシステムと、前記キューから受信される要求をサ
ービスする記憶装置であって、前記サービスされる要求
のステータス及び前記固有の識別ラベルを記憶するメー
ルボックスを有する、前記記憶装置と、を含む、データ
処理システム。 （６）前記要求が複数のサブコマンドを含む、前記
（５）記載のデータ処理システム。 （７）前記メールボックスが実行される前記サブコマン
ドの各々のステータスを記憶するステータス・フィール
ドを含む、前記（６）記載のデータ処理システム。 （８）前記制御装置が前記メールボックスを読出し、前
記メールボックスの内容にもとづき、前記サービスされ
る要求の前記ステータスを自身の前記キュー内で更新す
る手段を含む、前記（７）記載のデータ処理システム。 （９）中央処理ユニット（ＣＰＵ）と、前記ＣＰＵと通
信する記憶サブシステムであって、前記記憶サブシステ
ムが、複数の記憶サブ制御装置を有する記憶制御装置で
あって、前記記憶サブ制御装置の各々が、前記ＣＰＵか
ら受信される要求を同時に記憶するキューを含み、前記
要求の各々が固有の識別ラベルを有する前記制御装置を
含む、前記記憶サブシステムと、前記キューから受信さ
れる要求をサービスする記憶装置であって、前記サービ
スされる各要求のステータス及び前記固有の識別を記憶
するメールボックスを含む、前記記憶装置と、を含む、
データ処理システム。 （１０）前記要求の各々が複数のサブコマンドを含む、
前記（９）記載のデータ処理システム。 （１１）前記メールボックスが、実行される前記サブコ
マンドの各々のステータスを記憶するステータス・フィ
ールドを含む、前記（１０）記載のデータ処理システ
ム。 （１２）前記メールボックスを読出し、前記メールボッ
クスの内容にもとづき、前記キュー内の前記要求の前記
ステータスを更新する手段を含む、前記（１１）記載の
データ処理システム。 （１３）ホスト及び記憶サブシステムを含むデータ処理
システムにおいて、前記記憶サブシステムが、前記ホス
トから受信される要求を処理する記憶制御装置並びに記
憶装置を含み、前記記憶制御装置が複数のキューを含む
ものにおいて、前記キューの各々のステータスを更新す
る方法であって、前記キューに同時に記憶される各要求
に固有の識別ラベルを割当てるステップと、サービスさ
れる各要求のステータスを記憶する前記記憶装置内のメ
ールボックスを保守するステップと、前記メールボック
スを読出し、サービスされた最後の要求の前記ステータ
スを判断するステップと、前記メールボックスの内容に
もとづき前記キューを更新するステップと、を含む、方
法。 （１４）前記キューに記憶される前記要求の各々が複数
のサブコマンドを含む、前記（１３）記載の方法。 （１５）前記メールボックスが、実行される前記サブコ
マンドの各々のステータスを記憶するステータス・フィ
ールドを含む、前記（１４）記載の方法。
記ＣＰＵと通信する複数の制御装置であって、前記制御
装置の各々が前記ＣＰＵから受信される要求を記憶する
キューを有し、前記要求の各々が固有の識別ラベルを有
する、前記制御装置と、前記キューの任意の１つから受
信される要求をサービスする記憶装置であって、前記サ
ービスされる要求のステータス及び前記固有の識別ラベ
ルを記憶するメールボックスを有する、前記記憶装置
と、を含む、データ処理システム。 （２）前記要求が複数のサブコマンドを含む、前記
（１）記載のデータ処理システム。 （３）前記メールボックスが実行される前記サブコマン
ドの各々のステータスを記憶するステータス・フィール
ドを含む、前記（２）記載のデータ処理システム。 （４）前記制御装置の各々が前記メールボックスを読出
し、前記メールボックスの内容にもとづき、前記サービ
スされる要求の前記ステータスを自身の前記キュー内で
更新する手段を含む、前記（３）記載のデータ処理シス
テム。 （５）中央処理ユニット（ＣＰＵ）と、前記ＣＰＵと通
信する記憶サブシステムであって、前記記憶サブシステ
ムが、前記ＣＰＵから受信される要求を同時に記憶する
キューを有する制御装置であって、前記要求の各々が固
有の識別ラベルを有する前記制御装置を有する、前記記
憶サブシステムと、前記キューから受信される要求をサ
ービスする記憶装置であって、前記サービスされる要求
のステータス及び前記固有の識別ラベルを記憶するメー
ルボックスを有する、前記記憶装置と、を含む、データ
処理システム。 （６）前記要求が複数のサブコマンドを含む、前記
（５）記載のデータ処理システム。 （７）前記メールボックスが実行される前記サブコマン
ドの各々のステータスを記憶するステータス・フィール
ドを含む、前記（６）記載のデータ処理システム。 （８）前記制御装置が前記メールボックスを読出し、前
記メールボックスの内容にもとづき、前記サービスされ
る要求の前記ステータスを自身の前記キュー内で更新す
る手段を含む、前記（７）記載のデータ処理システム。 （９）中央処理ユニット（ＣＰＵ）と、前記ＣＰＵと通
信する記憶サブシステムであって、前記記憶サブシステ
ムが、複数の記憶サブ制御装置を有する記憶制御装置で
あって、前記記憶サブ制御装置の各々が、前記ＣＰＵか
ら受信される要求を同時に記憶するキューを含み、前記
要求の各々が固有の識別ラベルを有する前記制御装置を
含む、前記記憶サブシステムと、前記キューから受信さ
れる要求をサービスする記憶装置であって、前記サービ
スされる各要求のステータス及び前記固有の識別を記憶
するメールボックスを含む、前記記憶装置と、を含む、
データ処理システム。 （１０）前記要求の各々が複数のサブコマンドを含む、
前記（９）記載のデータ処理システム。 （１１）前記メールボックスが、実行される前記サブコ
マンドの各々のステータスを記憶するステータス・フィ
ールドを含む、前記（１０）記載のデータ処理システ
ム。 （１２）前記メールボックスを読出し、前記メールボッ
クスの内容にもとづき、前記キュー内の前記要求の前記
ステータスを更新する手段を含む、前記（１１）記載の
データ処理システム。 （１３）ホスト及び記憶サブシステムを含むデータ処理
システムにおいて、前記記憶サブシステムが、前記ホス
トから受信される要求を処理する記憶制御装置並びに記
憶装置を含み、前記記憶制御装置が複数のキューを含む
ものにおいて、前記キューの各々のステータスを更新す
る方法であって、前記キューに同時に記憶される各要求
に固有の識別ラベルを割当てるステップと、サービスさ
れる各要求のステータスを記憶する前記記憶装置内のメ
ールボックスを保守するステップと、前記メールボック
スを読出し、サービスされた最後の要求の前記ステータ
スを判断するステップと、前記メールボックスの内容に
もとづき前記キューを更新するステップと、を含む、方
法。 （１４）前記キューに記憶される前記要求の各々が複数
のサブコマンドを含む、前記（１３）記載の方法。 （１５）前記メールボックスが、実行される前記サブコ
マンドの各々のステータスを記憶するステータス・フィ
ールドを含む、前記（１４）記載の方法。
【図１】記憶サブシステムと通信するホストを有するデ
ータ処理システムを示す図である。
ータ処理システムを示す図である。
【図２】記憶制御装置に複数のタスク・キューを有する
別のデータ処理システムを示す図である。
別のデータ処理システムを示す図である。
【図３】各記憶装置内にタスク・キューを有する別のデ
ータ処理システムを示す図である。
ータ処理システムを示す図である。
【図４】本発明の好適な実施例を示す図である。
【図５】図４に示されるアレイ制御装置の詳細な構成図
である。
である。
【図６】各記憶装置に記憶されるメールボックスを示す
図である。
図である。
【図７】本発明の好適な実施例におけるＩ／Ｏ要求処理
のフローチャートである。
のフローチャートである。
【図８】本発明の別の実施例を示す図である。
【図９】本発明の更に別の実施例を示す図である。
【図１０】本発明の更に別の実施例を示す図である。
【符号の説明】 ８、１４０、１４２、２２０、３４５、８４０、１０４
０ 記憶装置 １００、２００、３００、８００、９００、１０００
データ処理システム １１０、３１０、８１０、１０１０ ホスト １１２、３１２、８１２ アプリケーション・プログラ
ム １１４、３１４、８１４ オペレーション・システム １１６、３１６、８１６ Ｉ／Ｏチャネル １２２、３２２、８２２ Ｉ／Ｏポート １２４、３２４、８２４ 共用キャッシュ １２６、１２８、３２８、８２６、８２８ 制御装置タ
スク・キュー １３０、３３５、３３６、３５２、３５４、８３０ 制
御装置パス １３２、１３４、３３１、３３２、８３１、８３２、９
３０、９３１、９３２、９３３ 記憶サブ制御装置 １５０、３８０ 通信リンク １６０、１６２、１６４、１６６ デバイス通信リンク ２１０、２１２ プロセッサ ２１８ ＳＣＳＩバス ２２２ 記憶媒体 ２２４ デバイス制御装置 ２２６ デバイス・タスク・キュー ３４０ 記憶アレイ ３５０ アレイ制御装置 ３８０ 通信回線 ４００ 記憶インタフェース・アダプタ ４１０ 通信バス ４１２、４１４ アレイ・マネージャ ４１３、４１５ キュー ４１６、４１８ バッファ ４４０、４４２ デバイス・インタフェース・アダプタ ５００ メールボックス ５１０ 要求ＩＤ ５２０ ステータス ８１８、８４６、８４７ 通信チャネル
０ 記憶装置 １００、２００、３００、８００、９００、１０００
データ処理システム １１０、３１０、８１０、１０１０ ホスト １１２、３１２、８１２ アプリケーション・プログラ
ム １１４、３１４、８１４ オペレーション・システム １１６、３１６、８１６ Ｉ／Ｏチャネル １２２、３２２、８２２ Ｉ／Ｏポート １２４、３２４、８２４ 共用キャッシュ １２６、１２８、３２８、８２６、８２８ 制御装置タ
スク・キュー １３０、３３５、３３６、３５２、３５４、８３０ 制
御装置パス １３２、１３４、３３１、３３２、８３１、８３２、９
３０、９３１、９３２、９３３ 記憶サブ制御装置 １５０、３８０ 通信リンク １６０、１６２、１６４、１６６ デバイス通信リンク ２１０、２１２ プロセッサ ２１８ ＳＣＳＩバス ２２２ 記憶媒体 ２２４ デバイス制御装置 ２２６ デバイス・タスク・キュー ３４０ 記憶アレイ ３５０ アレイ制御装置 ３８０ 通信回線 ４００ 記憶インタフェース・アダプタ ４１０ 通信バス ４１２、４１４ アレイ・マネージャ ４１３、４１５ キュー ４１６、４１８ バッファ ４４０、４４２ デバイス・インタフェース・アダプタ ５００ メールボックス ５１０ 要求ＩＤ ５２０ ステータス ８１８、８４６、８４７ 通信チャネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ガーウッド・ハーレー アメリカ合衆国95014、カリフォルニア州 カッパーティノ、レグナート・ロード 21602 (72)発明者 ノーマン・ケネス・オウチ アメリカ合衆国95120、カリフォルニア州 サン・ホセ、ビュー・クレスト・コート 20248 (72)発明者 ミエン・シ アメリカ合衆国95070、カリフォルニア州 サラトガ、ハウエン・ドライブ 13714
Claims (15)
- 【請求項１】中央処理ユニット（ＣＰＵ）と、 前記ＣＰＵと通信する複数の制御装置であって、前記制
御装置の各々が前記ＣＰＵから受信される要求を記憶す
るキューを有し、前記要求の各々が固有の識別ラベルを
有する、前記制御装置と、 前記キューの任意の１つから受信される要求をサービス
する記憶装置であって、前記サービスされる要求のステ
ータス及び前記固有の識別ラベルを記憶するメールボッ
クスを有する、前記記憶装置と、 を含む、データ処理システム。 - 【請求項２】前記要求が複数のサブコマンドを含む、請
求項１記載のデータ処理システム。 - 【請求項３】前記メールボックスが実行される前記サブ
コマンドの各々のステータスを記憶するステータス・フ
ィールドを含む、請求項２記載のデータ処理システム。 - 【請求項４】前記制御装置の各々が前記メールボックス
を読出し、前記メールボックスの内容にもとづき、前記
サービスされる要求の前記ステータスを自身の前記キュ
ー内で更新する手段を含む、請求項３記載のデータ処理
システム。 - 【請求項５】中央処理ユニット（ＣＰＵ）と、 前記ＣＰＵと通信する記憶サブシステムであって、前記
記憶サブシステムが、 前記ＣＰＵから受信される要求を同時に記憶するキュー
を有する制御装置であって、前記要求の各々が固有の識
別ラベルを有する前記制御装置を有する、前記記憶サブ
システムと、 前記キューから受信される要求をサービスする記憶装置
であって、前記サービスされる要求のステータス及び前
記固有の識別ラベルを記憶するメールボックスを有す
る、前記記憶装置と、 を含む、データ処理システム。 - 【請求項６】前記要求が複数のサブコマンドを含む、請
求項５記載のデータ処理システム。 - 【請求項７】前記メールボックスが実行される前記サブ
コマンドの各々のステータスを記憶するステータス・フ
ィールドを含む、請求項６記載のデータ処理システム。 - 【請求項８】前記制御装置が前記メールボックスを読出
し、前記メールボックスの内容にもとづき、前記サービ
スされる要求の前記ステータスを自身の前記キュー内で
更新する手段を含む、請求項７記載のデータ処理システ
ム。 - 【請求項９】中央処理ユニット（ＣＰＵ）と、 前記ＣＰＵと通信する記憶サブシステムであって、前記
記憶サブシステムが、 複数の記憶サブ制御装置を有する記憶制御装置であっ
て、前記記憶サブ制御装置の各々が、前記ＣＰＵから受
信される要求を同時に記憶するキューを含み、前記要求
の各々が固有の識別ラベルを有する前記制御装置を含
む、前記記憶サブシステムと、 前記キューから受信される要求をサービスする記憶装置
であって、前記サービスされる各要求のステータス及び
前記固有の識別を記憶するメールボックスを含む、前記
記憶装置と、 を含む、データ処理システム。 - 【請求項１０】前記要求の各々が複数のサブコマンドを
含む、請求項９記載のデータ処理システム。 - 【請求項１１】前記メールボックスが、実行される前記
サブコマンドの各々のステータスを記憶するステータス
・フィールドを含む、請求項１０記載のデータ処理シス
テム。 - 【請求項１２】前記メールボックスを読出し、前記メー
ルボックスの内容にもとづき、前記キュー内の前記要求
の前記ステータスを更新する手段を含む、請求項１１記
載のデータ処理システム。 - 【請求項１３】ホスト及び記憶サブシステムを含むデー
タ処理システムにおいて、前記記憶サブシステムが、前
記ホストから受信される要求を処理する記憶制御装置並
びに記憶装置を含み、前記記憶制御装置が複数のキュー
を含むものにおいて、前記キューの各々のステータスを
更新する方法であって、 前記キューに同時に記憶される各要求に固有の識別ラベ
ルを割当てるステップと、 サービスされる各要求のステータスを記憶する前記記憶
装置内のメールボックスを保守するステップと、 前記メールボックスを読出し、サービスされた最後の要
求の前記ステータスを判断するステップと、 前記メールボックスの内容にもとづき前記キューを更新
するステップと、 を含む、方法。 - 【請求項１４】前記キューに記憶される前記要求の各々
が複数のサブコマンドを含む、請求項１３記載の方法。 - 【請求項１５】前記メールボックスが、実行される前記
サブコマンドの各々のステータスを記憶するステータス
・フィールドを含む、請求項１４記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/597,092 US5787304A (en) | 1996-02-05 | 1996-02-05 | Multipath I/O storage systems with multipath I/O request mechanisms |
| US08/597092 | 1996-02-05 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002136492A Division JP3694273B2 (ja) | 1996-02-05 | 2002-05-13 | 多重パスｉ／ｏ要求機構を有するデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09222956A true JPH09222956A (ja) | 1997-08-26 |
| JP3364572B2 JP3364572B2 (ja) | 2003-01-08 |
Family
ID=24390065
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00913997A Expired - Fee Related JP3364572B2 (ja) | 1996-02-05 | 1997-01-22 | 多重パスｉ／ｏ要求機構を有するデータ処理システム及びキュー・ステータス更新方法 |
| JP2002136492A Expired - Fee Related JP3694273B2 (ja) | 1996-02-05 | 2002-05-13 | 多重パスｉ／ｏ要求機構を有するデータ処理システム |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002136492A Expired - Fee Related JP3694273B2 (ja) | 1996-02-05 | 2002-05-13 | 多重パスｉ／ｏ要求機構を有するデータ処理システム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5787304A (ja) |
| EP (1) | EP0788055B1 (ja) |
| JP (2) | JP3364572B2 (ja) |
| KR (1) | KR100194295B1 (ja) |
| DE (1) | DE69724846T2 (ja) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6029242A (en) * | 1995-08-16 | 2000-02-22 | Sharp Electronics Corporation | Data processing system using a shared register bank and a plurality of processors |
| US6108684A (en) * | 1996-12-23 | 2000-08-22 | Lsi Logic Corporation | Methods and apparatus for balancing loads on a storage subsystem among a plurality of controllers |
| US6073218A (en) * | 1996-12-23 | 2000-06-06 | Lsi Logic Corp. | Methods and apparatus for coordinating shared multiple raid controller access to common storage devices |
| US5933824A (en) * | 1996-12-23 | 1999-08-03 | Lsi Logic Corporation | Methods and apparatus for locking files within a clustered storage environment |
| US5944838A (en) * | 1997-03-31 | 1999-08-31 | Lsi Logic Corporation | Method for fast queue restart after redundant I/O path failover |
| US6055603A (en) * | 1997-09-18 | 2000-04-25 | Emc Corporation | Method and apparatus for performing pre-request operations in a cached disk array storage system |
| US6230219B1 (en) * | 1997-11-10 | 2001-05-08 | International Business Machines Corporation | High performance multichannel DMA controller for a PCI host bridge with a built-in cache |
| US6098114A (en) * | 1997-11-14 | 2000-08-01 | 3Ware | Disk array system for processing and tracking the completion of I/O requests |
| US6134630A (en) | 1997-11-14 | 2000-10-17 | 3Ware | High-performance bus architecture for disk array system |
| FI105757B (fi) * | 1997-12-16 | 2000-09-29 | Nokia Networks Oy | Tapahtumien esikäsittely raportin muodostamiseksi |
| US6292856B1 (en) * | 1999-01-29 | 2001-09-18 | International Business Machines Corporation | System and method for application influence of I/O service order post I/O request |
| JP3716126B2 (ja) * | 1999-03-17 | 2005-11-16 | 株式会社日立製作所 | ディスクアレイ制御装置及びディスクアレイ |
| WO2001063424A1 (fr) * | 2000-02-24 | 2001-08-30 | Fujitsu Limited | Controleur d'entree/sortie, procede d'identification de dispositif, et procede de commande des entrees/sorties |
| US6801954B1 (en) * | 2000-02-25 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus to concurrently operate on multiple data movement transactions in a disk array subsystem |
| EP1310084B1 (en) * | 2000-04-17 | 2005-10-12 | Shawn E. Wiederin | Method for charging on-line directory assistance services |
| US6757767B1 (en) * | 2000-05-31 | 2004-06-29 | Advanced Digital Information Corporation | Method for acceleration of storage devices by returning slightly early write status |
| JP4039794B2 (ja) * | 2000-08-18 | 2008-01-30 | 富士通株式会社 | マルチパス計算機システム |
| US6977927B1 (en) | 2000-09-18 | 2005-12-20 | Hewlett-Packard Development Company, L.P. | Method and system of allocating storage resources in a storage area network |
| US6804819B1 (en) | 2000-09-18 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Method, system, and computer program product for a data propagation platform and applications of same |
| US7386610B1 (en) | 2000-09-18 | 2008-06-10 | Hewlett-Packard Development Company, L.P. | Internet protocol data mirroring |
| US7237011B1 (en) * | 2000-11-01 | 2007-06-26 | Sun Microsystems, Inc. | System and method for a priority messaging protocol for a shared display device |
| US7401161B2 (en) * | 2000-12-18 | 2008-07-15 | Sun Microsystems, Inc. | High performance storage array interconnection fabric using multiple independent paths |
| US7177912B1 (en) * | 2000-12-22 | 2007-02-13 | Datacore Software Corporation | SCSI transport protocol via TCP/IP using existing network hardware and software |
| US7072976B2 (en) * | 2001-01-04 | 2006-07-04 | Sun Microsystems, Inc. | Scalable routing scheme for a multi-path interconnection fabric |
| US7225242B2 (en) | 2001-01-26 | 2007-05-29 | Dell Products L.P. | System and method for matching storage device queue depth to server command queue depth |
| US6606690B2 (en) | 2001-02-20 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | System and method for accessing a storage area network as network attached storage |
| US7007189B2 (en) * | 2001-05-07 | 2006-02-28 | Sun Microsystems, Inc. | Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network |
| US6883108B2 (en) * | 2001-05-07 | 2005-04-19 | Sun Microsystems, Inc. | Fault-tolerant routing scheme for a multi-path interconnection fabric in a storage network |
| US7249193B1 (en) * | 2001-08-28 | 2007-07-24 | Emc Corporation | SRDF assist |
| US7480909B2 (en) * | 2002-02-25 | 2009-01-20 | International Business Machines Corporation | Method and apparatus for cooperative distributed task management in a storage subsystem with multiple controllers using cache locking |
| US7133972B2 (en) * | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
| US7117316B2 (en) | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
| US6820181B2 (en) | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
| US6901463B2 (en) * | 2003-03-05 | 2005-05-31 | Sun Microsystems, Inc. | Method and device for linking work requests with completion queue entries |
| US7120727B2 (en) * | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
| US7107415B2 (en) | 2003-06-20 | 2006-09-12 | Micron Technology, Inc. | Posted write buffers and methods of posting write requests in memory modules |
| US7260685B2 (en) | 2003-06-20 | 2007-08-21 | Micron Technology, Inc. | Memory hub and access method having internal prefetch buffers |
| US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
| US7574482B2 (en) * | 2003-10-31 | 2009-08-11 | Agere Systems Inc. | Internal memory controller providing configurable access of processor clients to memory instances |
| US7127545B1 (en) | 2003-11-19 | 2006-10-24 | Veritas Operating Corporation | System and method for dynamically loadable storage device I/O policy modules |
| US7330992B2 (en) | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
| US7191260B2 (en) * | 2004-01-15 | 2007-03-13 | International Business Machines Corporation | Multiple connection management system |
| US7188219B2 (en) | 2004-01-30 | 2007-03-06 | Micron Technology, Inc. | Buffer control system and method for a memory system having outstanding read and write request buffers |
| US7213082B2 (en) * | 2004-03-29 | 2007-05-01 | Micron Technology, Inc. | Memory hub and method for providing memory sequencing hints |
| JP2005318073A (ja) * | 2004-04-27 | 2005-11-10 | Hitachi Ltd | 通信装置、その動作プログラム、及び通信方法 |
| US7162567B2 (en) | 2004-05-14 | 2007-01-09 | Micron Technology, Inc. | Memory hub and method for memory sequencing |
| US7519788B2 (en) * | 2004-06-04 | 2009-04-14 | Micron Technology, Inc. | System and method for an asynchronous data buffer having buffer write and read pointers |
| US8862813B2 (en) | 2005-12-29 | 2014-10-14 | Datacore Software Corporation | Method, computer program product and appartus for accelerating responses to requests for transactions involving data operations |
| US7752386B1 (en) | 2005-12-29 | 2010-07-06 | Datacore Software Corporation | Application performance acceleration |
| US7562163B2 (en) * | 2006-08-18 | 2009-07-14 | International Business Machines Corporation | Apparatus and method to locate a storage device disposed in a data storage system |
| US20080208863A1 (en) * | 2007-02-28 | 2008-08-28 | Microsoft Corporation | Compound Item Locking Technologies |
| US8156415B1 (en) | 2007-12-26 | 2012-04-10 | Marvell International Ltd. | Method and system for command queuing in disk drives |
| US8370717B1 (en) | 2008-04-08 | 2013-02-05 | Marvell International Ltd. | Method and apparatus for flexible buffers in an XOR engine |
| JP2009266119A (ja) | 2008-04-28 | 2009-11-12 | Hitachi Ltd | ストレージ装置及びデータ転送方法 |
| JP2010009442A (ja) * | 2008-06-30 | 2010-01-14 | Fujitsu Ltd | ディスクアレイシステム、ディスク制御装置及びその再構築処理方法 |
| US20130073708A1 (en) * | 2011-09-20 | 2013-03-21 | Cloudbyte, Inc. | Techniques for achieving unlimited parallel scalability, storage capacity, and/or storage performance in a multi-tenant storage cloud environment |
| CN107885594B (zh) * | 2016-09-30 | 2020-06-12 | 腾讯科技（深圳）有限公司 | 分布式资源调度方法、调度节点及接入节点 |
| US10496486B1 (en) | 2018-06-29 | 2019-12-03 | International Business Machines Corporation | Protecting data integrity in a multiple path input/output environment |
| US11500549B2 (en) | 2019-04-19 | 2022-11-15 | EMC IP Holding Company LLC | Secure host access to storage system resources via storage system interface and internal switching fabric |
| US11151063B2 (en) * | 2019-04-19 | 2021-10-19 | EMC IP Holding Company LLC | Host system directly connected to internal switching fabric of storage system |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3500333A (en) * | 1964-05-04 | 1970-03-10 | Gen Electric | Data processing unit for providing memory storage of communication status of external apparatus |
| US4187538A (en) * | 1977-06-13 | 1980-02-05 | Honeywell Inc. | Read request selection system for redundant storage |
| US4484262A (en) * | 1979-01-09 | 1984-11-20 | Sullivan Herbert W | Shared memory computer method and apparatus |
| US4707781A (en) * | 1979-01-09 | 1987-11-17 | Chopp Computer Corp. | Shared memory computer method and apparatus |
| US4577272A (en) * | 1983-06-27 | 1986-03-18 | E-Systems, Inc. | Fault tolerant and load sharing processing system |
| US4920538A (en) * | 1985-06-28 | 1990-04-24 | International Business Machines Corporation | Method of checking the execution of microcode sequences |
| US5335324A (en) * | 1985-08-30 | 1994-08-02 | Hitachi, Ltd. | Distributed processing system and method for job execution using a plurality of processors and including identification of replicated data |
| US5072368A (en) * | 1985-10-31 | 1991-12-10 | International Business Machines Corporation | Immediate duplication of I/O requests on a record by record basis by a computer operating system |
| US5230048A (en) * | 1986-09-03 | 1993-07-20 | Wang Laboratories, Inc. | Data processing system with tree and list data structure |
| US4888691A (en) * | 1988-03-09 | 1989-12-19 | Prime Computer, Inc. | Method for disk I/O transfer |
| JPH01303543A (ja) * | 1988-05-31 | 1989-12-07 | Fujitsu Ltd | メモリアクセス制御装置 |
| US5038275A (en) * | 1988-10-07 | 1991-08-06 | Advanced Micro Devices, Inc. | Status transfer structure within a data processing system with status read indication |
| EP0375909B1 (en) * | 1988-12-30 | 1995-08-30 | International Business Machines Corporation | Multiple I/O channel |
| US5339449A (en) * | 1989-06-30 | 1994-08-16 | Digital Equipment Corporation | System and method for reducing storage channels in disk systems |
| US5325536A (en) * | 1989-12-07 | 1994-06-28 | Motorola, Inc. | Linking microprocessor interrupts arranged by processing requirements into separate queues into one interrupt processing routine for execution as one routine |
| US5325510A (en) * | 1990-05-25 | 1994-06-28 | Texas Instruments Incorporated | Multiprocessor system and architecture with a computation system for minimizing duplicate read requests |
| US5201053A (en) * | 1990-08-31 | 1993-04-06 | International Business Machines Corporation | Dynamic polling of devices for nonsynchronous channel connection |
| US5226150A (en) * | 1990-10-01 | 1993-07-06 | Digital Equipment Corporation | Apparatus for suppressing an error report from an address for which an error has already been reported |
| JP3516344B2 (ja) * | 1990-10-22 | 2004-04-05 | 株式会社日立製作所 | 分散処理システムの多重データ処理方法 |
| US5333301A (en) * | 1990-12-14 | 1994-07-26 | International Business Machines Corporation | Data transfer bus system and method serving multiple parallel asynchronous units |
| US5276861A (en) * | 1991-03-18 | 1994-01-04 | Bull Hn Information Systems Inc. | Guaranteed message delivery from a data handling computer to management computer by monitoring the management computer with the data handling computer and other management computer |
| US5530740A (en) * | 1991-10-28 | 1996-06-25 | Contigram Communications Corporation | System and method for integrating voice, facsimile and electronic mail data through a personal computer |
| US5640596A (en) * | 1992-03-10 | 1997-06-17 | Hitachi, Ltd. | Input output control system for transferring control programs collectively as one transfer unit designated by plurality of input output requests to be executed |
| US5455934A (en) * | 1993-03-23 | 1995-10-03 | Eclipse Technologies, Inc. | Fault tolerant hard disk array controller |
| US5574863A (en) * | 1994-10-25 | 1996-11-12 | Hewlett-Packard Company | System for using mirrored memory as a robust communication path between dual disk storage controllers |
-
1996
- 1996-02-05 US US08/597,092 patent/US5787304A/en not_active Expired - Lifetime
- 1996-11-05 KR KR1019960051982A patent/KR100194295B1/ko not_active IP Right Cessation
-
1997
- 1997-01-22 JP JP00913997A patent/JP3364572B2/ja not_active Expired - Fee Related
- 1997-01-23 EP EP97300431A patent/EP0788055B1/en not_active Expired - Lifetime
- 1997-01-23 DE DE69724846T patent/DE69724846T2/de not_active Expired - Lifetime
-
1998
- 1998-04-21 US US09/064,593 patent/US6157962A/en not_active Expired - Fee Related
-
2002
- 2002-05-13 JP JP2002136492A patent/JP3694273B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69724846D1 (de) | 2003-10-23 |
| US6157962A (en) | 2000-12-05 |
| JP2003015825A (ja) | 2003-01-17 |
| KR970062924A (ko) | 1997-09-12 |
| DE69724846T2 (de) | 2004-07-08 |
| KR100194295B1 (ko) | 1999-06-15 |
| JP3694273B2 (ja) | 2005-09-14 |
| US5787304A (en) | 1998-07-28 |
| JP3364572B2 (ja) | 2003-01-08 |
| EP0788055A3 (en) | 2002-06-05 |
| EP0788055B1 (en) | 2003-09-17 |
| EP0788055A2 (en) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364572B2 (ja) | 多重パスｉ／ｏ要求機構を有するデータ処理システム及びキュー・ステータス更新方法 | |
| US6108748A (en) | System and method for on-line, real time, data migration | |
| US7971011B2 (en) | Remote copy method and storage system | |
| EP0709779B1 (en) | Virtual shared disks with application-transparent recovery | |
| US6055603A (en) | Method and apparatus for performing pre-request operations in a cached disk array storage system | |
| RU2108621C1 (ru) | Отказоустойчивая вычислительная система и способ ее формирования | |
| US5155845A (en) | Data storage system for providing redundant copies of data on different disk drives | |
| JP3781212B2 (ja) | サブシステム | |
| US6009481A (en) | Mass storage system using internal system-level mirroring | |
| US7496718B2 (en) | Data transfer and access control between disk array systems | |
| US7055059B2 (en) | Remote data mirroring | |
| US6601138B2 (en) | Apparatus system and method for N-way RAID controller having improved performance and fault tolerance | |
| US6272571B1 (en) | System for improving the performance of a disk storage device by reconfiguring a logical volume of data in response to the type of operations being performed | |
| JP4009470B2 (ja) | 冗長データ格納システム | |
| JPH04233653A (ja) | 速度差が大きい協同プロセッサ間のメッセージ・キュー処理 | |
| JPH07271521A (ja) | 計算機システム | |
| JP2000305856A (ja) | ディスクサブシステム及びこれらの統合システム | |
| EP0536375A1 (en) | Fault tolerant network file system | |
| US20050154829A1 (en) | Storage system and storage system management method | |
| US10140183B2 (en) | Efficient state tracking for clusters | |
| US6801954B1 (en) | Method and apparatus to concurrently operate on multiple data movement transactions in a disk array subsystem | |
| JP2854471B2 (ja) | ディスクアレイ装置 | |
| JP2000311112A (ja) | 情報システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |