JPH09222934A - Electronic equipment and camera - Google Patents
Electronic equipment and cameraInfo
- Publication number
- JPH09222934A JPH09222934A JP8052525A JP5252596A JPH09222934A JP H09222934 A JPH09222934 A JP H09222934A JP 8052525 A JP8052525 A JP 8052525A JP 5252596 A JP5252596 A JP 5252596A JP H09222934 A JPH09222934 A JP H09222934A
- Authority
- JP
- Japan
- Prior art keywords
- speed side
- low
- clock
- oscillation
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 60
- 230000000694 effects Effects 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイクロコンピュ
ータにより動作する機器に関し、さらに具体的には高速
発振手段及び低速発振手段を有するデュアルクロックシ
ステムを有する電子機器及び該機器を具備したカメラに
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device operated by a microcomputer, and more specifically to an electronic device having a dual clock system having a high speed oscillating means and a low speed oscillating means, and a camera equipped with the same. is there.
【０００２】[0002]
【従来の技術】従来のマイクロコンピュータを用いるシ
ステム、特に時計機能を有するシステムにおいては、マ
イクロコンピュータが通常動作するための原信号を供給
する高速側発振手段、つまり高速側発振器及び高速側発
振回路の出力である高速側クロックと、マイクロコンピ
ュータが停止し、時計機能等の時間のみを管理するため
の、或いは低消費電力モードで動作するために用いる低
速側発振手段、つまり低速側発振器及び低速側発振回路
の出力である低速側クロックの二つのクロックを用い
る、いわゆるデュアルクロック動作を行う機器が多い。2. Description of the Related Art In a conventional system using a microcomputer, particularly a system having a clock function, a high-speed side oscillating means, that is, a high-speed side oscillator and a high-speed side oscillating circuit for supplying an original signal for a microcomputer to normally operate. High-speed side clock which is output and low-speed side oscillating means used for managing only time such as clock function when the microcomputer stops and operating in low power consumption mode, that is, low-speed side oscillator and low-speed side oscillation Many devices perform so-called dual clock operation, which uses two clocks, which are the low-speed clocks that are the output of the circuit.
【０００３】すなわち、通常マイクロコンピュータは低
速側発振器のみを発振させ、高速側発振器を停止させる
ことで低消費電力で動作し、時計用カウンタの割り込み
を検出した場合に低速側クロックで動作し、時計の表示
等を行い、所定の動作を行った時点で再度停止状態に入
る。That is, the microcomputer normally operates with low power consumption by oscillating only the low-speed side oscillator and stopping the high-speed side oscillator, and operates with the low-speed side clock when an interrupt of the clock counter is detected. Is displayed, and when a predetermined operation is performed, the stopped state is entered again.
【０００４】この状態で時計用カウンタ以外の割り込み
を検出した場合には、その割り込み要因に応じて高速側
発振器の発振を開始し、マイクロコンピュータの動作を
高速側に切り換え、所定の処理を行う。所定の処理が完
了すると、マイクロコンピュータは動作クロックを低速
側に切り換え、高速側発振器を停止させ、停止状態とな
り、次の割り込みの発生を待つ。When an interrupt other than the clock counter is detected in this state, the oscillation of the high-speed side oscillator is started according to the interrupt factor, the operation of the microcomputer is switched to the high-speed side, and predetermined processing is performed. When the predetermined processing is completed, the microcomputer switches the operation clock to the low speed side, stops the high speed side oscillator, enters the stopped state, and waits for the generation of the next interrupt.
【０００５】一般的にマイクロコンピュータの高速側発
振回路には、高速側発振器が安定して発振してからマイ
クロコンピュータを動作させるよう、ハードウェアによ
るウォームアップ回路と称する回路が用いられている場
合が多い。しかしながら低速側発振回路にはこのような
回路が用いられている場合は少なく、通常は低速側発振
器の動作開始命令出力後、ハードウェアの要因により定
まる「安定待ち時間＋バラツキ余裕時間」を高速側発振
器を用いて計測し、所定時間経過後に低速側発振回路の
出力である低速側クロックを利用している。In general, a high-speed side oscillation circuit of a microcomputer may use a circuit called a warm-up circuit by hardware so that the high-speed side oscillator oscillates stably before operating the microcomputer. Many. However, such a circuit is rarely used in the low-speed side oscillation circuit. Normally, after outputting the operation start command of the low-speed side oscillator, the "stability waiting time + variation margin time" determined by the hardware factor is set to the high-speed side. The measurement is performed using an oscillator, and the low-speed clock that is the output of the low-speed oscillation circuit is used after a predetermined time has elapsed.
【０００６】また、マイクロコンピュータシステムにお
いて、低速側クロックは比較的長い時間の計測の際にも
用いられる。特にメカ（機械的構成）を制御するシステ
ムにおいては、該メカの移動時間等を管理する際には低
速側のクロックを元に時間管理を行う場合が多い。In the microcomputer system, the low speed clock is also used for measuring a relatively long time. In particular, in a system that controls a mechanism (mechanical structure), when managing the movement time of the mechanism, time management is often performed based on the clock on the low speed side.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、低速側
の発振器においては、電源投入後の発振開始時間Ｔｓｔ
ａが高速側の発振器に比較しかなり長く、特に電源投入
後など、高速側発振器は既に安定して発振しているの
に、低速側は未だ発振していないことなどは良く発生す
ることである。However, in the low-speed side oscillator, the oscillation start time Tst after the power is turned on.
a is considerably longer than the oscillator on the high speed side, and it often happens that the oscillator on the high speed side has already oscillated stably, but has not yet oscillated on the low speed side, especially after power-on. .
【０００８】このときシステムとして電源投入直後に直
ちに何らかの処理を行うものでなければ、電源投入後、
低速側発振器に必要とされる発振安定待ち時間を確保す
ることで、問題は発生しない。At this time, if the system does not perform any processing immediately after power-on, after power-on,
By ensuring the oscillation stabilization wait time required for the low-speed oscillator, no problem occurs.
【０００９】しかし電源投入後直ちに何らかの処理を行
うシステム、特にメカ制御を行うシステムにおいては、
可能な限り早く処理を始めることがユーザーの使用感と
しても望まれる。However, in a system that performs some processing immediately after the power is turned on, particularly a system that performs mechanical control,
It is also desirable for the user to feel that processing is started as soon as possible.
【００１０】特に低温下では一般的に発振開始時間Ｔｓ
ｔａが長くなる傾向にあるため、この影響は大きくな
る。Especially at low temperature, the oscillation start time Ts is generally
Since ta tends to be long, this effect becomes large.
【００１１】（発明の目的）本発明の目的は、電源投入
直後、或いは低速側の第２の発振手段の動作開始直後
の、該機器の応答性を高めるとともに、信頼性を向上さ
せることのできる電子機器及びカメラを提供することに
ある。(Object of the Invention) The object of the present invention is to improve the responsiveness of the device and the reliability immediately after the power is turned on or immediately after the operation of the second oscillation means on the low speed side is started. An object is to provide an electronic device and a camera.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の発振手段と、第２の発振手段と、
前記第１及び第２の発振手段からのクロックを用いて各
種の動作を制御するマイクロコンピュータとを備えた電
子機器において、前記マイクロコンピュータは、前記第
１の発振手段のクロックを用いて、前記第２の発振手段
のクロック周波数が、所定の範囲内にあるか否かを検出
するものとしている。In order to achieve the above object, the present invention provides a first oscillating means, a second oscillating means, and
In an electronic device including a microcomputer that controls various operations using the clocks from the first and second oscillating means, the microcomputer uses the clock of the first oscillating means and It is assumed that whether the clock frequency of the oscillating means 2 is within a predetermined range is detected.
【００１３】更に詳しくは、電源投入直後、或いは低速
側発振手段である第２の発振手段の動作開始以降、高速
側発振手段である第１の発振手段のクロックを用いて、
前記第２の発振手段のクロック周波数が、所定の範囲内
にあるか否か、すなわち安定して発振を開始したか否か
をソフトウェアにて検出するものである。More specifically, immediately after the power is turned on or after the operation of the second oscillating means which is the low speed side oscillating means is started, the clock of the first oscillating means which is the high speed oscillating means is used.
The software detects whether or not the clock frequency of the second oscillating means is within a predetermined range, that is, whether or not stable oscillation is started.
【００１４】[0014]
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on illustrated embodiments.
【００１５】図１は本発明の実施の一形態に係る高速発
振器及び低速発振器を有するデュアルクロックシステム
を有する機器の回路構成を示すブロック図であり、１は
ＣＰＵ、２は高速側発振器、３は低速側発振器、４はＣ
ＰＵ内の高速側発振回路、５はＣＰＵ内の低速側発振回
路、６はＣＰＵ内の第１のタイマ、７はＣＰＵ内の第２
のタイマ、８はＣＰＵ内のリセット回路、９はＣＰＵ内
のウォームアップ回路である。FIG. 1 is a block diagram showing a circuit configuration of a device having a dual clock system having a high-speed oscillator and a low-speed oscillator according to an embodiment of the present invention. 1 is a CPU, 2 is a high-speed side oscillator, and 3 is Low-speed side oscillator, 4 is C
High-speed side oscillation circuit in PU, 5 is low-speed side oscillation circuit in CPU, 6 is a first timer in CPU, 7 is a second timer in CPU
, 8 is a reset circuit in the CPU, and 9 is a warm-up circuit in the CPU.
【００１６】本システムにおいて、電源が投入される
と、高速側，低速側の発振回路４，５が動作を開始す
る。そして、高速側発振器２が発振を開始すると、リセ
ット回路８を駆動して本システムのリセットを解除し、
ＣＰＵ１が動作を開始する。さらに高速側発振器２が安
定に動作したことを検出するウォームアップ回路９が動
作すると、この時点でＣＰＵ１は高速側クロックで動作
開始する。この時点では低速側発振器３は動作している
ものの、高速側発振器２に比べて発振開始時間が長いた
め、いまだ安定して発振していない可能性が高い。また
一般的に低速側発振回路５には、高速側発振回路４のよ
うにウォームアップ回路等は構成されていない場合が多
い。In this system, when the power is turned on, the oscillation circuits 4 and 5 on the high speed side and the low speed side start operating. Then, when the high-speed side oscillator 2 starts oscillating, the reset circuit 8 is driven to release the reset of this system,
CPU1 starts operation. Further, when the warm-up circuit 9 that detects that the high-speed side oscillator 2 has stably operated operates, the CPU 1 starts to operate at the high-speed side clock at this point. At this point, the low-speed side oscillator 3 is operating, but since the oscillation start time is longer than that of the high-speed side oscillator 2, there is a high possibility that it has not oscillated stably yet. In general, the low-speed side oscillation circuit 5 often does not have a warm-up circuit or the like unlike the high-speed side oscillation circuit 4.
【００１７】そこで本システムでは、ＣＰＵ１が動作を
開始すると、低速側発振回路５の出力である低速側クロ
ックを、ＣＰＵ１内部のタイマを用いて、高速側発振回
路４の出力である高速側クロックを基準にして計測し、
該低速側発振回路５の出力が所定の周波数の範囲内に入
っていることが検出されたならば、低速側発振器３が安
定に発振しているものと判断し、以降の制御に当たり、
低速側発振回路５の出力を用いることとする。Therefore, in the present system, when the CPU 1 starts operating, the low-speed side clock output from the low-speed side oscillation circuit 5 is output to the high-speed side clock output from the high-speed side oscillation circuit 4 by using the timer inside the CPU 1. Measure with reference,
If it is detected that the output of the low-speed side oscillation circuit 5 is within a predetermined frequency range, it is determined that the low-speed side oscillator 3 is oscillating stably, and the following control is performed.
The output of the low speed side oscillation circuit 5 is used.
【００１８】以上の動作を、図２に示すフローチャート
を用いて説明する。The above operation will be described with reference to the flowchart shown in FIG.
【００１９】本システムに電源が投入されると（ステッ
プ１０１）、ハードウェアにて高速側発振器２及び高速
側発振回路４、低速側発振器３及び低速側発振回路５の
いずれも動作を開始する（ステップ１０２）。高速側発
振回路４が動作を開始し、高速側クロックが出力される
と、リセット回路８にて本システムのリセットが解除さ
れる（ステップ１０３）。When the system is powered on (step 101), all of the high-speed side oscillator 2 and the high-speed side oscillation circuit 4, the low-speed side oscillator 3 and the low-speed side oscillation circuit 5 start operating by hardware (step 101). Step 102). When the high-speed side oscillation circuit 4 starts operating and the high-speed side clock is output, the reset circuit 8 releases the reset of the system (step 103).
【００２０】さらに高速側発振回路４にはウォームアッ
プ回路９が接続され、高速側クロックが所定の回数入力
されると安定発振しているものと判断し（ステップ１０
４）、ＣＰＵ１は動作を開始する。Further, the warm-up circuit 9 is connected to the high-speed side oscillation circuit 4, and when the high-speed side clock is input a predetermined number of times, it is determined that stable oscillation is performed (step 10).
4), CPU1 starts operation.
【００２１】まず、ＯＫカウンタ、およびＮＧカウンタ
としてそれぞれ０をセットする（ステップ１０５）。そ
の後、ＣＰＵ１内部の高速側発振回路４の出力である高
速側クロックが接続される第１のタイマ６（以下、タイ
マ１と記す）、及び、低速側発振回路５の出力である低
速側クロックが接続される第２のタイマ７（以下、タイ
マ２と記す）をリセットし、いずれもカウントモードで
スタートさせる（ステップ１０６）。First, 0 is set to each of the OK counter and the NG counter (step 105). After that, the first timer 6 (hereinafter, referred to as timer 1) to which the high-speed clock that is the output of the high-speed oscillation circuit 4 inside the CPU 1 is connected, and the low-speed clock that is the output of the low-speed oscillation circuit 5 are The connected second timer 7 (hereinafter referred to as timer 2) is reset and both are started in the count mode (step 106).
【００２２】高速側発振回路４の出力である高速側クロ
ックが所定のカウント値に達したら、或いはカウンタの
初期値に所定の値を設定した後、該カウンタのオーバー
フローを検出すると（ステップ１０７）、ＣＰＵ１はタ
イマ２の動作を停止し、カウント値を読み込む（ステッ
プ１０８）。タイマ１の設定値とタイマ２の読み込み結
果から、低速側発振回路５の出力である低速側クロック
の発振周波数を判断することが可能である。When the high-speed side clock output from the high-speed side oscillation circuit 4 reaches a predetermined count value, or after the counter is set to a predetermined value and an overflow of the counter is detected (step 107), The CPU 1 stops the operation of the timer 2 and reads the count value (step 108). The oscillation frequency of the low-speed clock output from the low-speed oscillation circuit 5 can be determined from the set value of the timer 1 and the reading result of the timer 2.
【００２３】まず、この値が低速側発振器３の固有の発
振周波数より低いｆ0 より高いかどうか判断する（ステ
ップ１０９）。通常の発振器は発振開始以降徐々に周波
数が高くなり、所定の周波数に達してゆくが、安定して
発振するまでの間は、外来ノイズの影響も受け易く、瞬
間的に本来の発振周波数よりも高い周波数で発振してい
るように見える場合もある。そこで、次に本来の発振周
波数より高いｆ1 より低いかどうか判断する（ステップ
１１０）。すなわち、低速側発振器の発振周波数が固有
の発振周波数を挟むｆ0 からｆ1 の範囲内にあるか否か
のチェックを行う。ここで所定範囲内に入る場合にはＯ
Ｋと判断し、ＯＫカウンタに「１」を加算する（ステッ
プ１１１）。First, it is determined whether this value is higher than f 0 which is lower than the oscillation frequency peculiar to the low-speed side oscillator 3 (step 109). The frequency of an ordinary oscillator gradually increases after it starts to oscillate, and reaches a predetermined frequency, but until it oscillates stably, it is easily affected by external noise, and is momentarily higher than the original oscillation frequency. It may appear to oscillate at a high frequency. Therefore, it is next determined whether it is lower than f 1 which is higher than the original oscillation frequency (step 110). That is, it is checked whether or not the oscillation frequency of the low-speed side oscillator is within the range of f 0 to f 1 which sandwiches the inherent oscillation frequency. Here, if it falls within the predetermined range, O
It is determined to be K, and "1" is added to the OK counter (step 111).
【００２４】このステップを繰り返し、ＯＫカウンタの
値が所定の「ｍ」に達したら、すなわち複数回にわたり
検出した発振周波数が所定の範囲内にあると判断した場
合には、低速側発振器３は安定に発振しているものと判
断し（ステップ１１２）、以降のメカ制御等を行う（ス
テップ１１３）。When this step is repeated and the value of the OK counter reaches the predetermined "m", that is, when it is determined that the oscillation frequency detected a plurality of times is within the predetermined range, the low-speed side oscillator 3 stabilizes. It is determined that the motor is oscillating (step 112), and subsequent mechanical control and the like are performed (step 113).
【００２５】以降の制御の中で低速側発振回路５の出力
である低速側クロックを基準クロックとして時間を計測
しても、ほとんど誤差はない。In the following control, even if the time is measured with the low-speed clock output from the low-speed oscillation circuit 5 as the reference clock, there is almost no error.
【００２６】一方、ステップ１０９、又は、ステップ１
１０にて低速側発振器３の周波数が所定の範囲内にない
と判断されると、ステップ１１４にて、ＮＧカウンタに
「１」を加算する。On the other hand, step 109 or step 1
When it is determined at 10 that the frequency of the low-speed side oscillator 3 is not within the predetermined range, "1" is added to the NG counter at step 114.
【００２７】このあと再度前記ステップを繰り返すが、
ＮＧカウンタの値が所定の「ｎ」に達したら（ステップ
１１５）、低速側発振回路出力は出力されていない、あ
るいは異常発振している、すなわち発振不良を起こして
いるものと判断し、異常であることを不図示の表示手段
等に出力し、以降の動作を停止する（ステップ１１
６）。After that, the above steps are repeated again,
When the value of the NG counter reaches a predetermined value "n" (step 115), it is judged that the low-speed side oscillation circuit output is not output or abnormal oscillation occurs, that is, the oscillation failure has occurred, and an abnormality occurs. The information is output to a display means (not shown) or the like, and the subsequent operation is stopped (step 11).
6).
【００２８】ここで、上記「ｎ」の値としては、本ステ
ップをｎ回実行した場合に低速側発振器の「発振開始時
間Ｔｓｔａ＋バラツキ余裕の時間」となるような値とす
ることが望ましい。Here, it is desirable that the value of "n" is a value that becomes "oscillation start time Tsta + time of variation margin" of the low-speed side oscillator when this step is executed n times.
【００２９】このような方法をとることで、従来はリセ
ット解除後、低速側発振器の「発振開始時間Ｔｓｔａ＋
バラツキ余裕の時間」を待たないと低速側発振回路の出
力を基準クロックとして時間管理ができなかったもの
が、個々の発振器（発振器）特性に応じて個々の最短の
待ち時間で以降の処理に移ることが可能となる。By adopting such a method, conventionally, the "oscillation start time Tsta +
If you could not manage the time using the output of the low-speed side oscillation circuit as the reference clock unless you wait for the "variation allowance time", move on to the subsequent processing with the shortest waiting time according to the individual oscillator (oscillator) characteristics. It becomes possible.
【００３０】本発明は、高速発振器、及び、低速発振器
を有するデュアルクロックシステムを有する機器であれ
ば、どのような機器にも適用であり、特にカメラ等の精
密機器への効果は顕著であろう。The present invention is applicable to any device as long as it has a dual clock system having a high-speed oscillator and a low-speed oscillator, and the effect on precision instruments such as cameras will be remarkable. .
【００３１】[0031]
【発明の効果】以上説明したように、本発明によれば、
電源投入直後、或いは低速側発振手段である第２の発振
手段の動作開始以降、高速側発振手段である第１の発振
手段のクロックを用いて、前記第２の発振手段のクロッ
ク周波数が、所定の範囲内にあるか否か、すなわち安定
して発振を開始したか否かをソフトウェアにて検出し、
電源投入直後、或いは低速側の第２の発振手段の動作開
始直後の、該機器の応答性を高めるとともに、信頼性を
向上させるようにしたものである。As described above, according to the present invention,
Immediately after the power is turned on or after the operation of the second oscillating means which is the low speed side oscillating means is started, the clock frequency of the second oscillating means is set to a predetermined value by using the clock of the first oscillating means which is the high speed oscillating means. The software detects whether or not it is within the range, that is, whether or not stable oscillation has started,
Immediately after the power is turned on or the operation of the second oscillating means on the low speed side is started, the responsiveness and the reliability of the device are improved.
【図１】本発明の実施の一形態に係る高速発振手段及び
低速発振手段を有するデュアルクロックシステムを有す
る機器の回路構成を示すブロック図である。FIG. 1 is a block diagram showing a circuit configuration of a device having a dual clock system having a high-speed oscillating means and a low-speed oscillating means according to an embodiment of the present invention.
【図２】図１の機器の本発明に係る部分の動作を示すフ
ローチャートである。2 is a flow chart showing the operation of the part of the device of FIG. 1 according to the invention.
２ 高速側発振器 ３ 低速側発振器 ４ 高速側発振回路 ５ 低速側発振回路 ６，７ 第１，第２のタイマ ９ ウォームアップ回路 2 High-speed side oscillator 3 Low-speed side oscillator 4 High-speed side oscillation circuit 5 Low-speed side oscillation circuit 6,7 First and second timer 9 Warm-up circuit
Claims (8)
前記第１及び第２の発振手段からのクロックを用いて各
種の動作を制御するマイクロコンピュータとを備えた電
子機器において、 前記マイクロコンピュータは、前記第１の発振手段のク
ロックを用いて、前記第２の発振手段のクロック周波数
が、所定の範囲内にあるか否かを検出することを特徴と
する電子機器。1. A first oscillating means, a second oscillating means,
An electronic device comprising: a microcomputer that controls various operations using clocks from the first and second oscillating means, wherein the microcomputer uses the clock of the first oscillating means 2. An electronic device which detects whether or not the clock frequency of the oscillating means 2 is within a predetermined range.
記第２の発振手段の発振周波数よりも高い周波数である
ことを特徴とする請求項１記載の電子機器。2. The electronic device according to claim 1, wherein the oscillation frequency of the first oscillation means is higher than the oscillation frequency of the second oscillation means.
は、電源投入直後に行うことを特徴とする請求項１又は
２記載の電子機器。3. The electronic device according to claim 1, wherein the oscillating frequency of the second oscillating means is detected immediately after the power is turned on.
は、該第２の発振手段の動作開始直後に行うことを特徴
とする請求項１又は２記載の電子機器。4. The electronic device according to claim 1, wherein the oscillation frequency of the second oscillating means is detected immediately after the operation of the second oscillating means is started.
は、複数回行うことを特徴とする請求項１，２，３又は
４記載の電子機器。5. The electronic device according to claim 1, 2, 3, or 4, wherein the oscillation frequency of the second oscillating means is detected a plurality of times.
発振周波数が所定の範囲に入っていないと検出した場合
は、以降の動作を停止することを特徴とする請求項１，
２，３，４又は５記載の電子機器。6. If the oscillating frequency of the second oscillating means is detected not to fall within a predetermined range within a predetermined time, the subsequent operation is stopped.
The electronic device according to 2, 3, 4 or 5.
の旨の表示を行うことを特徴とする請求項６記載の電子
機器。7. The electronic device according to claim 6, wherein when the subsequent operation is stopped, a message to that effect is displayed.
載の電子機器を具備したことを特徴とするカメラ。8. A camera comprising the electronic device according to claim 1, 2, 3, 4, 5, 6 or 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8052525A JPH09222934A (en) | 1996-02-16 | 1996-02-16 | Electronic equipment and camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8052525A JPH09222934A (en) | 1996-02-16 | 1996-02-16 | Electronic equipment and camera |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09222934A true JPH09222934A (en) | 1997-08-26 |
Family
ID=12917173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8052525A Pending JPH09222934A (en) | 1996-02-16 | 1996-02-16 | Electronic equipment and camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09222934A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241431A (en) * | 2006-03-06 | 2007-09-20 | Ricoh Co Ltd | Trace data recording device |
| JP2010081337A (en) * | 2008-09-26 | 2010-04-08 | Denso Corp | Cr oscillation clock-incorporated microcomputer |
-
1996
- 1996-02-16 JP JP8052525A patent/JPH09222934A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241431A (en) * | 2006-03-06 | 2007-09-20 | Ricoh Co Ltd | Trace data recording device |
| JP2010081337A (en) * | 2008-09-26 | 2010-04-08 | Denso Corp | Cr oscillation clock-incorporated microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09222934A (en) | Electronic equipment and camera | |
| JP2776772B2 (en) | Oscillation control circuit | |
| JPH09305252A (en) | Semiconductor device | |
| KR100295117B1 (en) | Pulse signal generator and method for generating and outputting error-free pulse signal in synchronization with signal of constant period | |
| US7135939B2 (en) | Semiconductor device including an external oscillation circuit | |
| JP3711849B2 (en) | Microcomputer | |
| JPH07334392A (en) | Resetting device and abnormal operation detector | |
| JPH04158419A (en) | Microcomputer | |
| JP2006229607A (en) | Semiconductor device and method of correcting oscillation frequency | |
| JP3892693B2 (en) | Clock noise elimination circuit | |
| JP2001311786A (en) | Rtc device | |
| JPH11195967A (en) | Semiconductor integrated circuit and method for its delay time control | |
| JPH01295529A (en) | Integrated circuit with switching clock | |
| JPS61123916A (en) | Microcomputer | |
| JP2546536B2 (en) | Standby control circuit | |
| JPS6270923A (en) | Integrated circuit containing oscillating circuit | |
| JP3463666B2 (en) | Semiconductor integrated circuit and inspection method thereof | |
| JP3159891B2 (en) | CPU runaway detection circuit | |
| JPS59189426A (en) | Clock supply controlling system | |
| JPS5850060A (en) | Electronic calculator | |
| JPH11161364A (en) | Semiconductor circuit device | |
| JPS58134339A (en) | Information processor | |
| JP2000055745A (en) | Electronic thermometer | |
| JPH0713655A (en) | Semiconductor integrated circuit | |
| JPH03295495A (en) | Timer device |