JPH09190959A - Resist pattern forming method - Google Patents
Resist pattern forming methodInfo
- Publication number
- JPH09190959A JPH09190959A JP8001630A JP163096A JPH09190959A JP H09190959 A JPH09190959 A JP H09190959A JP 8001630 A JP8001630 A JP 8001630A JP 163096 A JP163096 A JP 163096A JP H09190959 A JPH09190959 A JP H09190959A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- contact hole
- semiconductor substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- ing And Chemical Polishing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、微細なレジストパ
タ−ンを半導体基板上に形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine resist pattern on a semiconductor substrate.
【0002】[0002]
【従来の技術】IC(Integrated Circ
uit)の高集積化は、3年で4倍の割合で増加してお
り、素子の微細化が進んでいる。このため、微細加工技
術により、素子を半導体基板上に作り込むことが要求さ
れている。2. Description of the Related Art IC (Integrated Circuit)
The degree of high integration of (uit) has increased at a rate of 4 times in 3 years, and the miniaturization of elements is progressing. Therefore, it is required to fabricate the element on the semiconductor substrate by the microfabrication technique.
【0003】微細加工技術においては、フォトレジスト
により、素子分離、電極、コンタクトホ−ル、配線など
のパタ−ンを、所望どおりに精度よく形成することが重
要になっていくる。In the microfabrication technology, it is important to form patterns for element isolation, electrodes, contact holes, wirings, etc., with a photoresist as precisely as desired.
【0004】なお、フォトレジストは、上記パタ−ンを
形成するためのエッチングやイオン注入のマスク材とし
て使用されるものである。図18は、半導体基板上にレ
ジストパタ−ンを形成するための従来の方法を概略的に
示すものである。The photoresist is used as a mask material for etching and ion implantation for forming the above pattern. FIG. 18 schematically shows a conventional method for forming a resist pattern on a semiconductor substrate.
【0005】まず、半導体基板上にレジストを塗布す
る。そして、所定の光学系により露光を行い、レジスト
を結像させる。また、レジストが化学増幅型レジストで
ある場合には、所定の熱処理を行った後に、レジストが
通常のレジスト(ノボラック系レジスト)である場合に
は直ちに現像処理を行うと、当該レジストに生じた潜像
が溶解又は残存し、レジストパタ−ンが形成される。First, a resist is applied on a semiconductor substrate. Then, exposure is performed by a predetermined optical system to form an image on the resist. In addition, when the resist is a chemically amplified resist, if the resist is a normal resist (novolak-based resist) after the predetermined heat treatment, if the developing process is immediately performed, the latent image generated in the resist is generated. The image dissolves or remains and a resist pattern is formed.
【0006】この後、当該レジストをマスクとしてエッ
チングやイオン注入などを行うことにより、素子分離、
電極、コンタクトホ−ル、配線などのパタ−ンが所望の
精度で形成される。After that, by performing etching or ion implantation using the resist as a mask, element isolation,
Patterns such as electrodes, contact holes, and wiring are formed with desired accuracy.
【0007】なお、化学増幅型レジストとは、露光部に
酸基が発生し、この後に熱処理を行うと露光部が可溶化
又は難溶化する性質を持つレジストのことである。ま
た、通常のレジストとは、露光部が可溶化又は難溶化す
る性質を持つレジストのことである。[0007] The chemically amplified resist is a resist having a property that an acid group is generated in the exposed portion and the exposed portion is solubilized or hardly dissolved when heat treatment is performed thereafter. Further, the ordinary resist is a resist having a property that an exposed portion is solubilized or hardly soluble.
【0008】フォトレジストは、当該レジストに生じた
潜像を現像する場合に、露光された部分が溶解するか、
又は露光されていない部分が溶解されるかにより、その
類型が大きく2つに分けられている。In the photoresist, when the latent image formed on the resist is developed, the exposed portion is dissolved,
Alternatively, the type is roughly divided into two, depending on whether the unexposed portion is dissolved.
【0009】一般に、露光された部分の溶解性が高くな
るレジストをポジ型レジストといっており、露光されて
いない部分の溶解性が高くなるレジストをネガ型レジス
トといっている。Generally, a resist having a high solubility in an exposed portion is called a positive resist, and a resist having a high solubility in an unexposed portion is called a negative resist.
【0010】現像剤としては、解像性の向上のため、現
像中にパタ−ンの膨潤をあまり起こさない水溶液系のも
のが広く使用される。これは、一般に、フォトレジスト
が有機物から構成されているためである。As the developer, an aqueous solution type developer is widely used in order to improve the resolution, because it does not cause the pattern to swell during development. This is because the photoresist is generally made of an organic material.
【0011】[0011]
【発明が解決しようとする課題】上記方法により形成さ
れたフォトレジストパタ−ンの解像度(R)は、一般に
式(1)で表すことが知られている(Rayleigh
理論)。 R = k・(λ/NA) …(1) ここで、λは、光の波長であり、NAは、レンズ開口数
であり、kは、定数(一般には0.6を使用)である。It is known that the resolution (R) of the photoresist pattern formed by the above method is generally expressed by the equation (1) (Rayleigh).
theory). R = k · (λ / NA) (1) where λ is the wavelength of light, NA is the lens numerical aperture, and k is a constant (generally 0.6 is used).
【0012】即ち、レジストパタ−ンの解像度の向上に
は、短波長化、及びレンズ開口数を大きくすることが有
効であることがわかる。例えば、i線(波長365n
m)ステッパを用いた場合、式(1)から得られる解像
度(R)は、約0.35μm(λ=365nm、NA=
0.63の場合)である。しかし、i線ステッパの実用
解像度は、表1に示すように、レジストパタ−ンの種類
により異なることがわかっている。That is, it is found that shortening the wavelength and increasing the lens numerical aperture are effective for improving the resolution of the resist pattern. For example, i-line (wavelength 365n
m) When a stepper is used, the resolution (R) obtained from equation (1) is about 0.35 μm (λ = 365 nm, NA =
In the case of 0.63). However, it is known that the practical resolution of the i-line stepper varies depending on the type of resist pattern, as shown in Table 1.
【0013】[0013]
【表1】 [Table 1]
【0014】即ち、図19に示すように、ライン&スペ
−スパタ−ン(a)、孤立ラインパタ−ン(b)及びピ
ラ−パタ−ン(c)などの残存したレジスト自体がパタ
−ンとなるものについては、(1)式から得られる理論
値とほぼ一致する実用解像度(0.35μm)が得られ
るのに対し、コンタクトホ−ルパタ−ン(d)及び狭ス
ペ−スパタ−ン(e)などのレジストの溶解された部分
がパタ−ンとなるものについては、(1)式から得られ
る理論値よりも悪い実用解像度(0.4〜0.45μ
m)が得られる。That is, as shown in FIG. 19, the remaining resist itself such as the line & space pattern (a), the isolated line pattern (b) and the pillar pattern (c) becomes a pattern. In the case of the above, a practical resolution (0.35 μm) which is almost in agreement with the theoretical value obtained from the equation (1) can be obtained, while the contact hole pattern (d) and the narrow space pattern (e) are obtained. ), Etc., in which the dissolved portion of the resist becomes a pattern, a practical resolution (0.4 to 0.45 μm) worse than the theoretical value obtained from the equation (1).
m) is obtained.
【0015】このような現象は、g線(436nm)ス
テッパ、KrF線(248nm)ステッパ、ArF線
(193nm)ステッパについても発生する。本発明
は、上記欠点を解決すべくなされたもので、その目的
は、コンタクトホ−ルパタ−ンや狭スペ−スパタ−ンな
どのレジストの溶解された部分をパタ−ンとする場合に
おいて、レジストパタ−ンの実用解像度を向上させ、素
子の微細化に対応し得るレジストパタ−ンの形成方法を
提供することである。Such a phenomenon also occurs in a g-line (436 nm) stepper, a KrF line (248 nm) stepper, and an ArF line (193 nm) stepper. The present invention has been made to solve the above-mentioned drawbacks, and an object thereof is to use a resist pattern in a case where a dissolved portion of a resist such as a contact hole pattern or a narrow space pattern is used as a pattern. It is an object of the present invention to provide a resist pattern forming method capable of improving the practical resolution of the pattern and coping with the miniaturization of the element.
【0016】[0016]
【課題を解決するための手段】上記目的を達成するた
め、本発明のレジストパタ−ンの形成方法は、半導体基
板上にポジ型レジストを塗布し、マスクを用いて前記ポ
ジ型レジストを部分的に露光し、前記ポジ型レジストを
現像して前記半導体基板上に第1レジストパタ−ンを形
成し、前記半導体基板上にネガ型レジストを塗布し、前
記第1レジストパタ−ン及び前記ネガ型レジストの全体
を露光し、前記第1レジストパタ−ン及び前記ネガ型レ
ジストを現像し、前記第1レジストパタ−ンのみを溶解
して前記半導体基板上に第2レジストパタ−ンを形成す
る、という一連の工程から構成されるものである。In order to achieve the above object, a method of forming a resist pattern according to the present invention comprises applying a positive type resist on a semiconductor substrate and using a mask to partially remove the positive type resist. After exposing, the positive resist is developed to form a first resist pattern on the semiconductor substrate, a negative resist is applied on the semiconductor substrate, and the entire first resist pattern and the negative resist are formed. Is exposed, the first resist pattern and the negative resist are developed, and only the first resist pattern is dissolved to form a second resist pattern on the semiconductor substrate. It is what is done.
【0017】前記第1レジストパタ−ンは、ピラ−パタ
−ン又は孤立ラインパタ−ンであり、前記第2レジスト
パタ−ンは、コンタクトホ−ルパタ−ン又は狭スペ−ス
パタ−ンである。The first resist pattern is a pillar pattern or an isolated line pattern, and the second resist pattern is a contact hole pattern or a narrow space pattern.
【0018】[0018]
【発明の実施の形態】以下、図面を参照しながら、本発
明のレジストパタ−ンの形成方法について詳細に説明す
る。図1は、本発明のレジストパタ−ンの形成方法の全
工程を概略的に示すものである。また、図2〜図6は、
本発明のレジストパタ−ンの形成方法の各工程を示すも
のである。DETAILED DESCRIPTION OF THE INVENTION A method of forming a resist pattern according to the present invention will be described in detail below with reference to the drawings. FIG. 1 schematically shows all steps of the method for forming a resist pattern of the present invention. Moreover, FIGS.
It shows each step of the method of forming a resist pattern of the present invention.
【0019】なお、以下では、通常のノボラック系フォ
トレジストを用いて、半導体基板上にコンタクトホ−ル
パタ−ンを形成する場合を例として説明することにす
る。まず、図2に示すように、半導体基板11上にポジ
型のフォトレジスト12を塗布する。そして、コンタク
トホ−ルパタ−ンを反転させたパタ−ン(ピラ−パタ−
ン)を有するマスク13を用いて、所定の波長(例えば
500nm以下)の光14をレジスト12に当て、露光
を行う。In the following, a case where a contact hole pattern is formed on a semiconductor substrate using an ordinary novolac photoresist will be described as an example. First, as shown in FIG. 2, a positive photoresist 12 is applied on the semiconductor substrate 11. Then, a pattern (pillar pattern) in which the contact hole pattern is reversed.
Light having a predetermined wavelength (for example, 500 nm or less) is applied to the resist 12 to expose the resist 12.
【0020】なお、15は、遮蔽膜である。また、マス
ク13に位相シフト膜を設け、解像度の向上を図るよう
にしてもよい。ここで言う「コンタクトホ−ルパタ−
ン」とは、コンタクトホ−ルの部分以外の部分に遮蔽膜
が形成され、コンタクトホ−ルの部分にのみ光が当たる
ようにしたパタ−ンのことである。Reference numeral 15 is a shielding film. Further, the mask 13 may be provided with a phase shift film to improve the resolution. The term "contact hole pattern"
The "mask" is a pattern in which a shielding film is formed on a portion other than the contact hole portion so that light is applied only to the contact hole portion.
【0021】即ち、ポジ型のフォトレジストを用いた場
合、コンタクトホ−ルの部分にのみ光を当てて、その部
分のレジストを現像により溶解すれば、従来の方法によ
りコンタクトホ−ルパタ−ンが形成できるからである。That is, in the case of using a positive type photoresist, if light is applied only to the contact hole portion and the resist portion is developed and dissolved, the contact hole pattern is formed by the conventional method. This is because it can be formed.
【0022】従って、コンタクトホ−ルパタ−ンを形成
する部分には、遮蔽膜15により光14が当たらない。
次に、図3に示すように、アルカリ溶液による現像処理
を行うと、コンタクトホ−ルパタ−ンを形成する部分
に、ピラ−パタ−ン12aが形成される。ここで、上記
表1に示すように、ピラ−パタ−ンは、コンタクトホ−
ルパタ−ンよりも実用解像度が良くなっている。Therefore, the light 14 does not reach the portion forming the contact hole pattern due to the shielding film 15.
Next, as shown in FIG. 3, when a developing treatment with an alkaline solution is performed, a pillar pattern 12a is formed in a portion where a contact hole pattern is formed. Here, as shown in Table 1 above, the pillar pattern is a contact hole.
Practical resolution is better than Rupatan.
【0023】次に、図4に示すように、半導体基板11
上にネガ型のフォトレジスト16を塗布する。そして、
所定の波長(例えば500nm以下)の光14をレジス
ト12a,16に当て、露光を行う。その結果、ポジ型
フォトレジスト(ピラ−パタ−ン)12aは、可溶とな
り、ネガ型フォトレジスト16は、不可溶となる。Next, as shown in FIG. 4, the semiconductor substrate 11
A negative photoresist 16 is applied on top. And
Light 14 having a predetermined wavelength (for example, 500 nm or less) is applied to the resists 12a and 16 to perform exposure. As a result, the positive photoresist (pillar pattern) 12a becomes soluble and the negative photoresist 16 becomes insoluble.
【0024】次に、図5に示すように、アルカリ溶液に
よる現像処理を行うと、ポジ型フォトレジスト(ピラ−
パタ−ン)12aが溶解され、コンタクトホ−ルパタ−
ンが形成される。Next, as shown in FIG. 5, when a developing treatment with an alkaline solution is performed, a positive type photoresist (pillar) is formed.
Pattern) 12a is melted, contact hole pattern
Are formed.
【0025】ここで、コンタクトホ−ルパタ−ンは、上
記表1に示すピラ−パタ−ンの実用解像度と同じ実用解
像度を有しているため、コンタクトホ−ルパタ−ンの実
用解像度を向上させることができ、素子の微細化に対応
することができる。Here, since the contact hole pattern has the same practical resolution as the pillar pattern shown in Table 1 above, the practical resolution of the contact hole pattern is improved. Therefore, it is possible to cope with the miniaturization of the device.
【0026】例えば、表2に示すように、i線(波長3
65nm)ステッパを用いた場合において、コンタクト
ホ−ルパタ−ンの実用解像度を約0.45μmから約
0.35μmに向上させることができ、狭スペ−スパタ
−ンの実用解像度を約0.4μmから約0.35μmに
向上させることができる。For example, as shown in Table 2, i-line (wavelength 3
When the stepper is used, the practical resolution of the contact hole pattern can be improved from about 0.45 μm to about 0.35 μm, and the practical resolution of the narrow space pattern is reduced from about 0.4 μm. It can be increased to about 0.35 μm.
【0027】[0027]
【表2】 [Table 2]
【0028】次に、化学増幅型のフォトレジストを用い
て、半導体基板上にコンタクトホ−ルパタ−ンを形成す
る場合について説明する。まず、図2に示すように、半
導体基板11上にポジ型のフォトレジスト12を塗布す
る。このフォトレジスト12は、露光部に酸基が発生
し、熱処理を行うと露光部が可溶化する性質を有するも
のである。Next, a case of forming a contact hole pattern on a semiconductor substrate using a chemically amplified photoresist will be described. First, as shown in FIG. 2, a positive photoresist 12 is applied on the semiconductor substrate 11. The photoresist 12 has a property that an acid group is generated in the exposed portion and the exposed portion is solubilized by heat treatment.
【0029】コンタクトホ−ルパタ−ンを反転させたパ
タ−ン(ピラ−パタ−ン)を有するマスク13を用い
て、所定の波長(例えば500nm以下)の光14をレ
ジスト12に当て、露光を行う。Using a mask 13 having a pattern (pillar pattern) obtained by inverting the contact hole pattern, a resist 14 is irradiated with light 14 having a predetermined wavelength (for example, 500 nm or less). To do.
【0030】レジスト12の露光部には、酸基が発生
し、この後、熱処理を行うと、レジスト12の露光部が
可溶化される。次に、図3に示すように、アルカリ溶液
による現像処理を行うと、コンタクトホ−ルパタ−ンを
形成する部分に、ピラ−パタ−ン12aが形成される。
ここで、上記表1に示すように、ピラ−パタ−ンは、コ
ンタクトホ−ルパタ−ンよりも実用解像度が良くなって
いる。An acid group is generated in the exposed portion of the resist 12, and heat treatment is performed thereafter to solubilize the exposed portion of the resist 12. Next, as shown in FIG. 3, when a developing treatment with an alkaline solution is performed, a pillar pattern 12a is formed in a portion where a contact hole pattern is formed.
Here, as shown in Table 1 above, the pillar pattern has a better practical resolution than the contact hole pattern.
【0031】次に、図4に示すように、半導体基板11
上にネガ型のフォトレジスト16を塗布する。このフォ
トレジスト16は、露光部に酸基が発生し、熱処理を行
うと露光部が難溶化する性質を有するものである。Next, as shown in FIG. 4, the semiconductor substrate 11
A negative photoresist 16 is applied on top. This photoresist 16 has a property that an acid group is generated in the exposed portion and the exposed portion becomes insoluble when heat-treated.
【0032】所定の波長(例えば500nm以下)の光
14をレジスト12a,16に当て、露光を行う。ポジ
型フォトレジスト(ピラ−パタ−ン)12aには、酸基
が発生し、この後、熱処理を行うと、レジスト12aが
可溶化される。また、ネガ型フォトレジスト16には、
酸基が発生し、この後、熱処理を行うと、レジスト16
が難溶化される。Light 14 having a predetermined wavelength (for example, 500 nm or less) is applied to the resists 12a and 16 to perform exposure. An acid group is generated in the positive photoresist (pillar pattern) 12a, and heat treatment is performed thereafter to solubilize the resist 12a. In addition, the negative photoresist 16 has
When an acid group is generated and heat treatment is performed thereafter, the resist 16
Is insolubilized.
【0033】次に、図5に示すように、アルカリ溶液に
よる現像処理を行うと、ポジ型フォトレジスト(ピラ−
パタ−ン)12aが溶解され、コンタクトホ−ルパタ−
ンが形成される。Next, as shown in FIG. 5, a developing treatment with an alkaline solution is carried out.
Pattern) 12a is melted, contact hole pattern
Are formed.
【0034】ここで、コンタクトホ−ルパタ−ンは、上
記表1に示すピラ−パタ−ンの実用解像度と同じ実用解
像度を有しているため、コンタクトホ−ルパタ−ンの実
用解像度を向上させることができ、素子の微細化に対応
することができる。Since the contact hole pattern has the same practical resolution as that of the pillar pattern shown in Table 1 above, the practical resolution of the contact hole pattern is improved. Therefore, it is possible to cope with the miniaturization of the device.
【0035】なお、上記実施の形態では、コンタクトホ
−ルパタ−ンを形成する場合について述べたが、狭スペ
−スパタ−ンを形成する場合にも本発明が適用できるこ
とは言うまでもない。In the above embodiment, the case where the contact hole pattern is formed has been described, but it goes without saying that the present invention can be applied to the case where a narrow space pattern is formed.
【0036】図7乃至図10は、本発明を、MOSトラ
ンジスタのゲ−ト及びソ−ス・ドレイン上のコンタクト
ホ−ルの形成に適用した場合の各工程を示すものであ
る。なお、以下では、通常のノボラック系フォトレジス
トを用いてコンタクトホ−ルパタ−ンを形成する場合を
例として説明する。FIGS. 7 to 10 show the respective steps when the present invention is applied to the formation of a contact hole on the gate and the source / drain of a MOS transistor. In the following, a case of forming a contact hole pattern using a normal novolac photoresist will be described as an example.
【0037】まず、図7に示すように、半導体基板21
上に、ゲ−ト22、ソ−ス・ドレイン23を有するMO
Sトランジスタを形成する。この後、半導体基板21上
の全面に、絶縁膜24を形成する。First, as shown in FIG. 7, the semiconductor substrate 21
MO with gate 22 and source / drain 23 on top
An S transistor is formed. After that, the insulating film 24 is formed on the entire surface of the semiconductor substrate 21.
【0038】絶縁膜24上に、ポジ型のフォトレジスト
25を塗布する。そして、コンタクトホ−ルパタ−ンを
反転させたパタ−ン(ピラ−パタ−ン)を有するマスク
を用いて、所定の波長(例えば500nm以下)の光を
レジスト25に当て、露光を行う。A positive photoresist 25 is applied on the insulating film 24. Then, using a mask having a pattern (pillar pattern) obtained by inverting the contact hole pattern, light having a predetermined wavelength (for example, 500 nm or less) is applied to the resist 25 to perform exposure.
【0039】この後、アルカリ溶液による現像処理を行
うと、コンタクトホ−ルパタ−ンを形成する部分に、ピ
ラ−パタ−ン25が形成される。ここで、ピラ−パタ−
ン25は、コンタクトホ−ルパタ−ンよりも実用解像度
が良い。After that, when a developing treatment with an alkaline solution is performed, a pillar pattern 25 is formed in a portion where a contact hole pattern is formed. Here, the pillar pattern
The screen 25 has a better practical resolution than the contact hole pattern.
【0040】次に、図8に示すように、絶縁膜24上に
ネガ型のフォトレジスト26を塗布する。そして、所定
の波長(例えば500nm以下)の光をレジスト25,
26に当て、露光を行う。その結果、ポジ型フォトレジ
スト(ピラ−パタ−ン)25は、可溶となり、ネガ型フ
ォトレジスト26は、不可溶となる。Next, as shown in FIG. 8, a negative photoresist 26 is applied on the insulating film 24. Then, the resist 25 is irradiated with light having a predetermined wavelength (for example, 500 nm or less).
26, and exposure is performed. As a result, the positive type photoresist (pillar pattern) 25 becomes soluble and the negative type photoresist 26 becomes insoluble.
【0041】次に、図9に示すように、アルカリ溶液に
よる現像処理を行うと、ポジ型フォトレジスト(ピラ−
パタ−ン)25が溶解され、コンタクトホ−ルパタ−ン
が形成される。Next, as shown in FIG. 9, when a developing treatment with an alkaline solution is performed, a positive photoresist (pillar) is formed.
The pattern 25 is melted to form a contact hole pattern.
【0042】ここで、コンタクトホ−ルパタ−ンは、ピ
ラ−パタ−ンの実用解像度と同じ実用解像度を有してい
るため、コンタクトホ−ルパタ−ンの実用解像度を向上
させることができ、素子の微細化に対応することができ
る。Since the contact hole pattern has the same practical resolution as that of the pillar pattern, the practical resolution of the contact hole pattern can be improved and the device can be improved. It is possible to cope with the miniaturization of.
【0043】次に、図10に示すように、フォトレジス
ト26をマスクにして絶縁膜24をエッチングした後、
フォトレジスト26を剥離すれば、MOSトランジスタ
のゲ−ト22及びソ−ス・ドレイン23に達するコンタ
クトホ−ルが形成される。Next, as shown in FIG. 10, after the insulating film 24 is etched using the photoresist 26 as a mask,
When the photoresist 26 is peeled off, a contact hole reaching the gate 22 and the source / drain 23 of the MOS transistor is formed.
【0044】なお、本実施の形態における製造方法は、
ゲ−ト・ソ−ス・ドレインに達するコンタクトホ−ルを
形成する場合のみならず、多層配線間のコンタクトホ−
ルの形成や、DRAMのトレンチキャパシタの形成など
に適用することができる。The manufacturing method in this embodiment is
Not only when a contact hole reaching the gate source drain is formed, but also when a contact hole between the multilayer wiring is formed.
It can be applied to the formation of a trench, a trench capacitor of a DRAM, and the like.
【0045】上記製造方法によれば、1回目の露光・現
像では、ポジ型レジストを用いてピラ−パタ−ンを形成
し、2回目の露光・現像では、ネガ型レジストを塗布
し、ピラ−パタ−ンのみを溶解して、コンタクトホ−ル
パタ−ンを形成している。According to the above-mentioned manufacturing method, a pillar pattern is formed by using a positive resist in the first exposure / development, and a negative resist is applied in the second exposure / development. Only the pattern is melted to form a contact hole pattern.
【0046】従って、コンタクトホ−ルパタ−ンの実用
解像度を向上させることができ、素子の微細化に対応す
ることができる。図11乃至図17は、本発明を、ダマ
シン法における配線溝の形成に適用した場合の各工程を
示すものである。Therefore, the practical resolution of the contact hole pattern can be improved, and the device can be miniaturized. 11 to 17 show each step when the present invention is applied to the formation of the wiring groove in the damascene method.
【0047】なお、以下では、通常のノボラック系フォ
トレジストを用いて配線溝を形成する場合を例として説
明する。まず、図11に示すように、CVD法などを用
いて、半導体基板31上に絶縁膜32,33を形成す
る。In the following, a case will be described as an example where a wiring groove is formed using a normal novolac photoresist. First, as shown in FIG. 11, insulating films 32 and 33 are formed on the semiconductor substrate 31 by using the CVD method or the like.
【0048】次に、図12に示すように、絶縁膜33上
に、ポジ型のフォトレジスト34を塗布する。そして、
配線溝パタ−ンを反転させたパタ−ンを有するマスクを
用いて、所定の波長(例えば500nm以下)の光をフ
ォトレジスト34に当て、露光を行う。この後、アルカ
リ溶液による現像処理を行うと、配線溝を形成する部分
に、フォトレジスト(孤立ラインパタ−ン)34が残存
する。Next, as shown in FIG. 12, a positive photoresist 34 is applied on the insulating film 33. And
Light having a predetermined wavelength (for example, 500 nm or less) is applied to the photoresist 34 using a mask having a pattern obtained by inverting the wiring groove pattern, and exposure is performed. After that, when development processing is performed with an alkaline solution, the photoresist (isolated line pattern) 34 remains in the portion where the wiring groove is formed.
【0049】次に、図13に示すように、絶縁膜33上
にネガ型のフォトレジスト35を塗布する。そして、所
定の波長(例えば500nm以下)の光をレジスト3
4,35に当て、露光を行う。その結果、ポジ型フォト
レジスト34は、可溶となり、ネガ型フォトレジスト3
5は、不可溶となる。Next, as shown in FIG. 13, a negative photoresist 35 is applied on the insulating film 33. Then, the resist 3 is irradiated with light having a predetermined wavelength (for example, 500 nm or less).
Exposure to 4, 35 and 35 is performed. As a result, the positive photoresist 34 becomes soluble and the negative photoresist 3
5 becomes insoluble.
【0050】次に、図14に示すように、アルカリ溶液
による現像処理を行うと、ポジ型フォトレジスト34が
溶解され、配線溝パタ−ンが形成される。次に、図15
に示すように、フォトレジスト35をマスクにして絶縁
膜33をエッチングした後、フォトレジスト35を剥離
すれば、絶縁膜33に配線溝36が形成される。Next, as shown in FIG. 14, when a developing treatment with an alkaline solution is performed, the positive photoresist 34 is dissolved and a wiring groove pattern is formed. Next, FIG.
As shown in FIG. 5, after the insulating film 33 is etched using the photoresist 35 as a mask, the photoresist 35 is peeled off, whereby the wiring groove 36 is formed in the insulating film 33.
【0051】次に、図16に示すように、絶縁膜33上
に、配線溝36を完全に満たす金属膜(例えばアルミニ
ウム膜)37を形成する。次に、図17に示すように、
CMP(化学機械的研磨)法を用いて、金属膜37を研
磨し、配線溝内のみに金属膜を残存させると、配線溝内
に配線層38が形成される。Next, as shown in FIG. 16, a metal film (for example, an aluminum film) 37 that completely fills the wiring groove 36 is formed on the insulating film 33. Next, as shown in FIG.
When the metal film 37 is polished by the CMP (chemical mechanical polishing) method to leave the metal film only in the wiring groove, the wiring layer 38 is formed in the wiring groove.
【0052】なお、本実施の形態における製造方法は、
ダマシン法による配線溝を形成する場合のみならず、R
IEを用いた狭スペ−スパタ−ン配線の形成などに適用
することができる。The manufacturing method in this embodiment is
R not only when forming a wiring groove by the damascene method
It can be applied to the formation of narrow space pattern wiring using IE.
【0053】上記製造方法によれば、1回目の露光・現
像では、ポジ型レジストを用いて孤立ラインパタ−ンを
形成し、2回目の露光・現像では、ネガ型レジストを塗
布し、孤立ラインパタ−ンのみを溶解して、配線溝パタ
−ンを形成している。従って、配線溝パタ−ンの実用解
像度を向上させることができ、素子の微細化に対応する
ことができる。According to the above-mentioned manufacturing method, an isolated line pattern is formed by using a positive type resist in the first exposure / development, and a negative type resist is applied in the second exposure / development. Only the wiring is melted to form the wiring groove pattern. Therefore, the practical resolution of the wiring groove pattern can be improved, and the device can be miniaturized.
【0054】[0054]
【発明の効果】以上、説明したように、本発明のレジス
トパタ−ンの形成方法によれば、次のような効果を奏す
る。1回目の露光・現像では、ポジ型レジストを用い
て、ピラ−パタ−ン又は孤立ラインパタ−ンを形成し、
2回目の露光・現像では、ネガ型レジストを塗布し、か
つ、ポジ型及びネガ型の双方のレジストを露光してピラ
−パタ−ン又は孤立ラインパタ−ンのみを溶解し、コン
タクトホ−ルパタ−ン又は配線溝パタ−ンを形成してい
る。従って、コンタクトホ−ルパタ−ン又は配線溝パタ
−ンの実用解像度を従来よりも向上させることができ、
素子の微細化に対応することができる。As described above, according to the method of forming the resist pattern of the present invention, the following effects can be obtained. In the first exposure / development, a positive resist is used to form a pillar pattern or an isolated line pattern,
In the second exposure / development, a negative resist is applied, and both positive and negative resists are exposed to dissolve only the pillar pattern or the isolated line pattern, and the contact hole pattern is formed. Or a wiring groove pattern is formed. Therefore, the practical resolution of the contact hole pattern or the wiring groove pattern can be improved more than before.
It is possible to cope with miniaturization of elements.
【図1】本発明のレジストパタ−ンの形成方法の全工程
を概略的に示す図。FIG. 1 is a diagram schematically showing all steps of a method for forming a resist pattern according to the present invention.
【図2】本発明のレジストパタ−ンの形成方法の一工程
を示す図。FIG. 2 is a diagram showing one step of a method for forming a resist pattern of the present invention.
【図3】本発明のレジストパタ−ンの形成方法の一工程
を示す図。FIG. 3 is a diagram showing one step of a method of forming a resist pattern of the present invention.
【図4】本発明のレジストパタ−ンの形成方法の一工程
を示す図。FIG. 4 is a diagram showing one step of a method for forming a resist pattern of the present invention.
【図5】本発明のレジストパタ−ンの形成方法の一工程
を示す図。FIG. 5 is a diagram showing one step of a method for forming a resist pattern of the present invention.
【図6】本発明のレジストパタ−ンの形成方法の一工程
を示す図。FIG. 6 is a diagram showing one step of a method for forming a resist pattern of the present invention.
【図7】本発明の方法をコンタクトホ−ルパタ−ンの形
成に適用した場合の一工程を示す図。FIG. 7 is a diagram showing one step when the method of the present invention is applied to the formation of a contact hole pattern.
【図8】本発明の方法をコンタクトホ−ルパタ−ンの形
成に適用した場合の一工程を示す図。FIG. 8 is a diagram showing a step when the method of the present invention is applied to the formation of a contact hole pattern.
【図9】本発明の方法をコンタクトホ−ルパタ−ンの形
成に適用した場合の一工程を示す図。FIG. 9 is a diagram showing a step when the method of the present invention is applied to the formation of a contact hole pattern.
【図10】本発明の方法をコンタクトホ−ルパタ−ンの
形成に適用した場合の一工程を示す図。FIG. 10 is a diagram showing one step when the method of the present invention is applied to the formation of a contact hole pattern.
【図11】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 11 is a diagram showing a step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図12】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 12 is a diagram showing a step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図13】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 13 is a diagram showing a step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図14】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 14 is a diagram showing a step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図15】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 15 is a diagram showing one step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図16】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 16 is a diagram showing one step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図17】本発明の方法を配線溝パタ−ンの形成に適用
した場合の一工程を示す図。FIG. 17 is a diagram showing a step when the method of the present invention is applied to the formation of a wiring groove pattern.
【図18】従来のレジストパタ−ンの形成方法の全工程
を概略的に示す図。FIG. 18 is a diagram schematically showing all the steps of a conventional resist pattern forming method.
【図19】レジストパタ−ンの種類を示す図。FIG. 19 is a diagram showing types of resist patterns.
11,21,31 :半導体基板、 12,25,34 :ポジ型フォトレジスト、 12a :ピラ−パタ−ン、 13 :マスク、 14,17 :光、 15 :遮蔽膜、 16,26,35 :ネガ型フォトレジスト、 22 :ゲ−ト、 23 :ソ−ス・ドレイン、 24,32,33 :絶縁膜、 36 :配線溝、 37 :金属膜、 38 :配線層。 11, 21, 31: Semiconductor substrate, 12, 25, 34: Positive photoresist, 12a: Pillar pattern, 13: Mask, 14, 17: Light, 15: Shielding film, 16, 26, 35: Negative Type photoresist, 22: gate, 23: source / drain, 24, 32, 33: insulating film, 36: wiring groove, 37: metal film, 38: wiring layer.
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/30 502R 515E Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/30 502R 515E
Claims (2)
る工程と、マスクを用いて前記ポジ型レジストを部分的
に露光する工程と、前記ポジ型レジストを現像して前記
半導体基板上に第1レジストパタ−ンを形成する工程
と、前記半導体基板上にネガ型レジストを塗布する工程
と、前記第1レジストパタ−ン及び前記ネガ型レジスト
の全体を露光する工程と、前記第1レジストパタ−ン及
び前記ネガ型レジストを現像し、前記第1レジストパタ
−ンのみを溶解して前記半導体基板上に第2レジストパ
タ−ンを形成する工程とを具備することを特徴とするレ
ジストパタ−ンの形成方法。1. A step of applying a positive resist on a semiconductor substrate, a step of partially exposing the positive resist using a mask, and a step of developing the positive resist to form a first resist on the semiconductor substrate. Forming a resist pattern, applying a negative resist on the semiconductor substrate, exposing the entire first resist pattern and the negative resist, the first resist pattern and the above A step of developing a negative resist and dissolving only the first resist pattern to form a second resist pattern on the semiconductor substrate.
タ−ン又は孤立ラインパタ−ンであり、前記第2レジス
トパタ−ンは、コンタクトホ−ルパタ−ン又は狭スペ−
スパタ−ンであることを特徴とする請求項1に記載のレ
ジストパタ−ンの形成方法。2. The first resist pattern is a pillar pattern or an isolated line pattern, and the second resist pattern is a contact hole pattern or a narrow space pattern.
The method for forming a resist pattern according to claim 1, wherein the resist pattern is a pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8001630A JPH09190959A (en) | 1996-01-09 | 1996-01-09 | Resist pattern forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8001630A JPH09190959A (en) | 1996-01-09 | 1996-01-09 | Resist pattern forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09190959A true JPH09190959A (en) | 1997-07-22 |
Family
ID=11506861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8001630A Pending JPH09190959A (en) | 1996-01-09 | 1996-01-09 | Resist pattern forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09190959A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002037183A3 (en) * | 2000-10-24 | 2003-04-17 | Advanced Micro Devices Inc | Inverse resist coating process |
US6670106B2 (en) | 2000-03-21 | 2003-12-30 | Sharp Kabushiki Kaisha | Formation method of pattern |
US7026099B2 (en) * | 2002-04-24 | 2006-04-11 | Kabushiki Kaisha Toshiba | Pattern forming method and method for manufacturing semiconductor device |
US7070908B2 (en) * | 2003-04-14 | 2006-07-04 | Agilent Technologies, Inc. | Feature formation in thick-film inks |
JP2006310376A (en) * | 2005-04-26 | 2006-11-09 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2008066700A (en) * | 2006-09-08 | 2008-03-21 | Hynix Semiconductor Inc | Method of fabricating semiconductor device |
JP2014075381A (en) * | 2012-10-02 | 2014-04-24 | Disco Abrasive Syst Ltd | Wafer processing method and etching method |
-
1996
- 1996-01-09 JP JP8001630A patent/JPH09190959A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670106B2 (en) | 2000-03-21 | 2003-12-30 | Sharp Kabushiki Kaisha | Formation method of pattern |
WO2002037183A3 (en) * | 2000-10-24 | 2003-04-17 | Advanced Micro Devices Inc | Inverse resist coating process |
US7026099B2 (en) * | 2002-04-24 | 2006-04-11 | Kabushiki Kaisha Toshiba | Pattern forming method and method for manufacturing semiconductor device |
US7070908B2 (en) * | 2003-04-14 | 2006-07-04 | Agilent Technologies, Inc. | Feature formation in thick-film inks |
JP2006310376A (en) * | 2005-04-26 | 2006-11-09 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2008066700A (en) * | 2006-09-08 | 2008-03-21 | Hynix Semiconductor Inc | Method of fabricating semiconductor device |
JP2014075381A (en) * | 2012-10-02 | 2014-04-24 | Disco Abrasive Syst Ltd | Wafer processing method and etching method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3287459B2 (en) | Method for manufacturing semiconductor device | |
JP2919004B2 (en) | Pattern formation method | |
JPH06326222A (en) | Method for forming via and groove with high aspect ratio in optical image forming material or photoresist material | |
EP0142639A2 (en) | Method for forming narrow images on semiconductor substrates | |
US7368225B1 (en) | Two mask photoresist exposure pattern for dense and isolated regions | |
JPH09190959A (en) | Resist pattern forming method | |
JP4566861B2 (en) | Resist composition, method for forming resist pattern, semiconductor device and method for manufacturing the same | |
JP2000021978A (en) | Photomask and pattern formation method | |
JP3392616B2 (en) | Method for manufacturing semiconductor device | |
JPH06338452A (en) | Formation method of resist pattern | |
US6294465B1 (en) | Method for making integrated circuits having features with reduced critical dimensions | |
JP3492846B2 (en) | Method for manufacturing semiconductor device | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
KR100209366B1 (en) | Method for forming minute pattern of semiconductor device | |
JP2578930B2 (en) | Pattern formation method | |
JP3017776B2 (en) | Pattern formation method | |
JPH06349724A (en) | Manufacture of semiconductor device | |
JPH06349728A (en) | Formation of resist pattern | |
KR100220940B1 (en) | Method of manufacturing fine pattern of semiconductor device | |
KR100569537B1 (en) | Method for Forming Photoresist Pattern of Semicoductor Device | |
KR970004428B1 (en) | A method for manufacturing semiconductor devices | |
TW419721B (en) | Method of reducing line width of pattern by resist silylation process | |
JP3243904B2 (en) | Method of forming resist pattern | |
KR20000045425A (en) | Method for fabricating fine pattern | |
JPH01302724A (en) | Manufacture of semiconductor device |