JPH09186239A - 集積回路の物理的設計から寄生容量値を抽出する方法 - Google Patents

Abstract

(57)【要約】 【課題】多層導体を有する集積回路の物理的設計から側
方結合容量値および周縁容量値をより正確に抽出するこ
とのできる方法を提供する。 【解決手段】本発明の一実施例によれば、各導体の１つ
以上の側方エッジを識別するステップ（５８）と、所与
の側方エッジ（６０）の上方及び／又は下方の層に存在
するいくつかの導体に基づいて、各導体の側方エッジを
エッジ断片に断片化するステップ（６０）と、各エッジ
断片に側方に隣接するエッジ断片を識別するステップ
（６２）と、エッジ断片とその側方に隣接するエッジ断
片のそれぞれとの間の１つ以上の関係を計算するステッ
プ（６４、６６）と、各エッジ断片毎に寄生容量データ
を検索するステップ（６８）と、検索した寄生容量デー
タを用いて各エッジ断片毎に１つ以上の寄生容量値を計
算するステップ（７０）とを有する寄生容量値抽出方法
が提供される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路の物理的設計
から寄生容量値を抽出する方法に関するものであり、と
りわけ、集積回路の物理的設計から側方結合容量値及び
周縁容量値を抽出する方法に関するものである。

【０００２】

【従来の技術】集積回路（ＩＣ）は、数百万までの電気
コンポーネント（トランジスタ、抵抗器、コンデンサ、
及び、ダイオードを含む）及びその相互接続（通常は、
金属ワイヤ）を納めた小型デバイスである。ＩＣのコン
ポーネント及びその相互接続（集合的に、「導体」と呼
ぶことにする）は、層をなすように構成されている。各
層は、数千の導体を備えることが可能である。二酸化珪
素（ＳｉＯ２）非導電性材料または誘電体材料を用い
て、層、および層内の導体の両方が分離される。１つの
層からもう１つの層への接続は、誘電体の「バイア」を
介して行われ、導体の全てが協働して、所望の機能（デ
ータの記憶、信号の処理、または、デバイスの制御のよ
うな）を実施することができるようになっている。

【０００３】図１には、典型的なＩＣの断面図が示され
ている。図示のＩＣが、５層の導体から構成されている
点に留意されたい。下部の２層、基板及びポリ（ポリシ
リコンの略）は、ＩＣのトランジスタのビルディング・
ブロックである。ポリの上部層（金属１、金属２、及
び、金属３）は、下部層に設けられたトランジスタを接
続するワイヤ及び他の導体から構成される。

【０００４】図１の最も右側の金属３導体の断面が、ほ
ぼ１μｍ×１μｍの寸法を備えているものとすると、Ｉ
Ｃの導体は極めて小さいものであり、間隔が極めて接近
していることが分かる。

【０００５】図１における導体の間隔が接近しているの
で、寄生容量と呼ばれる現象が生じることになる。容量
は、互いに電気的に接続されていない２つの導体間に存
在する自然現象であり、導体の近接度が密になるほど、
容量が大きくなる。寄生容量と命名された理由は、ＩＣ
の導体が極めて密に近接しているために生じる望ましく
ない効果であることによる。図２のＩＣ断面に示すよう
に、寄生容量（導体間の曲線で表示）は、互いに密に近
接している全ての導体間において重要である。

【０００６】ＩＣ導体に起因する寄生容量を計算するた
め、容量は、図３のように、成分に分割され、モデル化
することが可能である。図３には、寄生容量の３つの成
分、すなわち、領域容量（ＣＡ）、側方結合容量（Ｃ
Ｌ）、及び、周縁容量（ＣＦ）が識別されている。

【０００７】領域容量（「平行板」容量とも呼ばれる）
は、２つの重なる導体の上部表面と下部表面の間に存在
する寄生容量の成分である。該成分は、比較的計算が容
易であり、いくつかの寄生容量抽出ツールによって抽出
することが可能である。

【０００８】側方結合容量（「側方」、「隣接トレー
ス」、「近接体」、または、「ライン間」容量とも呼ば
れる）は、２つの導体の隣接する側方エッジ間に存在す
る寄生容量の成分である。

【０００９】周縁容量（「エッジ」または「周辺」容量
とも呼ばれる）は、第１の導体の側方エッジと、第１の
導体の側方エッジに重なる第２の導体の上部表面及び下
部表面のいずれかとの間に存在する寄生容量の成分であ
る。該成分は、本質的に、導体の側方エッジにおける周
縁効果によって生じる領域容量成分に対する歪みであ
る。

【００１０】寄生容量の望ましくない効果とは、回路を
通る電気信号の伝搬が遅くなり、この結果、ＩＣの動作
可能な速度が遅くなるということである。ＩＣの寄生容
量成分をＩＣの物理的設計から抽出することが可能であ
れば、これを利用して、回路における各信号の遅延を推
定することが可能である（タイミング分析として知られ
るプロセス）。この情報を利用して、ＩＣにおける導体
の物理的レイアウトを調整し、ＩＣ回路の性能を最適化
することが可能である。

【００１１】従来、ＩＣ導体は、比較的幅が広く、側方
において比較的間隔を大きく離して配置されていた（層
内において並列に）。こうした構成の場合、側方結合容
量値は小さかった。周縁容量値は、ほぼ完全に導体のエ
ッジの上方及び／下方の層によって決まった。側方結合
容量値、及び、周縁容量値に対する側方間隔の効果は、
回路の全寄生容量のほぼ１４％であった。結果として、
これらの成分は、ＩＣの寄生容量の抽出において無視さ
れることが多かった。

【００１２】近年になって、ＩＣ製造技術に多くの変化
が生じるようになった。ＩＣの生産は、サブミクロンの
段階に入った。導体のサイズが小さくなり、ＩＣ製造プ
ロセスによって、導体の間隔をより密にして配置するこ
とが可能になっている。さらに、ＩＣは垂直配置が多く
なっている。それらは、相互接続された素子の密集した
多くの層から構成される。ＩＣ製造プロセスの変化によ
って、寄生容量抽出に側方効果を含めることの重要性が
高まってきた。寄生容量の周縁及び側方結合成分に起因
する寄生容量は、今や信号の全寄生容量の９０％までを
占めている（実際のところ、領域容量値は、導体幅が狭
くなったために減少した）。寄生容量は、回路タイミン
グにかなりの影響を及ぼすものであり、従って、もは
や、寄生容量の最大成分として側方効果を無視すること
はできない。

【００１３】垂直方向における導体間隔の減少は緩やか
であったが、導体の側方間隔は、大幅に減少した。結果
として、寄生容量を計算しなければならない方法に変化
が生じた。側方結合容量は、１）導体間隔、２）２つの
導体が並んで延びる長さ、及び、３）所与の側方エッジ
の上方及び／または下方の層における他の導体の存在に
よって決まる。側方結合容量は、所与の側方エッジの上
方及び／下方に延びる導体に基づいて５０％ほど変化す
る可能性がある。側方結合容量は、全寄生容量の大きい
部分を占めるようになったので、この変化は、ＩＣの物
理的設計から正確な寄生容量を抽出する際に考慮しなけ
ればならない重要な要素になった。周縁容量は、１）異
なる層の２つの導体間における間隔および重なり度、及
び、２）単一層における導体の側方間隔によって決ま
る。

【００１４】図面中の図２には、側方結合容量及び周縁
容量の依存性が示されている。導体１（ＣＯＮＤ．１）
の最も右側のエッジと導体４（ＣＯＮＤ．４）との間の
周縁容量成分が、導体１の最も左側のエッジと導体４の
上部表面との間における周縁容量成分よりも大幅に小さ
い点に留意されたい。これは、導体２（ＣＯＮＤ．２）
が導体１の最も右側のエッジに密に近接しているためで
ある。同様に、導体２と１の間の側方結合容量成分は、
導体２と３（ＣＯＮＤ．３）の間の側方結合容量よりも
大幅に小さい。これは、導体４が導体２の最も左側のエ
ッジに密に近接しているためである。

【００１５】既存の寄生容量抽出ツールでは、ＩＣの物
理的設計から正確な側方結合容量値及び周縁容量値を効
率よく抽出することはできない。いかなる抽出をも行う
ことが可能な分析ツールにも、２つの主たる欠点があ
る。まず、多くの寄生容量値抽出方法は、初期ＩＣの単
純で「空間の広い」設計に基づいて、抽出ツールの動作
速度を高めようとしている。これらのツールは、上記パ
ラグラフにおいて識別された側方効果に基づく抽出を実
施するものではない。従って、これらのツールが抽出す
る寄生容量値は、決して正確なものではなく、回路のタ
イミング問題の分析にはほとんど役に立たない。第２
に、より正確な抽出ツール（２次元及び３次元分析に基
づく）によって、全ての寄生容量値が個別に抽出され
る。これらのツールは、かなりの正確さをもたらすが、
極めて低速であり、少数の導体についてしか利用するこ
とはできない。

【００１６】

【発明が解決しようとする課題】本発明の主たる目的
は、ＩＣの物理的設計から寄生容量値を抽出する、新規
の効率的な、コンピュータで実施する方法を提供するこ
とにある。

【００１７】本発明のもう１つの目的は、所与の側方導
体エッジの上方及び／または下方に延びる導体によって
決まる側方結合容量値を抽出する方法を提供することに
ある。

【００１８】本発明のもう１つの目的は、所与の側方導
体エッジに側方に隣接した導体によって決まる周縁容量
値を抽出する方法を提供することにある。

【００１９】本発明のさらにもう１つの目的は、ＩＣに
関連した寄生容量値のより正確なモデル化が行われる方
法を提供することにある。

【００２０】本発明のもう１つの目的は、ＩＣのタイミ
ング分析、最適化、シミュレーション、設計、レイアウ
ト、及び、他のテスト・ツールの効果的な運用のための
より優れた基礎をもたらす方法を提供することにある。

【００２１】本発明のさらにもう１つの目的は、寄生容
量値の抽出において正確さと速度のバランスをとる方法
を提供することにある。

【００２２】

【課題を解決するための手段】以上の目的の実現に関し
て、発明者は、プログラマブル・コンピュータにおいて
実施すべき、複数導体層から構成される集積回路の物理
的設計から寄生容量値を抽出する方法を考案した。この
方法は、各導体の側方エッジを識別するステップと、所
与の側方エッジの上方及び／または下方に存在するいく
つかの導体に基づいて、各導体の側方エッジをエッジ断
片に断片化するステップと、各エッジ断片に側方に隣接
するエッジ断片を識別するステップと、エッジ断片とそ
の側方に隣接するエッジ断片のそれぞれとの間における
１つ以上の関係を計算するステップと、各エッジ断片毎
に寄生容量データを検索するステップと、検索された寄
生容量データを利用して、各エッジ断片毎に１つ以上の
寄生容量値を計算するステップから構成される。

【００２３】上記方法は、寄生容量の側方効果（すなわ
ち、所与の側方導体エッジの上方及び／または下方に延
びる導体の存在に基づく側方結合容量、及び、２つの導
体の隣接する側方エッジ間における側方間隔に基づく周
縁容量）を考慮したものであるので、先行方法の欠点が
克服されることになる。

【００２４】本発明の以上の及びその他の重要な利点及
び目的については、添付の説明、図面、及び、請求項に
おいてさらに説明されているか、あるいは、それらから
明らかになるであろう。

【００２５】

【実施例】図面及び本説明には、一般に、複数導体層か
ら構成される集積回路（ＩＣ）の物理的設計から寄生容
量値を抽出する方法が開示されている。この方法には、
ＩＣにおける各導体の１つ以上の側方エッジを識別する
ステップ（５８）と、次に、所与の側方エッジの上方及
び／または下方の層に存在するいくつかの導体に基づい
て、識別された側方エッジをエッジ断片に断片化するス
テップ（６０）が含まれている。各エッジ断片に側方に
隣接するエッジ断片が、識別される（６２）。エッジ断
片とその側方に隣接するエッジ断片のそれぞれとの間に
おける１つ以上の関係が計算される（６４、６６）。各
エッジ断片の寄生容量データが検索され（６８）、それ
を利用して、各エッジ断片毎に１つ以上の寄生容量値が
計算される（７０）。この方法は、専用プログラマブル
・コンピュータ７２によって実施するか、あるいは、コ
ンピュータ７２のプログラミングが可能な物理的記憶媒
体７４にコードとして記憶することが可能である。

【００２６】この方法の概要は以上の通りであるが、次
に、該方法に関してさらに詳細な説明を行うものとす
る。

【００２７】ＩＣにおける全ての導体は、側方エッジ、
上部表面、及び、下部表面から構成される。隣接する側
方エッジは、互いに向かい合い、単なるスペース（ギャ
ップ、または、誘電体）によって隔てられただけの、同
じ層または隣接する層における側方エッジである。現
在、領域容量値を抽出するのに適した方法は存在する
が、ＩＣにおける多数の導体について側方結合容量値及
び周縁容量値を抽出するのに適した方法は存在しない。

【００２８】寄生容量値（側方結合及び周縁）を抽出す
るための方法は、３つの要素に基づくものである。これ
らの要素は、１）２つの導体の隣接する側方エッジ間に
おける間隔、２）２つの導体の隣接する側方エッジが互
いに並んで延びる長さ、及び、３）導体の側方エッジの
上方及び／または下方における導体の存在である。

【００２９】該方法の望ましい実施例（図１１）は、Ｉ
Ｃにおける全ての側方導体の識別（５８）から開始され
る。側方エッジは、ＩＣの物理的設計（すなわち「アー
トワーク」）から識別し、幾何学座標としてコンピュー
タ７２のメモリに記憶しておくことが可能である。

【００３０】次に、側方エッジが、所与の側方エッジの
上方及び／または下方に延びる導体の存在に基づいて、
１つ以上のエッジ断片に断片化される。エッジ断片は、
（．．．上方２、上方１、トレース、下方１、下方
２．．．）といった導体シーケンスから構成されるが、
ここで、トレースは、断片化すべき側方エッジを備える
導体を表している。「．．．上方２、上方１」の表示
は、「トレース」の上方に延びる個々の層に存在する導
体を表している。同様に、「下方１、下方２」の表示
は、「トレース」の下方に延びる個々の層に存在する導
体を表している。

【００３１】所与の側方エッジの上方及び／または下方
に延びる全ての導体が、エッジに起因する寄生容量に影
響する可能性があるが、望ましい実施例の場合、所与の
エッジ断片を識別する１組の導体は、１）所与の側方エ
ッジのすぐ上方及び／または下方に存在する導体、及
び、２）やはり、所与の側方エッジに重なる導体（すな
わち、２つの側方に隣接するエッジ間の誘電体の上に延
びる導体）に限定される。エッジ断片の識別に用いられ
る導体の数を制限することによって、コンピュータ７２
が実施すべき操作数が制限され、従って、該方法全体と
しての効率が増すことになる。全てではないとしても、
寄生容量の大部分が、側方エッジのすぐ上方及び／また
は下方の導体か、または、エッジにすぐ隣接した導体に
起因すると考えられるため、正確さの損失は無視するこ
とが可能である。

【００３２】代替案として、コンピュータ７２は、所与
の側方エッジの所定の距離内において重なるか、また
は、存在する導体だけを探すようにプログラミングする
ことが可能である（エッジ断片及び／または隣接するエ
ッジ断片の識別において所定の距離内の導体だけしか利
用しない）。

【００３３】ある層の導体が、エッジの上方及び／また
は下方に延びるが、エッジと重ならない場合、エッジ断
片シーケンスによって、その特定の層に導体が存在しな
いことが分かる。要するに、導体がエッジに重ならず、
側方に隣接する２つの導体間のギャップ内に入り込む場
合、その寄生容量に対する影響は、計算効率のために無
視することが可能な、取るに足りないものでしかないと
いうことになる。

【００３４】エッジ断片化（６０）は、幾何学的ＡＮＤ
及びＡＮＤＮＯＴ演算を用いて実施することが可能であ
る。エッジの上方及び／または下方に延びる導体に変化
があれば、新しい断片が生成され、その幾何学座標が、
メモリに記憶される。側方導体エッジは、どれでも、多
くのエッジ断片から構成することが可能であり、各断片
は、１）それが構成するエッジに対するポインタ、及
び、２）エッジ断片を構成する導体のシーケンスを含
む、いくつかのデータ成分と共にメモリに記憶されてい
る。上述のように、エッジのすぐ上方または下方の導体
（層ではなく）だけが、寄生容量にかなりの影響を及ぼ
すことになる。従って、エッジ断片化（６０）を実施す
る際には、所与の側方エッジのすぐ上方またはすぐ下方
に延びる導体に変化が生じる場合に限って、新しいエッ
ジ断片が生成されると、メモリのセーブが可能になる。

【００３５】例えば、図４に占めすＩＣ領域を参照す
る。この方法は、全ての導体の側方エッジを識別する
（５８）ことによって開始される。この方法は、図４に
おけるいくつかの側方エッジを識別するものであるが、
この方法の適用は、２つの金属１導体２０、２２の側方
に隣接するエッジに制限される。説明しやすくするた
め、各導体タイプ（金属１、ポリ等）によって、ＩＣに
おける特定の導体層が識別され、ＩＣ層の順番が、上か
ら下に、金属３、金属２、金属１、ポリであると仮定す
る。

【００３６】金属１導体２０、２２の側方エッジを識別
した（５８）後、該側方エッジは、エッジ断片に断片化
しなければならない（６０）。ギャップの左側のエッジ
１は、ｆ１及びｆ２で表示の２つの断片に断片化され
る。ギャップの右側のエッジ２は、ｆ３、ｆ４、ｆ５、
及び、ｆ6で表示の４つの断片に断片化される。各断片
は、その両端部から延びる断片とは異なる導体シーケン
スを構成する。

【００３７】隣接する金属１導体２０、２２のエッジの
それぞれを断片化した後、各エッジ断片に対応する側方
に隣接するエッジ断片が識別される（６２）。側方に隣
接するエッジ断片が、エッジ断片の記憶されている幾何
学座標の比較によって判定される。図４において、エッ
ジ断片ｆ１とｆ3、ｆ１とｆ４、ｆ１とｆ５、ｆ２とｆ
５、及び、ｆ２とｆ６の隣接を識別することが可能であ
り、これらは、それぞれ、図５〜９の層断面図に示され
ている。

【００３８】図５〜９において、点線として個々のエッ
ジ断片を識別する導体シーケンスが識別される。例え
ば、図５の最も左側の点線３０は、エッジ断片ｆ１の導
体シーケンスに対応し、図５の最も右側の点線３２は、
エッジ断片ｆ３の導体シーケンスに対応する。エッジ断
片ｆ１の導体シーケンスは、図６及び７の最も左側の点
線３４、３８によっても表示されている。同様に、エッ
ジ断片ｆ２の導体シーケンスは、図８及び９の最も左側
の点線に対応し、エッジ断片ｆ４、ｆ５、及び、ｆ６の
導体シーケンスは、それぞれ、図７〜９の最も右側の点
線４０、４４、４８に対応する。図６の最も左側のエッ
ジ・タイプ３４には、金属１導体２０、２２、及び、金
属２導体２４以外に、金属３導体２６も見受けられる
が、新しいエッジ断片の生成に影響を及ぼすことが可能
な導体だけが、エッジのすぐ上方及び／または下方に延
びる導体とみなされる限りにおいて、エッジ断片は、や
はりｆ１として識別される。同様に、ポリ２８ブロック
の上方部分（図４）は、エッジ２に重なることができな
いので、ポリ２８ブロックの上方部分によって、エッジ
断片ｆ５及びｆ６の間に追加エッジ断片が形成されるこ
とはない。

【００３９】側方に隣接するエッジ断片の各対毎に、少
なくとも２つの関係、すなわち、１）断片間の間隔（距
離）（６４）、及び、２）２つの断片が互いに並んで延
びている長さ（６６）の計算が行われる。

【００４０】もう１度図４〜７を参照すると明らかなよ
うに、エッジ断片ｆ１は、エッジ断片ｆ３、ｆ４、及
び、ｆ５に対し側方に隣接している。同様に、エッジ断
片ｆ２は、エッジ断片ｆ５及びｆ６に対し側方に隣接し
ている（図４、８、及び、９）。図４の例の場合、隣接
する金属１導体２０、２２のエッジ間の間隔は、均一で
ある。しかし、これは、そうである必要はない。

【００４１】個々のエッジ断片が側方に隣接するエッジ
断片と並んで延びる長さは、変動する。例えば、エッジ
断片ｆ３及びｆ４は、それぞれ、全体として、ｆ1と並
んで延びている。一方、ｆ１の個々の長さは、ｆ３、ｆ
４、及び、ｆ５と並んで延びている。

【００４２】エッジの断片化（６０）が済み、側方に隣
接するエッジ断片が識別され（６２）、その２つの間に
おける１つ以上の関係が計算されると（６４、６６）、
各エッジ断片毎に、寄生容量データが検索される。寄生
容量データは、テーブル・ルックアップ・プロセスを通
じて検索することが可能である。しかし、このデータ
は、基本定数と１つ以上の曲線の当てはめ公式の組み合
わせを利用して生成される。

【００４３】図１２には、寄生容量データの典型的な表
が示されている。こうした表は、特定のＩＣプロセスに
存在する可能性のあるさまざまなエッジ断片導体シーケ
ンスに対応する（ＩＣプロセスでは、特定のＩＣ製造プ
ロセスの制限内において可能性のあるさまざまな導体サ
イズ、導体間隔、及び、導体の重なる可能性が指示され
る）。ＩＣプロセス内において可能性のある各エッジ断
片は、寄生容量データに関するそれ自体の独自の表に関
連している（表は、全て、図１２のものと同様の形態で
ある）。従って、ＩＣプロセスによって、５０の異なる
エッジ断片（異なる導体シーケンス）を生成することが
可能であれば、表から寄生容量値を抽出するコンピュー
タ７２は、それぞれ、図１２の表と同様の５０のデータ
表にアクセスしなければならない。領域、側方結合、及
び、周縁容量データは、所与のエッジ断片の上方及び／
または下方の層に存在する導体だけでなく、エッジ断片
とその側方に隣接するエッジ断片との間の間隔にも基づ
くものであるという点に留意されたい。従来の寄生容量
抽出ツールは、側方に隣接するエッジ断片間における間
隔の関数としてのみ側方結合容量の計算を行い、所与の
エッジの上方及び／または下方の層に存在する導体につ
いてのみ周縁容量の計算を行った。

【００４４】寄生容量データを検索するテーブル・ルッ
クアップ法よりもデータ生成のほうが望ましい。寄生容
量データは、所与のエッジ断片に対応する少数の基本定
数を曲線の当てはめ公式に挿入して、これにより、所望
の寄生容量データを生成することによって生成可能であ
る。公式Ｃ＝ｌｅｎｇｔｈ^*Ｂ^*ｅ^-space/A（ここで、Ａ
及びＢは、定数であり、「ｌｅｎｇｔｈ」は、互いに並
んで延びる、２つの側方に隣接したエッジ断面の長さで
あり、「ｓｐａｃｅ」は、２つの側方に隣接したエッジ
断片間の距離である）のような、非整数指数を利用した
指数曲線当てはめ公式を利用することにより、寄生容量
データ表に含まれるデータにほぼ近似させることが可能
である。図１３を参照されたい。しかし、正確さと計算
速度（実行時間）とのバランスをとることが必要になる
場合が多い。エッジ断片の上方または下方に層が存在し
ない場合、公式Ｃ＝（Ａ^*ｌｅｎｇｔｈ）／（Ｂ＋ｓｐ
ａｃｅ）を利用して、寄生容量データ表のラインに近似
させることが可能である（ここで、Ａ及びＢは、記憶さ
れている定数であり、「ｌｅｎｇｔｈ」は、２つの側方
に隣接するエッジ断片が互いに並んで延びている長さで
あり、「ｓｐａｃｅ」は、２つの側方に隣接するエッジ
断片間の距離である）。エッジの上方または下方に層が
存在する場合、Ｃ＝（Ａ^*ｌｅｎｇｔｈ）／（Ｂ＋ｓｐ
ａｃｅ²）を利用して、表のデータに近似させることが
可能であり、ここで、Ａ及びＢは、やはり、記憶されて
いる定数を表している。層がしっかりと挟まれている場
合、公式Ｃ＝（Ａ^*ｌｅｎｇｔｈ）／（Ｂ＋ｓｐａｃ
ｅ³）が有効であった。

【００４５】適合する寄生容量データの検索及び／また
は生成（６８）が済むと、寄生容量値の計算が可能であ
る。側方結合容量値及び周縁容量値は、側方に隣接する
エッジ断片の各対毎に計算される。側方に隣接するエッ
ジ間における側方結合容量の計算においては、側方に隣
接するエッジのそれぞれから側方結合容量の１／２を導
き出すのが望ましい。こうすることによって、単一導体
に起因すると考えられる全寄生容量を求める上におい
て、計算が大幅に単純化され、容量値の合計が可能にな
る。側方結合容量の１／２は、容量計算を単一エッジに
対する依存性に制限することによって計算される。エッ
ジ断片の容量値が、それと側方に隣接するエッジ断片と
の関係（すなわち、間隔及び並んで延びる長さ）によっ
て決まるということと、その容量値が、側方に隣接する
エッジ断片の導体シーケンスによって決まるということ
は同じではない。関係には、２次元分析が必要である
が、関係と導体シーケンスには、３次元分析が必要にな
る。この方法のテストによって明らかになったのは、こ
の単純化によってシステム性能がけた外れに向上し、正
確度は最小限の低下だけにとどまるということである。
単純化の利点は、５０のエッジ断片導体シーケンスから
構成されるＩＣが、２，５００タイプの側方に隣接する
エッジ対から構成されるという実情を知ることによって
認識することができる。

【００４６】図１０には、寄生容量の抽出（５０）が、
ＩＣ分析という大きい概念の中にどのように納まるかが
示されている。寄生容量の抽出を実施するコンピュータ
７２は、入力としてＩＣのアートワーク（物理的設計）
を必要とする。アートワークは、手動レイアウト、標準
セルまたはブロック・ルータから経路選択されるセル・
ライブラリ、データ経路、メモリ、または、パッド・フ
レーム・ジェネレータを含む、さまざまな供給源から生
じる可能性がある。アートワークがありさえすれば、寄
生容量値の抽出が可能になる。抽出された値と、ＩＣの
概略図（トランジスタ・レベルまたはゲート・レベル）
及びコンテキストを組み合わせることによって、トラン
ジスタ・レベルのタイミング分析（５２）、遅延計算
（５４）、セルに基づくタイミング分析（５６）、最適
化、シミュレーション等を実施することが可能になる。

【００４７】本発明の例証となる、現在のところ望まし
い実施例について詳細な解説を行ってきたが、もちろ
ん、本発明の概念は、別様にさまざまに具現化し、用い
ることが可能である。

【００４８】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００４９】[実施態様１]複数の導体層を有する集積回
路（ＩＣ）の物理的設計から寄生容量値を抽出する方法
であって、 ａ）ＩＣにおける各導体の１つ以上の側方エッジを識別
するステップ（５８）と、 ｂ）ＩＣにおける各導体毎に、所与の側方エッジの上方
及び／または下方の層に存在するいくつかの導体に基づ
いて、その側方エッジをエッジ断片に断片化するステッ
プ（６０）と、 ｃ）各エッジ断片毎に、その側方に隣接するエッジ断片
を識別するステップ（６２）と、 ｄ）各エッジ断片毎に、それとその側方に隣接するエッ
ジ断片のそれぞれとの間における１つ以上の関係を計算
するステップ（６４、６６）と、 ｅ）各エッジ断片毎に、寄生容量データを検索するステ
ップ（６８）と、 ｆ）ステップｄ）の寄生容量データを用いて、各エッジ
断片に関する１つ以上の寄生容量値を計算するステップ
（７０）と、を備えて成る抽出方法。

【００５０】[実施態様２]所与の側方エッジの上方及び
／または下方の層に存在するいくつかの導体が、前記所
与の側方エッジのすぐ上方及び／または下方に位置する
導体だけから構成されることを特徴とする、実施態様１
に記載の抽出方法。

【００５１】[実施態様３]所与の側方エッジの上方及び
／または下方の層に存在するいくつかの導体が、前記所
与の側方エッジに重なる導体だけから構成されることを
特徴とする、実施態様１に記載の抽出方法。

【００５２】[実施態様４]各エッジ断片とその側方に隣
接するエッジ断片のそれぞれとの間における１つ以上の
関係を計算するステップ（６４、６６）が、 ａ）各エッジ断片毎に、その側方に隣接するエッジ断片
のそれぞれまでの距離を計算するステップ（６４）と、 ｂ）各エッジ断片毎に、その側方に隣接するエッジ断片
のそれぞれと並んで延びるその長さを計算するステップ
（６６）と、を備えて成ることを特徴とする、実施態様
１に記載の抽出方法。

【００５３】[実施態様５] ａ）所与の側方エッジの上方及び／または下方の層に存
在するいくつかの導体に基づいて、各導体の側方エッジ
をエッジ断片に断片化するステップ（６０）が、前記所
与の側方エッジの所定の距離内にある、所与の側方エッ
ジの上方及び／または下方の層に存在する導体に基づい
て断片化するステップを含み、 ｂ）各断片の側方に隣接するエッジ断片を識別するステ
ップ（６２）が、前記所与の側方エッジの所定の距離内
にある、側方に隣接するエッジ断片だけを識別するステ
ップを含む、ことを特徴とする、実施態様１に記載の抽
出方法。

【００５４】[実施態様６]各エッジ断片毎に寄生容量デ
ータを検索するステップ（６８）が、 ｉ）所与のエッジ断片の上方及び／または下方の層に存
在するいくつかの導体と、 ｉｉ）実施態様１のステップｃ）において計算された１
つ以上の関係と、によって決まる、側方結合容量及び周
縁容量データを検索するステップを含むことを特徴とす
る、実施態様１に記載の抽出方法。

【００５５】[実施態様７]各エッジ断片毎に寄生容量デ
ータを検索するステップ（６８）が、１つ以上の基本定
数及び曲線当てはめ公式を利用して、最初に寄生容量デ
ータを生成するステップを含むことを特徴とする、実施
態様６に記載の抽出方法。

【００５６】[実施態様８]各エッジ断片毎に１つ以上の
寄生容量値を計算するステップ（７０）が、 ａ）各エッジ断片毎に、前記エッジ断片の側方に隣接す
るエッジ断片のそれぞれに対する側方結合容量の１／２
を計算するステップと、 ｂ）各エッジ断片毎に、前記側方エッジの上方及び／ま
たは下方における任意の導体に対する周縁容量を計算す
るステップと、を備えて成ることを特徴とする、実施態
様１に記載の抽出方法。

【００５７】[実施態様９]複数の導体層を有し、各導体
が１つ以上の側方エッジを備える、集積回路（ＩＣ）の
物理的設計から寄生容量値を抽出するためのプログラマ
ブル・コンピュータ（７２）であって、 ａ）所与の側方エッジの上方及び／または下方の層に存
在するいくつかの導体に基づいて、前記ＩＣにおける各
導体の側方エッジをエッジ断片に断片化する（６０）た
めの手段と、 ｂ）各エッジ断片に側方に隣接したエッジ断片を識別す
る（６２）ための手段と、 ｃ）各断片とその側方に隣接するエッジ断片との間にお
ける１つ以上の関係を計算する（６４、６６）ための手
段と、 ｄ）各エッジ断片毎に寄生容量データを検索する（６
８）ための手段と、 ｅ）ステップｄ）で検索された寄生容量データを用い
て、各エッジ断片毎に１つ以上の寄生容量値を計算する
（７０）ための手段と、を備えたプログラマブル・コン
ピュータ。

【００５８】[実施態様１０]複数の導体層を有し、各導
体が１つ以上の側方エッジを備える、集積回路（ＩＣ）
から寄生容量値を抽出するように、コンピュータ（７
２）にプログラミングを施すことが可能な物理的記憶媒
体（７４）であって、 ａ）所与の側方エッジの上方及び／または下方の層に存
在するいくつかの導体に基づいて、ＩＣにおける各導体
の側方エッジをエッジ断片に断片化する（６０）ための
手段と、 ｂ）各エッジ断片に側方に隣接するエッジ断片を識別す
る（６２）ための手段と、 ｃ）各断片とその側方に隣接するエッジ断片のそれぞれ
との間における１つ以上の関係を計算する（６４、６
６）ための手段と、 ｄ）各エッジ断片毎に寄生容量データを検索する（６
８）ための手段と、 ｅ）ステップｄ）において検索された寄生容量データを
用いて、各エッジ断片毎に１つ上の寄生容量値を計算す
る（７０）ための手段と、を備えて成る記憶媒体。

【００５９】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、ＩＣに関連した寄生容量値のより正確なモデ
ル化を行なうことができるとともに、その計算速度を犠
牲にすることも無い。

【図面の簡単な説明】

【図１】いくつかのＩＣ導体層及びその導体トレースに
関する断面図である。

【図２】寄生容量のフィールド・ラインを加えた、図１
の２つの導体層に関する分解断面図である。

【図３】寄生容量フィールドが領域、周縁、及び、側方
結合容量としてモデル化された、図２に示すような、図
１の２つの導体層に関する断面図である。

【図４】互いに上方及び／または下方に延びるいくつか
のＩＣ導体層に関する平面図である。

【図５】図４において識別された第１の対をなす隣接す
るエッジ断片（ｆ１およびｆ３）に関する断面図であ
る。

【図６】図４において識別された第２の対をなす隣接す
るエッジ断片（ｆ１およびｆ４）に関する断面図であ
る。

【図７】図４において識別された第３の対をなす隣接す
るエッジ断片（ｆ１およびｆ５）に関する断面図であ
る。

【図８】図４において識別された第４の対をなす隣接す
るエッジ断片（ｆ２およびｆ５）に関する断面図であ
る。

【図９】図４において識別された第５の対をなす隣接す
るエッジ断片（ｆ２およびｆ６）に関する断面図であ
る。

【図１０】寄生容量抽出システムに対して可能性のある
入力及び出力の略図である。

【図１１】ＩＣから寄生容量値を抽出するための方法に
伴う可能性のあるステップのフローチャートである。

【図１２】寄生容量データ表の典型的な部分を示す図で
ある。

【図１３】図１２のデータ表に含まれるデータを示す図
である。

【図１４】図１１の方法を実施することが可能な専用プ
ログラマブル・コンピュータを示す図である。

【図１５】図１１の方法を実施するコンピュータ・プロ
グラムを記憶することが可能な物理的記憶媒体を示す図
である。

【符号の説明】

２０：金属１ ２２：金属１ ２４：金属２ ２６：金属３ ２８：ポリ ７２：専用プログラマブル・コンピュータ ７４：物理的記憶媒体

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の導体層を有する集積回路（ＩＣ）の
   物理的設計から寄生容量値を抽出する方法であって、 前記ＩＣにおける各導体の１つ以上の側方エッジを識別
   するステップと、 前記ＩＣにおける各導体毎に、所与の側方エッジの上方
   及び／または下方の層に存在するいくつかの導体に基づ
   いて、その側方エッジをエッジ断片に断片化するステッ
   プと、 前記各エッジ断片毎に、その側方に隣接するエッジ断片
   を識別するステップと、 前記各エッジ断片毎に、それとその側方に隣接するエッ
   ジ断片のそれぞれとの間における１つ以上の関係を計算
   するステップと、 前記各エッジ断片毎に、寄生容量データを検索するステ
   ップと、 前記寄生容量データを用いて、各エッジ断片に関する１
   つ以上の寄生容量値を計算するステップと、 を備えて成る抽出方法。