JPH09186139A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH09186139A
JPH09186139A JP8000579A JP57996A JPH09186139A JP H09186139 A JPH09186139 A JP H09186139A JP 8000579 A JP8000579 A JP 8000579A JP 57996 A JP57996 A JP 57996A JP H09186139 A JPH09186139 A JP H09186139A
Authority
JP
Japan
Prior art keywords
film
etching
dry etching
crystal silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8000579A
Other languages
English (en)
Inventor
Ichiro Tanaka
一郎 田中
Tatsumi Shoji
辰美 庄司
Akira Funagoshi
章 冨名腰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8000579A priority Critical patent/JPH09186139A/ja
Publication of JPH09186139A publication Critical patent/JPH09186139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 水素化シリコンチッ化膜、非単結晶シリコン
膜の積層体のエッチングにおいて、順テーパーがうまく
できない。 【解決手段】 プラズマを発生させる放電室6に少なく
とも6フッ化硫黄ガス、窒素ガス、酸素ガスを導入し、
電磁波によりこれらの導入ガスを励起し、さらにこれら
励起種のうち電気的に中性のラジカル種を反応室9に導
いて、反応室中にある被エッチング物10をエッチング
するドライエッチング方法において、前記被エッチング
物10が、少なくとも水素化シリコンチッ化膜、非単結
晶シリコン膜の順で積層された二層膜を有する積層体で
あり、かつ6フッ化硫黄ガス濃度が70vol.%以上
92vol.%以下、窒素ガス濃度が3vol.%以上
25vol.%以下、酸素濃度が5vol.%以上25
vol.%以下である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はドライエッチング方
法に係わり、特にTFT、光センサー一体型のイメージ
センサー、及びTFTを用いたアクティブマトリックス
型液晶表示装置における、TFT及び付帯する配線部等
のエッチング加工に好適に用いられるドライエッチング
方法に関するものである。
【0002】
【従来の技術】ドライエッチングには、平行平板型の電
極にRF放電を発生させるタイプや、キャビティー内で
のマイクロ波放電を利用するもの、さらにECR放電を
利用するものなどが知られている。エッチングガスとし
ては、フッ素系、塩素系などハロゲン系のガスが用いら
れ、必要に応じ、酸素、窒素、窒素酸化物、希ガス等の
ガスが、添加される。
【0003】またエッチング機構により分類すれば、エ
ッチング時に、イオンの入射エネルギーを利用する、イ
オンアシストエッチングと、純粋に化学的反応によりエ
ッチングを行う、ケミカルドライエッチングなどがあ
る。
【0004】米国特許第4,160,690号において
は、フッ素系ガスと酸素ガスを用いて、マイクロ波放電
を発生させ、適当なコンダクタンスを持つチューブをこ
の放電室に接続し、このチューブの反対側をエッチング
室に接続する。このようにして寿命の長い中性ラジカル
のみを、エッチング室に導入する事ができ、イオンの影
響が全くないエッチングを行うことができる。このよう
にイオンの影響が全くないことにより、レジストダメー
ジがなく、加工が容易であり、またイオンアタックによ
るデバイスダメージがないことが開示されている。
【0005】
【発明が解決しようとする課題】上記のケミカルドライ
エッチング法において、ガラス基板上にプラズマCVD
により水素化シリコンチッ化膜、非単結晶シリコン膜、
+非単結晶シリコン膜の順で積層された三層膜をエッ
チングしようとした場合、水素化シリコンチッ化膜より
も非単結晶シリコン膜のほうがエッチングレートが遅い
ために、水素化シリコンチッ化膜がオーバーハングし、
順テーパーがうまくできない。順テーパーができないた
めに、(1)三層膜をメタルが乗り越える箇所で断線が
発生しやすく、(2)また、この部分でのパッシベイシ
ョン膜のカバレージが悪くなるため、装置が容易に腐食
するという課題があった。
【0006】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、プラズマを発生させる放電室に少なくとも6
フッ化硫黄ガス、窒素ガス、酸素ガスを導入し、電磁波
によりこれらの導入ガスを励起し、さらにこれら励起種
のうち電気的に中性のラジカル種を反応室に導いて、反
応室中にある被エッチング物をエッチングするドライエ
ッチング方法において、前記被エッチング物が、少なく
とも水素化シリコンチッ化膜、非単結晶シリコン膜の順
で積層された二層膜を有する積層体であり、かつ6フッ
化硫黄ガス濃度が70vol.%(容量パーセント)以
上92vol.%以下、窒素ガス濃度が3vol.%以
上25vol.%以下、酸素濃度が5vol.%以上2
5vol.%以下であることを特徴とする。
【0007】なお、非単結晶シリコン膜は単結晶膜以外
の多結晶,微結晶,非晶質等を意味する。
【0008】
【発明の実施の形態】まず、本発明の作用について説明
する。
【0009】本発明によれば、ケミカルドライエッチン
グ法において、6フッ化硫黄ガス濃度が70vol.%
以上92vol.%以下、かつ窒素ガス濃度が3vo
l.%以上25vol.%以下、酸素濃度が5vol.
%以上25vol.%以下であるガス組成を用いること
により、水素化シリコンチッ化膜よりも非単結晶シリコ
ン膜のエッチングレートを大きくすることができ、水素
化シリコンチッ化膜、非単結晶シリコン膜(或はさらに
+非単結晶シリコン膜)の順で積層された積層体をエ
ッチングしようとした場合に、順テーパーエッチングが
可能となる。
【0010】次に、本発明の実施の形態について説明す
る。
【0011】[実施形態1]本発明により、メタル配線
の断線率が大幅に低減されることを、実施形態により示
す。本実施形態ではアルミ配線が複数回、島状形成され
た三層膜を乗り越える装置を作製し、アルミ配線断線率
を測定した結果について示す。
【0012】まず本実施形態の作成工程を述べる。低ア
ルカリガラス基板、ここではコーニング#7059ガラ
ス上に平行平板型13.56MHzのRFプラズマCV
Dにより、水素化シリコンチッ化膜、非単結晶シリコン
膜、n+非単結晶シリコン膜の順で三層膜を形成する。
成膜条件を以下に示す。 なお、水素化シリコンチッ化膜、非単結晶シリコン膜、
+非単結晶シリコン膜の積層はプラズマCVD以外に
熱CVD法、スパッタ法等を用いてもよい。また、n+
非単結晶シリコン膜がない二層膜又は四層膜以上の場合
も勿論本発明は適用可能である。さらに、本実施形態に
おいてはガラス基板上に水素化シリコンチッ化膜、非単
結晶シリコン膜を積層しているが、水素化シリコンチッ
化膜の下地面は水素化シリコンチッ化膜とのエッチング
レートが充分取れるものであればよく、基板面でも積層
膜面でもよい。例えばソーダガラス上にSiO2又はA
23を形成した基板、アルミナ等のセラミック基板を
下地面として用いることができる。
【0013】この後フォトレジスト、ここでは東京応化
工業製OFPR−800を三層膜上に3ミクロン厚で塗
布し、フォトリソグラフィーにより30ミクロン角レジ
ストパターンを縦横に20ミクロンスペースで島状に形
成する。
【0014】次にドライエッチングにより三層膜をエッ
チングする。このドライエッチングにはケミカルドライ
エッチング法、及び従来例としてリアクティブイオンエ
ッチング法を用いる。このケミカルドライエッチング法
の装置図を図1に示す。石英でできた放電室6に、ガス
導入口1より必要に応じ4フッ化炭素、6フッ化硫黄等
のエッチングガスと、酸素、窒素ガス等を導入する。特
に酸素はエッチングガスと同時に導入しないと長寿命ラ
ジカルが発生しないため、一般的にケミカルドライエッ
チングにおいては必須である。次に放電室6に2.45
GHzのマイクロ波を導波管4より導入し放電室6にプ
ラズマを発生させる。このプラズマ中には、イオン、中
性ラジカル、電子、未反応ガス等が混在している。この
プラズマは輸送管7を拡散して行くが、イオン、電子、
その他短寿命ラジカル等は、輸送管7中で消失し、エッ
チングに関与する、長寿命ラジカルと未反応ガスのみが
エッチング室9へ輸送されることになる。この長寿命ラ
ジカルはノズル8中で拡散し、均一に被加工基板10へ
到達しエッチングが行われる。
【0015】次にリアクティブイオンエッチング法の装
置図を図2に示す。チャンバー15内にガス導入口17
より必要に応じ4フッ化炭素、6フッ化硫黄等のエッチ
ングガスを導入する。平行平板型の電極の一方19にカ
ップリングコンデンサーを介してRF電力を印加し、も
う一方の電極16はグランドとしコンデンサー側の電極
19に基板を設置する。このようにして基板には数ボル
トから数百ボルトのエネルギーをもったイオンと、ラジ
カルが入射しエッチングが進行する。
【0016】次にこれらのドライエッチング条件を以下
に示す。 (ドライエッチング条件) <条件1> エッチング方法 ケミカルドライエッチング ガス流量 SF6 800sccm O2 150sccm N2 50sccm エッチング時圧力 30Pa マイクロ波パワー 700W <条件2> エッチング方法 ケミカルドライエッチング ガス流量 CF4 800sccm O2 200sccm エッチング時圧力 30Pa マイクロ波パワー 700W <条件3> エッチング方法 ケミカルドライエッチング ガス流量 CF4 800sccm O2 150sccm N2 50sccm エッチング時圧力 30Pa マイクロ波パワー 700W <条件4> エッチング方法 リアクティブイオンエッチング ガス流量 CF4 100sccm エッチング時圧力 7Pa マイクロ波パワー 300W <条件5> エッチング方法 リアクティブイオンエッチング ガス流量 CF4 100sccm O2 10sccm エッチング時圧力 7Pa マイクロ波パワー 300W <条件6> エッチング方法 リアクティブイオンエッチング ガス流量 SF6 100sccm O2 15sccm N2 5sccm エッチング時圧力 15Pa マイクロ波パワー 300W このうち条件1が本発明による代表的条件、条件2以下
が従来例による代表的条件である。また条件1,2,3
はケミカルドライエッチングによるもので、条件4,
5,6はリアクティブイオンエッチングによるものであ
る。
【0017】なお、本実施形態において必要に応じてH
e等の不活性ガスを導入してもよい。
【0018】この条件により三層膜を島状形成した別サ
ンプルを用い、破断面を電子顕微鏡により観察した結果
を図3に示す。22,23,24,25はそれぞれ条件
2、条件3、条件4、および条件5による断面図であ
る。テーパー形状は三層膜それぞれのエッチングレート
比により決まるが、これらの条件では水素化シリコンチ
ッ化膜よりも非単結晶シリコン膜の方がエッチングレー
トが遅く、非単結晶シリコン膜下部にアンダーカットが
生じている。これに対し21,26は条件1及び条件6
によるもので、アンダーカットは全く見られない。また
24,25,26はイオン性の影響で、テーパーが垂直
に近くなる傾向にある。
【0019】ドライエッチング終了後、レジスト剥離
液、ここではシプレー製1112−Aを用いてレジスト
を剥離する。このようにして三層膜の30ミクロン角島
状パターンの配列が完成する。
【0020】次にこの基板上に、スパッタリング法によ
り厚さ1ミクロンのアルミを成膜する。この後上記と同
様なフォトリソグラフィー法により、アルミ膜表面上に
配線用としてストライプ状のレジストパターンを形成す
る。このときこのストライプの向きは、先ほどの三層膜
の角状島状パターンの辺方向を向き、ストライプが三層
膜の角状島状パターンを乗り越えるように位置合わせし
形成する。このときストライプの幅は3ミクロン、5ミ
クロン、10ミクロン、15ミクロン、20ミクロンの
5種類作製する。またストライプ配線の端部は導通確認
用の電極パッドを作っても良い。このレジストパターン
をマスクにアルミエッチングを行う。アルミエッチング
条件を以下に示す。 オーバーエッチング時間 ジャストエッチング時点よ
り20〜30secここで同様の工程で作製した別サン
プルを用い、アルミが三層膜を乗り越える部分の破断面
を、電子顕微鏡により観察した結果を図4及び図5に示
す。アンダーカットのある条件2,3,4,5による断
面28,29,30,31は乗り越え部のアルミ膜厚が
極端に薄くなっている。また条件1と条件6による断面
27,32はアルミ乗り越えがうまくいっている。しか
し条件6はイオン性の影響によりテーパーがたっている
ため、乗り越え部のアルミ膜厚が最小部で0.5ミクロ
ン程度と条件1の半分程度である。
【0021】このようにして完成した、装置の概略を図
6に示す。A−A′断面に見られるようにアルミ配線3
5は三層膜の島状パターン34を次々と乗り越えるが、
この乗り越え回数を変化させて導通をチェックしてゆく
と、断線率を推定できる。ここでは断線率を次のように
定義する。アルミパターン35が三層膜34を乗り越え
る回数mを例えば1回、2回、4回……と2倍ずつ変化
させ、それぞれn本導通測定した結果、断線本数がn/
2本を初めて越える、アルミパターンの三層膜乗り越え
回数をmlとした場合、[断線率]=1/mlとする。
【0022】このようにして断線率を、アルミ線幅ごと
に測定した結果をまとめたものが図7である。この結果
よりアンダーカットの大きい条件2、条件4、条件5に
よる段差を乗り越える配線が断線率が一番高く(38,
40,41)、アンダーカットの全くない条件1による
段差を乗り越える配線は約5桁断線率が低く(37)、
本発明が有効であることを示している。また条件6によ
る段差を乗り越える配線はアンダーカットが全くないに
もかかわらず、条件1よりも約2桁断線率が大きい(4
2)。これは不良解析の結果、原因が二つあり、(1)
フォトレジストがイオン入射の影響でダメージを受けた
為に、剥離がうまく行えない為及び、(2)テーパー形
状が垂直に近いため、アルミが段差乗り越え部で薄く、
断線しやすい為であることがわかった。
【0023】次にケミカルドライエッチングにおいて、
ガス流量比に対する三層膜それぞれのエッチングレート
比及び断線率の関係について述べる。図8は6フッ化硫
黄ガス、酸素、窒素の成分比を変えたときに、断線率が
低くなる部分を、斜線で示した図である。更に詳しくB
−B′,C−C′,D−D′にそって水素化シリコンチ
ッ化膜と非単結晶シリコン膜のエッチングレート比、及
び断線率の変化を表したグラフを図9〜図11に示す。
このときアルミの線幅は10ミクロンである。またエッ
チング条件は、マイクロ波パワーが500から1000
ワット、エッチング時圧力が15パスカルから40パス
カルまで、またガスの総流量を100sccmから10
00sccmまで変化させたが、結果は同じであった。
【0024】また全条件を通じて、n+非単結晶シリコ
ン膜のエッチングレートは、非単結晶シリコン膜のエッ
チングレートに比べて、1.2倍から1.5倍の範囲に
入るので省略する。
【0025】図8の斜線部分に相当する部分では水素化
シリコンチッ化膜と非単結晶シリコン膜のエッチングレ
ート比が約1になり、同時に断線率が著しく減少してい
ることがわかる。またB′,C,D付近44,45,4
6では、エッチングレートが極端に遅く実用的でなく、
特にB′,C付近44,45では水素化シリコンチッ化
膜がエッチングされない状態となり、島状のパターニン
グは不可能となる領域である。
【0026】また4フッ化炭素、酸素、窒素の場合につ
いても同様に成分比を変えた実験を行ったが、水素化シ
リコンチッ化膜と非単結晶シリコン膜のエッチングレー
ト比は常に2.5よりも大きく、断線率が著しく改善さ
れることはなかった。
【0027】[実施形態2]本実施形態は、アクティブ
マトリックス型液晶ディスプレー装置の、薄膜トランジ
スター部、及びその付帯する配線部の作製に本発明を適
用した例である。
【0028】まずその作製工程を順を追って記す。低ア
ルカリガラス、ここではコーニング社製#7059ガラ
ス上にクロムを1000オングストローム、スパッタリ
ング法により成膜する。その後フォトリソグラフィー法
によりクロム膜を所望の形状にパターニングする(4
7)。この後プラズマCVDにより水素化シリコンチッ
化膜48、非単結晶シリコン膜49、n+非単結晶シリ
コン膜50の順で三層膜を積層する。成膜条件は実施形
態1と同じ条件である。次に実施形態1と同様にフォト
リソグラフィーにより三層膜島状パターン形成用の、フ
ォトレジストパターンを形成する。このフォトレジスト
パターンをマスクにドライエッチングにより三層膜をエ
ッチングする。エッチング条件は実施形態1に示した、
ドライエッチング条件の条件1及び条件2である。この
ときの装置の断面形状の模式図を図12に示す。次にア
ルミ膜を1ミクロンをスパッタリング法により成膜す
る。この後フォトレジストを全面塗布し、フォトリソグ
ラフィー法によりソース、ドレイン電極51およびそれ
に付随するアルミ配線部51のフォトレジストパターン
を形成する。次にこのフォトレジストパターンをマスク
にアルミエッチングを行った後、フォトレジストを剥離
する。この時点の断面図を図13に示す。ついで薄膜ト
ランジスターのチャネル部を形成するために、n+非単
結晶シリコン膜50のエッチングを、ドライエッチング
により行う。ここではリアクティブイオンエッチング法
を用いる。この時点の断面図を図14に示す。ついでフ
ォトレジストを剥離した後、スパッタリング法により透
明導電膜であるITO膜を形成する。この後フォトリソ
グラフィー法によりITO膜をパターニングし画素電極
52を形成する。この時点の断面図を図15に示す。こ
のようにして完成した液晶駆動用の画素配列配線図を図
16に示す。画素数は500×500の25万画素であ
る。またアルミが三層膜を乗り越える部分57のアルミ
線幅は、10ミクロンである。
【0029】この画素配列の欠陥のうち、アルミが三層
膜を乗り越える部分57の断線による欠陥率を、ドライ
エッチング条件1(本発明例)、条件2(従来例)によ
り比較した。この結果条件1では25万画素中0画素、
条件2では25万画素中5000画素の欠陥が発生し、
本発明が薄膜トランジスターを用いたアクティブマトリ
ックス型液晶ディスプレーの、歩留まり向上に顕著な効
果があることがわかった。
【0030】[実施形態3]本例ではTFT、光センサ
ー一体型のイメージセンサーへの適用例である。
【0031】まず下メタルとしてクロムをスパッタリン
グ法により1000オングストローム、コーニング社製
7059ガラス上に成膜する。次にフォトリソグラフィ
ー法によりクロム膜を所定の形にパターニングする(4
7,58)。次にプラズマCVD法により水素化シリコ
ンチッ化膜48、非単結晶シリコン膜49、n+非単結
晶シリコン膜50の順で三層膜を成膜する。成膜条件は
実施形態1と同じ条件でである。この状態での模式的な
断面図を図17に示す。次にフォトリソグラフィー法に
より上メタルと下メタルのコンタクトホールのフォトレ
ジストパターンを形成する。ついで実施形態1に示す条
件1、及び条件2によりケミカルドライエッチング法に
よりコンタクトホールエッチングを行った後、フォトレ
ジストを剥離する。次にスパッタリング法によりアルミ
を1ミクロン成膜する。次にフォトリソグラフィー法に
よりアルミを所望の形状にパターニングする(51,5
9)。この状態での模式的な断面図を図18に示す。次
に薄膜トランジスターのチャネル部のn+非単結晶シリ
コン膜除去のため、フォトリソグラフィー法によりフォ
トレジストパターンを形成し、リアクティブイオンエッ
チング法によりn+非単結晶シリコン膜をエッチングす
る。このときn+非単結晶シリコン膜除去を確実にする
ため、100から300オングストローム程度非単結晶
シリコン膜をオーバーエッチングする。この状態での模
式的な断面図を図19に示す。次にフォトリソグラフィ
ー法により島残しのフォトレジストパターンを形成す
る。ついで実施形態1に示す条件1、及び条件2により
ケミカルドライエッチング法により島残しパターンを形
成した後、フォトレジストを剥離する。このとき、先ほ
どのコンタクトホール形成に条件1を用いた場合、やは
り条件1を、条件2を用いた場合、やはり条件2を用い
る。この状態での模式的な断面図を図20に示す。次に
平行平板型の13.56MHzRFプラズマCVD法に
より、以下に示す条件で水素化シリコンチッ化膜をパッ
シベイション膜として形成する。 この後フォトリソグラフィー法により信号線用パッド6
1、及びセンサーバイアスパッド62、及び本図には示
されないがゲート配線取り出しパッド部分を取り出し電
極用としてパターニングし、ドライエッチング、例えば
実施形態1で説明したドライエッチング条件の条件4に
より、水素化シリコンチッ化膜を選択的に除去する。そ
してフォトレジストを剥離し、TFT、光センサー一体
型のイメージセンサーが完成する。この断面模式図を図
21に示す。このようにして完成したTFT、光センサ
ー一体型のイメージセンサーパネルの平面配置回路図を
図22に示す。画素数は25万画素である。
【0032】このイメージセンサーパネルを、高温高湿
雰囲気で腐食試験した。条件は温度60℃、湿度90%
の雰囲気で1000時間行った。この後腐食の発生しや
すい図21、図22に示す66の部分の腐食による断線
箇所数を調べた。この結果条件1では25万画素中腐食
は0画素、条件2では25万画素中腐食は約1000画
素あり、本発明の有効性が示された。
【0033】また同じサンプルを用い、断線の発生しや
すい図21、図22に示す67の部分のアルミの三層乗
り越え部の断線箇所数を調べた。この結果条件1では2
5万画素中断線は0画素、条件2では25万画素中断線
は約5000画素あり、本発明の有効性が示された。
【0034】
【発明の効果】以上説明したように本発明のドライエッ
チング方法によれば、水素化シリコンチッ化膜よりも非
単結晶シリコン膜のエッチングレートを大きくすること
ができ、水素化シリコンチッ化膜、非単結晶シリコン膜
(或はさらにn+非単結晶シリコン膜)の順で積層され
た積層体をエッチングしようとした場合に、順テーパー
エッチングが可能となる。
【0035】そして、TFT、光センサー一体型のイメ
ージセンサー、及びTFTを用いたアクティブマトリッ
クス型液晶表示装置の、配線部の断線が大幅に減少し、
歩留まりが向上しコストダウンが可能となる。また画素
の欠陥が少なくなり、画像品位が向上する。また配線の
腐食が起こりにくく、装置の信頼性が向上する。
【図面の簡単な説明】
【図1】本発明に用いるケミカルドライエッチング装置
の概略図である。
【図2】リアクティブイオンエッチング装置の概略図で
ある。
【図3】条件1〜条件6によって、作製された三層膜断
面図である。
【図4】図3に示された三層膜断面のアルミ配線乗り越
え断面図である。
【図5】図3に示された三層膜断面のアルミ配線乗り越
え断面図である。
【図6】アルミ配線の三層膜乗り越えパターンの概略図
である。
【図7】ドライエッチング条件の違いによる断線率の違
いを示す図である。
【図8】ケミカルドライエッチングの本発明のガス比範
囲を示す図である。
【図9】ケミカルドライエッチングのガス比とエッチン
グレート選択比及び断線率の関係を示す図である。
【図10】ケミカルドライエッチングのガス比とエッチ
ングレート選択比及び断線率の関係を示す図である。
【図11】ケミカルドライエッチングのガス比とエッチ
ングレート選択比及び断線率の関係を示す図である。
【図12】液晶駆動用TFT液晶装置の作製工程を示す
断面模式図である。
【図13】液晶駆動用TFT液晶装置の作製工程を示す
断面模式図である。
【図14】液晶駆動用TFT液晶装置の作製工程を示す
断面模式図である。
【図15】液晶駆動用TFT液晶装置の作製工程を示す
断面模式図である。
【図16】TFT液晶パネルの回路図である。
【図17】TFT、センサー一体型センサーパネルの作
製工程を示す断面模式図である。
【図18】TFT、センサー一体型センサーパネルの作
製工程を示す断面模式図である。
【図19】TFT、センサー一体型センサーパネルの作
製工程を示す断面模式図である。
【図20】TFT、センサー一体型センサーパネルの作
製工程を示す断面模式図である。
【図21】TFT、センサー一体型センサーパネルの作
製工程を示す断面模式図である。
【図22】TFT、センサー一体型センサーパネルの回
路図である。
【符号の説明】
1 ガス導入口 2 放電領域 3 マイクロ波用の終端 4 マイクロ波の導波管 5 マイクロ波の進入方向を示す矢線 6 石英管(放電室) 7 ラジカル輸送管 8 ラジカル用ノズル 9 エッチングチャンバー 10 処理基板 11 基板用ステージ 12 排気管 13 RF電源 14 マッチング回路ボックス 15 エッチングチャンバー 16 ガスノズル(RFグランド電極) 17 ガス導入管 18 処理基板 19 基板用ステージ(RF電極) 20 排気管 21 条件1による三層断面形状 22 条件2による三層断面形状 23 条件3による三層断面形状 24 条件4による三層断面形状 25 条件5による三層断面形状 26 条件6による三層断面形状 27 条件1によるアルミの三層乗り越え部の断面形状 28 条件2によるアルミの三層乗り越え部の断面形状 29 条件3によるアルミの三層乗り越え部の断面形状 30 条件4によるアルミの三層乗り越え部の断面形状 31 条件5によるアルミの三層乗り越え部の断面形状 32 条件6によるアルミの三層乗り越え部の断面形状 33 導通チェック用パッド(電極) 34 三層島のこしパターン 35 アルミストライプ配線 36 ガラス基板 37 条件1によるアルミ断線率のアルミ線幅依存性 38 条件2によるアルミ断線率のアルミ線幅依存性 39 条件3によるアルミ断線率のアルミ線幅依存性 40 条件4によるアルミ断線率のアルミ線幅依存性 41 条件5によるアルミ断線率のアルミ線幅依存性 42 条件6によるアルミ断線率のアルミ線幅依存性 43 図8の斜線部に相当する範囲(逆テーパーのでき
ない領域) 44 エッチングレートが遅く、特に水素化シリコンチ
ッ化膜がエッチングされない範囲 45 エッチングレートが遅く、特に水素化シリコンチ
ッ化膜がエッチングされない範囲 46 エッチングレートが極端に遅い範囲 47 ゲート電極、及びゲート配線 48 水素化シリコンチッ化膜 49 非単結晶シリコン膜 50 n+非単結晶シリコン膜 51 アルミソース、ドレイン電極及びセンサー駆動電
圧供給アルミ配線 52 ITO画素電極 53 ゲート線(アドレス) 54 液晶駆動線(データ) 55 薄膜トランジスター(TFT) 56 液晶部 57 三層膜をアルミ配線が乗り越える部分 58 センサー下電極及びTFTとの配線部 59 センサー上アルミ電極及びセンサバイアス電圧供
給配線 60 水素化シリコンチッ化膜によるパッシベイション
膜 61 センサー信号用パッド 62 センサーバイアス電圧供給用パッド 63 ゲート配線 64 センサー信号線 65 センサー部 66 高温、高湿下で腐食発生しやすい所 67 アルミ配線の断線しやすい所

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 プラズマを発生させる放電室に少なくと
    も6フッ化硫黄ガス、窒素ガス、酸素ガスを導入し、電
    磁波によりこれらの導入ガスを励起し、さらにこれら励
    起種のうち電気的に中性のラジカル種を反応室に導い
    て、反応室中にある被エッチング物をエッチングするド
    ライエッチング方法において、 前記被エッチング物が、少なくとも水素化シリコンチッ
    化膜、非単結晶シリコン膜の順で積層された二層膜を有
    する積層体であり、かつ6フッ化硫黄ガス濃度が70v
    ol.%以上92vol.%以下、窒素ガス濃度が3v
    ol.%以上25vol.%以下、酸素濃度が5vo
    l.%以上25vol.%以下であることを特徴とする
    ドライエッチング方法。
  2. 【請求項2】 請求項1記載のドライエッチング方法に
    おいて、前記被エッチング物が、水素化シリコンチッ化
    膜、非単結晶シリコン膜、n+非単結晶シリコン膜の順
    で積層された三層膜からなる積層体であることを特徴と
    するドライエッチング方法。
  3. 【請求項3】 請求項1又は請求項2記載のドライエッ
    チング方法において、前記積層体はプラズマCVDで積
    層されていることを特徴とするドライエッチング方法。
JP8000579A 1996-01-08 1996-01-08 ドライエッチング方法 Pending JPH09186139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8000579A JPH09186139A (ja) 1996-01-08 1996-01-08 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8000579A JPH09186139A (ja) 1996-01-08 1996-01-08 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH09186139A true JPH09186139A (ja) 1997-07-15

Family

ID=11477633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8000579A Pending JPH09186139A (ja) 1996-01-08 1996-01-08 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH09186139A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080290A3 (en) * 2000-04-14 2002-04-04 Applied Materials Inc A method of operating a dual chamber reactor with neutral density decoupled from ion density
WO2009073308A1 (en) * 2007-12-03 2009-06-11 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor subtrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080290A3 (en) * 2000-04-14 2002-04-04 Applied Materials Inc A method of operating a dual chamber reactor with neutral density decoupled from ion density
WO2009073308A1 (en) * 2007-12-03 2009-06-11 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor subtrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes
US7704849B2 (en) 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US8802573B2 (en) 2007-12-03 2014-08-12 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor substrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes
US9524875B2 (en) 2007-12-03 2016-12-20 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor substrate

Similar Documents

Publication Publication Date Title
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
US6486494B2 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
KR100575233B1 (ko) 액정표시장치 제조 방법
JP2004163901A (ja) 液晶表示装置用アレイ基板及びその製造方法
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
JP2000235190A (ja) 液晶ディスプレイパネル及びその製造方法
JP2000022162A (ja) 液晶表示装置の製法
JPH05323373A (ja) 薄膜トランジスタパネルの製造方法
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
JPH09186139A (ja) ドライエッチング方法
JP2004241395A (ja) 積層膜のパターン形成方法及び積層配線電極
KR100685920B1 (ko) 액정표시장치의 제조방법
JP3149040B2 (ja) 薄膜トランジスタ・マトリクス及びその製造方法
KR100603839B1 (ko) 액정표시장치용 어레이기판 제조방법
JP2737982B2 (ja) 薄膜トランジスタの製造方法
RU2069417C1 (ru) Способ изготовления тонкопленочных транзисторов матриц жидкокристаллических экранов
JP3947515B2 (ja) アクティブマトリクス基板のコンタクトホール形成方法
JP3587683B2 (ja) アクティブマトリクス基板、該基板のコンタクトホール形成方法および該基板を用いた液晶表示装置
KR100351220B1 (ko) 액티브매트릭스기판의접촉홀형성방법
JP4248987B2 (ja) アレイ基板の製造方法
KR100909421B1 (ko) 액정표시장치
JP2009267296A (ja) 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft
JP3304263B2 (ja) Itoのパターニング方法