JPH0918487A - Ａｔｍ変換方法及びａｔｍ端末装置 - Google Patents
Ａｔｍ変換方法及びａｔｍ端末装置Info
- Publication number
- JPH0918487A JPH0918487A JP16569595A JP16569595A JPH0918487A JP H0918487 A JPH0918487 A JP H0918487A JP 16569595 A JP16569595 A JP 16569595A JP 16569595 A JP16569595 A JP 16569595A JP H0918487 A JPH0918487 A JP H0918487A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- smds
- header
- valid
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Absorbent Articles And Supports Therefor (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭセルへの変換を行うＡＴＭ変換方法及
びＡＴＭ端末装置に関し、有効なデータのみを変換して
効率を改善する。 【構成】 ユーザの端末装置が接続されるＳＭＤＳイン
タフェース部１，フレームリレーインタフェース部２，
ディジタルデータインタフェース部３の少なくとも何れ
か一つを含み、交換機と接続されるＡＴＭ−ＵＮＩ制御
部４と、各部を制御するプロセッサ５とにより、ＡＴＭ
端末装置を構成する。各インタフェース部１，２，３の
判定部１４，２３，３３は、ＳＭＤＳスロット，フレー
ムリレー，ディジタルデータの有効／無効の判定を行
い、有効のデータのみを、ＳＭＤＳスロット／ＡＴＭセ
ル変換部１３，ＡＴＭセル組立分解部２２，３２に於い
てＡＴＭセルに変換させる。
びＡＴＭ端末装置に関し、有効なデータのみを変換して
効率を改善する。 【構成】 ユーザの端末装置が接続されるＳＭＤＳイン
タフェース部１，フレームリレーインタフェース部２，
ディジタルデータインタフェース部３の少なくとも何れ
か一つを含み、交換機と接続されるＡＴＭ−ＵＮＩ制御
部４と、各部を制御するプロセッサ５とにより、ＡＴＭ
端末装置を構成する。各インタフェース部１，２，３の
判定部１４，２３，３３は、ＳＭＤＳスロット，フレー
ムリレー，ディジタルデータの有効／無効の判定を行
い、有効のデータのみを、ＳＭＤＳスロット／ＡＴＭセ
ル変換部１３，ＡＴＭセル組立分解部２２，３２に於い
てＡＴＭセルに変換させる。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭセルへの変換を
行うＡＴＭ変換方法及びＡＴＭ端末装置に関する。高速
データ通信サービスを提供できるＢ−ＩＳＤＮ（広帯域
統合サービスディジタル網）が提案され、その為の技術
としてＡＴＭ（Ａsynchronous ＴransferＭode ；非同
期転送モード）が知られている。これは、５バイトのヘ
ッダと４８バイトの情報フィールドとからなる５３バイ
トのＡＴＭセルとして非同期で転送するものである。又
高速データ通信サービスとして、２Ｍｂｐｓ程度の伝送
速度のフレームリレー（Ｆrame Ｒelay；フレーム中
継）や、４５Ｍｂｐｓ程度の伝送速度のＳＭＤＳ（Ｓwi
tched Ｍulti-magabit Ｄata Ｓervices ；高速データ
交換サービス）、又は１．５４４Ｍｂｐｓ，６．３１２
Ｍｂｐｓ，４４．７３６ＭｂｐｓのＤＳ１〜ＤＳ３（Ｄ
igital Ｓignal-Ｌevel １〜３）等が採用されてお
り、Ｂ−ＩＳＤＮとして、６００Ｍｂｐｓ程度以上の伝
送速度も可能なＡＴＭに統合することが提案されてい
る。その場合に、ＡＴＭセルとの間の変換を効率良く行
うことが要望されている。
行うＡＴＭ変換方法及びＡＴＭ端末装置に関する。高速
データ通信サービスを提供できるＢ−ＩＳＤＮ（広帯域
統合サービスディジタル網）が提案され、その為の技術
としてＡＴＭ（Ａsynchronous ＴransferＭode ；非同
期転送モード）が知られている。これは、５バイトのヘ
ッダと４８バイトの情報フィールドとからなる５３バイ
トのＡＴＭセルとして非同期で転送するものである。又
高速データ通信サービスとして、２Ｍｂｐｓ程度の伝送
速度のフレームリレー（Ｆrame Ｒelay；フレーム中
継）や、４５Ｍｂｐｓ程度の伝送速度のＳＭＤＳ（Ｓwi
tched Ｍulti-magabit Ｄata Ｓervices ；高速データ
交換サービス）、又は１．５４４Ｍｂｐｓ，６．３１２
Ｍｂｐｓ，４４．７３６ＭｂｐｓのＤＳ１〜ＤＳ３（Ｄ
igital Ｓignal-Ｌevel １〜３）等が採用されてお
り、Ｂ−ＩＳＤＮとして、６００Ｍｂｐｓ程度以上の伝
送速度も可能なＡＴＭに統合することが提案されてい
る。その場合に、ＡＴＭセルとの間の変換を効率良く行
うことが要望されている。
【０００２】
【従来の技術】図５はＡＴＭ端末装置の説明図であり、
５１はＢ−ＩＳＤＮの交換機、５２はＡＴＭ端末装置、
５３はインタフェース部、５３ａはＳＭＤＳインタフェ
ース部、５３ｂはフレームリレーインタフェース部、５
３ｃはＤＳｘインタフェース部（ｘ＝１〜３）、５４は
ＡＴＭ−ＵＮＩ制御部、５５は共通部、５６は保守端末
装置、５７はＳＭＤＳ端末装置、５８はフレームリレー
端末装置、５９はディジタルデータ端末装置である。
５１はＢ−ＩＳＤＮの交換機、５２はＡＴＭ端末装置、
５３はインタフェース部、５３ａはＳＭＤＳインタフェ
ース部、５３ｂはフレームリレーインタフェース部、５
３ｃはＤＳｘインタフェース部（ｘ＝１〜３）、５４は
ＡＴＭ−ＵＮＩ制御部、５５は共通部、５６は保守端末
装置、５７はＳＭＤＳ端末装置、５８はフレームリレー
端末装置、５９はディジタルデータ端末装置である。
【０００３】ＡＴＭ端末装置５２は、交換機５１側から
みて端末装置に相当するもので、交換機５１とＡＴＭ−
ＵＮＩ制御部５４を介して接続され、又ＳＭＤＳ，フレ
ームリレー，ディジタルデータの何れか或いは複数の種
類の端末装置をインタフェース部５３に収容し、プロセ
ッサを含む共通部５５により各部の制御を行うものであ
る。従って、ＡＴＭ端末装置５２によってサービス多重
化を行い、Ｂ−ＩＳＤＮの交換機５１によって統合され
て交換処理される。
みて端末装置に相当するもので、交換機５１とＡＴＭ−
ＵＮＩ制御部５４を介して接続され、又ＳＭＤＳ，フレ
ームリレー，ディジタルデータの何れか或いは複数の種
類の端末装置をインタフェース部５３に収容し、プロセ
ッサを含む共通部５５により各部の制御を行うものであ
る。従って、ＡＴＭ端末装置５２によってサービス多重
化を行い、Ｂ−ＩＳＤＮの交換機５１によって統合され
て交換処理される。
【０００４】図６は従来例のＳＭＤＳ・ＡＴＭ変換の説
明図であり、６１は物理レイヤ制御部、６２はＰＬＣＰ
レイヤ制御部、６３はＳＭＤＳスロット／ＡＴＭセル変
換部、６４はＡＴＭ−ＵＮＩ制御部である。又ＳＭＤＳ
スロット／ＡＴＭセル変換部６３に於いて変換するＳＭ
ＤＳスロットとＡＴＭセルとの関係を示す。又ＡＴＭ−
ＵＮＩ制御部６４は、図５に於けるＡＴＭ−ＵＮＩ制御
部５４に対応し、又物理レイヤ制御部６１にＳＭＤＳ端
末装置が接続される。
明図であり、６１は物理レイヤ制御部、６２はＰＬＣＰ
レイヤ制御部、６３はＳＭＤＳスロット／ＡＴＭセル変
換部、６４はＡＴＭ−ＵＮＩ制御部である。又ＳＭＤＳ
スロット／ＡＴＭセル変換部６３に於いて変換するＳＭ
ＤＳスロットとＡＴＭセルとの関係を示す。又ＡＴＭ−
ＵＮＩ制御部６４は、図５に於けるＡＴＭ−ＵＮＩ制御
部５４に対応し、又物理レイヤ制御部６１にＳＭＤＳ端
末装置が接続される。
【０００５】ＳＭＤＳスロットは、７バイトのヘッダと
４６バイトの情報フィールドとからなり、ＳＭＤＳヘッ
ダは、１バイトのアクセス制御フィールドＡＣＦと、３
バイトのネットワーク制御情報部ＮＣＩと、１バイトの
ヘッダチェックシーケンスＨＣＳと、合計で２バイトと
なるセグメントタイプＳＴとシーケンス番号ＳＮとメッ
セージ識別子ＭＩＤとから構成され、アクセス制御フィ
ールドＡＣＦは、ビジービットＢを含む構成である。又
情報フィールドは、４４バイトのペイロードＳＵ（セグ
メンテーションユニット）と、合計で２バイトのペイロ
ード長ＰＬとペイロード巡回符号チェックビットＣＲＣ
（Ｃyclic Ｒedundancy Ｃheck）とから構成されてい
る。
４６バイトの情報フィールドとからなり、ＳＭＤＳヘッ
ダは、１バイトのアクセス制御フィールドＡＣＦと、３
バイトのネットワーク制御情報部ＮＣＩと、１バイトの
ヘッダチェックシーケンスＨＣＳと、合計で２バイトと
なるセグメントタイプＳＴとシーケンス番号ＳＮとメッ
セージ識別子ＭＩＤとから構成され、アクセス制御フィ
ールドＡＣＦは、ビジービットＢを含む構成である。又
情報フィールドは、４４バイトのペイロードＳＵ（セグ
メンテーションユニット）と、合計で２バイトのペイロ
ード長ＰＬとペイロード巡回符号チェックビットＣＲＣ
（Ｃyclic Ｒedundancy Ｃheck）とから構成されてい
る。
【０００６】又ＡＴＭセルは、５バイトのヘッダと４８
バイトの情報フィールドとからなり、ＡＴＭヘッダは、
４ビットの一般的フロー制御部ＧＦＣと、８ビットのバ
ーチャルパス識別子ＶＰＩと、１６ビットのバーチャル
チャネル識別子ＶＣＩと、３ビットのペイロードタイプ
ＰＴと、１ビットのセル損失優先表示ＣＬＰと、８ビッ
トのヘッダ誤り制御部ＨＥＣとから構成され、又４８バ
イトの情報フィールドは、ＡＡＬ（ＡＴＭ Ａdaptatio
n Ｌayer）タイプ３／４の場合、合計で２バイトとなる
セグメントタイプＳＴとシーケンス番号ＳＮとメッセー
ジ識別子ＭＩＤと、４４バイトのＳＡＲ（Ｓegmentatio
n and Ｒeassenbly Ｓublayer ）ペイロードＳＤＵ（Ｓ
ervice Ｄata Ｕnit ）と、合計で２バイトとなるペイ
ロード長ＰＬとペイロード巡回符号チェックビットＣＲ
Ｃとから構成されている。
バイトの情報フィールドとからなり、ＡＴＭヘッダは、
４ビットの一般的フロー制御部ＧＦＣと、８ビットのバ
ーチャルパス識別子ＶＰＩと、１６ビットのバーチャル
チャネル識別子ＶＣＩと、３ビットのペイロードタイプ
ＰＴと、１ビットのセル損失優先表示ＣＬＰと、８ビッ
トのヘッダ誤り制御部ＨＥＣとから構成され、又４８バ
イトの情報フィールドは、ＡＡＬ（ＡＴＭ Ａdaptatio
n Ｌayer）タイプ３／４の場合、合計で２バイトとなる
セグメントタイプＳＴとシーケンス番号ＳＮとメッセー
ジ識別子ＭＩＤと、４４バイトのＳＡＲ（Ｓegmentatio
n and Ｒeassenbly Ｓublayer ）ペイロードＳＤＵ（Ｓ
ervice Ｄata Ｕnit ）と、合計で２バイトとなるペイ
ロード長ＰＬとペイロード巡回符号チェックビットＣＲ
Ｃとから構成されている。
【０００７】ＳＭＤＳスロット／ＡＴＭセル変換部６３
に於いて、ＳＭＤＳスロットとＡＴＭセルとの間の変換
を行うものであり、その場合に、ＳＭＤＳ端末装置から
のＳＭＤＳスロットをＡＴＭセルに変換する場合、ＳＭ
ＤＳヘッダの中の合計で５バイトとなるアクセス制御フ
ィールドＡＣＦとネットワーク制御情報部ＮＣＩとヘッ
ダチェックシーケンスＨＣＳとを、ＡＴＭヘッダに対応
させて変換し、ＳＭＤＳヘッダのセグメントタイプＳＴ
とシーケンス番号ＳＮとメッセージ識別子ＭＩＤとペイ
ロードＳＵとペイロード長ＰＬとペイロード巡回符号チ
ェックビットＣＲＣとを、ＡＴＭセルの情報フィールド
に無変換に対応させる。
に於いて、ＳＭＤＳスロットとＡＴＭセルとの間の変換
を行うものであり、その場合に、ＳＭＤＳ端末装置から
のＳＭＤＳスロットをＡＴＭセルに変換する場合、ＳＭ
ＤＳヘッダの中の合計で５バイトとなるアクセス制御フ
ィールドＡＣＦとネットワーク制御情報部ＮＣＩとヘッ
ダチェックシーケンスＨＣＳとを、ＡＴＭヘッダに対応
させて変換し、ＳＭＤＳヘッダのセグメントタイプＳＴ
とシーケンス番号ＳＮとメッセージ識別子ＭＩＤとペイ
ロードＳＵとペイロード長ＰＬとペイロード巡回符号チ
ェックビットＣＲＣとを、ＡＴＭセルの情報フィールド
に無変換に対応させる。
【０００８】又交換機５１側からＳＭＤＳ端末装置へＳ
ＭＤＳスロットを送出する場合、前述と同様に、ＡＡＬ
タイプ３／４のＡＴＭセルをＳＭＤＳスロットに変換す
る時、ＡＴＭセルの５バイトのＡＴＭヘッダをＳＭＤＳ
スロットのアクセス制御フィールドＡＣＦとネットワー
ク制御情報部ＮＣＩとヘッダチェックシーケンスＨＣＳ
とを対応させて変換し、ＡＴＭセルの情報フィールドの
２バイトのＳＡＲヘッダを構成するセグメントタイプＳ
Ｔとシーケンス番号ＳＮとメッセージ識別子ＭＩＤと
を、ＳＭＤＳヘッダのセグメントタイプＳＴとシーケン
ス番号ＳＮとメッセージ識別子ＭＩＤとに無変換に対応
させ、又ＳＡＲペイロードＳＤＵとペイロード長ＰＬと
ペイロード巡回符号チェックビットＣＲＣとを、ＳＭＤ
Ｓの情報フィールドに無変換に対応させる。
ＭＤＳスロットを送出する場合、前述と同様に、ＡＡＬ
タイプ３／４のＡＴＭセルをＳＭＤＳスロットに変換す
る時、ＡＴＭセルの５バイトのＡＴＭヘッダをＳＭＤＳ
スロットのアクセス制御フィールドＡＣＦとネットワー
ク制御情報部ＮＣＩとヘッダチェックシーケンスＨＣＳ
とを対応させて変換し、ＡＴＭセルの情報フィールドの
２バイトのＳＡＲヘッダを構成するセグメントタイプＳ
Ｔとシーケンス番号ＳＮとメッセージ識別子ＭＩＤと
を、ＳＭＤＳヘッダのセグメントタイプＳＴとシーケン
ス番号ＳＮとメッセージ識別子ＭＩＤとに無変換に対応
させ、又ＳＡＲペイロードＳＤＵとペイロード長ＰＬと
ペイロード巡回符号チェックビットＣＲＣとを、ＳＭＤ
Ｓの情報フィールドに無変換に対応させる。
【０００９】ＳＭＤＳスロットとＡＴＭセルとはヘッダ
の構成が異なるが、全体の長さが同一であるから、ヘッ
ダの一部をメニュー値に従って変換し、それに基づいて
ヘッダチェックシーケンスＨＣＳ又はヘッダ誤り制御部
ＨＥＣは、計算結果を挿入することになる。
の構成が異なるが、全体の長さが同一であるから、ヘッ
ダの一部をメニュー値に従って変換し、それに基づいて
ヘッダチェックシーケンスＨＣＳ又はヘッダ誤り制御部
ＨＥＣは、計算結果を挿入することになる。
【００１０】図７は従来例のフレームリレー・ＡＴＭ変
換の説明図であり、７１はＱ．９２２コアレイヤ制御
部、７２はＡＴＭセル組立分解部、７３はＡＴＭ−ＵＮ
Ｉ制御部である。又ＡＴＭセル組立分解部７２に於ける
フレームリレーＦＲとＡＴＭセルとの変換の関係を示し
ている。又Ｑ．９２２は、標準化勧告番号を示し、レイ
ヤ２プロトコルであって、Ｑ．９２２コアレイヤ制御部
７１は、レイヤ２プロトコルの基本部分に基づいて、フ
レームリレー端末装置との間の処理を行うものである。
又ＡＴＭ−ＵＮＩ制御部７３は、図５に於けるＡＴＭ−
ＵＮＩ制御部５４に対応する。
換の説明図であり、７１はＱ．９２２コアレイヤ制御
部、７２はＡＴＭセル組立分解部、７３はＡＴＭ−ＵＮ
Ｉ制御部である。又ＡＴＭセル組立分解部７２に於ける
フレームリレーＦＲとＡＴＭセルとの変換の関係を示し
ている。又Ｑ．９２２は、標準化勧告番号を示し、レイ
ヤ２プロトコルであって、Ｑ．９２２コアレイヤ制御部
７１は、レイヤ２プロトコルの基本部分に基づいて、フ
レームリレー端末装置との間の処理を行うものである。
又ＡＴＭ−ＵＮＩ制御部７３は、図５に於けるＡＴＭ−
ＵＮＩ制御部５４に対応する。
【００１１】フレームリレーＦＲは、ＨＤＬＣ（Ｈigh-
level Ｄata Ｌink Ｃontrol Ｐrocedure）のフォーマ
ットと類似し、フラグＦとアドレス部とユーザデータ部
とフレームチェックシーケンスＦＣＳとフラグＦとを含
み、フラグＦによってフレームを構成している。又アド
レス部には、データリンクコネクション識別子ＤＬＣＩ
（Ｄata Ｌink Ｃonnection Ｉdentifier ）を含むもの
である。
level Ｄata Ｌink Ｃontrol Ｐrocedure）のフォーマ
ットと類似し、フラグＦとアドレス部とユーザデータ部
とフレームチェックシーケンスＦＣＳとフラグＦとを含
み、フラグＦによってフレームを構成している。又アド
レス部には、データリンクコネクション識別子ＤＬＣＩ
（Ｄata Ｌink Ｃonnection Ｉdentifier ）を含むもの
である。
【００１２】図８はフレームリレーのアドレス部の説明
図であり、（Ａ）は２オクテットのアドレス部、（Ｂ）
は３オクテットのアドレス部、（Ｃ）は４オクテットの
アドレス部を示し、ＤＬＣＩはデータリンクコネクショ
ン識別子、ＥＡはアドレスフィールド拡張ビット、Ｃ／
Ｒはコマンド／レスポンスビット、ＦＥＣＮは順方向明
示的輻輳ビット、ＢＥＣＮは逆方向明示的輻輳ビット、
ＤＥは廃棄可能表示ビット、Ｄ／ＣはＤＬＣＩ／ＤＬコ
ア制御表示ビットである。
図であり、（Ａ）は２オクテットのアドレス部、（Ｂ）
は３オクテットのアドレス部、（Ｃ）は４オクテットの
アドレス部を示し、ＤＬＣＩはデータリンクコネクショ
ン識別子、ＥＡはアドレスフィールド拡張ビット、Ｃ／
Ｒはコマンド／レスポンスビット、ＦＥＣＮは順方向明
示的輻輳ビット、ＢＥＣＮは逆方向明示的輻輳ビット、
ＤＥは廃棄可能表示ビット、Ｄ／ＣはＤＬＣＩ／ＤＬコ
ア制御表示ビットである。
【００１３】又データリンクコネクション識別子ＤＬＣ
Ｉは、１０ビット構成により表される０はインチャネル
信号、１〜１５はリザーブ、１６〜５１１はＤチャネル
以外のチャネルでユーザ情報をサポート、５１２〜９９
１はユーザ情報をサポートする為の論理リンク識別、９
９２〜１００７はフレームモードベアラサービスのレイ
ヤ２マネジメント、１００８〜１０２２はリザーブ、１
０２３はインチャネルレイヤ２マネジメントとして使用
される。
Ｉは、１０ビット構成により表される０はインチャネル
信号、１〜１５はリザーブ、１６〜５１１はＤチャネル
以外のチャネルでユーザ情報をサポート、５１２〜９９
１はユーザ情報をサポートする為の論理リンク識別、９
９２〜１００７はフレームモードベアラサービスのレイ
ヤ２マネジメント、１００８〜１０２２はリザーブ、１
０２３はインチャネルレイヤ２マネジメントとして使用
される。
【００１４】このフレームリレーＦＲからＡＴＭセルへ
の変換は、図７に示すように、フレーム内のフラグＦと
フレームチェックシーケンスＦＣＳとを除いて、フレー
ム単位でそれぞれＡＴＭヘッダＨＤを付加したＡＴＭセ
ルに変換する。反対に、ＡＴＭセルからフレームリレー
ＦＲへの変換は、ＡＴＭセルのＡＴＭヘッダを除いてフ
レームに組立て、フレームチェックシーケンスＦＣＳを
計算して付加することになる。
の変換は、図７に示すように、フレーム内のフラグＦと
フレームチェックシーケンスＦＣＳとを除いて、フレー
ム単位でそれぞれＡＴＭヘッダＨＤを付加したＡＴＭセ
ルに変換する。反対に、ＡＴＭセルからフレームリレー
ＦＲへの変換は、ＡＴＭセルのＡＴＭヘッダを除いてフ
レームに組立て、フレームチェックシーケンスＦＣＳを
計算して付加することになる。
【００１５】図９は従来例のディジタルデータ・ＡＴＭ
変換の説明図であり、８１は物理レイヤ制御部、８２は
ＡＴＭセル組立分解部、８３はＡＴＭ−ＵＮＩ制御部
で、このＡＴＭ−ＵＮＩ制御部８３は、図５に於けるＡ
ＴＭ−ＵＮＩ制御部５４に対応する。又物理レイヤ制御
部８１に端末装置が接続され、ＤＳ１（１．５４４Ｍｂ
ｐｓ），ＤＳ２（６．３１２Ｍｂｐｓ）又はＤＳ３（４
４．７３６Ｍｂｐｓ）のディジタルデータが、物理レイ
ヤ制御部８１とユーザの端末装置との間で伝送される。
変換の説明図であり、８１は物理レイヤ制御部、８２は
ＡＴＭセル組立分解部、８３はＡＴＭ−ＵＮＩ制御部
で、このＡＴＭ−ＵＮＩ制御部８３は、図５に於けるＡ
ＴＭ−ＵＮＩ制御部５４に対応する。又物理レイヤ制御
部８１に端末装置が接続され、ＤＳ１（１．５４４Ｍｂ
ｐｓ），ＤＳ２（６．３１２Ｍｂｐｓ）又はＤＳ３（４
４．７３６Ｍｂｐｓ）のディジタルデータが、物理レイ
ヤ制御部８１とユーザの端末装置との間で伝送される。
【００１６】ＡＴＭセル組立分解部８２は、下方に示す
ように、ディジタルデータＤＳｘとＡＴＭセルとの間の
変換を行うものであり、ディジタルデータＤＳｘからＡ
ＴＭセルへの変換は、ディジタルデータＤＳｘを４７バ
イト毎に区切り、ＡＴＭヘッダＨＤを付加し、且つ１バ
イトのペイロード巡回符号チェックビットＣＲＣを情報
フィールドに付加して、５３バイトのＡＴＭセルに変換
する。このＡＴＭセルはＡＴＭ−ＵＮＩ制御部８３を介
して交換機に送出される。
ように、ディジタルデータＤＳｘとＡＴＭセルとの間の
変換を行うものであり、ディジタルデータＤＳｘからＡ
ＴＭセルへの変換は、ディジタルデータＤＳｘを４７バ
イト毎に区切り、ＡＴＭヘッダＨＤを付加し、且つ１バ
イトのペイロード巡回符号チェックビットＣＲＣを情報
フィールドに付加して、５３バイトのＡＴＭセルに変換
する。このＡＴＭセルはＡＴＭ−ＵＮＩ制御部８３を介
して交換機に送出される。
【００１７】又交換機からのＡＴＭセルを、ユーザの端
末装置へ送出するするディジタルデータＤＳｘに変換す
る場合は、ＡＴＭヘッダＨＤと情報フィールドのペイロ
ード巡回符号チェックビットＣＲＣとを除いて、ディジ
タルデータＤＳｘとするものである。
末装置へ送出するするディジタルデータＤＳｘに変換す
る場合は、ＡＴＭヘッダＨＤと情報フィールドのペイロ
ード巡回符号チェックビットＣＲＣとを除いて、ディジ
タルデータＤＳｘとするものである。
【００１８】
【発明が解決しようとする課題】高速データサービスと
して、前述のＳＭＤＳサービスやＦＲ（フレームリレ
ー）サービス等が提供されており、Ｎ−ＩＳＤＮサービ
スによる伝送速度では統合できない状態となっている。
その為に、Ｂ−ＩＳＤＮサービスに統合することが考え
られており、前述のように、ＳＭＤＳサービス，ＦＲサ
ービス，ＤＳｘサービス等の各種のサービスを、ＡＴＭ
セル化によってＢ−ＩＳＤＮサービスに統合する方向に
向かっている。
して、前述のＳＭＤＳサービスやＦＲ（フレームリレ
ー）サービス等が提供されており、Ｎ−ＩＳＤＮサービ
スによる伝送速度では統合できない状態となっている。
その為に、Ｂ−ＩＳＤＮサービスに統合することが考え
られており、前述のように、ＳＭＤＳサービス，ＦＲサ
ービス，ＤＳｘサービス等の各種のサービスを、ＡＴＭ
セル化によってＢ−ＩＳＤＮサービスに統合する方向に
向かっている。
【００１９】しかし、ＡＴＭセルとの間の変換のみを考
えている従来例に於いては、不必要な情報までもＡＴＭ
セル化しており、従って、サービス多重化を行う上で、
変換効率が充分でなかった。本発明は、有効なデータに
ついてのみ変換して、効率を改善することを目的とす
る。
えている従来例に於いては、不必要な情報までもＡＴＭ
セル化しており、従って、サービス多重化を行う上で、
変換効率が充分でなかった。本発明は、有効なデータに
ついてのみ変換して、効率を改善することを目的とす
る。
【００２０】
【課題を解決するための手段】本発明のＡＴＭ変換方法
は、（１）ＳＭＤＳスロット，フレームリレー，ディジ
タルデータ等の高速データについて有効／無効を判定
し、有効の高速データについてのみＡＴＭセルに変換
し、無効の高速データを廃棄する過程を含むものであ
る。
は、（１）ＳＭＤＳスロット，フレームリレー，ディジ
タルデータ等の高速データについて有効／無効を判定
し、有効の高速データについてのみＡＴＭセルに変換
し、無効の高速データを廃棄する過程を含むものであ
る。
【００２１】（２）又ＳＭＤＳスロットのＳＭＤＳヘッ
ダのビジービットによりこのＳＭＤＳスロットの有効／
無効を判定し、有効のＳＭＤＳスロットのみのＳＭＤＳ
ヘッダの先頭５バイトについてＡＴＭヘッダに変換し、
前記ＳＭＤＳスロットの前記ＳＭＤＳヘッダの先頭５バ
イトを除く内容をそのままＡＴＭセルの情報フィールド
とする過程を含むことができる。
ダのビジービットによりこのＳＭＤＳスロットの有効／
無効を判定し、有効のＳＭＤＳスロットのみのＳＭＤＳ
ヘッダの先頭５バイトについてＡＴＭヘッダに変換し、
前記ＳＭＤＳスロットの前記ＳＭＤＳヘッダの先頭５バ
イトを除く内容をそのままＡＴＭセルの情報フィールド
とする過程を含むことができる。
【００２２】（３）又フレームリレーのフレームヘッダ
に於けるデータリンクコネクション識別子（ＤＬＣＩ）
により、このフレームリレーの有効／無効を判定し、有
効のフレームリレーのみをフレームヘッダを基に変換し
たＡＴＭヘッダを付加してＡＴＭセルとする過程を含む
ことができる。
に於けるデータリンクコネクション識別子（ＤＬＣＩ）
により、このフレームリレーの有効／無効を判定し、有
効のフレームリレーのみをフレームヘッダを基に変換し
たＡＴＭヘッダを付加してＡＴＭセルとする過程を含む
ことができる。
【００２３】（４）又ディジタルデータの断検出信号
（ＬＯＳ）又はアラーム表示信号（ＡＩＳ）の有無によ
りそのディジタルデータの有効／無効を判定し、有効の
ディジタルデータについてのみ、ＡＴＭヘッダを付加し
たＡＴＭセルとする過程を含むことができる。
（ＬＯＳ）又はアラーム表示信号（ＡＩＳ）の有無によ
りそのディジタルデータの有効／無効を判定し、有効の
ディジタルデータについてのみ、ＡＴＭヘッダを付加し
たＡＴＭセルとする過程を含むことができる。
【００２４】（５）本発明のＡＴＭ端末装置は、ＳＭＤ
Ｓインタフェース部１，フレームリレーインタフェース
部２，ディジタルデータインタフェース部３の少なくと
も何れか一つを含むサービスインタフェース部と、交換
機との間のＡＴＭインタフェース部とを有し、サービス
インタフェース部は、高速データの有効／無効を判定
し、有効高速データのみをＡＴＭセルに変換してＡＴＭ
インタフェース部に転送し、且つＡＴＭインタフェース
部からのＡＴＭセルをＳＭＤＳスロット，フレームリレ
ー，ディジタルデータの少なくとも何れか一つに変換す
るＡＴＭ変換部を備えている。
Ｓインタフェース部１，フレームリレーインタフェース
部２，ディジタルデータインタフェース部３の少なくと
も何れか一つを含むサービスインタフェース部と、交換
機との間のＡＴＭインタフェース部とを有し、サービス
インタフェース部は、高速データの有効／無効を判定
し、有効高速データのみをＡＴＭセルに変換してＡＴＭ
インタフェース部に転送し、且つＡＴＭインタフェース
部からのＡＴＭセルをＳＭＤＳスロット，フレームリレ
ー，ディジタルデータの少なくとも何れか一つに変換す
るＡＴＭ変換部を備えている。
【００２５】
（１）ＳＭＤＳスロット，フレームリレー，ディジタル
データ等の高速データについて、有効／無効の判定を行
う。有効な高速データは、ＡＴＭセルに変換し、無効の
高速データについては廃棄する。従って、無駄なデータ
をＡＴＭセルに変換しないから、効率を改善することが
できる。
データ等の高速データについて、有効／無効の判定を行
う。有効な高速データは、ＡＴＭセルに変換し、無効の
高速データについては廃棄する。従って、無駄なデータ
をＡＴＭセルに変換しないから、効率を改善することが
できる。
【００２６】（２）ＳＭＤＳスロットのＳＭＤＳヘッダ
は、アクセス制御フィールドＡＣＦは、先頭にビジービ
ットＢを含み、例えば、“１”とすることにより、ＳＭ
ＤＳスロットの情報フィールドが有効データであること
を表すことができるから、このビジービットＢによって
有効／無効を判定し、有効なＳＭＤＳスロットのみをＡ
ＴＭセルに変換することができる。
は、アクセス制御フィールドＡＣＦは、先頭にビジービ
ットＢを含み、例えば、“１”とすることにより、ＳＭ
ＤＳスロットの情報フィールドが有効データであること
を表すことができるから、このビジービットＢによって
有効／無効を判定し、有効なＳＭＤＳスロットのみをＡ
ＴＭセルに変換することができる。
【００２７】（３）又フレームリレーのフレームヘッダ
（アドレス情報部）のデータリンクコネクション識別子
ＤＬＣＩは、データリンクを識別する為のものであるか
ら、所定のデータリンクを示す内容であるか否かを判定
し、有効／無効の判定を行うことができる。そして、有
効なフレームリレーについてのみ、フレーム単位でＡＴ
Ｍセルに変換することができる。
（アドレス情報部）のデータリンクコネクション識別子
ＤＬＣＩは、データリンクを識別する為のものであるか
ら、所定のデータリンクを示す内容であるか否かを判定
し、有効／無効の判定を行うことができる。そして、有
効なフレームリレーについてのみ、フレーム単位でＡＴ
Ｍセルに変換することができる。
【００２８】（４）又ＤＳ１〜ＤＳ３等のディジタルデ
ータは、断検出信号ＬＯＳ又はアラーム表示信号ＡＩＳ
の有無を検出し、断検出信号ＬＯＳ又はアラーム表示信
号ＡＩＳを含む場合は、障害が発生したことを示すもの
であるから、無効と判定し、このディジタルデータは廃
棄し、断検出信号ＬＯＳ及びアラーム表示信号ＡＩＳを
含まない場合は有効と判定して、ＡＴＭセルに変換す
る。
ータは、断検出信号ＬＯＳ又はアラーム表示信号ＡＩＳ
の有無を検出し、断検出信号ＬＯＳ又はアラーム表示信
号ＡＩＳを含む場合は、障害が発生したことを示すもの
であるから、無効と判定し、このディジタルデータは廃
棄し、断検出信号ＬＯＳ及びアラーム表示信号ＡＩＳを
含まない場合は有効と判定して、ＡＴＭセルに変換す
る。
【００２９】（５）又ＡＴＭ端末装置は、交換機とユー
ザの端末装置との間に接続されるもので、サービスイン
タフェース部は、少なくともＳＭＤＳインタフェース部
１，フレームリレーインタフェース部２，ディジタルデ
ータインタフェース部３の何れか一つを含むものであ
り、収容する端末装置の通信種別に対応した構成とする
ものである。このサービスインタフェース部は、ＳＭＤ
Ｓスロット，フレームリレー，ディジタルデータの有効
／無効を判定する手段と、有効と判定した場合のみＡＴ
Ｍセルに変換する手段とを含むものである。又ＡＴＭイ
ンタフェース部からのＡＴＭセルをＳＭＤＳスロット，
フレームリレー，ディジタルデータに変換する手段も含
むものである。
ザの端末装置との間に接続されるもので、サービスイン
タフェース部は、少なくともＳＭＤＳインタフェース部
１，フレームリレーインタフェース部２，ディジタルデ
ータインタフェース部３の何れか一つを含むものであ
り、収容する端末装置の通信種別に対応した構成とする
ものである。このサービスインタフェース部は、ＳＭＤ
Ｓスロット，フレームリレー，ディジタルデータの有効
／無効を判定する手段と、有効と判定した場合のみＡＴ
Ｍセルに変換する手段とを含むものである。又ＡＴＭイ
ンタフェース部からのＡＴＭセルをＳＭＤＳスロット，
フレームリレー，ディジタルデータに変換する手段も含
むものである。
【００３０】
【実施例】図１は本発明の実施例のＡＴＭ端末装置の説
明図であり、１はＳＭＤＳインタフェース部、２はフレ
ームリレーインタフェース部、３はディジタルデータイ
ンタフェース部、４はＡＴＭ−ＵＮＩ制御部、５はプロ
セッサ（ＣＰＵ）、６はメモリ、７は内部バスである。
又１１は物理レイヤ制御部、１２はＰＬＣＰレイヤ制御
部、１３はＳＭＤＳスロット／ＡＴＭセル変換部、１４
は判定部、２１は物理レイヤ制御部、２２はＡＴＭセル
組立分解部、２３は判定部、３１は物理レイヤ制御部、
３２はＡＴＭセル組立分解部、３３は判定部である。
明図であり、１はＳＭＤＳインタフェース部、２はフレ
ームリレーインタフェース部、３はディジタルデータイ
ンタフェース部、４はＡＴＭ−ＵＮＩ制御部、５はプロ
セッサ（ＣＰＵ）、６はメモリ、７は内部バスである。
又１１は物理レイヤ制御部、１２はＰＬＣＰレイヤ制御
部、１３はＳＭＤＳスロット／ＡＴＭセル変換部、１４
は判定部、２１は物理レイヤ制御部、２２はＡＴＭセル
組立分解部、２３は判定部、３１は物理レイヤ制御部、
３２はＡＴＭセル組立分解部、３３は判定部である。
【００３１】この実施例のＡＴＭ端末装置は、ＳＭＤＳ
インタフェース部１とフレームリレーインタフェース部
２とディジタルデータインタフェース部３とを含む場合
を示すが、収容されるユーザの端末装置に対応して、何
れか一つの種別のインタフェース部とすることも可能で
あり、又それぞれ複数のインタフェース部により構成す
ることも可能である。又プロセッサ５は、各インタフェ
ース部，ＡＴＭ−ＵＮＩ制御部４及び内部バス７を制御
して、ＡＴＭ変換処理を制御する。
インタフェース部１とフレームリレーインタフェース部
２とディジタルデータインタフェース部３とを含む場合
を示すが、収容されるユーザの端末装置に対応して、何
れか一つの種別のインタフェース部とすることも可能で
あり、又それぞれ複数のインタフェース部により構成す
ることも可能である。又プロセッサ５は、各インタフェ
ース部，ＡＴＭ−ＵＮＩ制御部４及び内部バス７を制御
して、ＡＴＭ変換処理を制御する。
【００３２】又図６，図７，図９に示す従来例の構成に
対して、ＡＴＭ−ＵＮＩ制御部４が共通化されており、
又判定部１４，２３，３３が設けられている。又物理レ
イヤ制御部２１は、図７のＱ．９２２コアレイヤ制御部
７１に対応する。ＳＭＤＳインタフェース部１の判定部
１４は、ＳＭＤＳスロットのアドレス制御フィールドＡ
ＣＦを抽出し、ビジービットＢにより使用中のＳＭＤＳ
スロットか否かを判定し、使用中でないＳＭＤＳスロッ
トは無効と判定することにより、ＳＭＤＳスロット／Ａ
ＴＭセル変換部１３は、ＳＭＤＳスロットを廃棄する。
又使用中のＳＭＤＳスロットは有効と判定することによ
り、ＳＭＤＳスロット／ＡＴＭセル変換部１３は、ＳＭ
ＤＳスロットを図６に示すようにＡＴＭセルに変換す
る。このＡＴＭセルは、ＡＴＭ−ＵＮＩ制御部４を介し
て、図示を省略したＢ−ＩＳＤＮの交換機に送出され
る。
対して、ＡＴＭ−ＵＮＩ制御部４が共通化されており、
又判定部１４，２３，３３が設けられている。又物理レ
イヤ制御部２１は、図７のＱ．９２２コアレイヤ制御部
７１に対応する。ＳＭＤＳインタフェース部１の判定部
１４は、ＳＭＤＳスロットのアドレス制御フィールドＡ
ＣＦを抽出し、ビジービットＢにより使用中のＳＭＤＳ
スロットか否かを判定し、使用中でないＳＭＤＳスロッ
トは無効と判定することにより、ＳＭＤＳスロット／Ａ
ＴＭセル変換部１３は、ＳＭＤＳスロットを廃棄する。
又使用中のＳＭＤＳスロットは有効と判定することによ
り、ＳＭＤＳスロット／ＡＴＭセル変換部１３は、ＳＭ
ＤＳスロットを図６に示すようにＡＴＭセルに変換す
る。このＡＴＭセルは、ＡＴＭ−ＵＮＩ制御部４を介し
て、図示を省略したＢ−ＩＳＤＮの交換機に送出され
る。
【００３３】又フレームリレーインタフェース部２の判
定部２３は、フレームリレーのアドレス部のデータリン
クコネクション識別子ＤＬＣＩを抽出して、所定のデー
タリンクを示すものであるか否かを判定し、所定のデー
タリンクを示す場合は有効と判定する。その場合は、Ａ
ＴＭセル組立分解部２２に於いてフレーム単位でＡＴＭ
セルに組立てる。又所定のデータリンクを示さない場合
は、無効と判定する。その場合は、ＡＴＭセル組立分解
部２２は、そのフレームを廃棄する。
定部２３は、フレームリレーのアドレス部のデータリン
クコネクション識別子ＤＬＣＩを抽出して、所定のデー
タリンクを示すものであるか否かを判定し、所定のデー
タリンクを示す場合は有効と判定する。その場合は、Ａ
ＴＭセル組立分解部２２に於いてフレーム単位でＡＴＭ
セルに組立てる。又所定のデータリンクを示さない場合
は、無効と判定する。その場合は、ＡＴＭセル組立分解
部２２は、そのフレームを廃棄する。
【００３４】又ディジタルデータインタフェース部３の
判定部３３は、断検出信号ＬＯＳ又はアラーム表示信号
ＡＩＳを検出すると、物理レイヤ制御部３１を介してＡ
ＴＭセル組立分解部３２に加えられたディジタルデータ
を無効と判定する。それによって、ＡＴＭセル組立分解
部３２は、そのディジタルデータを廃棄する。又断検出
信号ＬＯＳ及びアラーム表示信号ＡＩＳが含まれてない
場合は有効と判定する。それによって、ＡＴＭセル組立
分解部３２は、図９について説明したように、ＡＴＭセ
ルに変換する。
判定部３３は、断検出信号ＬＯＳ又はアラーム表示信号
ＡＩＳを検出すると、物理レイヤ制御部３１を介してＡ
ＴＭセル組立分解部３２に加えられたディジタルデータ
を無効と判定する。それによって、ＡＴＭセル組立分解
部３２は、そのディジタルデータを廃棄する。又断検出
信号ＬＯＳ及びアラーム表示信号ＡＩＳが含まれてない
場合は有効と判定する。それによって、ＡＴＭセル組立
分解部３２は、図９について説明したように、ＡＴＭセ
ルに変換する。
【００３５】図２は本発明の実施例のＳＭＤＳスロット
からＡＴＭセルへの変換処理フローチャートを示し、Ｓ
ＭＤＳインタフェース部１にＳＭＤＳスロットが入力さ
れると（Ａ１）、ビジービットはビジーか否かを判定す
る（Ａ２）。即ち、前述のように、判定部１４に於いて
ＳＭＤＳスロットの先頭のＳＭＤＳヘッダを抽出し、そ
の先頭の１バイトのアドレス制御フィールドＡＣＦの先
頭ビットのビジービットＢが“１”か否かを判定する。
“１”の場合はビジー即ち使用中であることを示すか
ら、次にＮＣＩフィールド（ネットワーク制御情報部）
はＯＫか否かを判定する（Ａ３）。
からＡＴＭセルへの変換処理フローチャートを示し、Ｓ
ＭＤＳインタフェース部１にＳＭＤＳスロットが入力さ
れると（Ａ１）、ビジービットはビジーか否かを判定す
る（Ａ２）。即ち、前述のように、判定部１４に於いて
ＳＭＤＳスロットの先頭のＳＭＤＳヘッダを抽出し、そ
の先頭の１バイトのアドレス制御フィールドＡＣＦの先
頭ビットのビジービットＢが“１”か否かを判定する。
“１”の場合はビジー即ち使用中であることを示すか
ら、次にＮＣＩフィールド（ネットワーク制御情報部）
はＯＫか否かを判定する（Ａ３）。
【００３６】このＮＣＩフィールドが正常であれば、こ
のＳＭＤＳスロットは有効と判定することになり、ＳＭ
ＤＳスロット／ＡＴＭセル変換部１３に於いてＡＴＭセ
ルに変換する（Ａ４）。そして、ＡＴＭ−ＵＮＩ制御部
４へ転送する（Ａ５）。又ビジービットＢがビジーを示
すものでない場合及びＮＣＩフィールドが正常でない場
合は、無効のＳＭＤＳスロットと判定して廃棄する（Ａ
６）。従って、有効なＳＭＤＳスロットのみをＡＴＭセ
ルに変換するから、ＡＴＭ網に於ける伝送効率を向上す
ることができる。
のＳＭＤＳスロットは有効と判定することになり、ＳＭ
ＤＳスロット／ＡＴＭセル変換部１３に於いてＡＴＭセ
ルに変換する（Ａ４）。そして、ＡＴＭ−ＵＮＩ制御部
４へ転送する（Ａ５）。又ビジービットＢがビジーを示
すものでない場合及びＮＣＩフィールドが正常でない場
合は、無効のＳＭＤＳスロットと判定して廃棄する（Ａ
６）。従って、有効なＳＭＤＳスロットのみをＡＴＭセ
ルに変換するから、ＡＴＭ網に於ける伝送効率を向上す
ることができる。
【００３７】図３は本発明の実施例のフレームリレーか
らＡＴＭセルへの変換処理フローチャートを示し、フレ
ームリレーインタフェース部２にフレームリレーが入力
されると（Ｂ１）、判定部２３はアドレス部を抽出し、
該当ＤＬＣＩか否かを判定する（Ｂ２）。即ち、設定さ
れたデータリンクについて記憶しておき、このデータリ
ンクとアドレス部のＤＬＣＩとを照合することにより、
該当ＤＬＣＩか否かを判定することができる。そして、
該当ＤＬＣＩの場合は、有効フレームリレーと判定す
る。それによって、ＡＴＭセル組立分解部２２に於いて
ＡＴＭセルへ変換する（Ｂ３）。このＡＴＭセルはＡＴ
Ｍ−ＵＮＩ制御部４へ転送される。
らＡＴＭセルへの変換処理フローチャートを示し、フレ
ームリレーインタフェース部２にフレームリレーが入力
されると（Ｂ１）、判定部２３はアドレス部を抽出し、
該当ＤＬＣＩか否かを判定する（Ｂ２）。即ち、設定さ
れたデータリンクについて記憶しておき、このデータリ
ンクとアドレス部のＤＬＣＩとを照合することにより、
該当ＤＬＣＩか否かを判定することができる。そして、
該当ＤＬＣＩの場合は、有効フレームリレーと判定す
る。それによって、ＡＴＭセル組立分解部２２に於いて
ＡＴＭセルへ変換する（Ｂ３）。このＡＴＭセルはＡＴ
Ｍ−ＵＮＩ制御部４へ転送される。
【００３８】又該当ＤＬＳＩでない場合は、無効フレー
ムリレーと判定し、そのフレームリレーを廃棄する（Ｂ
５）。従って、有効なフレームリレーのみがＡＴＭセル
に変換されることになり、ＡＴＭ網に於ける伝送効率を
向上することができる。
ムリレーと判定し、そのフレームリレーを廃棄する（Ｂ
５）。従って、有効なフレームリレーのみがＡＴＭセル
に変換されることになり、ＡＴＭ網に於ける伝送効率を
向上することができる。
【００３９】図４は本発明の実施例のディジタルデータ
からＡＴＭセルへの変換処理フローチャートを示し、デ
ィジタルデータインタフェース部３にディジタルデータ
が入力されると（Ｃ１）、判定部３３は、断検出信号Ｌ
ＯＳ（Ｌoss of Ｓignal ）又はアラーム表示信号ＡＩ
Ｓ（Ａlarm Ｉndication Ｓignal ）が含まれているか
否かを判定する（Ｃ２）。
からＡＴＭセルへの変換処理フローチャートを示し、デ
ィジタルデータインタフェース部３にディジタルデータ
が入力されると（Ｃ１）、判定部３３は、断検出信号Ｌ
ＯＳ（Ｌoss of Ｓignal ）又はアラーム表示信号ＡＩ
Ｓ（Ａlarm Ｉndication Ｓignal ）が含まれているか
否かを判定する（Ｃ２）。
【００４０】それらが含まれている場合は、無効と判定
することにより、ＡＴＭセル組立分解部３２はそのディ
ジタルデータを廃棄する（Ｃ５）。又それらが含まれて
いない場合は、有効と判定することにより、ＡＴＭセル
組立分解部３２は、図９について説明したように、ＡＴ
Ｍセルに変換する（Ｃ３）。そして、ＡＴＭセルをＡＴ
Ｍ−ＵＮＩ制御部４へ転送する（Ｃ４）。従って、有効
なディジタルデータのみがＡＴＭセルに変換されるか
ら、ＡＴＭ網に於ける伝送効率を向上することができ
る。
することにより、ＡＴＭセル組立分解部３２はそのディ
ジタルデータを廃棄する（Ｃ５）。又それらが含まれて
いない場合は、有効と判定することにより、ＡＴＭセル
組立分解部３２は、図９について説明したように、ＡＴ
Ｍセルに変換する（Ｃ３）。そして、ＡＴＭセルをＡＴ
Ｍ−ＵＮＩ制御部４へ転送する（Ｃ４）。従って、有効
なディジタルデータのみがＡＴＭセルに変換されるか
ら、ＡＴＭ網に於ける伝送効率を向上することができ
る。
【００４１】本発明は、前述の各実施例にのみ限定され
るものではなく、種々付加変更することができるもので
あり、例えば、ＡＴＭ端末装置に於ける各インタフェー
ス部１，２，３を制御するプログラムを、保守コンソー
ルからダウンロードすることが可能であり、従って、各
インタフェース部を、収容するユーザの端末装置の種別
に対応したＡＴＭ変換処理の機能とすることができる。
るものではなく、種々付加変更することができるもので
あり、例えば、ＡＴＭ端末装置に於ける各インタフェー
ス部１，２，３を制御するプログラムを、保守コンソー
ルからダウンロードすることが可能であり、従って、各
インタフェース部を、収容するユーザの端末装置の種別
に対応したＡＴＭ変換処理の機能とすることができる。
【００４２】
【発明の効果】以上説明したように、本発明は、ＳＭＤ
Ｓスロット，フレームリレー，ディジタルデータ等の高
速データの有効／無効を、ビジービットＢ，データリン
クコネクション識別子，断検出信号，アラーム表示信号
等を用いて判定し、有効な高速データのみをＡＴＭセル
に変換するものであるから、ＡＴＭ網には有効なデータ
のみがセル化されて伝送され、伝送効率の向上を図るこ
とができる利点がある。
Ｓスロット，フレームリレー，ディジタルデータ等の高
速データの有効／無効を、ビジービットＢ，データリン
クコネクション識別子，断検出信号，アラーム表示信号
等を用いて判定し、有効な高速データのみをＡＴＭセル
に変換するものであるから、ＡＴＭ網には有効なデータ
のみがセル化されて伝送され、伝送効率の向上を図るこ
とができる利点がある。
【００４３】又ＡＴＭ端末装置は、従来例の機能に判定
部１４，２３，３３を付加し、ＳＭＤＳスロット／ＡＴ
Ｍセル変換部１３，ＡＴＭセル組立分解部２２，３２に
於いて、無効のデータの廃棄手段を付加した構成に相当
し、比較的簡単に有効のデータのみをＡＴＭセルに変換
する構成を実現できる利点がある。
部１４，２３，３３を付加し、ＳＭＤＳスロット／ＡＴ
Ｍセル変換部１３，ＡＴＭセル組立分解部２２，３２に
於いて、無効のデータの廃棄手段を付加した構成に相当
し、比較的簡単に有効のデータのみをＡＴＭセルに変換
する構成を実現できる利点がある。
【図１】本発明の実施例のＡＴＭ端末装置の説明図であ
る。
る。
【図２】本発明の実施例のＳＭＤＳスロットからＡＴＭ
セルへの変換処理フローチャートである。
セルへの変換処理フローチャートである。
【図３】本発明の実施例のフレームリレーからＡＴＭセ
ルへの変換処理フローチャートである。
ルへの変換処理フローチャートである。
【図４】本発明の実施例のディジタルデータからＡＴＭ
セルへの変換処理フローチャートである。
セルへの変換処理フローチャートである。
【図５】ＡＴＭ端末装置の説明図である。
【図６】従来例のＳＭＤＳ・ＡＴＭ変換の説明図であ
る。
る。
【図７】従来例のフレームリレー・ＡＴＭ変換の説明図
である。
である。
【図８】フレームリレーのアドレス部の説明図である。
【図９】従来例のディジタルデータ・ＡＴＭ変換の説明
図である。
図である。
１ ＳＭＤＳインタフェース部 ２ フレームリレーインタフェース部 ３ ディジタルデータインタフェース部 ４ ＡＴＭ−ＵＮＩ制御部 ５ プロセッサ（ＣＰＵ） ６ メモリ ７ 内部バス １１，２１，３１ 物理レイヤ制御部 １２ ＰＬＣＰレイヤ制御部 １３ ＳＭＤＳスロット／ＡＴＭセル変換部 １４，２３，３３ 判定部 ２２，３２ ＡＴＭセル組立分解部
Claims (5)
- 【請求項１】 高速データとＡＴＭセルとの間の変換を
行うＡＴＭ変換方法に於いて、 前記高速データについて有効／無効を判定し、有効の高
速データについてのみＡＴＭセルに変換し、無効の高速
データを廃棄する過程を含むことを特徴とするＡＴＭ変
換方法。 - 【請求項２】 ＳＭＤＳスロットのＳＭＤＳヘッダのビ
ジービットにより該ＳＭＤＳスロットの有効／無効を判
定し、有効のＳＭＤＳスロットのみのＳＭＤＳヘッダの
先頭５バイトについてＡＴＭヘッダに変換し、前記ＳＭ
ＤＳスロットの前記ＳＭＤＳヘッダの先頭５バイトを除
く内容をそのままＡＴＭセルの情報フィールドとする過
程を含むことを特徴とする請求項１記載のＡＴＭ変換方
法。 - 【請求項３】 フレームリレーのフレームヘッダに於け
るデータリンクコネクション識別子により該フレームリ
レーの有効／無効を判定し、有効のフレームリレーのみ
を前記フレームヘッダを基に変換したＡＴＭヘッダを付
加したＡＴＭセルとする過程を含むことを特徴とする請
求項１記載のＡＴＭ変換方法。 - 【請求項４】 ディジタルデータの断検出信号又はアラ
ーム表示信号の有無により該ディジタルデータの有効／
無効を判定し、有効のディジタルデータについてのみ、
ＡＴＭヘッダを付加したＡＴＭセルとする過程を含むこ
とを特徴とする請求項１記載のＡＴＭ変換方法。 - 【請求項５】 高速データとＡＴＭセルとの間の変換を
行い、交換機との間でＡＴＭセルの送受信を行うＡＴＭ
端末装置に於いて、 ＳＭＤＳインタフェース部，フレームリレーインタフェ
ース部，ディジタルデータインタフェース部との少なく
とも何れか一つを含むサービスインタフェース部と、 前記交換機との間のＡＴＭインタフェース部とを有し、 前記サービスインタフェース部は、前記高速データの有
効／無効を判定し、有効高速データのみをＡＴＭセルに
変換して前記ＡＴＭインタフェース部に転送し、且つ該
ＡＴＭインタフェース部からのＡＴＭセルをＳＭＤＳス
ロット，フレームリレー，ディジタルデータの少なくと
も何れか一つに変換するＡＴＭ変換部を備えたことを特
徴とするＡＴＭ端末装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16569595A JPH0918487A (ja) | 1995-06-30 | 1995-06-30 | Ａｔｍ変換方法及びａｔｍ端末装置 |
| US08/593,918 US5991532A (en) | 1995-06-30 | 1996-01-30 | Method and apparatus for converting multimegabit-rate data into asynchronous transfer mode cells and vice versa |
| SA96170047A SA96170047B1 (ar) | 1995-06-30 | 1996-05-29 | فوطة صحية sanitary napkin ملفوفة على إنفراد |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16569595A JPH0918487A (ja) | 1995-06-30 | 1995-06-30 | Ａｔｍ変換方法及びａｔｍ端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918487A true JPH0918487A (ja) | 1997-01-17 |
Family
ID=15817298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16569595A Withdrawn JPH0918487A (ja) | 1995-06-30 | 1995-06-30 | Ａｔｍ変換方法及びａｔｍ端末装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5991532A (ja) |
| JP (1) | JPH0918487A (ja) |
| SA (1) | SA96170047B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163734A (ja) * | 2004-09-03 | 2009-07-23 | Dilithium Networks Pty Ltd | Ｈ．３２４および関連する通信プロトコルを用いた装置間でセッションを高速に確立する方法、システム、およびｈ．３２４類似端末 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791947B2 (en) | 1996-12-16 | 2004-09-14 | Juniper Networks | In-line packet processing |
| US6590899B1 (en) * | 1996-12-31 | 2003-07-08 | Alcatel Usa Sourcing, L.P. | System for consolidating telecommunications traffic onto a minimum number of output paths |
| JPH11112578A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | 優先情報の引き渡し可能な交換機および優先接続方式 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124978A (en) * | 1990-11-26 | 1992-06-23 | Bell Communications Research, Inc. | Grouping network based non-buffer statistical multiplexor |
| US5130984A (en) * | 1990-12-18 | 1992-07-14 | Bell Communications Research, Inc. | Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication |
| DE59309396D1 (de) * | 1993-06-30 | 1999-04-01 | Siemens Ag | Verfahren zur Datensicherung in einem Pay-TV-System unter Verwendung eines Kryptosystems mit öffentlichem Schlüssel |
| US5528592A (en) * | 1994-01-27 | 1996-06-18 | Dsc Communications Corporation | Method and apparatus for route processing asynchronous transfer mode cells |
| JP3329604B2 (ja) * | 1994-03-17 | 2002-09-30 | 富士通株式会社 | 交換機 |
| US5495478A (en) * | 1994-11-14 | 1996-02-27 | Dsc Communications Corporation | Apparatus and method for processing asynchronous transfer mode cells |
| US5568482A (en) * | 1994-11-23 | 1996-10-22 | Yurie Systems, Inc. | Low speed radio link system and method designed for ATM transport |
| US5712903A (en) * | 1995-08-21 | 1998-01-27 | Bell Atlantic Network Services, Inc. | Split intelligent peripheral for broadband and narrowband services |
| JPH0974419A (ja) * | 1995-09-06 | 1997-03-18 | Fujitsu Ltd | 複数データユニットを用いてメッセージを伝送する通信システムにおける同時発生メッセージ制御方式 |
-
1995
- 1995-06-30 JP JP16569595A patent/JPH0918487A/ja not_active Withdrawn
-
1996
- 1996-01-30 US US08/593,918 patent/US5991532A/en not_active Expired - Fee Related
- 1996-05-29 SA SA96170047A patent/SA96170047B1/ar unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009163734A (ja) * | 2004-09-03 | 2009-07-23 | Dilithium Networks Pty Ltd | Ｈ．３２４および関連する通信プロトコルを用いた装置間でセッションを高速に確立する方法、システム、およびｈ．３２４類似端末 |
Also Published As
| Publication number | Publication date |
|---|---|
| SA96170047B1 (ar) | 2006-08-16 |
| US5991532A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243382B1 (en) | Interfacing to SAR devices in ATM switching apparatus | |
| US6148001A (en) | Multipoint-to-point system which multiplexes complete packets comprised of ATM cells on to a single virtual channel connection | |
| US6598080B1 (en) | Network interconnection apparatus network node apparatus and packet transfer method for high speed large capacity inter-network communication | |
| US6512773B1 (en) | System and method for transporting information over a communication channel | |
| JP3482996B2 (ja) | Ａｔｍスイッチ | |
| US6028861A (en) | Method and apparatus for performing packet synchronized switch-over | |
| US6032272A (en) | Method and apparatus for performing packet based policing | |
| JPH0918487A (ja) | Ａｔｍ変換方法及びａｔｍ端末装置 | |
| Cisco | ATM & Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM & Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks | |
| Cisco | ATM and Broadband Trunks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |