JPH09181209A - Semiconductor device and fabrication thereof - Google Patents

Semiconductor device and fabrication thereof

Info

Publication number
JPH09181209A
JPH09181209A JP33843295A JP33843295A JPH09181209A JP H09181209 A JPH09181209 A JP H09181209A JP 33843295 A JP33843295 A JP 33843295A JP 33843295 A JP33843295 A JP 33843295A JP H09181209 A JPH09181209 A JP H09181209A
Authority
JP
Japan
Prior art keywords
heat dissipation
semiconductor chip
semiconductor device
recess
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33843295A
Other languages
Japanese (ja)
Inventor
Kenichi Imura
健一 井村
Daiki Ishimura
大樹 石村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP33843295A priority Critical patent/JPH09181209A/en
Publication of JPH09181209A publication Critical patent/JPH09181209A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the side face and upper surface of a semiconductor chip from being smeared with a paste material. SOLUTION: The semiconductor device 10 comprises a semiconductor chip 2 bonded in a recess, made in the center of major surface of a heat plate 1, through a paste material 4 wherein a paste reservoir 14 for storing the excess paste material 4 is made in the bottom of the recess 3 facing at least a part of edge of the semiconductor chip 2. The heat plate 1 comprises a planar heat dissipating body 11 having a major surface provided with the paste reservoir 14, and a planar heat dissipating frame 12 being pasted to the major surface of heat dissipating body 11 wherein the recess 3 is defined by the major surface of a heat dissipating body 11 and the inner circumferential wall of the recess 3. An insulating film 16, arranged with leads 21 and bump electrodes 22 through a tape-like elastomer 15, is then pasted onto the major surface of a heat plate 1 while connecting the lead 21, at the forward end thereof, with the electrode of the semiconductor chip 2 and projecting the bump electrode 22 to the outside thus constituting a ball grid array type semiconductor device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にBGA(ボールグリッドアレ
イ:Ball Grid Array)型半導体装置の半導体チップのマ
ウント技術に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a technique effective when applied to a mounting technique of a semiconductor chip of a BGA (Ball Grid Array) type semiconductor device.

【0002】[0002]

【従来の技術】半導体装置のパッケージ構造の一つとし
てBGA型半導体装置が知られている。BGA型半導体
装置については、たとえば、工業調査会発行「電子材
料」1995年9月号、同年9月1日発行、P27〜P32に記
載されている。
2. Description of the Related Art A BGA type semiconductor device is known as one of package structures for semiconductor devices. The BGA type semiconductor device is described, for example, in "Electronic Materials", September 1995 issue, published by the Industrial Research Board, and P27 to P32, issued September 1, 1995.

【0003】この文献には、「TCMT(Tessera Compl
iant Mounting Tape) と呼ばれる銅−ポリイミドの2層
テープをエラストマーを介してチップに接着し,周囲リ
ードがチップのパッドにボンディングされた形をとって
いる。TCMTには,ビアホールを介してバンプが形成
されており,このバンプによって実装ボードと電気的,
機械的に接続される。」旨記載されている。
In this document, "TCMT (Tessera Compl
A copper-polyimide two-layer tape called iant Mounting Tape) is attached to the chip via an elastomer, and the peripheral leads are bonded to the chip pads. Bumps are formed on the TCMT via via holes, and the bumps electrically connect to the mounting board.
Connected mechanically. "Is described.

【0004】また、米国特許第 5,148,265号(1992年9
月15日出願)公報および米国特許第5,148,266号(1992
年9月15日出願)公報には、FD(Face Down)−BGA
について記載されている。
Also, US Pat. No. 5,148,265 (September 1992)
Filed on March 15) and U.S. Pat. No. 5,148,266 (1992)
(September 15, application) GD (Face Down) -BGA
Is described.

【0005】[0005]

【発明が解決しようとする課題】FD−BGA型半導体
装置においては、図6に示すように、アルミニウム(A
l)からなる放熱板1の主面中央に、半導体チップ2よ
りも僅かに大きい窪み3を設け、この窪み3の底に接着
剤(ペースト材)4を介して半導体チップ2を固定して
いる。
In the FD-BGA type semiconductor device, as shown in FIG.
1) A heat sink 1 is provided with a depression 3 slightly larger than the semiconductor chip 2 in the center of the main surface, and the semiconductor chip 2 is fixed to the bottom of the depression 3 with an adhesive (paste material) 4. .

【0006】しかし、このような構造では、余剰のペー
スト材4が半導体チップ2の側面(周面)や上面を汚染
することが判明した。
However, in such a structure, it has been found that the surplus paste material 4 contaminates the side surface (peripheral surface) and the upper surface of the semiconductor chip 2.

【0007】すなわち、作業に当たっては、ディスペン
サ等を使用して適正量のペースト材4を前記窪み3底に
塗布するが、ペースト材の塗布量は温度によって変化し
やすく一定でなくなることが多々有り、塗布量が多い場
合には、余剰のペースト材4が半導体チップ2の側面と
窪み3の内周壁との間を這い上がり、半導体チップ2の
上部側面や上面(主面)を汚染する。
That is, in the work, a proper amount of the paste material 4 is applied to the bottom of the recess 3 using a dispenser or the like, but the application amount of the paste material is liable to change depending on the temperature, and is often not constant. When the coating amount is large, the surplus paste material 4 creeps up between the side surface of the semiconductor chip 2 and the inner peripheral wall of the recess 3 and contaminates the upper side surface and the upper surface (main surface) of the semiconductor chip 2.

【0008】半導体チップ2の上部側面の汚染は外観不
良の対象となる。
Contamination on the upper side surface of the semiconductor chip 2 is a target for defective appearance.

【0009】また、半導体チップ2の上面の汚染は、半
導体チップ2の主面に設けられている電極(ボンディン
グパッド)5の汚染を引き起こし、その後ボンディング
パッド5にリードを接続した場合、リードとボンディン
グパッド5との電気的接続が不安定となり半導体装置の
特性不良となる。
Contamination of the upper surface of the semiconductor chip 2 causes contamination of the electrode (bonding pad) 5 provided on the main surface of the semiconductor chip 2, and when a lead is subsequently connected to the bonding pad 5, the lead and the bonding are bonded. The electrical connection with the pad 5 becomes unstable, resulting in poor characteristics of the semiconductor device.

【0010】本発明の目的は、特性不良や外観不良の発
生を防止できるBGA型半導体装置およびその製造方法
を提供することにある。
An object of the present invention is to provide a BGA type semiconductor device and a method of manufacturing the same which can prevent the occurrence of characteristic defects and appearance defects.

【0011】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
[0011] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
The following is a brief description of an outline of typical inventions disclosed in the present application.

【0013】(1)放熱板の主面中央に設けた窪みにペ
ースト材を介して半導体チップを固定してなる半導体装
置であって、前記半導体チップの少なくとも一部の縁に
対面する前記窪み底部分には前記ペースト材の余剰分を
溜める窪んだペースト溜まりが設けられている。前記放
熱板は、主面に前記ペースト溜まりを有する平板な放熱
本体と、前記放熱本体の主面に貼り合わされる枠状平板
の放熱枠体とからなり、前記窪みは前記放熱本体の主面
と前記窪みの内周壁によって形成されている。前記放熱
板の主面にはテープ状のエラストマーを介してリードお
よびバンプ電極を複数有する絶縁フィルムが貼り付けら
れ、前記リードの先端は前記半導体チップの電極に接続
され、前記バンプ電極は外側に突出してボールグリッド
アレイ型の半導体装置を構成している。
(1) A semiconductor device in which a semiconductor chip is fixed to a recess provided in the center of the main surface of a heat dissipation plate via a paste material, the bottom of the recess facing at least part of the edge of the semiconductor chip. A recessed paste reservoir for accumulating the excess paste material is provided in the portion. The heat dissipation plate is composed of a flat heat dissipation main body having the paste reservoir on the main surface, and a frame-shaped flat heat dissipation frame body attached to the main surface of the heat dissipation main body, and the recess is the main surface of the heat dissipation main body. It is formed by the inner peripheral wall of the recess. An insulating film having a plurality of leads and bump electrodes is attached to the main surface of the heat dissipation plate via a tape-shaped elastomer, the tips of the leads are connected to the electrodes of the semiconductor chip, and the bump electrodes project to the outside. Form a ball grid array type semiconductor device.

【0014】(2)放熱板の主面中央に設けた窪みにペ
ースト材を介して半導体チップを固定した後、前記放熱
板の主面にテープ状のエラストマーを介してリードおよ
びバンプ電極を複数有する絶縁フィルムを貼り付け、そ
の後前記リードの先端と前記半導体チップの電極を接続
し、前記バンプ電極を外側に突出配設させてボールグリ
ッドアレイ型の半導体装置を製造する方法であって、前
記放熱板において前記半導体チップの少なくとも一部の
縁に対面する前記窪み底部分には前記ペースト材の余剰
分を溜める窪んだペースト溜まりを設けておき、その後
半導体チップを窪み底にペースト材を介して固定する。
前記放熱板の形成は、主面に前記ペースト溜まりを有す
る平板な放熱本体と枠状平板の放熱枠体とを用意した
後、前記放熱本体の主面放熱枠体を貼り合わせて放熱板
とする。そして、前記放熱板の窪みは前記放熱本体の主
面と前記放熱枠体の内周壁によって形成する。
(2) After the semiconductor chip is fixed to the depression provided in the center of the main surface of the heat dissipation plate with a paste material, a plurality of leads and bump electrodes are provided on the main surface of the heat dissipation plate with a tape-shaped elastomer interposed. A method for manufacturing a ball grid array type semiconductor device by attaching an insulating film, then connecting the tip of the lead and an electrode of the semiconductor chip, and arranging the bump electrode so as to project outward, the method comprising: In the recess bottom portion facing at least part of the edge of the semiconductor chip, a recessed paste reservoir for accumulating an excess amount of the paste material is provided, and then the semiconductor chip is fixed to the recess bottom via the paste material. .
The heat dissipation plate is formed by preparing a flat heat dissipation main body having the paste reservoir on the main surface and a frame-shaped flat heat dissipation frame, and then bonding the main surface heat dissipation frame of the heat dissipation main body to form a heat dissipation plate. . Further, the depression of the heat dissipation plate is formed by the main surface of the heat dissipation main body and the inner peripheral wall of the heat dissipation frame.

【0015】前記(1)の手段によれば、放熱板の窪み
にペースト溜まりが設けられていることから、半導体チ
ップを固定した際、余剰となったペースト材は前記ペー
スト溜まりに入るため、従来のように半導体チップの側
面を這い上がることもなくなり、半導体チップの側面や
上面がペースト材によって汚染されることがなくなる。
According to the above-mentioned means (1), since the paste reservoir is provided in the depression of the heat dissipation plate, when the semiconductor chip is fixed, the excess paste material enters the paste reservoir. It does not creep up the side surface of the semiconductor chip as in the above, and the side surface and the upper surface of the semiconductor chip are not contaminated by the paste material.

【0016】したがって、半導体チップの側面上部や上
面(主面)がペースト材で汚染される外観不良の発生が
なくなるとともに、半導体チップの上面の汚染がないこ
とから、半導体チップの電極とリードとの接続がペース
ト材の介在で不良となることも防止できる。この結果、
外観不良や特性不良のないBGA型半導体装置を提供す
ることができる。
Accordingly, the upper side surface and the upper surface (main surface) of the semiconductor chip are not contaminated with the paste material, and the appearance defect does not occur, and the upper surface of the semiconductor chip is not contaminated. It is also possible to prevent the connection from becoming defective due to the presence of the paste material. As a result,
It is possible to provide a BGA type semiconductor device that does not have a defective appearance or defective characteristics.

【0017】前記(2)の手段によれば、窪み底にペー
スト溜まりを設けた放熱板にペースト材を介して半導体
チップを固定することから、ペースト材が余剰となった
場合、余剰のペースト材は前記ペースト溜まりに入るた
め、従来のように半導体チップの側面をペースト材が這
い上がることもなく、半導体チップの側面上部や上面が
ペースト材によって汚染されることがなくなる。
According to the above-mentioned means (2), since the semiconductor chip is fixed to the heat dissipation plate having the paste reservoir at the bottom of the recess via the paste material, when the paste material becomes an excess, the excess paste material is made. Since the paste enters the paste reservoir, the paste material does not crawl on the side surface of the semiconductor chip as in the conventional case, and the upper side surface and the upper surface of the semiconductor chip are not contaminated by the paste material.

【0018】したがって、半導体チップの側面上部や上
面がペースト材で汚染される外観不良の発生がなくなる
とともに、半導体チップの上面の汚染がないことから、
半導体チップの電極とリードとの接続がペースト材の介
在で不良となることも防止できる。この結果、外観不良
や特性不良のないBGA型半導体装置を高歩留りで製造
することができる。
Therefore, the appearance of the upper surface and the upper surface of the semiconductor chip, which are contaminated by the paste material, is eliminated, and the upper surface of the semiconductor chip is not contaminated.
It is also possible to prevent the connection between the electrodes of the semiconductor chip and the leads from becoming defective due to the presence of the paste material. As a result, it is possible to manufacture a BGA type semiconductor device without a defect in appearance or a characteristic with high yield.

【0019】また、放熱板の形成は、主面に前記ペース
ト溜まりを有する平板な放熱本体と枠状平板の放熱枠体
とを用意した後、前記放熱本体の主面放熱枠体を貼り合
わせて放熱板とする。そして、前記放熱板の窪みは前記
放熱本体の主面と前記放熱枠体の内周壁によって形成す
る。したがって、窪みの深さが一定となることから半導
体チップの高さと放熱板主面の高さの位置関係が一定と
なり、ビームリードボンディングが正確かつ確実にな
り、歩留りの向上が達成できる。
The heat dissipation plate is formed by preparing a flat heat dissipation main body having the paste reservoir on the main surface and a frame-shaped flat heat dissipation frame, and then bonding the main surface heat dissipation frame of the heat dissipation main body together. Use as a heat sink. Further, the depression of the heat dissipation plate is formed by the main surface of the heat dissipation main body and the inner peripheral wall of the heat dissipation frame. Therefore, since the depth of the depression becomes constant, the positional relationship between the height of the semiconductor chip and the height of the main surface of the heat sink becomes constant, the beam lead bonding becomes accurate and reliable, and the yield can be improved.

【0020】[0020]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0021】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
In all the drawings for explaining the embodiments of the invention, components having the same function are designated by the same reference numeral, and the repeated description thereof will be omitted.

【0022】図1は、本発明の一実施形態である半導体
装置の断面図、図2乃至図5は本実施形態のBGA型半
導体装置の製造方法を示す各工程での図であって、図2
はBGA型半導体装置の製造に使用する放熱本体と放熱
枠体とを示す断面図、図3は同じく斜視図、図4は放熱
板に接着用ペースト材を塗布した状態を示す断面図、図
5は放熱板に半導体チップを固定した状態を示す断面図
である。
FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention, and FIGS. 2 to 5 are views showing respective steps of a method of manufacturing a BGA type semiconductor device according to the present embodiment. Two
5 is a cross-sectional view showing a heat-dissipating main body and a heat-dissipating frame used to manufacture a BGA type semiconductor device, FIG. 3 is a perspective view of the same, and FIG. 4 is a cross-sectional view showing a state in which an adhesive paste material is applied to a heat-dissipating plate. FIG. 6 is a cross-sectional view showing a state in which a semiconductor chip is fixed to a heat sink.

【0023】本実施形態のBGA型半導体装置10は、
図1に示すように、矩形のアルミニウム板からなる放熱
板1の主面(下面)の中央に設けられた窪み3の底に接
着剤(ペースト材)4を介して半導体チップ2が固定さ
れている。
The BGA type semiconductor device 10 of this embodiment is
As shown in FIG. 1, the semiconductor chip 2 is fixed via an adhesive (paste material) 4 to the bottom of a recess 3 provided in the center of the main surface (lower surface) of a radiator plate 1 made of a rectangular aluminum plate. There is.

【0024】前記放熱板1は、矩形のアルミニウム板か
らなる放熱本体11と、前記放熱本体11の主面(下
面)に接着剤13を介して貼り合わされるアルミニウム
板からなる枠状平板の放熱枠体12とによって形成され
ている。前記放熱本体11と放熱枠体12の外形寸法は
同じとなり、それぞれ厚さは、たとえば、0.3mmと
なっている。そして、前記半導体チップ2よりもわずか
に大きい窪み3は、前記放熱本体11の主面と、放熱枠
体12の内周壁によって形成されている。
The heat dissipation plate 1 is a heat dissipation main body 11 made of a rectangular aluminum plate, and a frame-shaped flat heat dissipation frame made of an aluminum plate bonded to the main surface (lower surface) of the heat dissipation main body 11 with an adhesive 13. It is formed by the body 12. The heat dissipating body 11 and the heat dissipating frame 12 have the same outer dimensions, and each has a thickness of 0.3 mm, for example. The recess 3 slightly larger than the semiconductor chip 2 is formed by the main surface of the heat dissipation main body 11 and the inner peripheral wall of the heat dissipation frame 12.

【0025】また、前記半導体チップ2の厚さは、たと
えば、0.28mmとなっている。前記放熱本体11と
放熱枠体12を貼り合わせる接着剤13の厚さは数十μ
m程度となることから、前記放熱本体11の厚さが略窪
み3の深さとなり、前記窪み3の底に固定された半導体
チップ2の表面と、放熱本体11の主面との高さは略同
じ程度となる。
The thickness of the semiconductor chip 2 is, for example, 0.28 mm. The thickness of the adhesive 13 for bonding the heat dissipation body 11 and the heat dissipation frame 12 is several tens μ
Since the thickness of the heat dissipation main body 11 is approximately the depth of the recess 3, the height of the surface of the semiconductor chip 2 fixed to the bottom of the recess 3 and the main surface of the heat dissipation main body 11 is It is about the same.

【0026】また、前記放熱本体11の底には、前記半
導体チップ2の縁に略対応して窪んだペースト溜まり1
4が設けられている。このペースト溜まり14は、図3
に示すように、前記半導体チップ2の各頂点部分を除く
残りの辺部分に対応して形成され、半導体チップ2をペ
ースト材4を介して放熱本体11の主面に固定した際、
余剰となったペースト材4が入り込む窪みとなってい
る。
In addition, on the bottom of the heat dissipating body 11, a paste reservoir 1 is formed which is recessed substantially corresponding to the edge of the semiconductor chip 2.
4 are provided. This paste reservoir 14 is shown in FIG.
As shown in, when the semiconductor chip 2 is fixed to the main surface of the heat dissipating body 11 via the paste material 4, the semiconductor chip 2 is formed corresponding to the remaining side portions except the vertex portions of the semiconductor chip 2.
It is a recess into which the surplus paste material 4 enters.

【0027】これによって、余剰のペースト材4が半導
体チップ2の周面に沿って這い上がることもなく、半導
体チップ2の周面や半導体チップ2の主面や電極5を汚
さなくなる。
As a result, the surplus paste material 4 does not crawl along the peripheral surface of the semiconductor chip 2 and the peripheral surface of the semiconductor chip 2, the main surface of the semiconductor chip 2 and the electrodes 5 are prevented from becoming dirty.

【0028】一方、前記放熱板1の放熱枠体12には、
エラストマー15を介して絶縁フィルム16が固定され
ている。前記エラストマー15は、前記放熱枠体12と
同じ大きさの枠体となり、接着剤17によって放熱枠体
12に固定されている。
On the other hand, in the heat dissipation frame 12 of the heat dissipation plate 1,
The insulating film 16 is fixed via the elastomer 15. The elastomer 15 is a frame having the same size as the heat dissipation frame 12, and is fixed to the heat dissipation frame 12 with an adhesive 17.

【0029】前記絶縁フィルム16も前記放熱枠体12
と略同じ大きさとなり、前記エラストマー15に絶縁性
の接着剤18を介して固定されている。
The insulating film 16 is also the heat dissipation frame 12
The size is approximately the same as that of and is fixed to the elastomer 15 via an insulating adhesive 18.

【0030】前記絶縁フィルム16は、一面にパターニ
ングされた導体層20を有している。前記導体層20の
一部は、枠内に突出するリード(ビームリード)21と
なり、先端は前記半導体チップ2の電極5に固定されて
いる。
The insulating film 16 has a conductor layer 20 patterned on one surface. A part of the conductor layer 20 becomes a lead (beam lead) 21 protruding into the frame, and the tip end is fixed to the electrode 5 of the semiconductor chip 2.

【0031】また、前記絶縁フィルム16の下面には、
所定位置に穴が設けられ、この穴部分には突出したバン
プ電極22が設けられている。バンプ電極22は、穴底
に位置する導体層20に接続されている。
On the lower surface of the insulating film 16,
A hole is provided at a predetermined position, and a bump electrode 22 that protrudes is provided in this hole portion. The bump electrode 22 is connected to the conductor layer 20 located at the bottom of the hole.

【0032】つぎに、本実施形態のBGA型半導体装置
10の製造(組立)方法について説明する。
Next, a method of manufacturing (assembling) the BGA type semiconductor device 10 of this embodiment will be described.

【0033】最初に、図2および図3に示すように、放
熱板1を形成するための放熱本体11と放熱枠体12を
用意する。放熱本体11および放熱枠体12は、たとえ
ば、厚さ0.3mmの矩形のアルミニウム板からなって
いる。
First, as shown in FIGS. 2 and 3, a heat dissipation body 11 and a heat dissipation frame 12 for forming the heat dissipation plate 1 are prepared. The heat dissipation main body 11 and the heat dissipation frame 12 are made of, for example, a rectangular aluminum plate having a thickness of 0.3 mm.

【0034】放熱本体11は、その主面に窪んだ溝状の
ペースト溜まり14を有している。このペースト溜まり
14は、前記半導体チップ2の周辺に対応してそれぞれ
4つ設けられている。すなわち、矩形体となる前記半導
体チップ2の各頂点(4頂点)部分を除く部分に設けら
れている。なお、前記ペースト溜まり14は、前記半導
体チップ2の周辺全体に沿って矩形状に設けてもよい。
The heat dissipation body 11 has a groove-shaped paste reservoir 14 on its main surface. Four paste reservoirs 14 are provided corresponding to the periphery of the semiconductor chip 2. That is, it is provided in a portion excluding the respective apexes (4 apexes) of the semiconductor chip 2 which is a rectangular body. The paste reservoir 14 may be provided in a rectangular shape along the entire periphery of the semiconductor chip 2.

【0035】前記放熱枠体12は、内側部分に半導体チ
ップ2が入るように枠体となっている。
The heat dissipation frame 12 is a frame so that the semiconductor chip 2 can be inserted into the inner part thereof.

【0036】そして、図4に示すように、前記放熱本体
11に放熱枠体12を接着剤13を介して貼り付けるこ
とによって放熱板1が形成される。
Then, as shown in FIG. 4, the heat dissipation plate 1 is formed by adhering the heat dissipation frame 12 to the heat dissipation main body 11 with the adhesive 13.

【0037】放熱本体11に放熱枠体12を貼り付ける
ことによって、放熱板1の主面中央には、半導体チップ
2が取り付けられる窪み3が形成される。すなわち、前
記窪み3は、窪み3の底が放熱本体11の主面で形成さ
れ、窪み3の周壁が放熱枠体12の内周面で形成される
ことになる。
By attaching the heat dissipation frame 12 to the heat dissipation body 11, a recess 3 into which the semiconductor chip 2 is attached is formed in the center of the main surface of the heat dissipation plate 1. That is, in the recess 3, the bottom of the recess 3 is formed by the main surface of the heat dissipation main body 11, and the peripheral wall of the recess 3 is formed by the inner peripheral surface of the heat dissipation frame 12.

【0038】本実施形態の放熱板1は、放熱本体11に
放熱枠体12を貼り付けることによって窪み3が形成さ
れるため、窪み3の深さが一定となることから半導体チ
ップ2の高さと放熱板主面の高さの位置関係が一定とな
り、以後に行うリードボンディングが正確かつ確実にな
り、歩留りの向上が達成できる。
In the heat dissipation plate 1 of the present embodiment, the recess 3 is formed by attaching the heat dissipation frame 12 to the heat dissipation main body 11, so that the depth of the recess 3 becomes constant, so that the height of the semiconductor chip 2 is The positional relationship of the height of the main surface of the heat sink becomes constant, and the lead bonding performed thereafter becomes accurate and reliable, and the yield can be improved.

【0039】つぎに、図4に示すように、窪み3の底面
にディスペンサ等でペースト材4を塗布した後、窪み3
の底に半導体チップ2を固定する。この際、余分のペー
スト材4は窪み3の底に設けられたペースト溜まり14
に入るため、ペースト材4が半導体チップ2の周面を上
に這い上がることもなくなり、半導体チップ2の周面上
部や主面を汚染しなくなる。
Next, as shown in FIG. 4, after the paste material 4 is applied to the bottom surface of the depression 3 with a dispenser or the like, the depression 3 is formed.
The semiconductor chip 2 is fixed to the bottom of the. At this time, the excess paste material 4 is removed from the paste pool 14 provided at the bottom of the depression 3.
Since the paste material 4 does not creep up on the peripheral surface of the semiconductor chip 2, the paste material 4 does not contaminate the upper peripheral surface and the main surface of the semiconductor chip 2.

【0040】したがって、半導体チップ2の上面(主
面)に位置する電極(ボンディングパッド)5がペース
ト材4で汚染されることもない。
Therefore, the electrode (bonding pad) 5 located on the upper surface (main surface) of the semiconductor chip 2 is not contaminated with the paste material 4.

【0041】つぎに、図5に示すように、前記放熱枠体
12と略同一の形となるエラストマー15を図示しない
接着剤で放熱枠体12に貼り付けるとともに、導体層2
0やバンプ電極22を有する絶縁フィルム16を図示し
ない絶縁性の接着剤を介して前記エラストマー15に貼
り付ける。
Next, as shown in FIG. 5, an elastomer 15 having substantially the same shape as the heat dissipation frame 12 is attached to the heat dissipation frame 12 with an adhesive (not shown), and the conductor layer 2 is formed.
An insulating film 16 having 0 or bump electrodes 22 is attached to the elastomer 15 via an insulating adhesive agent not shown.

【0042】前記絶縁フィルム16は、前記放熱枠体1
2と略同じ大きさのフィルムとなり、一面にパターニン
グされた導体層20を有している。前記導体層20の一
部は、枠内に突出するリード(ビームリード)21とな
っている。各リード21の先端は、放熱板1に固定され
た半導体チップ2の各電極5に重なるように設計されて
いる。
The insulating film 16 serves as the heat dissipation frame 1.
The film is approximately the same size as 2, and has a conductor layer 20 patterned on one surface. A part of the conductor layer 20 serves as a lead (beam lead) 21 protruding into the frame. The tips of the leads 21 are designed to overlap the electrodes 5 of the semiconductor chip 2 fixed to the heat sink 1.

【0043】前記絶縁フィルム16の下面には、所定位
置に穴が設けられ、この穴部分には突出したバンプ電極
22が設けられている。バンプ電極22は、穴底に位置
する導体層20に接続されている。これらのバンプ電極
22によってボールグリッドアレイが形成される。
A hole is formed at a predetermined position on the lower surface of the insulating film 16, and a protruding bump electrode 22 is provided in this hole portion. The bump electrode 22 is connected to the conductor layer 20 located at the bottom of the hole. A ball grid array is formed by these bump electrodes 22.

【0044】つぎに、前記リード21の先端が、半導体
チップ2の電極5に固定される。このリードボンディン
グにおいて、前述のように、半導体チップ2の電極5の
高さと、放熱板1の主面の高さとが一定となるため、放
熱板1に貼り付けられた絶縁フィルム16のリード21
との接続が容易かつ確実となり、ボンディング歩留りが
向上する。
Next, the tips of the leads 21 are fixed to the electrodes 5 of the semiconductor chip 2. In this lead bonding, as described above, the height of the electrode 5 of the semiconductor chip 2 and the height of the main surface of the heat sink 1 are constant, so that the leads 21 of the insulating film 16 attached to the heat sink 1 are formed.
The connection with and becomes easy and reliable, and the bonding yield is improved.

【0045】また、前記電極5の表面は、前述のように
ペースト材の付着がないことから、電極5とリード21
は電気的に確実に接続され、接続の信頼度も高くなる。
Since the paste material does not adhere to the surface of the electrode 5 as described above, the electrode 5 and the lead 21 are not attached.
Are electrically connected securely, and the reliability of the connection is high.

【0046】放熱板1は裏返しにされて、図1に示すよ
うなBGA型半導体装置10が製造される。
The heat sink 1 is turned upside down to manufacture the BGA type semiconductor device 10 as shown in FIG.

【0047】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0048】[0048]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0049】(1)放熱板の窪みにペースト溜まりが設
けられていることから、半導体チップを固定した際、余
分のペースト材は前記ペースト溜まりに入るため、従来
のようにペースト材が半導体チップの側面を這い上がる
こともなくなり、半導体チップの側面上部や上面がペー
スト材によって汚染されることがなくなる。
(1) Since the paste reservoir is provided in the depression of the heat dissipation plate, when the semiconductor chip is fixed, the excess paste material enters the paste reservoir. It does not crawl up the side surface, and the upper side surface and the upper surface of the semiconductor chip are not contaminated by the paste material.

【0050】したがって、半導体チップの側面や上面を
ペースト材で汚染する外観不良の発生を抑止できるとと
もに、半導体チップの上面の電極のペースト材による汚
染もないことから、電極とリードとの接続不良も生じな
くなる。
Therefore, it is possible to prevent the occurrence of a defective appearance in which the side surface or the upper surface of the semiconductor chip is contaminated with the paste material, and the electrode material on the upper surface of the semiconductor chip is not contaminated with the paste material. It will not occur.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である半導体装置の断面図
である。
FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】本実施形態の半導体装置の製造方法において使
用する放熱本体と放熱枠体とを示す断面図である。
FIG. 2 is a cross-sectional view showing a heat dissipation main body and a heat dissipation frame used in the method for manufacturing a semiconductor device of the present embodiment.

【図3】本実施形態の半導体装置の製造方法において使
用する放熱本体と放熱枠体とを示す斜視図である。
FIG. 3 is a perspective view showing a heat dissipation main body and a heat dissipation frame used in the method for manufacturing a semiconductor device of the present embodiment.

【図4】本実施形態の半導体装置の製造方法において放
熱板に接着用ペースト材を塗布した状態を示す断面図で
ある。
FIG. 4 is a cross-sectional view showing a state in which an adhesive paste material is applied to a heat dissipation plate in the method of manufacturing a semiconductor device of this embodiment.

【図5】本実施形態の半導体装置の製造方法において放
熱板に半導体チップを固定した状態を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a state in which a semiconductor chip is fixed to a heat dissipation plate in the method for manufacturing a semiconductor device of this embodiment.

【図6】従来の半導体装置において放熱板に半導体チッ
プを固定した状態を示す断面図である。
FIG. 6 is a cross-sectional view showing a state in which a semiconductor chip is fixed to a heat sink in a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…放熱板、2…半導体チップ、3…窪み、4…ペース
ト材、5…電極(ボンディングパッド)、10…BGA
型半導体装置、11…放熱本体、12…放熱枠体、13
…接着剤、14…ペースト溜まり、15…エラストマ
ー、16…絶縁フィルム、17,18…接着剤、20…
導体層、21…リード、22…バンプ電極。
1 ... Heat sink, 2 ... Semiconductor chip, 3 ... Dimple, 4 ... Paste material, 5 ... Electrode (bonding pad), 10 ... BGA
Type semiconductor device, 11 ... Heat dissipation main body, 12 ... Heat dissipation frame, 13
... Adhesive, 14 ... Paste pool, 15 ... Elastomer, 16 ... Insulating film, 17, 18 ... Adhesive, 20 ...
Conductor layer, 21 ... Lead, 22 ... Bump electrode.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 放熱板の主面中央に設けた窪みにペース
ト材を介して半導体チップを固定してなる半導体装置で
あって、前記半導体チップの少なくとも一部の縁に対面
する前記窪み底部分には前記ペースト材の余剰分を溜め
る窪んだペースト溜まりが設けられていることを特徴と
する半導体装置。
1. A semiconductor device in which a semiconductor chip is fixed to a recess provided in the center of the main surface of a heat dissipation plate via a paste material, the bottom portion of the recess facing at least part of the edge of the semiconductor chip. The semiconductor device is characterized in that a recessed paste reservoir for accumulating an excess amount of the paste material is provided in the semiconductor device.
【請求項2】 前記放熱板は、主面に前記ペースト溜ま
りを有する平板な放熱本体と、前記放熱本体の主面に貼
り合わされる枠状平板の放熱枠体とからなり、前記窪み
は前記放熱本体の主面と前記窪みの内周壁によって形成
されていることを特徴とする請求項1記載の半導体装
置。
2. The heat dissipation plate comprises a flat heat dissipation main body having the paste reservoir on a main surface thereof, and a frame-shaped flat heat dissipation frame body bonded to the main surface of the heat dissipation main body, and the recess has the heat dissipation function. The semiconductor device according to claim 1, wherein the semiconductor device is formed by the main surface of the main body and the inner peripheral wall of the recess.
【請求項3】 前記放熱板の主面にはテープ状のエラス
トマーを介してリードおよびバンプ電極を複数有する絶
縁フィルムが貼り付けられ、前記リードの先端は前記半
導体チップの電極に接続され、前記バンプ電極は外側に
突出してボールグリッドアレイ型の半導体装置を構成す
ることを特徴とする請求項1または請求項2記載の半導
体装置。
3. An insulating film having a plurality of leads and bump electrodes is attached to the main surface of the heat dissipation plate via a tape-shaped elastomer, and the tips of the leads are connected to the electrodes of the semiconductor chip, 3. The semiconductor device according to claim 1, wherein the electrodes protrude outward to form a ball grid array type semiconductor device.
【請求項4】 放熱板の主面中央に設けた窪みにペース
ト材を介して半導体チップを固定した後、前記放熱板の
主面にテープ状のエラストマーを介してリードおよびバ
ンプ電極を複数有する絶縁フィルムを貼り付け、その後
前記リードの先端と前記半導体チップの電極を接続し、
前記バンプ電極を外側に突出配設させてボールグリッド
アレイ型の半導体装置を製造する方法であって、前記放
熱板において前記半導体チップの少なくとも一部の縁に
対面する前記窪み底部分には前記ペースト材の余剰分を
溜める窪んだペースト溜まりを設けておき、その後半導
体チップを窪み底にペースト材を介して固定することを
特徴とする半導体装置の製造方法。
4. An insulation having a plurality of leads and bump electrodes on the main surface of the heat dissipation plate via a tape-shaped elastomer after fixing a semiconductor chip to a recess provided in the center of the main surface of the heat dissipation plate via a paste material. Stick a film, then connect the tip of the lead and the electrode of the semiconductor chip,
A method for manufacturing a ball grid array type semiconductor device by arranging the bump electrodes so as to project outward, wherein the paste is provided on the bottom of the recess facing the edge of at least a part of the semiconductor chip in the heat dissipation plate. A method for manufacturing a semiconductor device, characterized in that a recessed paste reservoir for accumulating a surplus material is provided, and then a semiconductor chip is fixed to the bottom of the recess via a paste material.
【請求項5】 主面に前記ペースト溜まりを有する平板
な放熱本体と枠状平板の放熱枠体とを用意した後、前記
放熱本体の主面放熱枠体を貼り合わせて放熱板とし、前
記放熱板の窪みは前記放熱本体の主面と前記放熱枠体の
内周壁によって形成することを特徴とする請求項4記載
の半導体装置の製造方法。
5. A flat heat dissipation body having the paste reservoir on the main surface and a frame-shaped flat heat dissipation frame body are prepared, and then the main surface heat dissipation frame body of the heat dissipation body is bonded to form a heat dissipation plate. The method of manufacturing a semiconductor device according to claim 4, wherein the recess of the plate is formed by the main surface of the heat dissipation main body and the inner peripheral wall of the heat dissipation frame.
JP33843295A 1995-12-26 1995-12-26 Semiconductor device and fabrication thereof Pending JPH09181209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33843295A JPH09181209A (en) 1995-12-26 1995-12-26 Semiconductor device and fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33843295A JPH09181209A (en) 1995-12-26 1995-12-26 Semiconductor device and fabrication thereof

Publications (1)

Publication Number Publication Date
JPH09181209A true JPH09181209A (en) 1997-07-11

Family

ID=18318103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33843295A Pending JPH09181209A (en) 1995-12-26 1995-12-26 Semiconductor device and fabrication thereof

Country Status (1)

Country Link
JP (1) JPH09181209A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260996B1 (en) * 1997-10-23 2000-07-01 마이클 디. 오브라이언 Array type semiconductor package using a lead frame and its manufacturing method
KR100308137B1 (en) * 1997-08-29 2001-12-17 니시무로 타이죠 Electronics and Semiconductor Packages
US6342728B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
KR100567677B1 (en) * 1997-06-06 2006-08-11 히다치 덴센 가부시키 가이샤 Wiring Tapes for Semiconductor Devices and Semiconductor Devices
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472727B2 (en) 1996-03-22 2002-10-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6642083B2 (en) 1996-03-22 2003-11-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6342728B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6342726B2 (en) 1996-03-22 2002-01-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US7420284B2 (en) 1996-03-22 2008-09-02 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6355500B2 (en) 1996-03-22 2002-03-12 Hitachi. Ltd. Semiconductor device and manufacturing method thereof
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6355975B2 (en) 1996-03-22 2002-03-12 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6353255B2 (en) 1996-03-22 2002-03-05 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6521981B2 (en) 1996-03-22 2003-02-18 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6365439B2 (en) 1996-03-22 2002-04-02 Hitachi, Ltd. Method of manufacturing a ball grid array type semiconductor package
US6664135B2 (en) 1996-03-22 2003-12-16 Renesas Technology Corporation Method of manufacturing a ball grid array type semiconductor package
US6670215B2 (en) 1996-03-22 2003-12-30 Renesas Technology Corporation Semiconductor device and manufacturing method thereof
KR100567677B1 (en) * 1997-06-06 2006-08-11 히다치 덴센 가부시키 가이샤 Wiring Tapes for Semiconductor Devices and Semiconductor Devices
KR100308137B1 (en) * 1997-08-29 2001-12-17 니시무로 타이죠 Electronics and Semiconductor Packages
KR100260996B1 (en) * 1997-10-23 2000-07-01 마이클 디. 오브라이언 Array type semiconductor package using a lead frame and its manufacturing method

Similar Documents

Publication Publication Date Title
US7994633B2 (en) Substrate for electrical device
US20110287585A1 (en) Semiconductor device including semiconductor elements mounted on base plate
JPH08111433A (en) Semiconductor device and tape for producing semiconductor device
JP2001284523A (en) Semiconductor package
JP2001326236A (en) Manufacturing method of semiconductor device
JPH113957A (en) Thin-film power tape ball grid array package
US7317243B2 (en) Encapsulated lead having step configuration
US6166435A (en) Flip-chip ball grid array package with a heat slug
JPH07321244A (en) Electronic part, and manufacture of electronic part
JP2002190560A (en) Semiconductor device
JPH09181209A (en) Semiconductor device and fabrication thereof
JPH10150072A (en) Semiconductor device and lead frame for the device
JP3149631B2 (en) Semiconductor device, its mounting apparatus and its mounting method
JP2772828B2 (en) Die bonding method
KR100575858B1 (en) Chip scale package and method of fabricating the same
JP3045121B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4386522B2 (en) Manufacturing method of semiconductor device
JPH0661368A (en) Flip chip type semiconductor device
JP3945017B2 (en) Manufacturing method of semiconductor device
KR100303363B1 (en) wafer level package and method of fabricating the same
JP3036484B2 (en) Semiconductor device and manufacturing method thereof
TWI337393B (en) Bga packaging method and bga package
JPS6236287Y2 (en)
JPS6279637A (en) Semiconductor integrated circuit device
JP2002016102A (en) Semiconductor device and its manufacturing method, circuit substrate, and electronic equipment