JPH09179751A - Self-diagnostic system for controller - Google Patents

Self-diagnostic system for controller

Info

Publication number
JPH09179751A
JPH09179751A JP33834295A JP33834295A JPH09179751A JP H09179751 A JPH09179751 A JP H09179751A JP 33834295 A JP33834295 A JP 33834295A JP 33834295 A JP33834295 A JP 33834295A JP H09179751 A JPH09179751 A JP H09179751A
Authority
JP
Japan
Prior art keywords
microprocessor
diagnosis
self
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33834295A
Other languages
Japanese (ja)
Inventor
Junichi Takai
純一 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP33834295A priority Critical patent/JPH09179751A/en
Publication of JPH09179751A publication Critical patent/JPH09179751A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the generation of miscontrol by enhancing a self-diagnostic function to be integrated in a controller by a self-diagnostic function added to the external without depending only upon a microprocessor for managing control. SOLUTION: The controller consisting of a power on reset function 103, an operator reset receiving circuit 104, a microprocessor 101, a control program storing memory 102, an abnormality informing function 120, and control functions 110 to 112 for controlling a control target is also provided with a self-diagnostic sequence circuit 130 and a microprocessor diagnosis judging circuit 140. The circuit 130 scans a result signal 140a from the circuit 140 after the lapse of a fixed time after releasing the reset of the microprocessor 101, and at the time of detecting abnormality, the circuit 130 asserts an abnormality informing signal 130d, and then stops the operation of the microprocessor in a state of outputting a reset signal 130a as it is to prevent the generation of miscontrol. When the microprocessor is normal, the circuit 130 asserts the reset signals 130a, 130b in a state of negating the abnormality informing signal 130d as it is.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、実際の制御に先立
って制御装置やシステム内の各機能を疑似的に操作して
自己診断するマイクロプロセッサを使用した制御装置等
の自己診断方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a self-diagnosis method for a control device or the like which uses a microprocessor for performing a self-diagnosis by artificially operating each function in the control device or system prior to actual control. is there.

【0002】[0002]

【従来の技術】マイクロプロセッサを使用した制御装置
やシステムでは、装置に電源が投入され、制御処理が起
動されるか、または初期化コマンド(リセット)が発行
されて、制御処理が再起動される場合に、実際の制御処
理が実行される前に、自己診断処理を行うことが一般化
してきている。
2. Description of the Related Art In a control device or system using a microprocessor, power is applied to the device to start control processing, or an initialization command (reset) is issued to restart control processing. In this case, it has become common to perform self-diagnosis processing before actual control processing is executed.

【0003】これは、装置の制御を司るマイクロプロセ
ッサが、実際の制御処理に先立って、装置内の各機能を
疑似的に操作し、その操作結果を解析して、その機能が
正しく動作しているかどうかを判断するものである。
This is because the microprocessor controlling the device operates each function in the device in a pseudo manner prior to the actual control processing, analyzes the operation result, and the function operates correctly. It is to determine whether or not there is.

【0004】この自己診断処理により、異常が認められ
た場合には、オペレータに通知を行い、装置の実際の制
御処理は実行しないようにして、安全性を高めることが
目的である。
The purpose of this self-diagnosis process is to raise the safety by notifying the operator when an abnormality is recognized and not executing the actual control process of the apparatus.

【0005】図12は、これら一般的制御装置の構成を
分かりやすく示した概念図である。同図において、10
0は一般的な制御装置の全体、101は制御を司るマイ
クロプロセッサである。102はマイクロプロセッサ1
01に実行させるプログラムを格納している制御プログ
ラム格納用メモリでROM(Read Only Memory)やRA
M(Random Access Memory)によって構成されている。
103は電源を監視して電源の立ち上がり時に、マイク
ロプロセッサに対してリセット信号を生成するためのパ
ワー・オン・リセット機能回路、104はオペレータの
リセット操作や、その他外部からのリセット条件を受け
るオペレータセット受付回路、105は回路103と1
04の発生するリセットのor条件をとるためのor回
路である。
FIG. 12 is a conceptual diagram showing the configuration of these general control devices in an easy-to-understand manner. In the figure, 10
Reference numeral 0 is the entire general control device, and 101 is a microprocessor that controls the control. 102 is the microprocessor 1
01 is a memory for storing a control program that stores a program to be executed by ROM 01, a ROM (Read Only Memory) or RA
It is composed of M (Random Access Memory).
103 is a power-on reset function circuit for monitoring the power supply and generating a reset signal to the microprocessor when the power supply rises. 104 is an operator set for receiving a reset operation by the operator and other external reset conditions. Reception circuit, 105 is circuit 103 and 1
This is an or circuit for obtaining the reset or condition of 04.

【0006】また、110,111,112,…は、実
際に個々の制御対象の制御を行うための制御機能を示し
ており、200,201,202,…は、実際に制御さ
れる個々の制御対象を示している。
Further, 110, 111, 112, ... Show control functions for actually controlling individual controlled objects, and 200, 201, 202 ,. Shows the target.

【0007】120は自己診断の結果、異常が検出され
た場合に、これを外部に通知するための異常通知機能回
路である。ここでは、異常を検出したマイクロプロセッ
サ101が、この機能を用いて外部に異常を通知する。
120aは外部装置等に対する異常通知信号である。
Reference numeral 120 denotes an abnormality notifying function circuit for notifying the outside when an abnormality is detected as a result of self-diagnosis. Here, the microprocessor 101 that has detected the abnormality notifies the outside of the abnormality using this function.
Reference numeral 120a is an abnormality notification signal for an external device or the like.

【0008】101aはマイクロプロセッサ101が制
御プログラム格納用メモリ102に対して与えるアドレ
ス信号をまとめたアドレス・バス、102aは制御プロ
グラム格納用メモリに格納されたプログラム・データを
マイクロプロセッサが読み込むためのデータ・バス、1
01bはマイクロプロセッサが制御機能を操作するため
の制御用バスである。
Reference numeral 101a denotes an address bus that collects address signals provided by the microprocessor 101 to the control program storage memory 102, and reference numeral 102a denotes data for the microprocessor to read the program data stored in the control program storage memory.・ Bus, 1
01b is a control bus for the microprocessor to operate the control function.

【0009】103aは回路103の出力するパワー・
オン・リセット信号、104aはオペレータの処理等に
よって回路104から出力されるリセット信号、105
aはor回路105によって出力されマイクロプロセッ
サに与えられるリセット信号である。
103a is the power output from the circuit 103
ON / reset signal, 104a is a reset signal output from the circuit 104 by processing of an operator, etc.
a is a reset signal output by the or circuit 105 and given to the microprocessor.

【0010】次に、図13は図12における制御機能ブ
ロックの内容を若干詳しく説明する概念図で、制御機能
110だけに注目して示したものである。同図におい
て、101,110,200は図12と同様である。1
101は制御機能に対してマイクロプロセッサ101が
動作コマンドを書き込んで、動作を指令するためのコマ
ンド・レジスタ、1102は実際に制御対象の制御を実
行するための実処理機能ブロック、1103は実処理機
能の実行結果をマイクロプロセッサが読み込むための結
果表示レジスタである。
Next, FIG. 13 is a conceptual diagram for explaining the contents of the control function block in FIG. 12 in a little detail, focusing only on the control function 110. In the figure, 101, 110 and 200 are the same as those in FIG. 1
Reference numeral 101 is a command register for the microprocessor 101 to write an operation command to the control function to instruct the operation, 1102 is an actual processing function block for actually executing control of the control target, and 1103 is an actual processing function. It is a result display register for the microprocessor to read the execution result of.

【0011】図12,図13に示すような制御装置にお
いて、電源が投入されることによって、パワー・オン・
リセット回路103が103aのパワー・オン・リセッ
ト信号をアサートするか、または、オペレータの処理等
によって回路104の出力である104a信号がアサー
トされると、or回路105を介して、マイクロプロセ
ッサのリセット信号である105a信号がアサートされ
る。
In the control device as shown in FIGS. 12 and 13, when the power is turned on, the power is turned on.
When the reset circuit 103 asserts the power-on reset signal of 103a or the 104a signal which is the output of the circuit 104 is asserted by the processing of the operator or the like, the reset signal of the microprocessor is sent via the or circuit 105. Signal 105a is asserted.

【0012】この信号は一定時間後にネゲートされ、こ
れによって、マイクロプロセッサ101は、制御プログ
ラム格納用メモリ102の所定の位置(アドレス)か
ら、命令のフェッチと実行を開始する。この実行開始部
分のプログラムに、自己診断用のプログラムを配置して
おくことにより、立ち上げ直後の自己診断処理の実行が
実現する。
This signal is negated after a certain period of time, whereby the microprocessor 101 starts fetching and executing an instruction from a predetermined position (address) of the control program storage memory 102. By arranging a program for self-diagnosis in the program of this execution start portion, execution of self-diagnosis processing immediately after startup is realized.

【0013】図12に示す制御装置では、装置の立ち上
がり時に、マイクロプロセッサ101が、自己診断プロ
グラムに従って制御機能ブロックを操作し、対象となる
制御機能が基体通りに動作しているかどうかを判断す
る。
In the control device shown in FIG. 12, when the device starts up, the microprocessor 101 operates the control function block according to the self-diagnosis program, and determines whether or not the target control function is operating as it is.

【0014】例えば、制御機能110を診断する場合に
は、マイクロプロセッサ101は、図13に示したコマ
ンド・レジスタ1101に自己診断用の処理コマンドを
書き込んで、実処理機能ブロック1102に診断用の処
理命令を与える。実処理機能ブロック1102は、マイ
クロプロセッサからの指示に従って疑似的な制御動作を
行い、その結果を結果表示レジスタ1103に表示す
る。
For example, when diagnosing the control function 110, the microprocessor 101 writes a processing command for self-diagnosis in the command register 1101 shown in FIG. 13, and the processing for diagnosis in the actual processing function block 1102. Give orders. The actual processing function block 1102 performs a pseudo control operation according to an instruction from the microprocessor, and displays the result in the result display register 1103.

【0015】マイクロプロセッサ101は、1103の
結果表示レジスタに表示された結果の内容を読み込んで
これが期待された値と一致する場合に、この制御機能ブ
ロックの機能が正常に動作していると見做す。
The microprocessor 101 reads the content of the result displayed in the result display register 1103, and if it matches the expected value, the function of this control function block is considered to be operating normally. You

【0016】同等の処理を、制御機能111,112,
…と順次実行し、全てが正常であると判断された場合
に、マイクロプロセッサ101は、自己診断結果を良好
とし、実際の制御処理に移行する。
The same processing is performed by the control functions 111, 112,
When it is determined that all are normal, the microprocessor 101 determines that the self-diagnosis result is good, and shifts to actual control processing.

【0017】一方、マイクロプロセッサ101は、結果
表示レジスタ1103に表示された結果の内容を読み込
んだ際に、これが期待された値と一致しなかった場合に
は、この制御機能ブロックの機能が正常に動作できない
ものと見做し、オペレータに対して警告を発生して、異
常となった内容等を通知する。この場合には、それ以降
の実際の制御処理は行われることはなく、マイクロプロ
セッサ101はホールト命令の実行等を用いてその動作
を停止する。
On the other hand, when the microprocessor 101 reads the content of the result displayed in the result display register 1103, and this does not match the expected value, the function of this control function block becomes normal. The operator is considered to be unable to operate, and a warning is issued to the operator to notify him / her of the abnormal content. In this case, the actual control processing thereafter is not performed, and the microprocessor 101 stops its operation by executing a halt instruction or the like.

【0018】[0018]

【発明が解決しようとする課題】上述の自己診断機能を
実現するためには、マイクロプロセッサの動作が正常に
行われること、つまり、「装置内の、マイクロプロセッ
サおよび制御プログラム格納メモリ周辺回路が共に正常
に動作すること」が大前提となっている。
In order to realize the above self-diagnosis function, the microprocessor must operate normally, that is, "the microprocessor and the control program storage memory peripheral circuit in the device are both "It works properly" is a major premise.

【0019】換言すると、「装置内の、マイクロプロセ
ッサないし制御プログラム格納メモリ周辺回路のいずれ
か正常に動作しない場合には、上述の自己診断機能その
ものを実現不可能である」ということになる。
In other words, "if any of the microprocessor and the control program storing memory peripheral circuit in the apparatus does not operate normally, the self-diagnosis function itself cannot be realized".

【0020】制御装置の運用上、自己診断機能は、装置
の信頼性を高め、安全な運転をする上で非常に重要な機
能である。また、マイクロプロセッサを使用した制御装
置を製造することを考えると、この制御装置の検査や、
試験段階に於いて、この装置の各機能を診断していく上
で自己診断機能は、欠かすことのできない機能となる。
In the operation of the control device, the self-diagnosis function is a very important function for improving the reliability of the device and ensuring safe operation. Also, considering the manufacture of a control device using a microprocessor, inspection of this control device,
The self-diagnosis function is an indispensable function in diagnosing each function of this device in the test stage.

【0021】しかし、製造終了後の製品に於いては、部
品の故障や製造上のトラブルは、一定の確率で発生する
ものであり、その欠陥が「マイクロプロセッサまたは制
御プログラム格納メモリ周辺回路」に及ぶことも稀では
ない。
However, in the product after the end of manufacturing, the failure of parts and the trouble in manufacturing occur with a certain probability, and the defect is "microprocessor or control program storing memory peripheral circuit". It is not uncommon to reach.

【0022】また、装置の納入までの輸送中や、電源を
投入するまでの動作停止状態に於いて、部品が故障する
ことも考えられる。
It is also conceivable that a part may fail during transportation before delivery of the device or in an operation stopped state until the power is turned on.

【0023】このように「マイクロプロセッサまたは制
御プログラム格納メモリ周辺回路」に故障が生じた場
合、装置に電源を投入しても、マイクロプロセッサは、
自己診断処理を実行することができないだけでなく、全
く動作をしなかったり、暴走をしたりして、致命的な事
故を引き起こす危惧もある。
When a failure occurs in the "microprocessor or the control program storing memory peripheral circuit" in this way, the microprocessor is
Not only can self-diagnosis processing not be executed, but there is also the danger that it will not operate at all or run out of control, causing a fatal accident.

【0024】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、制御
装置に組み込む自己診断機能をマイクロプロセッサだけ
に頼らず、外部に付加した自己診断ハードウェアによっ
て強化し、マイクロプロセッサまたは制御プログラム格
納メモリ周辺回路に欠陥が故障が発生していると判断さ
れる場合には、マイクロプロセッサの動作を停止させ
て、外部に異常を通知し、制御対象に対する誤制御を防
止することのできる制御装置の自己診断方式及び機構を
提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a self-diagnosis function incorporated in a control device to an external self-diagnosis function without relying only on a microprocessor. If it is determined that a defect has occurred in the microprocessor or control program storage memory peripheral circuit by enhancing it with diagnostic hardware, stop the operation of the microprocessor, notify the outside to the abnormality, and control An object of the present invention is to provide a self-diagnosis method and mechanism of a control device capable of preventing erroneous control of an object.

【0025】[0025]

【課題を解決するための手段】本発明の制御装置の自己
診断方式は、制御を司るマイクロプロセッサと制御プロ
グラム格納用メモリを備え、実際の制御処理の実行され
る前に装置内の各機能を自己診断する制御装置やシステ
ムの自己診断方法において、マイクロプロセッサそのも
のの機能を診断するためのマイクロプロセッサ診断プロ
グラムを制御プログラム格納メモリの特定のエリアに格
納しておき、マイクロプロセッサ自己診断機構の全体を
司る自己診断シーケンス回路と、マイクロプロセッサが
マイクロプロセッサ診断プログラムの実行結果を書き込
んで、この結果を判定するためのマイクロプロセッサ診
断結果判定回路とを具備し、自己診断シーケンス回路で
は、オペレータの操作によるリセットや、パワー・オン
・リセットによるマイクロプロセッサに対するリセット
信号を直接マイクロプロセッサに与えがに、この回路に
取り込み、また、マイクロプロセッサが発生する制御プ
ログラム格納用メモリに対するアドレスの一部を自己診
断シーケンス回路が取り込んで、この回路を経由して制
御プログラム格納用メモリに与えるアドレスを生成し、
自己診断シーケンス回路は、パワー・オン・リセット時
には、一旦マイクロプロセッサにリセットをかけると同
時に、あらかじめ設定しておいたマイクロプロセッサ診
断用プログラムのアドレスを制御プログラム格納用メモ
リに対して与え、マイクロプロセッサに対するリセット
を解除することによって、マイクロプロセッサにマイク
ロプロセッサ診断ルーチンを実行させ、このマイクロプ
ロセッサ診断ルーチンでは、マイクロプロセッサに演算
結果をマイクロプロセッサ診断結果判定回路に書き込む
ことを指示しておき、マイクロプロセッサ診断結果判定
回路は、予め正常実行時に得られる正しいデータを期待
値として格納しており、マイクロプロセッサ診断によっ
て書き込まれた結果データと比較を行って、判定結果
(正常または異常)を出力し、自己診断シーケンス回路
は、一定時間後に、このマイクロプロセッサ診断結果判
定回路の判定結果をスキャニングして、正常であった場
合には、マイクロプロセッサに再度リセットをかけてか
ら、制御プログラム格納用メモリに与えるアドレスをマ
イクロプロセッサの出力するアドレスに切り換えてか
ら、リセットを解除して、装置の制御権をマイクロプロ
セッサに引き渡し、異常が検出された場合には、外部に
異常を通知すると共に、マイクロプロセッサにリセット
をかけたままにすることによって、装置の誤動作や誤制
御を防止するものである。
A self-diagnosis method for a control device according to the present invention comprises a microprocessor for controlling the control and a memory for storing a control program. Each function in the device is controlled before actual control processing is executed. In a self-diagnosis method of a control device or system for self-diagnosis, a microprocessor diagnostic program for diagnosing the function of the microprocessor itself is stored in a specific area of the control program storage memory, and the entire microprocessor self-diagnosis mechanism is The self-diagnosis sequence circuit and the microprocessor diagnosis result judgment circuit for the microprocessor to write the execution result of the microprocessor diagnosis program and judge the result. Or by power-on reset Although the reset signal for the microprocessor is directly applied to the microprocessor, it is taken into this circuit, and a part of the address to the memory for storing the control program generated by the microprocessor is taken in by the self-diagnosis sequence circuit and passed through this circuit. Generates an address to be given to the control program storage memory,
At the time of power-on reset, the self-diagnosis sequence circuit resets the microprocessor once, and at the same time, gives the address of the preset microprocessor diagnostic program to the control program storage memory, and Releasing the reset causes the microprocessor to execute the microprocessor diagnostic routine. In this microprocessor diagnostic routine, the microprocessor is instructed to write the operation result to the microprocessor diagnostic result determination circuit. The judgment circuit stores the correct data obtained during normal execution in advance as an expected value, and compares it with the result data written by the microprocessor diagnosis to judge whether the judgment result is normal or abnormal. After a fixed time, the self-diagnosis sequence circuit scans the judgment result of this microprocessor diagnosis result judgment circuit, and if it is normal, resets the microprocessor again and then stores the control program. After switching the address given to the memory to the address output by the microprocessor, the reset is released and the control right of the device is handed over to the microprocessor.If an abnormality is detected, the abnormality is notified to the outside and By keeping the processor reset, the malfunction and control of the device are prevented.

【0026】[0026]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1 図1は、自己診断機能を搭載した制御装置の構成を示
す。なお、図中、従来図12に示したものと同一構成部
分は、同一符号を付してその重複する説明を省略する。
Embodiment 1 FIG. 1 shows the configuration of a control device equipped with a self-diagnosis function. In the figure, the same components as those shown in FIG. 12 of the related art are designated by the same reference numerals and their duplicate description will be omitted.

【0027】図1において、130と140が本発明に
より付加された部分で、130は自己診断シーケンス回
路、140はマイクロプロセッサ診断判定回路である。
130aは自己診断シーケンス回路130からマイクロ
プロセッサ101に与えるためのリセット信号、130
bは回路130からのマイクロプロセッサ診断判定回路
140用リセット信号、101a′はマイクロプロセッ
サ101から制御プログラム格納用メモリ102に与え
るアドレス・バス101aの内の一部のアドレス線、1
01a″はアドレス・バス101aの内、101a′を
除く残りのアドレス・バス線、130cはアドレス10
1a″に相当するアドレス・バスの一部を交換してから
制御プログラム・メモリ102に与えるためのアドレス
・バス線、130dは回路130から異常通知機能回路
120への異常検出信号、140aはマイクロプロセッ
サ診断判定回路140の判定結果信号である。
In FIG. 1, 130 and 140 are parts added by the present invention, 130 is a self-diagnosis sequence circuit, and 140 is a microprocessor diagnosis judgment circuit.
130a is a reset signal to be given to the microprocessor 101 from the self-diagnosis sequence circuit 130;
b is a reset signal for the microprocessor diagnosis determination circuit 140 from the circuit 130, 101a 'is a partial address line of the address bus 101a given from the microprocessor 101 to the control program storing memory 102, 1
01a "is the remaining address bus line of the address bus 101a except 101a ', and 130c is the address 10
1a "is an address bus line for supplying a part of the address bus to the control program memory 102 after replacement, 130d is an abnormality detection signal from the circuit 130 to the abnormality notification function circuit 120, and 140a is a microprocessor. This is a determination result signal of the diagnostic determination circuit 140.

【0028】次に、図1について、本発明による自己診
断方式の動作を説明する。
Next, the operation of the self-diagnosis method according to the present invention will be described with reference to FIG.

【0029】まず、電源投入時には、パワー・オン・リ
セット機能回路103の信号103aがアサートされ、
105a信号が発生する。一方、オペレータによるリセ
ット操作または、外部からのリセット指令により、オペ
レータ・リセット受付回路104からの信号104aが
アサートされることによって信号105aが発生する。
この信号は装置の完全なるリセット要求であり、一定時
間後にネゲートされる。図12の従来の制御装置では、
これがマイクロプロセッサ101に直接与えられていた
が、本装置では、これが自己診断用シーケンス回路13
0に与える。
First, when the power is turned on, the signal 103a of the power-on reset function circuit 103 is asserted,
The 105a signal is generated. On the other hand, the signal 105a is generated by asserting the signal 104a from the operator / reset acceptance circuit 104 by a reset operation by the operator or a reset command from the outside.
This signal is a complete reset request for the device and will be negated after a period of time. In the conventional control device of FIG. 12,
Although this was directly given to the microprocessor 101, in the present apparatus, this is the self-diagnosis sequence circuit 13
Give to 0.

【0030】自己診断シーケンス回路130は、一旦、
マイクロプロセッサ101へのリセット信号130a
と、マイクロプロセッサ診断判定回路140のリセット
130bを一定時間アサートする。マイクロプロセッサ
101は、正常に動作できる場合、リセットによるトラ
ップで定義された一定のアドレスをバス101a(10
1a′と101a″を合わせたバス)に出力する。
The self-diagnosis sequence circuit 130
Reset signal 130a to the microprocessor 101
Then, the reset 130b of the microprocessor diagnosis determination circuit 140 is asserted for a certain period of time. When the microprocessor 101 can operate normally, the microprocessor 101 sends a fixed address defined by the trap by the reset to the bus 101a (10
1a ′ and 101a ″ are output to the combined bus).

【0031】ここで、自己診断シーケンス回路130
は、アドレス・バス線101a″の入力状態に拘わらず
に特定のアドレス情報をアドレス・バス線130cに出
力する。
Here, the self-diagnosis sequence circuit 130
Outputs specific address information to the address bus line 130c regardless of the input state of the address bus line 101a ".

【0032】この機能により、制御プログラム格納用メ
モリ102に対しては、マイクロプロセッサ101が出
力したアドレスとは異なるアドレスが与えられることに
なる。
With this function, an address different from the address output by the microprocessor 101 is given to the control program storage memory 102.

【0033】ここで、この異なったアドレス(信号13
0cによって変換されたもの)によって指定されるメモ
リ・エリアに、マイクロプロセッサ101そのものを診
断するための専用プログラム(マイクロプロセッサ診断
用ルーチン)を記述しておくことにする。このマイクロ
プロセッサ用診断ルーチンには、マイクロプロセッサそ
のものの持つ多数の命令を一通り実行して得られる特定
値をマイクロプロセッサ診断判定回路140内の結果レ
ジスタに格納する処理を含む。
Here, this different address (signal 13
A dedicated program (microprocessor diagnostic routine) for diagnosing the microprocessor 101 itself will be described in the memory area specified by 0c). This microprocessor diagnostic routine includes a process of storing a specific value obtained by executing a large number of instructions of the microprocessor itself in a result register in the microprocessor diagnostic determination circuit 140.

【0034】これにより、マイクロプロセッサ101お
よび制御プログラム格納用メモリ102が正常に動作し
ている場合には、一定時間後には、マイクロプロセッサ
の制御のもとに、マイクロプロセッサ用診断ルーチンが
実抗され、期待された演算結果が、マイクロプロセッサ
診断判定回路140に与えられる。
As a result, when the microprocessor 101 and the control program storage memory 102 are operating normally, after a certain period of time, the microprocessor diagnostic routine is actually run under the control of the microprocessor. The expected calculation result is given to the microprocessor diagnosis determination circuit 140.

【0035】マイクロプロセッサ診断判定回路140
は、マイクロプロセッサが判定用の演算結果データを書
き込むための結果レジスタと、この結果データと期待さ
れる正確値との比較をするためのコンパレータからなる
回路である。リセット信号130bはマイクロプロセッ
サ診断判定回路140の結果レジスタの内容をクリアす
るために使用される。従って、リセットを受けた直後こ
の判定回路のコンパレータの出力信号140aは不一致
(異常)状態を示すことになる。これが、マイクロプロ
セッサの診断動作の結果、期待値と等しい値が書き込ま
れると一致(正常)状態を示すことになる。
Microprocessor diagnostic determination circuit 140
Is a circuit including a result register for the microprocessor to write the operation result data for determination and a comparator for comparing the result data with an expected accurate value. The reset signal 130b is used to clear the contents of the result register of the microprocessor diagnostic judgment circuit 140. Therefore, immediately after receiving the reset, the output signal 140a of the comparator of this determination circuit shows a mismatch (abnormal) state. This indicates a coincident (normal) state when a value equal to the expected value is written as a result of the diagnostic operation of the microprocessor.

【0036】自己診断シーケンス回路130は、マイク
ロプロセッサ101に対するリセットを解除してから、
一定時間後にマイクロプロセッサ診断判定結果信号14
0aをスキャンし、異常が検出された場合には、異常通
知信号130dをアサートして、外部に異常の発生を通
知した後、再度マイクロプロセッサ・リセット信号13
0aを出力したままとして、マイクロプロセッサの動作
を停止させる。
The self-diagnosis sequence circuit 130 releases the reset to the microprocessor 101, and then
Microprocessor diagnostic judgment result signal 14 after a fixed time
0a is scanned, and if an abnormality is detected, the abnormality notification signal 130d is asserted to notify the occurrence of the abnormality to the outside, and then the microprocessor reset signal 13
The operation of the microprocessor is stopped while 0a is output.

【0037】一方、信号140aのスキャンにて正常と
認められた場合には、マイクロプロセッサ101が正常
に動作していると判断する。この場合は、異常通知信号
130aはネゲートしたままとし、再度、リセット信号
130aと130bをアサートする。
On the other hand, if the scan of the signal 140a is found to be normal, it is determined that the microprocessor 101 is operating normally. In this case, the abnormality notification signal 130a remains negated and the reset signals 130a and 130b are asserted again.

【0038】一定時間のリセット信号出力の後、これを
ネゲートすると、マイクロプロセッサ101は、リスタ
ート状態となり、リセットによるトラップで定義された
一定のアドレスをバス101a(101a′と101
a″を合わせたバス)に出力する。
When the reset signal is output for a certain period of time and then this signal is negated, the microprocessor 101 enters the restart state, and the certain address defined by the trap due to the reset is given to the bus 101a (101a 'and 101a).
a) to the combined bus).

【0039】自己診断シーケンス回路130は、このフ
ェーズ以降では、入力アドレス101a″をそのままア
ドレス・バス130cに出力する。即ち、マイクロプロ
セッサ101が出力したアドレスは、そのまま制御プロ
グラム格納用メモリ102に与えられることになる。
After this phase, the self-diagnosis sequence circuit 130 outputs the input address 101a "as it is to the address bus 130c. That is, the address output by the microprocessor 101 is given to the control program storing memory 102 as it is. It will be.

【0040】これで、自己診断シーケンス回路130の
作業は終了し、マイクロプロセッサ101は、制御プロ
グラム格納用メモリ102に格納された、本来の自己診
断処理の実行と、実際の制御処理の実行を開始する。
This completes the operation of the self-diagnosis sequence circuit 130, and the microprocessor 101 starts executing the original self-diagnosis processing stored in the control program storage memory 102 and the actual control processing. To do.

【0041】このように、自己診断シーケンス回路13
0とマイクロプロセッサ診断判定回路140との付加と
その利用により、「マイクロプロセッサまたは制御プロ
グラム格納メモリ周辺回路」に含まれる故障や欠陥を、
実際の制御動作に先立って検出して装置を停止させ、誤
制御を防止することが可能となる。
In this way, the self-diagnosis sequence circuit 13
By adding 0 and the microprocessor diagnostic determination circuit 140 and using them, the failure or defect included in the “microprocessor or control program storing memory peripheral circuit” can be eliminated.
It is possible to prevent the erroneous control by detecting and stopping the device prior to the actual control operation.

【0042】図2は図1における自己診断シーケンス回
路130の具体的な構成例である。同図において、13
0は自己診断シーケンス回路の全体、150はクロック
発生回路、1301はシーケンス回路、1302はマイ
クロプロセッサ診断プログラム・アドレス格納回路、1
303はマルチプレクサ回路である。
FIG. 2 shows a concrete configuration example of the self-diagnosis sequence circuit 130 in FIG. In FIG.
0 is the whole self-diagnosis sequence circuit, 150 is a clock generation circuit, 1301 is a sequence circuit, 1302 is a microprocessor diagnosis program / address storage circuit, 1
Reference numeral 303 is a multiplexer circuit.

【0043】また、150aはクロック信号、1301
aはマルチプレクサ回路1303にていずれの入力信号
を出力するのかを選択するための、アドレス選択信号で
ある。
Further, 150a is a clock signal, 1301
Reference numeral a is an address selection signal for selecting which input signal the multiplexer circuit 1303 outputs.

【0044】101a″,105a,130a,130
b,130c,130d,140aの各信号は、図1と
同等である。(105aはリセット入力信号、130a
はマイクロプロセッサ・リセット信号、130bはマイ
クロプロセッサ診断判定回路リセット信号、130dは
異常通信信号、140aはマイクロプロセッサ診断判定
結果信号、101a″はマイクロプロセッサ出力アドレ
スの一部、130cは、制御プログラム格納用メモリに
与えるためのアドレスの一部である。)このようなハー
ドウェアの構成において、クロック回路150は水晶発
振器等で実現できる。また、シーケンサ回路1301
は、PLD(Programable LogicDevice)デバイス等で
容易に実現可能である。マイクロプロセッサ診断プログ
ラム・アドレス格納回路1302、マルチプレクサ回路
1303もPLDに格納できるが、ここでは分かりやす
いように一般回路で表している。回路1302はDIP
スイッチのような設定回路でもよいし、PROMのよう
に予め固定したデータ出力回路であってもよい。マルチ
プレクサ回路1303は市販の論理ICで構成できる。
101a ", 105a, 130a, 130
The signals b, 130c, 130d and 140a are the same as in FIG. (105a is a reset input signal, 130a
Is a microprocessor reset signal, 130b is a microprocessor diagnosis determination circuit reset signal, 130d is an abnormal communication signal, 140a is a microprocessor diagnosis determination result signal, 101a ″ is a part of the microprocessor output address, and 130c is a control program storage signal. (This is a part of the address to be given to the memory.) In such a hardware configuration, the clock circuit 150 can be realized by a crystal oscillator, etc. Further, the sequencer circuit 1301.
Can be easily realized by a PLD (Programmable Logic Device) device or the like. The microprocessor diagnostic program / address storage circuit 1302 and the multiplexer circuit 1303 can also be stored in the PLD, but here they are represented by general circuits for the sake of easy understanding. Circuit 1302 is DIP
It may be a setting circuit such as a switch or a fixed data output circuit such as a PROM. The multiplexer circuit 1303 can be composed of a commercially available logic IC.

【0045】図3は図1におけるマイクロプロセッサ診
断判定回路140の具体的な構成例である。同図におい
て、140はマイクロプロセッサ診断判定回路の全体、
1401はプロセッサによって書き込み可能なマイクロ
プロセッサ診断結果レジスタ、1402は診断結果期待
値格納回路、1403はコンパレータ回路である。
FIG. 3 shows a concrete example of the configuration of the microprocessor diagnosis / determination circuit 140 shown in FIG. In the figure, 140 is the entire microprocessor diagnostic determination circuit,
Reference numeral 1401 is a microprocessor diagnostic result register writable by the processor, 1402 is a diagnostic result expected value storage circuit, and 1403 is a comparator circuit.

【0046】また、101bはマイクロプロセッサの制
御バス、130bは回路140のリセット入力信号、1
40aはマイクロプロセッサ診断判定結果出力信号であ
る。また、1401aはマイクロプロセッサ診断結果レ
ジスタ1401に格納されたデータの出力信号束、10
42aは、診断結果期待値格納回路1402に格納され
たデータの出力信号束である。
Further, 101b is a control bus of the microprocessor, 130b is a reset input signal of the circuit 140, 1
40a is a microprocessor diagnosis determination result output signal. Further, 1401a is an output signal bundle of data stored in the microprocessor diagnosis result register 1401.
42a is an output signal bundle of data stored in the diagnostic result expected value storage circuit 1402.

【0047】このようなハードウェア回路において本発
明方式の自己診断動作を実現するためには、図2のシー
ケンサ回路1301を実現する必要があるが、ここで
は、PLDを用いて簡単なシーケンサを実現する例で説
明する。
In order to realize the self-diagnosis operation of the method of the present invention in such a hardware circuit, it is necessary to realize the sequencer circuit 1301 of FIG. 2, but here, a simple sequencer is realized by using the PLD. An example will be described.

【0048】図4はこのPLDによるシーケンサの状態
遷移図である。この遷移図からPLDプログラムの変換
は、公知のソフトウェア技術によって容易に行える。
FIG. 4 is a state transition diagram of the sequencer by this PLD. The conversion of the PLD program from this transition diagram can be easily performed by a known software technique.

【0049】ここでは、PLDによるシーケンサ内にマ
イクロプロセッサの診断処理に必要とされる時間を計数
するタイマ1と、マイクロプロセッサのリセットに必要
な時間を係数するタイマ2の2つのタイマ要素を定義す
る。クロック信号150aは、このシーケンサの遷移の
ための基本クロックである。
Here, two timer elements, timer 1 for counting the time required for the diagnostic processing of the microprocessor and timer 2 for counting the time required for the reset of the microprocessor, are defined in the PLD sequencer. . Clock signal 150a is the base clock for this sequencer transition.

【0050】これら2つのタイマは、PLD外部にモノ
・マルチバイブレータ等のICで構成してもよいし、P
LD内に構成しても構わない。
These two timers may be composed of an IC such as a mono-multivibrator outside the PLD, or P
It may be configured in the LD.

【0051】図4の遷移図を用いて、自己診断シーケン
ス回路130の動作を説明する。
The operation of the self-diagnosis sequence circuit 130 will be described with reference to the transition diagram of FIG.

【0052】<フェーズ1>まず、リセット信号105
aのアサートにより、本回路は初期状態に戻り、 (1)信号103a(マイクロプロセッサ・リセット)
のアサート (2)信号103b(マイクロプロセッサ診断判定回路
リセット)のアサート (3)信号103d(異常通知信号)正常レベルの出力 (4)信号1301a(メモリ・アドレス選択信号)の
A(既設定値)選択レベル出力 これにより、マイクロプロセッサ101とマイクロプロ
セッサ診断判定回路140はリセット状態に、異常通知
回路は正常値を出力する。
<Phase 1> First, the reset signal 105
This circuit returns to the initial state by asserting a. (1) Signal 103a (microprocessor reset)
Assertion of (2) signal 103b (reset of microprocessor diagnostic judgment circuit) (3) output of signal 103d (abnormality notification signal) normal level (4) A (already set value) of signal 1301a (memory address selection signal) Selection level output As a result, the microprocessor 101 and the microprocessor diagnosis determination circuit 140 are reset, and the abnormality notification circuit outputs a normal value.

【0053】また、(4)により、マルチプレクサ回路
1303は、マイクロプロセッサ診断プログラム・アド
レス格納回路1302側のデータをバス130cに出力
するので、制御プログラム格納用メモリに与えられるア
ドレスのエリアは、マイクロプロセッサ診断用ルーチン
を指し示すことになる。
Further, according to (4), since the multiplexer circuit 1303 outputs the data on the side of the microprocessor diagnostic program / address storage circuit 1302 to the bus 130c, the area of the address given to the control program storage memory is the microprocessor. It will point to a diagnostic routine.

【0054】<フェーズ2>信号105aがネゲートさ
れ、リセットが解除されると、 (1)信号103a(マイクロプロセッサ・リセット)
のネゲート (2)信号103b(マイクロプロセッサ診断判定回路
リセット)のネゲート (3)タイマ1の起動 が行われる。
<Phase 2> When the signal 105a is negated and the reset is released, (1) the signal 103a (microprocessor reset)
(2) Negation of signal 103b (reset of microprocessor diagnostic judgment circuit) (3) The timer 1 is started.

【0055】これにより、マイクロプロセッサ101
は、動作を開始し、制御プログラム格納用メモリ102
からマイクロプロセッサ診断用ルーチンを読み出して実
行を開始する。この処理はマイクロプロセッサの命令実
行を一通り実行させて、基本動作を確認できるものと
し、正常である場合、一定時間後に正しい値をマイクロ
プロセッサ診断結果レジスタ1401に書き込むものと
する。
As a result, the microprocessor 101
Starts the operation, and the control program storage memory 102
The microprocessor diagnostic routine is read from and the execution is started. In this processing, the instruction execution of the microprocessor is executed once, and the basic operation can be confirmed. If it is normal, a correct value is written to the microprocessor diagnosis result register 1401 after a fixed time.

【0056】診断結果期待値格納回路1402には、マ
イクロプロセッサ101が正常動作して演算される正し
い結果の値を予め設定しており、初期状態では、マイク
ロプロセッサ診断結果レジスタ1401がクリアされて
いるので、コンパレータ1403は、異常方向の判定信
号140aに異常レベルを出力している。
In the diagnostic result expected value storage circuit 1402, a correct result value calculated by normal operation of the microprocessor 101 is preset, and in the initial state, the microprocessor diagnostic result register 1401 is cleared. Therefore, the comparator 1403 outputs an abnormal level to the determination signal 140a indicating the abnormal direction.

【0057】マイクロプロセッサ101がマイクロプロ
セッサ診断用ルーチンを実行してその結果を結果レジス
タ1401に格納すると、その内容が診断結果期待値格
納回路1402の値と一致する場合は判定信号は正常レ
ベルとなり、不一致の場合は異常レベルとなる。
When the microprocessor 101 executes the microprocessor diagnosing routine and stores the result in the result register 1401, if the content matches the value of the diagnostic result expected value storage circuit 1402, the judgment signal becomes the normal level, If they do not match, the level is abnormal.

【0058】<フェーズ3>マイクロプロセッサ診断用
ルーチンが終了すると推測される時間から更に余裕を見
た時間が経過し、タイマ1がタイムアップすると、 (1)信号140a(マイクロプロセッサ診断結果判定
信号)のスキャンニングを行う。
<Phase 3> When the timer 1 has timed up after a time with a further allowance has passed from the time estimated that the microprocessor diagnostic routine will end, (1) signal 140a (microprocessor diagnostic result determination signal) Scan.

【0059】<フェーズ4>フェーズ3に於ける信号1
40a(マイクロプロセッサ診断結果判定信号)のスキ
ャンニングによって、異常レベルが検出された場合は、
このフェーズに入り、 (1)信号103d(異常通知信号)異常レベルの出力 (2)信号103a(マイクロプロセッサ・リセット)
のアサート が行われる。
<Phase 4> Signal 1 in Phase 3
If an abnormal level is detected by scanning 40a (microprocessor diagnostic result determination signal),
In this phase, (1) signal 103d (abnormality notification signal) abnormal level output (2) signal 103a (microprocessor reset)
Is asserted.

【0060】これにより、外部に対して本装置の自己診
断にて異常が発生したことを通知し、マイクロプロセッ
サは、それ以上の動作を続けて誤制御をする危険を避け
るために、リセットをかけた状態で停止させる。
As a result, the fact that an abnormality has occurred in the self-diagnosis of this device is notified to the outside, and the microprocessor resets in order to avoid the risk of continuing further operation and performing erroneous control. Stop in a closed state.

【0061】異常判定時の診断処理はこれで終了し、再
度信号105aがアサートされるまでの、このフェーズ
から遷移することはない。
The diagnostic process at the time of abnormality determination is completed, and there is no transition from this phase until the signal 105a is asserted again.

【0062】<フェーズ5>フェーズ3における信号1
40a(マイクロプロセッサ診断結果判定信号)のスキ
ャンニングによって、正常と判断された場合には、この
フェーズに入り、 (1)信号103a(マイクロプロセッサ・リセット)
のアサート (2)信号1031a(メモリ・アドレス選択信号)の
B(マイクロプロセッサ出力値制御)選択レベル出力 (3)タイマ2の起動 を行う。
<Phase 5> Signal 1 in Phase 3
If it is determined to be normal by the scanning of 40a (microprocessor diagnosis result determination signal), this phase is entered. (1) Signal 103a (microprocessor reset)
(2) B (microprocessor output value control) selection level output of signal 1031a (memory address selection signal) (3) Timer 2 is started.

【0063】これにより、マイクロプロセッサ101は
再度リセット状態となり、(2)によってマルチプレク
サ回路1303は、バス101a″のマイクロプロセッ
サの出力アドレス側のデータをバス130cに出力する
ので、制御プログラム格納用メモリ102に与えられる
アドレスのエリアは、マイクロプロセッサの発生するア
ドレスそのものとなり、正規のプログラムを指し示すこ
とになる。
As a result, the microprocessor 101 is reset again, and the multiplexer circuit 1303 outputs the data on the output address side of the microprocessor of the bus 101a "to the bus 130c according to (2). The area of the address given to is the address itself generated by the microprocessor and points to the regular program.

【0064】<フェーズ6>マイクロプロセッサのリセ
ットに必要な時間が経過し、タイマ2がタイムアップす
ると、 (1)信号103a(マイクロプロセッサ・リセット)
のネゲートが行われ、マイクロプロセッサが動作を開始
する。
<Phase 6> When the time required for resetting the microprocessor elapses and the timer 2 times out, (1) signal 103a (microprocessor reset)
Is negated and the microprocessor starts operating.

【0065】正常判定時の診断処理はこれで終了し、再
度信号105aがアサートされるまでは、このフェーズ
から遷移することはない。これにより、外部に対する異
常通知回路は正常を示し、信号1301a(メモリ・ア
ドレス選択信号)はBのマイクロプロセッサ出力値側を
選択した状態で実行が連続して行われる。
The diagnostic process at the time of normality determination is completed, and no transition is made from this phase until the signal 105a is asserted again. As a result, the abnormality notification circuit for the outside indicates normality, and the signal 1301a (memory address selection signal) is continuously executed with the microprocessor output value side of B selected.

【0066】このようなケンスを一般ハードウェアおよ
びPLDにて実現することにより、本発明によるマイク
ロプロセッサそのものの自己診断機能を実現するのこと
が可能である。
By realizing such a can with general hardware and PLD, it is possible to realize the self-diagnosis function of the microprocessor itself according to the present invention.

【0067】実施の形態2 前記図1〜図4の例を更に発展させて、より実用に近づ
けることができる。例えば、マイクロプロセッサを搭載
した一般的な制御装置の場合、電源立ち上げ時のリセッ
ト状態(パワー・オン・リセットまたはコールド・リセ
ットと呼ばれる)には、自己診断を実行するが、正常な
実行時に掛けられるリセット(ウォーム・リセットまた
はホット・リセットと呼ばれる)の場合は時間のかかる
この自己診断を省略するのことが一般的である。
Embodiment 2 The example of FIGS. 1 to 4 can be further developed to bring it closer to practical use. For example, in the case of a general control unit equipped with a microprocessor, the reset state at power-on (called a power-on reset or cold reset) executes self-diagnosis, but it does not occur during normal execution. In the case of resets (called warm resets or hot resets), it is common to omit this time-consuming self-test.

【0068】また、ウォーム・リセットの一種である
が、マイクロプロセッサが自らの判断のもとに、ソフト
ウェア的に掛けるリセット(ソフトウェア・リセット)
があり、この場合も自己診断処理を省略することができ
ることが望ましい。
Further, although it is a kind of warm reset, a reset that is executed by a microprocessor based on software based on its own judgment (software reset)
However, in this case as well, it is desirable that the self-diagnosis processing can be omitted.

【0069】ところが図1〜図4の場合シーケンサに入
力されるリセットは1本としており、信号105aがア
サートされると、一義的に本自己診断処理を実行してし
まう。
However, in the case of FIGS. 1 to 4, only one reset is input to the sequencer, and when the signal 105a is asserted, this self-diagnosis processing is uniquely executed.

【0070】そこで、本シーケンサ回路に入力する条件
を増やすことによって、より実用的な自己診断回路を実
現することが可能である。
Therefore, it is possible to realize a more practical self-diagnosis circuit by increasing the conditions input to this sequencer circuit.

【0071】図5は、リセット条件の種類別に本自己診
断シーケンスを実行するか否かを判断できるようにした
自己診断機能を搭載した制御装置の構成を示す。
FIG. 5 shows the configuration of a control device equipped with a self-diagnosis function that can determine whether or not to execute this self-diagnosis sequence for each type of reset conditions.

【0072】同図において、160はマイクロプロセッ
サ101によって操作されるソフトウェア・リセット発
生回路、160aはソフトウェア・リセット信号であ
る。また、図1におけるリセット信号のor回路105
の接続と、信号103a,105aの意味を変更してい
る。その他のブロックと信号線は図1と同等である。こ
の場合、自己診断シーケンス回路130は図6のように
なる。
In the figure, 160 is a software reset generation circuit operated by the microprocessor 101, and 160a is a software reset signal. Further, the reset signal or circuit 105 in FIG.
And the meaning of the signals 103a and 105a are changed. Other blocks and signal lines are the same as in FIG. In this case, the self-diagnosis sequence circuit 130 is as shown in FIG.

【0073】図5において、ソフトウェア・リセット発
生回路160は、マイクロプロセッサ101によって操
作を受けると、一定の期間ソフトウェア・リセット信号
160aをアサートする。
In FIG. 5, the software reset generation circuit 160, when operated by the microprocessor 101, asserts the software reset signal 160a for a certain period.

【0074】入力信号105aはこのソフトウェア・リ
セット信号160aとオペレータによるリセット信号1
04aのor条件信号なので、ウォーム・リセットを示
すことになり、入力信号103aは、パワー・オン・リ
セットを示すことになる。
The input signal 105a is the software reset signal 160a and the reset signal 1 by the operator.
Since it is the OR condition signal of 04a, it indicates a warm reset, and the input signal 103a indicates a power-on reset.

【0075】これによりパワー・オン・リセットとウォ
ーム・リセットの判別がつくようになるので、これをシ
ーケンサの入力条件として自己診断シーケンサ回路を実
現することができる。
As a result, the power-on reset and the warm reset can be discriminated, and the self-diagnosis sequencer circuit can be realized by using this as the input condition of the sequencer.

【0076】図7に図5の回路構成における、シーケン
ス回路130の状態遷移(プログラム)例を示す。
FIG. 7 shows an example of the state transition (program) of the sequence circuit 130 in the circuit configuration of FIG.

【0077】図7において、新たに追加されるシーケン
スは、フェーズ7と、フェーズ4からフェーズ1への遷
移条件である。
In FIG. 7, the newly added sequence is a transition condition from phase 7 to phase 4 to phase 1.

【0078】フェーズ7は、フェーズ6にて信号105
aのアサートがあった場合に遷移し、 (1)信号130a(マイクロプロセッサ・リセット)
のアサートだけが行われ、信号105aのネゲートがあ
った場合にフェーズ6に戻る。
In phase 7, the signal 105 in phase 6 is used.
Transition occurs when a is asserted, (1) signal 130a (microprocessor reset)
Is asserted, and if the signal 105a is negated, the process returns to phase 6.

【0079】これにより、一旦装置が正常に立ち上がっ
た後のウォーム・リセットでは、マイクロプロセッサの
自己診断ルーチンを省略することができる。(パワー・
オン・リセット信号103aがアサートされた場合に限
りフェーズ1に遷移し、マイクロプロセッサ自己診断か
らリスタートする。) フェーズ4状態では、信号103aまたは信号105a
がアサートされた場合だけフェーズ1に遷移する。
As a result, in the warm reset after the device has normally started up, the self-diagnosis routine of the microprocessor can be omitted. (power·
Only when the on-reset signal 103a is asserted, the phase 1 is entered and the microprocessor self-diagnosis is restarted. ) In phase 4 state, signal 103a or signal 105a
Transitions to phase 1 only when is asserted.

【0080】実施の形態3 図8はマイクロプロセッサ自己診断機能をより充実さ
せ、更に詳細なレベルまで異常内容の判別を行えるよう
にした自己診断機能を搭載した制御装置の構成を示し、
図9は図8内のマイクロプロセッサ診断シーケンス回路
130の回路構成を示す。
Embodiment 3 FIG. 8 shows the configuration of a control device equipped with a self-diagnosis function which further enhances the microprocessor self-diagnosis function and is capable of discriminating the contents of an abnormality to a more detailed level.
FIG. 9 shows a circuit configuration of the microprocessor diagnostic sequence circuit 130 in FIG.

【0081】図8において、170はオペレータに対し
て、マイクロプロセッサ診断の結果異常があった場合の
内容(コード)を表示するためのエラー・コード表示機
能、130eはこの異常表示コードを書き込むためのエ
ラー・コード・データ信号束である。
In FIG. 8, 170 is an error code display function for displaying to the operator the contents (code) when there is an abnormality as a result of microprocessor diagnosis, and 130e is a function for writing this abnormality display code. It is an error code data signal bundle.

【0082】図9において、1302はマイクロプロセ
ッサ診断プログラム・アドレス格納回路であるが、ここ
では、これをメモリで実現することにより、複数のアド
レス情報を格納できるようにする。
In FIG. 9, reference numeral 1302 denotes a microprocessor diagnostic program / address storage circuit, which is realized by a memory so that a plurality of address information can be stored.

【0083】1301bはシーケンサ回路1301か
ら、それらのアドレス情報の内どのアドレスを選択する
かを示すためのマイクロプロセッサ診断プログラム・ア
ドレス選択信号束である。その他のブロックと信号線は
図1および図2と同等である。
Reference numeral 1301b denotes a microprocessor diagnostic program / address selection signal bundle for indicating which address of the address information is selected from the sequencer circuit 1301. Other blocks and signal lines are the same as those in FIGS. 1 and 2.

【0084】次に、この場合のマイクロプロセッサ診断
判定回路の実施例を図10に示す。同図において、14
01,1402,1403の各ブロックと、101b,
130b,140a,1401a,1402aの各信号
類は、図3と同等であるが、診断結果期待値格納回路1
402はメモリで実現し、複数の期待値を格納できるよ
うにし、複数のマイクロプロセッサ診断ルーチン毎に、
それぞれ異なった正しい結果の期待値を予め用意してお
く。
Next, FIG. 10 shows an embodiment of the microprocessor diagnostic judgment circuit in this case. In FIG.
01, 1402, 1403 blocks, 101b,
The signals 130b, 140a, 1401a, 1402a are the same as those in FIG. 3, but the diagnostic result expected value storage circuit 1
402 is realized by a memory so that a plurality of expected values can be stored, and a plurality of microprocessor diagnostic routines can be stored.
Prepare different expected expected values for each result in advance.

【0085】また、回路1042には、マイクロプロセ
ッサ診断プログラム・アドレス選択信号バス1301b
を入力して、それぞれ選択されて実行されるマイクロプ
ロセッサ診断ルーチン毎に、対応する正しい結果の期待
値が選択されるようにしておく。
The circuit 1042 also includes a microprocessor diagnostic program / address selection signal bus 1301b.
Is input so that the corresponding expected value of the correct result is selected for each selected and executed microprocessor diagnostic routine.

【0086】この場合のシーケンサ回路1301の状態
遷移を図11に示す。ここでは、簡単のため、マイクロ
プロセッサ診断プログラムを2つのステップ(ステップ
1、ステップ2)に分割して実行する場合を示してい
る。
FIG. 11 shows the state transition of the sequencer circuit 1301 in this case. Here, for simplification, the case where the microprocessor diagnostic program is divided into two steps (steps 1 and 2) and executed is shown.

【0087】フェーズ1,3,5は、図4に示したもの
と同等である。
Phases 1, 3 and 5 are equivalent to those shown in FIG.

【0088】フェーズ2は、図4のフェーズ2に相当す
るが、マイクロプロセッサ診断プログラム・アドレス選
択信号束1301bにステップ1を選択するアドレス値
を出力する処理が追加されている。
The phase 2 corresponds to the phase 2 of FIG. 4, but the processing for outputting the address value for selecting the step 1 is added to the microprocessor diagnostic program / address selection signal bundle 1301b.

【0089】フェーズ4は、図4のフェーズ4に相当す
るが、エラー・コード・データ信号束130eに、ステ
ップ1のエラー・コード(ここでは、仮に「1」とす
る)を表示する処理が追加されている。
The phase 4 corresponds to the phase 4 in FIG. 4, but the processing for displaying the error code of step 1 (here, temporarily "1") is added to the error code data signal bundle 130e. Has been done.

【0090】フェーズ6は、フェーズ2と同等である
が、マイクロプロセッサ診断プログラム・アドレス選択
信号束130bで選択するアドレス値がステップ2とな
る。
The phase 6 is the same as the phase 2, but the address value selected by the microprocessor diagnostic program / address selection signal bundle 130b is the step 2.

【0091】フェーズ7は、フェーズ3と同等、フェー
ズ9はフェーズ5と同等である。
Phase 7 is equivalent to phase 3, and phase 9 is equivalent to phase 5.

【0092】フェーズ8は、フェーズ4と同等である
が、エラー・コード・データ信号束130eに表示す
る、エラー・コードがステップ2を示す。(ここでは、
仮に「2」とする) フェーズ10は、図4のフェーズ6と同等である。
Phase 8 is equivalent to phase 4, but the error code displayed in the error code data signal bundle 130e indicates step 2. (here,
Temporarily set to "2") Phase 10 is equivalent to phase 6 of FIG.

【0093】ここに示すように、シーケンサ回路130
1から出力するマイクロプロセッサ診断プログラム・ア
ドレス選択信号束1301bの状態を順次変化させなが
ら、異なったマイクロプロセッサ診断ルーチンをプロセ
ッサに実行させ、診断結果をマイクロプロセッサ診断判
定回路140の結果レジスタ1401に書き込ませる。
同時に、信号1301bはマイクロプロセッサ診断結果
判定回路140の比較値の選択信号1402となって診
断処理に対応した期待値と比較することになる。結果レ
ジスタに書き込まれた値と期待値を比較して結果を判定
する訳である。
As shown here, the sequencer circuit 130
While sequentially changing the state of the microprocessor diagnosis program / address selection signal bundle 1301b output from 1, the processor executes different microprocessor diagnosis routines and writes the diagnosis result in the result register 1401 of the microprocessor diagnosis determination circuit 140. .
At the same time, the signal 1301b becomes the comparison value selection signal 1402 of the microprocessor diagnostic result judging circuit 140, and is compared with the expected value corresponding to the diagnostic processing. The result is judged by comparing the value written in the result register with the expected value.

【0094】それぞれのマイクロプロセッサ診断ルーチ
ンには、ユニークなコードを割り振っておき、異常が認
められた場合、シーケンサは、異常の発生した診断内容
に対応するコードをエラー・コード・データ信号束10
3eにを通してエラー・コード表示回路170に書き込
んだ後、マイクロプロセッサをリセット状態で停止させ
る。
A unique code is assigned to each microprocessor diagnostic routine, and when an abnormality is recognized, the sequencer outputs the code corresponding to the diagnostic content in which the abnormality has occurred to the error code data signal bundle 10
After writing to the error code display circuit 170 through 3e, the microprocessor is stopped in the reset state.

【0095】このエラー・コード表示によって、オペレ
ータはマイクロプロセッサ診断処理のどの部分で異常を
検出したのかを知ることができる。
This error code display allows the operator to know in which part of the microprocessor diagnostic process the abnormality was detected.

【0096】本発明は、マイクロプロセッサを使用した
制御システムにも同様に実施できる。
The present invention can be similarly applied to a control system using a microprocessor.

【0097】[0097]

【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
Since the present invention is configured as described above, the following effects can be obtained.

【0098】(1)マイクロプロセッサを使用した制御
装置において、電源投入直後に、即座にマイクロプロセ
ッサによる制御を開始するのではなく、自己診断用シー
ケンサを起動して、マイクロプロセッサそのものと制御
プログラム格納用メモリ周辺の診断を行い、この指針段
結果を判断して、正常であれば、マイクロプロセッサに
制御を渡し、そうでない場合には外部に異常通知を行う
と共に、マイクロプロセッサ以降の制御回路はリセット
状態で停止させるものであり、制御装置の頭脳となるマ
イクロプロセッサそのものの診断を行うという意味を持
ち、従来のソフトウェアによる自己診断機能の信頼性を
単純に上げ、診断可能範囲を広げるというだけでなく、
最も核となるハードウェアの診断を行うことから、装置
全体として格段の信頼性向上を実現することが可能であ
る。
(1) In a control device using a microprocessor, immediately after the power is turned on, the control by the microprocessor is not started immediately, but the self-diagnosis sequencer is activated to store the microprocessor itself and the control program. Diagnose the area around the memory, judge the result of this pointer stage, and if it is normal, pass control to the microprocessor, and if not, notify the abnormality to the outside and the control circuit after the microprocessor is in the reset state. It means that the microprocessor itself, which is the brain of the control device, is diagnosed, and not only simply increases the reliability of the self-diagnosis function by conventional software and expands the diagnosable range,
Since the most core hardware is diagnosed, it is possible to significantly improve the reliability of the entire device.

【0099】(2)これにより、高信頼性の要求される
間制御装置が、マイクロプロセッサ周辺の欠陥や故障の
発生により電源投入時に暴走したり、誤制御をして致命
的な事故を引き起こしたりするのことを未然に防止する
ことができる。
(2) As a result, the control device may run out of control at the time of power-on due to a defect or failure around the microprocessor or cause a fatal accident by erroneous control while high reliability is required. This can be prevented in advance.

【0100】(3)製造上の検査、試験工程等でも、上
記のような欠陥の抽出に役立ち、装置電源を投入した際
に行う、マイクロプロセッサ周辺の機能試験ができる。
(3) It is useful for the above-mentioned defect extraction in the manufacturing inspection and test process, and the functional test around the microprocessor can be performed when the power of the apparatus is turned on.

【0101】(4)特に、より緻密な自己診断シーケン
ス回路を用意すれば、マイクロプロセッサ及び制御プロ
グラム格納用メモリ周辺回路のどの部分に、どのような
欠陥があるのかまで判断することができるようになる。
これにより製造時の検査、試験工程上、非常に大きな効
率向上を実現できる。
(4) In particular, if a more precise self-diagnosis sequence circuit is prepared, it is possible to determine which part of the microprocessor and control program storing memory peripheral circuit has any defect. Become.
As a result, it is possible to greatly improve the efficiency of the inspection and test processes during manufacturing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態1にかかる制御装置の自己診断機能
ハードウェア構成例を示すブロック回路図。
FIG. 1 is a block circuit diagram showing a configuration example of a self-diagnosis function hardware of a control device according to a first embodiment.

【図2】自己診断シーケンス回路例をブロック図。FIG. 2 is a block diagram showing an example of a self-diagnosis sequence circuit.

【図3】同、マイクロプロセッサ診断判定回路例を示す
ブロック図。
FIG. 3 is a block diagram showing an example of a microprocessor diagnosis determination circuit.

【図4】シーケンサ回路の状態遷移例を示す説明図。FIG. 4 is an explanatory diagram showing a state transition example of a sequencer circuit.

【図5】実施の形態2にかかる制御装置の自己診断機能
ハードウェア構成例を示すブロック回路図。
FIG. 5 is a block circuit diagram showing a hardware configuration example of a self-diagnosis function of the control device according to the second embodiment.

【図6】自己診断シーケンス回路例を示すブロック図。FIG. 6 is a block diagram showing an example of a self-diagnosis sequence circuit.

【図7】シーケンサ回路の状態遷移例を示す説明図。FIG. 7 is an explanatory diagram showing a state transition example of a sequencer circuit.

【図8】実施の形態3にかかる制御装置の自己診断機能
ハードウェア構成例を示すブロック回路図。
FIG. 8 is a block circuit diagram showing a hardware configuration example of a self-diagnosis function of a control device according to a third embodiment.

【図9】自己診断シーケンス回路例を示すブロック図。FIG. 9 is a block diagram showing an example of a self-diagnosis sequence circuit.

【図10】マイクロプロセッサ診断判定回路例を示すブ
ロック図。
FIG. 10 is a block diagram showing an example of a microprocessor diagnosis determination circuit.

【図11】シーケンサ回路の状態遷移例を示す説明図。FIG. 11 is an explanatory diagram showing a state transition example of a sequencer circuit.

【図12】従来例にかかる自己診断機能を有する制御装
置のハードウェア構成を示すブロック回路図。
FIG. 12 is a block circuit diagram showing a hardware configuration of a control device having a self-diagnosis function according to a conventional example.

【図13】制御機能ブロックのハードウェア構成を示す
ブロック回路図。
FIG. 13 is a block circuit diagram showing a hardware configuration of a control function block.

【符号の説明】[Explanation of symbols]

101…マイクロプロセッサ 102…制御プログラム格納用メモリ 103…パワーオンリセット機能回路 104…オペレータリセット受付回路 110〜112…制御機能(回路,ブロック) 120…異常通知機能回路 140…マイクロプロセッサ診断判定回路 150…クロック発生回路 160…ソフトウェアリセット発生回路 170…エラー・コード表示機能(回路,ブロック) 200〜202…制御対象(機器) 1101…コマンドレジスタ 1102…実処理機能(回路,ブロック) 1103…結果表示レジスタ 1301…シーケンサ回路 1302…マイクロプロセッサ診断プログラム・アドレ
ス格納回路 1303…マルチプレクサ回路 1401…マイクロプロセッサ診断結果レジスタ 1402…診断結果期待値格納回路 1403…コンパレータ。
Reference numeral 101 ... Microprocessor 102 ... Control program storage memory 103 ... Power-on reset function circuit 104 ... Operator reset acceptance circuit 110-112 ... Control function (circuit, block) 120 ... Abnormality notification function circuit 140 ... Microprocessor diagnostic determination circuit 150 ... Clock generation circuit 160 ... Software reset generation circuit 170 ... Error code display function (circuit, block) 200 to 202 ... Control target (device) 1101 ... Command register 1102 ... Actual processing function (circuit, block) 1103 ... Result display register 1301 Sequencer circuit 1302 Microprocessor diagnostic program / address storage circuit 1303 Multiplexer circuit 1401 Microprocessor diagnostic result register 1402 Diagnostic result expected value storage circuit 14 03 ... Comparator.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 制御を司るマイクロプロセッサと制御プ
ログラム格納用メモリとを備え、実際の制御処理の実行
される前に装置内の各機能を自己診断する制御装置の自
己診断方法において、 マイクロプロセッサ自己診断機能の全体を司る自己診断
シーケンス回路と、マイクロプロセッサがマイクロプロ
セッサ診断プログラムの実行結果を書き込んで実行結果
を判定するためのマイクロプロセッサ診断判定回路とを
設け、 装置に電源が投入され、制御処理が起動されるか、また
は初期化コマンドが発行されて、制御処理が再起動され
る場合に、マイクロプロセッサによる実際の制御処理が
実行される前に、自己診断シーケンス回路によりマイク
ロプロセッサおよび制御プログラム格納メモリ周辺回路
の自己診断を行い、これらが正常に動作していると判定
された場合に限って、マイクロプロセッサに制御権を与
えて、それ以降の通常の制御処理を実行させる、 ことを特徴とする制御装置の自己診断方式。
1. A self-diagnosis method for a control device, comprising: a microprocessor for controlling control; and a memory for storing a control program, which self-diagnoses each function in the device before actual control processing is executed. A self-diagnosis sequence circuit that controls the entire diagnostic function and a microprocessor diagnosis determination circuit that allows the microprocessor to write the execution result of the microprocessor diagnostic program and determine the execution result are provided. When the control process is restarted or the control command is restarted, the self-diagnosis sequence circuit stores the microprocessor and control program before the actual control process by the microprocessor is executed. Performs self-diagnosis of memory peripheral circuits and confirms that they are operating normally. Only if it is determined that, giving control to the microprocessor, to execute the subsequent normal control process, the self-diagnosis system of the control device, characterized in that.
【請求項2】 制御を司るマイクロプロセッサと制御プ
ログラム格納用メモリを備え、実際の制御処理の実行さ
れる前に装置内の各機能を自己診断する制御装置やシス
テムの自己診断方法において、 マイクロプロセッサそのものの機能を診断するためのマ
イクロプロセッサ診断プログラムを制御プログラム格納
メモリの特定のエリアに格納しておき、 マイクロプロセッサ自己診断機能の全体を司る自己診断
シーケンス回路と、 マイクロプロセッサがマイクロプロセッサ診断プログラ
ムの実行結果を書き込んで、この結果を判定するための
マイクロプロセッサ診断結果判定回路とを設け、 自己診断シーケンス回路では、オペレータの操作による
リセットや、パワー・オン・リセットによるマイクロプ
ロセッサに対するリセット信号を直接マイクロプロセッ
サに与えずに、この回路に取り込み、 また、マイクロプロセッサが発生する制御プログラム格
納用メモリに対するアドレスの一部を自己診断シーケン
ス回路が取り込んで、この回路を経由して制御プログラ
ム格納用メモリに与えるアドレスを生成し、 自己診断シーケンス回路は、パワー・オン・リセット時
には、一旦マイクロプロセッサにリセットをかけると同
時に、あらかじめ設定しておいたマイクロプロセッサ診
断用プログラムのアドレスを制御プログラム格納用メモ
リに対して与え、マイクロプロセッサに対するリセット
を解除することによって、マイクロプロセッサにマイク
ロプロセッサ診断ルーチンを実行させ、 このマイクロプロセッサ診断ルーチンでは、マイクロプ
ロセッサに演算結果をマイクロプロセッサ診断結果判定
回路に書き込むことを指示しておき、 マイクロプロセッサ診断結果判定回路は、予め正常実行
時に得られる正しいデータを期待値として格納してお
り、マイクロプロセッサ診断によって書き込まれた結果
データと比較を行って、正常又は異常の判定結果を出力
し、 自己診断シーケンス回路は、一定時間後に、このマイク
ロプロセッサ診断結果判定回路の判定結果をスキャニン
グして、 正常であった場合には、マイクロプロセッサに再度リセ
ットをかけてから、制御プログラム格納用メモリに与え
るアドレスをマイクロプロセッサの出力するアドレスに
切り換えてから、リセットを解除して、装置の制御権を
マイクロプロセッサに引き渡し、 異常が検出された場合には、外部に異常を通知すると共
に、マイクロプロセッサにリセットをかけたままにする
ことによって、装置の誤動作や誤制御を防止する、 ことを特徴とする制御装置の自己診断方式。
2. A self-diagnosis method for a control device or system, comprising a microprocessor for controlling control and a memory for storing a control program, and self-diagnosing each function in the device before actual control processing is executed. The microprocessor diagnostic program for diagnosing its function is stored in a specific area of the control program storage memory, and the self-diagnosis sequence circuit that controls the entire microprocessor self-diagnosis function and the microprocessor A microprocessor diagnosis result judgment circuit for writing the execution result and judging this result is provided.The self-diagnosis sequence circuit directly resets the reset signal to the microprocessor by the operator's operation or the power-on reset. (2) It is loaded into this circuit without giving it to the processor, and a part of the address for the control program storage memory generated by the microprocessor is loaded into the self-diagnosis sequence circuit, and is passed through this circuit to the control program storage memory. The address to be given is generated, and the self-diagnosis sequence circuit resets the microprocessor once at the time of power-on reset, and at the same time, sets the address of the preset microprocessor diagnosis program to the control program storage memory. The microprocessor diagnostic routine is executed by causing the microprocessor to execute a microprocessor diagnostic routine by releasing the reset to the microprocessor. Instructed to write to the result judgment circuit, the microprocessor diagnosis result judgment circuit stores in advance the correct data obtained during normal execution as an expected value, and compares it with the result data written by the microprocessor diagnosis. Then, the self-diagnosis sequence circuit scans the judgment result of this microprocessor diagnosis result judgment circuit after a certain period of time, and if it is normal, resets it to the microprocessor again. Then, the address given to the memory for storing the control program is switched to the address output by the microprocessor, the reset is released, and the control right of the device is handed over to the microprocessor. Notify the outside of the abnormality and reset the microprocessor. A self-diagnosis method for control devices, characterized by preventing malfunctions and erroneous control of the device by leaving it on.
【請求項3】 請求項2において、マイクロプロセッサ
診断のステップ分割を行い、マイクロプロセッサ診断プ
ログラムのアドレス選択用信号束と、異常検出時のエラ
ー・コード表示機能を付加することによって、装置のメ
インテナンス性を向上させたことを特徴とする制御装置
の自己診断方式。
3. The maintenance of the device according to claim 2, wherein the microprocessor diagnostic is divided into steps, and a signal bundle for address selection of the microprocessor diagnostic program and an error code display function at the time of abnormality detection are added. A self-diagnosis method for a control device, which is characterized by improving
JP33834295A 1995-12-26 1995-12-26 Self-diagnostic system for controller Pending JPH09179751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33834295A JPH09179751A (en) 1995-12-26 1995-12-26 Self-diagnostic system for controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33834295A JPH09179751A (en) 1995-12-26 1995-12-26 Self-diagnostic system for controller

Publications (1)

Publication Number Publication Date
JPH09179751A true JPH09179751A (en) 1997-07-11

Family

ID=18317257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33834295A Pending JPH09179751A (en) 1995-12-26 1995-12-26 Self-diagnostic system for controller

Country Status (1)

Country Link
JP (1) JPH09179751A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086000A (en) * 2001-09-10 2003-03-20 Sharp Corp Semiconductor memory and its test method
JP2016126692A (en) * 2015-01-08 2016-07-11 株式会社デンソー Electronic control device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086000A (en) * 2001-09-10 2003-03-20 Sharp Corp Semiconductor memory and its test method
JP2016126692A (en) * 2015-01-08 2016-07-11 株式会社デンソー Electronic control device

Similar Documents

Publication Publication Date Title
US4606024A (en) Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards
EP0811916A2 (en) Mesh interconnected array in a fault-tolerant computer system
JPS5951393A (en) Self testing system for reactor protection system
JP2006157482A (en) Programmable logic device, information processor, and method for controlling programmable logic device
JPH05225067A (en) Important-memory-information protecting device
JPH0526214B2 (en)
JPS5833576B2 (en) Computer system failure diagnosis device
JPH09179751A (en) Self-diagnostic system for controller
JP2554282B2 (en) Fault diagnosis device for sequence controller
JPH0577143A (en) Failure diagnosis device for automated line
JPH1115661A (en) Self-diagnosis method for cpu
JPH06348535A (en) Abnormality generation history storage device
JPS6261963B2 (en)
JP2978820B2 (en) Information processing device activation method
JP5352815B2 (en) Control apparatus and control method
JP2755159B2 (en) Self-diagnosis method for information processing equipment
CA1316608C (en) Arrangement for error recovery in a self-guarding data processing system
JPH0546426A (en) Self-diagnostic circuit
JP2004302727A (en) Operation check system of fpga
JPH11272490A (en) Dlagnostic control system
SU1247951A1 (en) Device for checking memory blocks
JPH01126740A (en) Pseudo circuit
CN113064813A (en) Board-mounted firmware version detection method and device
JPH0844583A (en) Diagnostic system for information processor
JP2003256037A (en) Plant controller