JPH09179639A - 直列制御形レギュレータ - Google Patents
直列制御形レギュレータInfo
- Publication number
- JPH09179639A JPH09179639A JP8227488A JP22748896A JPH09179639A JP H09179639 A JPH09179639 A JP H09179639A JP 8227488 A JP8227488 A JP 8227488A JP 22748896 A JP22748896 A JP 22748896A JP H09179639 A JPH09179639 A JP H09179639A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- constant
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 帰還回路の利得を大きくすることなく、負荷
の状態にかかわらず常に設定された出力電圧を得ること
のできる直列制御形レギュレータを提供することにあ
る。 【解決手段】 制御トランジスタＱ２のベース電流の流
れる抵抗Ｒ３と定電圧回路４が直列接続しており、定電
圧回路４で発生する電圧とベース電流により抵抗Ｒ３に
生ずる電圧の和が基準電圧として誤差増幅回路３に加え
られる。このことにより、負荷が重くなって出力電流Ｉ
OUT が大きくなる場合には、ベース電流ＩB も増加する
ので抵抗Ｒ３に生ずる電圧によって基準電圧も高くな
り、誤差増幅回路３は低下しようとする出力電圧ＶOUT
を上昇させるように動作する。
の状態にかかわらず常に設定された出力電圧を得ること
のできる直列制御形レギュレータを提供することにあ
る。 【解決手段】 制御トランジスタＱ２のベース電流の流
れる抵抗Ｒ３と定電圧回路４が直列接続しており、定電
圧回路４で発生する電圧とベース電流により抵抗Ｒ３に
生ずる電圧の和が基準電圧として誤差増幅回路３に加え
られる。このことにより、負荷が重くなって出力電流Ｉ
OUT が大きくなる場合には、ベース電流ＩB も増加する
ので抵抗Ｒ３に生ずる電圧によって基準電圧も高くな
り、誤差増幅回路３は低下しようとする出力電圧ＶOUT
を上昇させるように動作する。
Description
【０００１】
【発明の属する技術分野】本発明は、制御トランジスタ
の電流増幅率の変化が大きくても常に設定された出力電
圧を得ることのできる直列制御形レギュレータに関す
る。
の電流増幅率の変化が大きくても常に設定された出力電
圧を得ることのできる直列制御形レギュレータに関す
る。
【０００２】
【従来の技術】図７は従来の直列制御形レギュレータの
回路図である。入力端子１と出力端子２間に制御トラン
ジスタＱ２が直列接続されており、抵抗Ｒ１と抵抗Ｒ２
により出力電圧ＶOUT に対応する電圧を検出し、誤差増
幅回路３で定電圧回路４の基準電圧と比較し、その出力
により第１のトランジスタＱ１を介して制御トランジス
タＱ２のベース電流を調節する。そして、設定した出力
電圧ＶOUT を得るようにしてある。ところで、このよう
な回路を形成する場合、制御トランジスタＱ２は入力電
圧と出力電圧の差を小さくし、低電圧動作を可能にする
ためにＰＮＰ形のトランジスタが多用される。また、集
積回路で形成する場合には、その製造の容易さからラテ
ラルトランジスタがよく用いられる。ラテラルトランジ
スタは電流増幅率が低く、しかもコレクタ電流によって
大きく変化する。
回路図である。入力端子１と出力端子２間に制御トラン
ジスタＱ２が直列接続されており、抵抗Ｒ１と抵抗Ｒ２
により出力電圧ＶOUT に対応する電圧を検出し、誤差増
幅回路３で定電圧回路４の基準電圧と比較し、その出力
により第１のトランジスタＱ１を介して制御トランジス
タＱ２のベース電流を調節する。そして、設定した出力
電圧ＶOUT を得るようにしてある。ところで、このよう
な回路を形成する場合、制御トランジスタＱ２は入力電
圧と出力電圧の差を小さくし、低電圧動作を可能にする
ためにＰＮＰ形のトランジスタが多用される。また、集
積回路で形成する場合には、その製造の容易さからラテ
ラルトランジスタがよく用いられる。ラテラルトランジ
スタは電流増幅率が低く、しかもコレクタ電流によって
大きく変化する。
【０００３】図８はラテラルトランジスタの電流増幅率
とコレクタ電流の関係を示す特性図であるが、実用領域
は通常電流増幅率の最大値を挟んで右側の領域である。
なお、横軸は対数目盛で表してある。図７の制御トラン
ジスタＱ２としてラテラルトランジスタが用いられる場
合、図７のコレクタ電流ＩC は出力電流ＩOUT に相当す
るから、出力電流ＩOUT が大きくなると電流増幅率ＨFE
は極端に低下する。したがって、重負荷の場合を含めて
常に設定された出力電圧ＶOUT を得ようとすると、第１
のトランジスタＱ１、誤差増幅回路３からなる帰還回路
の利得を大きくして制御トランジスタＱ２のベース電流
ＩB の可変範囲を広くする必要がある。しかし、利得を
大きくすると発振を生じやすく、その発振を防ぐための
多数の位相補正用のコンデンサを必要とする。また、こ
のようなコンデンサの接続は、集積回路の面積を広くす
るので望ましくない。
とコレクタ電流の関係を示す特性図であるが、実用領域
は通常電流増幅率の最大値を挟んで右側の領域である。
なお、横軸は対数目盛で表してある。図７の制御トラン
ジスタＱ２としてラテラルトランジスタが用いられる場
合、図７のコレクタ電流ＩC は出力電流ＩOUT に相当す
るから、出力電流ＩOUT が大きくなると電流増幅率ＨFE
は極端に低下する。したがって、重負荷の場合を含めて
常に設定された出力電圧ＶOUT を得ようとすると、第１
のトランジスタＱ１、誤差増幅回路３からなる帰還回路
の利得を大きくして制御トランジスタＱ２のベース電流
ＩB の可変範囲を広くする必要がある。しかし、利得を
大きくすると発振を生じやすく、その発振を防ぐための
多数の位相補正用のコンデンサを必要とする。また、こ
のようなコンデンサの接続は、集積回路の面積を広くす
るので望ましくない。
【０００４】
【発明が解決しようとする課題】本発明の課題は、帰還
回路の利得を大きくすることなく、負荷の状態にかかわ
らず常に設定された出力電圧を得ることのできる直列制
御形レギュレータを提供することにある。
回路の利得を大きくすることなく、負荷の状態にかかわ
らず常に設定された出力電圧を得ることのできる直列制
御形レギュレータを提供することにある。
【０００５】
【課題を解決するための手段】本発明は、入力端子と出
力端子間に直列接続する制御トランジスタ、出力電圧の
検出回路、検出回路の電圧と基準電圧を比較し、該制御
トランジスタのベース電流を調節する誤差増幅回路、該
ベース電流が流れる電流電圧変換回路、および定電圧回
路を有しており、定電圧回路には電流電圧変換回路に生
ずる電圧がバイアス電圧として加えられ、該基準電圧は
定電圧回路で発生する電圧と電流電圧変換回路に生ずる
電圧の和として該定電圧回路から得られることを特徴と
する直列制御形レギュレータにある。複数のコレクタ又
はエミッタを設けた制御トランジスタを用いることによ
り、一部のコレクタ電流又はエミッタ電流を電流電圧変
換回路に流し、その電流により電流電圧変換回路に生ず
る電圧をバイアス電圧として定電圧回路に加えるように
してもよい。
力端子間に直列接続する制御トランジスタ、出力電圧の
検出回路、検出回路の電圧と基準電圧を比較し、該制御
トランジスタのベース電流を調節する誤差増幅回路、該
ベース電流が流れる電流電圧変換回路、および定電圧回
路を有しており、定電圧回路には電流電圧変換回路に生
ずる電圧がバイアス電圧として加えられ、該基準電圧は
定電圧回路で発生する電圧と電流電圧変換回路に生ずる
電圧の和として該定電圧回路から得られることを特徴と
する直列制御形レギュレータにある。複数のコレクタ又
はエミッタを設けた制御トランジスタを用いることによ
り、一部のコレクタ電流又はエミッタ電流を電流電圧変
換回路に流し、その電流により電流電圧変換回路に生ず
る電圧をバイアス電圧として定電圧回路に加えるように
してもよい。
【０００６】
【発明の実施の形態】制御トランジスタのベース電流の
流れる電流電圧変換回路に生ずる電圧がバイアス電圧と
して定電圧回路に加えられ、定電圧回路で発生する電圧
と電流電圧変換回路に生ずる電圧の和が基準電圧として
誤差増幅回路に加えられる。このことにより、負荷が重
くなって出力電流が大きくなる場合には、ベース電流も
増加するので抵抗に生ずる電圧によって基準電圧も高く
なり、誤差増幅回路は低下しようとする出力電圧を上昇
させるように動作する。電流増幅率の低下を補うように
電流電圧変換回路に生ずる電圧によって基準電圧を補正
することにより、軽負荷から重負荷までの広い範囲の負
荷に常に設定された出力電圧を供給することができる。
複数のコレクタ又はエミッタを設けた制御トランジスタ
を用いて、一部のコレクタ電流又はエミッタ電流を電流
電圧変換回路に流し、その電流により電流電圧変換回路
に生ずる電圧をバイアス電圧として定電圧回路に加える
こともできる。
流れる電流電圧変換回路に生ずる電圧がバイアス電圧と
して定電圧回路に加えられ、定電圧回路で発生する電圧
と電流電圧変換回路に生ずる電圧の和が基準電圧として
誤差増幅回路に加えられる。このことにより、負荷が重
くなって出力電流が大きくなる場合には、ベース電流も
増加するので抵抗に生ずる電圧によって基準電圧も高く
なり、誤差増幅回路は低下しようとする出力電圧を上昇
させるように動作する。電流増幅率の低下を補うように
電流電圧変換回路に生ずる電圧によって基準電圧を補正
することにより、軽負荷から重負荷までの広い範囲の負
荷に常に設定された出力電圧を供給することができる。
複数のコレクタ又はエミッタを設けた制御トランジスタ
を用いて、一部のコレクタ電流又はエミッタ電流を電流
電圧変換回路に流し、その電流により電流電圧変換回路
に生ずる電圧をバイアス電圧として定電圧回路に加える
こともできる。
【０００７】
【実施例】以下、本発明の直列制御形レギュレータの実
施例を示す回路図である図１を参照しながら説明する。
なお、図６と同一部分は同じ符号を付与してある。図１
において、入力端子１と出力端子２間にはＰＮＰ形の制
御トランジスタＱ２の主電流路であるエミッタ、コレク
タ間が直列接続している。この制御トランジスタＱ２は
ラテラルトランジスタである。出力端子２には直列接続
した抵抗Ｒ１と抵抗Ｒ２からなり、出力電圧ＶOUT を分
圧して検出する検出回路が接続している。出力電圧Ｖ
OUT に対応する検出回路の電圧は誤差増幅回路３の反転
入力端子に加えられ、誤差増幅回路３の非反転入力端子
には定電圧回路４から得られた電圧が基準電圧として加
えられる。
施例を示す回路図である図１を参照しながら説明する。
なお、図６と同一部分は同じ符号を付与してある。図１
において、入力端子１と出力端子２間にはＰＮＰ形の制
御トランジスタＱ２の主電流路であるエミッタ、コレク
タ間が直列接続している。この制御トランジスタＱ２は
ラテラルトランジスタである。出力端子２には直列接続
した抵抗Ｒ１と抵抗Ｒ２からなり、出力電圧ＶOUT を分
圧して検出する検出回路が接続している。出力電圧Ｖ
OUT に対応する検出回路の電圧は誤差増幅回路３の反転
入力端子に加えられ、誤差増幅回路３の非反転入力端子
には定電圧回路４から得られた電圧が基準電圧として加
えられる。
【０００８】誤差増幅回路３の出力側は、ＮＰＮ形の第
１のトランジスタＱ１のベースに接続する。トランジス
タＱ１のコレクタは制御トランジスタＱ２のベースに接
続する。また、トランジスタＱ１のエミッタは抵抗Ｒ３
を経て接地される。抵抗Ｒ３は最も簡単な電流電圧変換
回路である。定電圧回路４は高電位側が入力端子に接続
し、低電位側は抵抗Ｒ３を経て接地される。定電圧回路
４と抵抗Ｒ３、トランジスタＱ１と抵抗Ｒ３は夫々直列
接続する。定電圧回路４と抵抗Ｒ３が直列接続すること
により、抵抗Ｒ３に生ずる電圧がバイアス電圧として定
電圧回路４に加えられ、定電圧回路４から得られる電圧
は自身で発生する電圧と抵抗Ｒ３で生ずる電圧の和とな
る。入力端子１に接続する直流電源、出力端子２に接続
する負荷は図示を省略してある。
１のトランジスタＱ１のベースに接続する。トランジス
タＱ１のコレクタは制御トランジスタＱ２のベースに接
続する。また、トランジスタＱ１のエミッタは抵抗Ｒ３
を経て接地される。抵抗Ｒ３は最も簡単な電流電圧変換
回路である。定電圧回路４は高電位側が入力端子に接続
し、低電位側は抵抗Ｒ３を経て接地される。定電圧回路
４と抵抗Ｒ３、トランジスタＱ１と抵抗Ｒ３は夫々直列
接続する。定電圧回路４と抵抗Ｒ３が直列接続すること
により、抵抗Ｒ３に生ずる電圧がバイアス電圧として定
電圧回路４に加えられ、定電圧回路４から得られる電圧
は自身で発生する電圧と抵抗Ｒ３で生ずる電圧の和とな
る。入力端子１に接続する直流電源、出力端子２に接続
する負荷は図示を省略してある。
【０００９】なお、定電圧回路４の回路図の例は、図２
と図３に示してある。図２は公知のバンドギャップリフ
ァレンス回路であり、低電位側を接地することにより端
子６から通常1.25Ｖ程度の電圧が得られる。トランジス
タＱ３、Ｑ４からなるカレントミラー回路の電流がベー
スを共通に接続されたマルチエミッタのトランジスタＱ
５、トランジスタＱ６に流れる。トランジスタＱ５のエ
ミッタは抵抗Ｒ４を介してトランジスタＱ６のエミッタ
に接続し、その接続点は抵抗Ｒ５に接続する。高電位側
の端子５が入力端子１、低電位側の端子７が抵抗Ｒ３に
接続する。
と図３に示してある。図２は公知のバンドギャップリフ
ァレンス回路であり、低電位側を接地することにより端
子６から通常1.25Ｖ程度の電圧が得られる。トランジス
タＱ３、Ｑ４からなるカレントミラー回路の電流がベー
スを共通に接続されたマルチエミッタのトランジスタＱ
５、トランジスタＱ６に流れる。トランジスタＱ５のエ
ミッタは抵抗Ｒ４を介してトランジスタＱ６のエミッタ
に接続し、その接続点は抵抗Ｒ５に接続する。高電位側
の端子５が入力端子１、低電位側の端子７が抵抗Ｒ３に
接続する。
【００１０】図３の回路図は抵抗Ｒ６とツェナダイオー
ドＤ１からなり、定電位側の端子７が抵抗Ｒ３に接続す
る。端子７を接地することにより端子６からツェナ電圧
が得られ、このツェナ電圧が定電圧回路４で発生する電
圧となる。定電圧回路４の回路としてはこのように種々
の回路を用いることができるが、実施例では温度による
影響を除くために図２の回路を用いてあり、検出回路の
抵抗Ｒ１と抵抗Ｒ２の抵抗値の割合は３：１にしてあ
る。定電圧回路４で発生する電圧は、1.25Ｖである。
ドＤ１からなり、定電位側の端子７が抵抗Ｒ３に接続す
る。端子７を接地することにより端子６からツェナ電圧
が得られ、このツェナ電圧が定電圧回路４で発生する電
圧となる。定電圧回路４の回路としてはこのように種々
の回路を用いることができるが、実施例では温度による
影響を除くために図２の回路を用いてあり、検出回路の
抵抗Ｒ１と抵抗Ｒ２の抵抗値の割合は３：１にしてあ
る。定電圧回路４で発生する電圧は、1.25Ｖである。
【００１１】次に、このように形成された直列制御形レ
ギュレータの動作を図４の特性図を参照しながら説明す
る。図４は、出力電圧ＶOUT を５Ｖに設定した場合の出
力電圧ＶOUT 、制御トランジスタＱ２のベース電流ＩB
および出力電流ＩOUT の関係を示している。点線は抵抗
Ｒ３を接続しない場合の出力電圧ＶOUT を表す。抵抗Ｒ
３を接続しない場合、出力電圧ＶOUT は出力電流ＩOUT
が50ｍＡ近傍から設定値よりも下がり始める。これは、
電流増幅率ＨFEの急激な低下による。そしてこの場合、
出力電流ＩOUT が100 ｍＡでは20ｍＶ程度低下し、ベー
ス電流ＩB は10ｍＡである。
ギュレータの動作を図４の特性図を参照しながら説明す
る。図４は、出力電圧ＶOUT を５Ｖに設定した場合の出
力電圧ＶOUT 、制御トランジスタＱ２のベース電流ＩB
および出力電流ＩOUT の関係を示している。点線は抵抗
Ｒ３を接続しない場合の出力電圧ＶOUT を表す。抵抗Ｒ
３を接続しない場合、出力電圧ＶOUT は出力電流ＩOUT
が50ｍＡ近傍から設定値よりも下がり始める。これは、
電流増幅率ＨFEの急激な低下による。そしてこの場合、
出力電流ＩOUT が100 ｍＡでは20ｍＶ程度低下し、ベー
ス電流ＩB は10ｍＡである。
【００１２】出力電圧ＶOUT の20ｍＶの低下を補うため
に、その低下した20ｍＶの１／４の５ｍＶだけ高くした
基準電圧を誤差増幅回路３の非反転入力端子に加える。
つまり、基準電圧を1.25Ｖから1.255 Ｖに補正する。定
電圧回路４で発生する電圧は1.25Ｖで固定されているか
ら、5 ｍＶの電圧を抵抗Ｒ３で得ることにより、5 ｍＶ
の電圧が直列接続する定電圧回路４で発生する電圧1.25
Ｖに加算されるようにする。このための抵抗Ｒ３の値
は、0.5 Ωである。このように、抵抗Ｒ３で生ずる電圧
と定電圧回路４で発生する電圧の和の電圧が定電圧回路
４から基準電圧として誤差増幅回路３に加えられること
により、出力電圧ＶOUT を出力電流ＩOUT の使用範囲の
最大近傍である100 ｍＡでもほぼ設定された５Ｖにする
ことができる。
に、その低下した20ｍＶの１／４の５ｍＶだけ高くした
基準電圧を誤差増幅回路３の非反転入力端子に加える。
つまり、基準電圧を1.25Ｖから1.255 Ｖに補正する。定
電圧回路４で発生する電圧は1.25Ｖで固定されているか
ら、5 ｍＶの電圧を抵抗Ｒ３で得ることにより、5 ｍＶ
の電圧が直列接続する定電圧回路４で発生する電圧1.25
Ｖに加算されるようにする。このための抵抗Ｒ３の値
は、0.5 Ωである。このように、抵抗Ｒ３で生ずる電圧
と定電圧回路４で発生する電圧の和の電圧が定電圧回路
４から基準電圧として誤差増幅回路３に加えられること
により、出力電圧ＶOUT を出力電流ＩOUT の使用範囲の
最大近傍である100 ｍＡでもほぼ設定された５Ｖにする
ことができる。
【００１３】もっとも、抵抗Ｒ３を接続することによ
り、出力電流ＩOUT の小さい場合でもベース電流ＩB が
流れるので電圧が生じて定電圧回路４で発生する電圧に
加算されるが、出力電流ＩOUT が小さい時はベース電流
ＩB も小さいので加算される電圧は小さい。したがっ
て、定電圧回路４で発生する電圧だけが基準電圧として
誤差増幅回路３に加えられるので、設定された出力電圧
ＶOUT の高い側へのずれは無視できる程度に小さい。つ
まり、負荷が重くなり出力電流ＩOUT が大きくなる場合
には基準電圧を大きく補正して誤差増幅回路３に加える
ことにより出力電圧ＶOUT の低下を防ぎ、軽負荷で出力
電流ＩOUT が小さく、出力電圧ＶOUT の低下を生じない
場合にはほとんど基準電圧の補正を行わない。
り、出力電流ＩOUT の小さい場合でもベース電流ＩB が
流れるので電圧が生じて定電圧回路４で発生する電圧に
加算されるが、出力電流ＩOUT が小さい時はベース電流
ＩB も小さいので加算される電圧は小さい。したがっ
て、定電圧回路４で発生する電圧だけが基準電圧として
誤差増幅回路３に加えられるので、設定された出力電圧
ＶOUT の高い側へのずれは無視できる程度に小さい。つ
まり、負荷が重くなり出力電流ＩOUT が大きくなる場合
には基準電圧を大きく補正して誤差増幅回路３に加える
ことにより出力電圧ＶOUT の低下を防ぎ、軽負荷で出力
電流ＩOUT が小さく、出力電圧ＶOUT の低下を生じない
場合にはほとんど基準電圧の補正を行わない。
【００１４】図５は、電流電圧変換回路の別の構成を示
す回路図である。電流電圧変換回路は、抵抗Ｒ３１と抵
抗Ｒ３２、Ｒ３３からなる直列回路を並列接続してあ
り、抵抗Ｒ３２と抵抗３３の接続点から該電流電圧変換
回路に生ずる電圧を得て、その電圧を定電圧回路４に加
えるようにしてある。このようにすれば、電流電圧変換
回路の抵抗値を一つの抵抗の場合よりも自在に設定でき
る。
す回路図である。電流電圧変換回路は、抵抗Ｒ３１と抵
抗Ｒ３２、Ｒ３３からなる直列回路を並列接続してあ
り、抵抗Ｒ３２と抵抗３３の接続点から該電流電圧変換
回路に生ずる電圧を得て、その電圧を定電圧回路４に加
えるようにしてある。このようにすれば、電流電圧変換
回路の抵抗値を一つの抵抗の場合よりも自在に設定でき
る。
【００１５】図６は、本発明の直列制御形レギュレータ
の別の実施例を示す回路図である。図６では、複数のコ
レクタを設けたトランジスタが制御トランジスタＱ１０
として用いられている。定電圧回路４は低電位側が電流
電圧変換回路の役割をする抵抗Ｒ１０を経て接地され、
制御トランジスタＱ１０の出力端子２に接続する第１の
コレクタとは別の第２のコレクタが定電圧回路４と抵抗
Ｒ１０の接続点に接続する。そして、第２のコレクタに
よりコレクタ電流の一部が抵抗Ｒ１０に流れるが、この
電流は出力端子２に流れる出力電流ＩOUT に対応して増
減する。なお、第２のコレクタにより抵抗Ｒ１０に流れ
る電流は出力電流ＩOUT よりも一定の割合で少なくして
あり、出力電流ＩOUT に比較してはるかに少ない電流で
ある。このことにより、図１においてベース電流ＩB を
用いて発生させた場合と同じようにして一部のコレクタ
電流により電流電圧変換回路にバイアス電圧を発生させ
ることができる。このバイアス電圧は、出力電流ＩOUT
が増加すれば大きくなり、図１の場合と同じように基準
電圧の補正に用いることができる。制御トランジスタに
複数のエミッタを設けて一つのエミッタの電流を電流電
圧変換回路に流すようにしてもよい。
の別の実施例を示す回路図である。図６では、複数のコ
レクタを設けたトランジスタが制御トランジスタＱ１０
として用いられている。定電圧回路４は低電位側が電流
電圧変換回路の役割をする抵抗Ｒ１０を経て接地され、
制御トランジスタＱ１０の出力端子２に接続する第１の
コレクタとは別の第２のコレクタが定電圧回路４と抵抗
Ｒ１０の接続点に接続する。そして、第２のコレクタに
よりコレクタ電流の一部が抵抗Ｒ１０に流れるが、この
電流は出力端子２に流れる出力電流ＩOUT に対応して増
減する。なお、第２のコレクタにより抵抗Ｒ１０に流れ
る電流は出力電流ＩOUT よりも一定の割合で少なくして
あり、出力電流ＩOUT に比較してはるかに少ない電流で
ある。このことにより、図１においてベース電流ＩB を
用いて発生させた場合と同じようにして一部のコレクタ
電流により電流電圧変換回路にバイアス電圧を発生させ
ることができる。このバイアス電圧は、出力電流ＩOUT
が増加すれば大きくなり、図１の場合と同じように基準
電圧の補正に用いることができる。制御トランジスタに
複数のエミッタを設けて一つのエミッタの電流を電流電
圧変換回路に流すようにしてもよい。
【００１６】なお、図１や図６の実施例では抵抗による
基準電圧の補正は出力電流ＩOUT の大きな場合でその下
がった分だけ補正したが、不十分な場合にはさらに高い
値に補正してもよい。これは、トランジスタの種類や負
荷の状態によって考慮すればよい。バーチカルトランジ
スタの場合、出力電流による電流増幅率の変化はラテラ
ルトランジスタに比較して小さいので基準電圧の補正は
小さくてよい。
基準電圧の補正は出力電流ＩOUT の大きな場合でその下
がった分だけ補正したが、不十分な場合にはさらに高い
値に補正してもよい。これは、トランジスタの種類や負
荷の状態によって考慮すればよい。バーチカルトランジ
スタの場合、出力電流による電流増幅率の変化はラテラ
ルトランジスタに比較して小さいので基準電圧の補正は
小さくてよい。
【００１７】
【発明の効果】以上述べたように本発明の直列制御形レ
ギュレータは、制御トランジスタのベース電流、コレク
タ電流の一部、エミッタ電流の一部のいずれかが流れる
ことにより電流電圧変換回路に生ずる電圧を定電圧回路
にバイアス電圧として加え、出力電流、つまり制御トラ
ンジスタのコレクタ電流に応じて誤差増幅回路に加えら
れる基準電圧が補正される。出力電流が大きい時には大
きな補正が行われて基準電圧は高くなり、小さい時には
小さな補正しか行われないから、定電圧回路で発生する
電圧がほぼ基準電圧となる。このことにより、出力電流
によって電流増幅率の変化する制御トランジスタを用い
ても、軽負荷から重負荷の広い範囲で設定された出力電
圧を得ることができる。
ギュレータは、制御トランジスタのベース電流、コレク
タ電流の一部、エミッタ電流の一部のいずれかが流れる
ことにより電流電圧変換回路に生ずる電圧を定電圧回路
にバイアス電圧として加え、出力電流、つまり制御トラ
ンジスタのコレクタ電流に応じて誤差増幅回路に加えら
れる基準電圧が補正される。出力電流が大きい時には大
きな補正が行われて基準電圧は高くなり、小さい時には
小さな補正しか行われないから、定電圧回路で発生する
電圧がほぼ基準電圧となる。このことにより、出力電流
によって電流増幅率の変化する制御トランジスタを用い
ても、軽負荷から重負荷の広い範囲で設定された出力電
圧を得ることができる。
【図１】 本発明の直列制御形レギュレータの実施例を
示す回路図である。
示す回路図である。
【図２】 図１の基準電圧発生回路の回路図の一例であ
る。
る。
【図３】 図１の基準電圧発生回路の別の回路図であ
る。
る。
【図４】 図１の直列制御形レギュレータの特性図であ
る。
る。
【図５】 電流電圧変換回路の別の構成を示す回路図で
ある。
ある。
【図６】 本発明の直列制御形レギュレータの別の実施
例を示す回路図である。
例を示す回路図である。
【図７】 従来の直列制御形レギュレータの回路図であ
る。
る。
【図８】 ラテラルトランジスタの特性図である。
１ 入力端子 ２ 出力端子 Ｑ２ 制御トランジスタ ３ 誤差増幅回路 ４ 定電圧回路
Claims (4)
- 【請求項１】 入力端子と出力端子間に直列接続する制
御トランジスタ、出力電圧の検出回路、検出回路の電圧
と基準電圧を比較し、該制御トランジスタのベース電流
を調節する誤差増幅回路、該ベース電流が流れる電流電
圧変換回路、および定電圧回路を有しており、定電圧回
路には電流電圧変換回路に生ずる電圧がバイアス電圧と
して加えられ、該基準電圧は定電圧回路で発生する電圧
と電流電圧変換回路に生ずる電圧の和として該定電圧回
路から得られることを特徴とする直列制御形レギュレー
タ。 - 【請求項２】 入力端子と出力端子間に直列接続する制
御トランジスタ、出力電圧の検出回路、検出回路の電圧
と基準電圧を比較し、第１のトランジスタを介して該制
御トランジスタのベース電流を調節する誤差増幅回路、
第１のトランジスタに接続し、該ベース電流が流れる電
流電圧変換回路、および定電圧回路を有しており、定電
圧回路には電流電圧変換回路に生ずる電圧がバイアス電
圧として加えられ、該基準電圧は定電圧回路で発生する
電圧と電流電圧変換回路に生ずる電圧の和として該定電
圧回路から得られることを特徴とする直列制御形レギュ
レータ。 - 【請求項３】 入力端子と出力端子間に直列接続する制
御トランジスタ、出力電圧の検出回路、検出回路の電圧
と基準電圧を比較して該制御トランジスタのベース電流
を調節する誤差増幅器、電流電圧変換回路、および定電
圧回路を有しており、制御トランジスタには複数のコレ
クタ又はエミッタを設けてあり、一部のコレクタ電流又
はエミッタ電流が電流電圧変換回路に流れ、定電圧回路
には電流電圧変換回路に生ずる電圧がバイアス電圧とし
て加えられ、該基準電圧は定電圧回路で発生する電圧と
電流電圧変換回路に生ずる電圧の和として該定電圧回路
から得られることを特徴とする直列制御形レギュレー
タ。 - 【請求項４】 制御トランジスタは、ＰＮＰ形のトラン
ジスタである請求項１、請求項２、請求項３のいずれか
の直列制御形レギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227488A JPH09179639A (ja) | 1995-10-27 | 1996-08-09 | 直列制御形レギュレータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30387295 | 1995-10-27 | ||
| JP7-303872 | 1995-10-27 | ||
| JP8227488A JPH09179639A (ja) | 1995-10-27 | 1996-08-09 | 直列制御形レギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09179639A true JPH09179639A (ja) | 1997-07-11 |
Family
ID=26527701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8227488A Pending JPH09179639A (ja) | 1995-10-27 | 1996-08-09 | 直列制御形レギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09179639A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277760A (ja) * | 2006-05-16 | 2006-10-12 | Ricoh Co Ltd | 電源回路及び電源電圧供給方法 |
| JP2013003700A (ja) * | 2011-06-14 | 2013-01-07 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
-
1996
- 1996-08-09 JP JP8227488A patent/JPH09179639A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277760A (ja) * | 2006-05-16 | 2006-10-12 | Ricoh Co Ltd | 電源回路及び電源電圧供給方法 |
| JP2013003700A (ja) * | 2011-06-14 | 2013-01-07 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353548B1 (ko) | 직류 안정화 전원장치 | |
| US4857864A (en) | Current mirror circuit | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4958122A (en) | Current source regulator | |
| KR900007035B1 (ko) | 전자임피던스장치 | |
| JPH09179639A (ja) | 直列制御形レギュレータ | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4439745A (en) | Amplifier circuit | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JP2001216037A (ja) | レギュレータ | |
| KR100216034B1 (ko) | 인덕턴스 변화 검출장치 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JPH0738379A (ja) | 電子的負荷インピーダンス | |
| JP3671519B2 (ja) | 電流供給回路 | |
| US5952881A (en) | Power stage, particularly for an operational amplifier | |
| JP2834337B2 (ja) | 定電圧回路および電源回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH0837430A (ja) | 演算増幅器 | |
| JPH09204232A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20070719 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 13 |