JPH0917827A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0917827A
JPH0917827A JP16422595A JP16422595A JPH0917827A JP H0917827 A JPH0917827 A JP H0917827A JP 16422595 A JP16422595 A JP 16422595A JP 16422595 A JP16422595 A JP 16422595A JP H0917827 A JPH0917827 A JP H0917827A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
semiconductor chip
cap
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16422595A
Other languages
Japanese (ja)
Inventor
Akira Okada
晃 岡田
Masae Minamizawa
正栄 南澤
Toshio Hamano
寿夫 浜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16422595A priority Critical patent/JPH0917827A/en
Publication of JPH0917827A publication Critical patent/JPH0917827A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: To reduce the cost of a product and improve the reliability at mounting and heat radiation efficiency, concerning a semiconductor device where a semiconductor chip is mounted on a substrate by flip chip bonding. CONSTITUTION: This semiconductor device posses a semiconductor chip 21, a substrate 22, where this semiconductor chip is mounted by flip chip bonding method, sealing resin 24, which is arranged on the substrate 22 so as to seal the semiconductor chip 21, and a cap 23, which is arranged in such a constitution as to be thermally connected to the semiconductor chip 21 on this sealing resin 24, and the semiconductor chip 21 is made to function as a spacer, and by this semiconductor chip 21, the height to the substrate 24 of the sealing resin 24 interposed between the cap 23 and the substrate 22 is regulated to be constant.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に
半導体チップを基板にフリップチップ実装する半導体装
置に関する。近年の半導体装置においては、半導体チッ
プの動作速度の高速化が益々進み、入出力回路の配線長
による速度遅延が無視できなくなってきている。このた
め、従来の金属ワイヤを用いた接続法に変わる接続法と
して、より配線長の短くなるフリップチップ接続法が実
用されつつある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor chip is flip-chip mounted on a substrate. In semiconductor devices of recent years, the operating speed of semiconductor chips has been increasing more and more, and the speed delay due to the wiring length of the input / output circuit cannot be ignored. For this reason, a flip-chip connection method, which shortens the wiring length, is being put into practical use as a connection method that replaces the conventional connection method using metal wires.

【0002】一方、近年の半導体装置における高速化及
び高密度化に伴い、半導体チップの発熱量は増大する傾
向にあり、よって放熱性の向上を図る必要がある。ま
た、半導体装置の小型化及び実装基板に対する表面実装
化に伴い、実装時における信頼性を向上させる必要もあ
る。
On the other hand, with the recent increase in speed and density of semiconductor devices, the amount of heat generated by semiconductor chips tends to increase, and therefore it is necessary to improve heat dissipation. Further, along with the downsizing of semiconductor devices and the surface mounting on a mounting substrate, it is necessary to improve reliability during mounting.

【0003】よって、上記フリップチップ接続法を用い
た半導体装置においても、放熱性及び実装時における信
頼性を向上させることが望まれている。
Therefore, also in the semiconductor device using the flip chip connection method, it is desired to improve the heat dissipation and the reliability at the time of mounting.

【0004】[0004]

【従来の技術】従来におけるフリップチップ接続法を採
用した半導体装置を図10乃至図12に示す。図10に
示す半導体装置1は、半導体チップ2を実装する基板と
して多層セラミック基板3を用いたものである。多層セ
ラミック基板3はその内部に半導体チップ2が収納され
るキャビティ4が形成されている。このキャビティ4の
底部には接続パターン5が形成されており、半導体チッ
プ2の下面に形成された半田バンプ6はこの接続パター
ン5にフリップチップ接続される。
2. Description of the Related Art A semiconductor device adopting a conventional flip chip connection method is shown in FIGS. A semiconductor device 1 shown in FIG. 10 uses a multilayer ceramic substrate 3 as a substrate on which a semiconductor chip 2 is mounted. The multi-layer ceramic substrate 3 has a cavity 4 formed therein for housing the semiconductor chip 2. A connection pattern 5 is formed on the bottom of the cavity 4, and the solder bumps 6 formed on the lower surface of the semiconductor chip 2 are flip-chip connected to the connection pattern 5.

【0005】また、多層セラミック基板3の上部には金
属キャップ7が半田等のろう材8により接合され、これ
により半導体チップ2は多層セラミック基板3内に封止
される。更に、多層セラミック基板3の底面には外部接
続端子となるボール9が配設されており、この各ボール
9は多層セラミック基板3の内部配線及び接続パターン
5を介して半導体チップ2と電気的に接続されている。
A metal cap 7 is joined to the upper part of the multilayer ceramic substrate 3 by a brazing material 8 such as solder, whereby the semiconductor chip 2 is sealed in the multilayer ceramic substrate 3. Further, balls 9 serving as external connection terminals are provided on the bottom surface of the multilayer ceramic substrate 3, and each ball 9 is electrically connected to the semiconductor chip 2 via the internal wiring of the multilayer ceramic substrate 3 and the connection pattern 5. It is connected.

【0006】一方、図11に示す半導体装置10は、半
導体チップ2を実装する基板としてガラス−エポキシ基
板(以下、ガラエポ基板という)11を用いたものであ
る。ガラエポ基板11の上面中央部分には接続パターン
12が形成されており、半導体チップ2の下面に形成さ
れた半田バンプ6はこの接続パターン12にフリップチ
ップ接続される。
On the other hand, the semiconductor device 10 shown in FIG. 11 uses a glass-epoxy substrate (hereinafter referred to as glass epoxy substrate) 11 as a substrate on which the semiconductor chip 2 is mounted. A connection pattern 12 is formed in the central portion of the upper surface of the glass epoxy substrate 11, and the solder bumps 6 formed on the lower surface of the semiconductor chip 2 are flip-chip connected to the connection pattern 12.

【0007】また、ガラエポ基板11の外周位置には接
着樹脂13により枠状のダム14が配設されている。こ
のガラエポ基板11及びダム14により形成されるキャ
ビティ内に封止樹脂15がポッティングされ半導体装置
10が封止される構成となっている。また、ガラエポ基
板11の底面には外部接続端子となるボール16が配設
されており、この各ボール16はガラエポ基板11に形
成されたスルーホール(図示せず)及び接続パターン1
2を介して半導体チップ2と電気的に接続されている。
A frame-shaped dam 14 made of an adhesive resin 13 is provided at the outer peripheral position of the glass epoxy substrate 11. A sealing resin 15 is potted in a cavity formed by the glass epoxy substrate 11 and the dam 14 to seal the semiconductor device 10. In addition, balls 16 serving as external connection terminals are provided on the bottom surface of the glass epoxy substrate 11, and each ball 16 has a through hole (not shown) formed in the glass epoxy substrate 11 and a connection pattern 1.
It is electrically connected to the semiconductor chip 2 via 2.

【0008】[0008]

【発明が解決しようとする課題】しかるに、図10に示
した半導体装置1では、基板として高価な多層セラミッ
ク基板3を用いていたため、半導体装置1の製品コスト
が高くなるという問題点があった。
However, in the semiconductor device 1 shown in FIG. 10, since the expensive multilayer ceramic substrate 3 is used as the substrate, there is a problem that the product cost of the semiconductor device 1 becomes high.

【0009】また、半導体チップ2を気密封止するため
に多層セラミック基板3の上面にろう材8を用いて金属
キャップ7を配設した構成とされたいたため、半導体チ
ップ2は中空封止となる。このため、半導体チップ2で
発生した熱を放熱することができず、半導体チップ2の
放熱効率が悪いという問題点があった。
Further, since the metal cap 7 is disposed on the upper surface of the multilayer ceramic substrate 3 using the brazing material 8 to hermetically seal the semiconductor chip 2, the semiconductor chip 2 is hollow-sealed. . Therefore, there is a problem that the heat generated in the semiconductor chip 2 cannot be dissipated and the heat dissipation efficiency of the semiconductor chip 2 is poor.

【0010】一方、図11に示した半導体装置10で
は、基板としてガラエポ基板11を用いているため、多
層セラミック基板3を用いた半導体装置1に比べると製
品コストの低減が図れる。しかるに、半導体装置10
は、ガラエポ基板11及びダム14により形成されるキ
ャビティ内に封止樹脂15をポッティングする構成であ
るため、封止樹脂量のばらつき,ポッティング位置,及
び樹脂の粘性等の種々の条件により、図12に示すよう
に封止樹脂15に偏りが発生するおれがある。このよう
に封止樹脂15に偏りが発生すると、半導体装置10を
実装基板に実装する際の信頼性が低下してしまう。
On the other hand, in the semiconductor device 10 shown in FIG. 11, since the glass epoxy substrate 11 is used as the substrate, the product cost can be reduced as compared with the semiconductor device 1 using the multilayer ceramic substrate 3. However, the semiconductor device 10
12 has a configuration in which the sealing resin 15 is potted in the cavity formed by the glass epoxy substrate 11 and the dam 14, and therefore, depending on various conditions such as variations in the amount of the sealing resin, the potting position, and the viscosity of the resin, FIG. As shown in FIG. 5, the sealing resin 15 may have a bias. When the sealing resin 15 is biased in this way, the reliability when mounting the semiconductor device 10 on a mounting substrate is reduced.

【0011】即ち、半導体装置10を実装基板に実装す
る際、一般にハンドリング装置を用いて実装処理を行う
が、上記のように封止樹脂15に偏りがあるとハンドリ
ング装置の把持部17が図12に示すように半導体装置
10を適宜に把持することができず、偏った状態で把持
することとなる。ハンドリング装置は、この偏った状態
のままで半導体装置10を実装基板に実装するため、実
装基板上において半導体装置10は傾いた状態となり、
全てのボール16を実装基板に対して適宜に半田付けす
ることができなくなる。よって、半導体装置10と実装
基板との間で接続不良箇所が発生し、従って実装時にお
ける信頼性が低下してしまう。
That is, when the semiconductor device 10 is mounted on the mounting board, the mounting process is generally performed by using a handling device. However, if the sealing resin 15 is biased as described above, the gripping portion 17 of the handling device is shown in FIG. As shown in FIG. 5, the semiconductor device 10 cannot be properly gripped, and the semiconductor device 10 is gripped in a biased state. Since the handling device mounts the semiconductor device 10 on the mounting substrate in this biased state, the semiconductor device 10 is tilted on the mounting substrate,
All the balls 16 cannot be properly soldered to the mounting board. Therefore, a defective connection portion is generated between the semiconductor device 10 and the mounting board, and thus reliability at the time of mounting deteriorates.

【0012】更に、図11に示した半導体装置10で
は、半導体チップ2が熱伝導性が良好でない封止樹脂1
5により封止されるため、半導体チップ2で発生した熱
を放熱することができず半導体チップ2の放熱効率が悪
いという問題点があった。本発明は上記の点に鑑みてな
されたものであり、製品コストの低減を図ると共に実装
時の信頼性及び放熱効率の向上を図った半導体チップを
提供することを目的とする。
Further, in the semiconductor device 10 shown in FIG. 11, the semiconductor chip 2 has the sealing resin 1 having poor thermal conductivity.
Since it is sealed by 5, the heat generated in the semiconductor chip 2 cannot be radiated, and the heat dissipation efficiency of the semiconductor chip 2 is poor. The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor chip capable of reducing product cost and improving reliability and heat dissipation efficiency during mounting.

【0013】[0013]

【課題を解決するための手段】上記課題は、下記の手段
を講じることにより解決するこができる。請求項1記載
の発明では、半導体チップと、前記半導体チップがフリ
ップチップボンディング法により実装される基板と、前
記半導体チップを封止するよう前記基板上に配設され封
止樹脂と、前記封止樹脂上に前記半導体チップと熱的に
接続される構成で配設されたキャップとを具備してお
り、前記キャップと前記基板との間にスペーサとして前
記半導体チップを配設し、この半導体チップにより前記
キャップと前記基板との間に介在する封止樹脂の前記基
板に対する高さを一定に規制する構成としたことを特徴
とするものである。
The above-mentioned problems can be solved by taking the following measures. In the invention according to claim 1, a semiconductor chip, a substrate on which the semiconductor chip is mounted by a flip chip bonding method, a sealing resin disposed on the substrate so as to seal the semiconductor chip, and the sealing. A cap disposed on the resin so as to be thermally connected to the semiconductor chip. The semiconductor chip is disposed as a spacer between the cap and the substrate. It is characterized in that the height of the sealing resin interposed between the cap and the substrate with respect to the substrate is regulated to a constant value.

【0014】また、請求項2記載の発明では、前記請求
項1記載の半導体装置において、前記基板として樹脂基
板を用いたことを特徴とするものである。また、請求項
3記載の発明では、前記請求項1または2記載の半導体
装置において、前記半導体チップと前記キャップとの間
に熱伝導性の良好なペースト材を介装したことを特徴と
するものである。
According to a second aspect of the invention, in the semiconductor device according to the first aspect, a resin substrate is used as the substrate. According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, a paste material having good thermal conductivity is interposed between the semiconductor chip and the cap. Is.

【0015】また、請求項4記載の発明では、前記請求
項3記載のにおいて、前記ペースト材として、金属フィ
ラー入り樹脂ペースト,非金属系フィラー入り樹脂ペー
スト,又はろう材のいずれかを用いたことを特徴とする
ものである。
Further, in the invention according to claim 4, in the above-mentioned claim 3, any one of a resin paste containing a metal filler, a resin paste containing a non-metallic filler, or a brazing material is used as the paste material. It is characterized by.

【0016】また、請求項5記載の発明では、前記請求
項1乃至4のいずれかに記載の半導体装置において、前
記キャップに放熱フィンを設けたことを特徴とするもの
である。また、請求項6記載の発明では、前記請求項1
乃至4のいずれかに記載の半導体装置において、前記キ
ャップの前記半導体チップと対向する位置に、前記半導
体チップと熱的に接続される放熱部材が配設される開口
部を形成したことを特徴とするものである。
According to a fifth aspect of the invention, in the semiconductor device according to any one of the first to fourth aspects, the cap is provided with a radiation fin. In the invention according to claim 6, the invention according to claim 1
5. The semiconductor device according to any one of items 4 to 4, wherein an opening is provided at a position of the cap facing the semiconductor chip, in which a heat dissipation member thermally connected to the semiconductor chip is disposed. To do.

【0017】また、請求項7記載の発明では、前記請求
項6記載の半導体装置において、前記開口部内に熱伝導
性の良好なペースト材を介装したことを特徴とするもの
である。
According to a seventh aspect of the invention, the semiconductor device according to the sixth aspect is characterized in that a paste material having good thermal conductivity is interposed in the opening.

【0018】更に、請求項8記載の発明では、前記請求
項7記載のにおいて、前記ペースト材として、金属フィ
ラー入り樹脂ペースト,非金属系フィラー入り樹脂ペー
スト,又はろう材のいずれかを用いたことを特徴とする
ものである。
Further, in the invention according to claim 8, in the above claim 7, any one of a resin paste containing a metal filler, a resin paste containing a non-metallic filler, or a brazing material is used as the paste material. It is characterized by.

【0019】[0019]

【作用】上記の各手段は、次のように作用する。請求項
1記載の発明によれば、キャップと基板との間にスペー
サを配設し、このスペーサによりキャップと基板との間
に介在する封止樹脂の基板に対する高さを一定に規制す
る構成としたことにより、半導体装置の上面は基板に対
して均一な高さとなり、偏りの発生を防止することがで
きる。よって、半導体装置を実装基板に実装する際、半
導体装置が傾いて実装されることを防止できる。これに
より、実装基板に対して半導体装置を確実に実装するこ
とができ、実装時における信頼性を向上させることがで
きる。また、スペーサとして半導体チップを用いたこと
により、別個にスペーサとなる部材を配設する構成に比
べて組み立て性の向上及び製品コストの低減を図ること
ができる。
Each of the above means operates as follows. According to the first aspect of the invention, a spacer is provided between the cap and the substrate, and the spacer regulates the height of the sealing resin interposed between the cap and the substrate to be constant. As a result, the upper surface of the semiconductor device has a uniform height with respect to the substrate, and it is possible to prevent unevenness from occurring. Therefore, when the semiconductor device is mounted on the mounting substrate, it is possible to prevent the semiconductor device from being tilted and mounted. As a result, the semiconductor device can be reliably mounted on the mounting board, and the reliability at the time of mounting can be improved. Further, by using the semiconductor chip as the spacer, it is possible to improve the assembling property and reduce the product cost, as compared with the configuration in which the member serving as the spacer is separately provided.

【0020】また、請求項2記載の発明によれば、基板
としてセラミック基板等に比べて安価な樹脂基板を用い
たことにより、製品コストの低減を図ることができる。
また、請求項3及び7記載の発明によれば、半導体チッ
プとキャップとの間に熱伝導性の良好なペースト材を介
装したことにより、半導体チップで発生した熱はペース
ト材を介してキャップに熱伝導し放熱されるため、放熱
効率を向上させることができる。
According to the second aspect of the invention, since the resin substrate which is cheaper than the ceramic substrate or the like is used as the substrate, the product cost can be reduced.
Further, according to the inventions of claims 3 and 7, since the paste material having good thermal conductivity is interposed between the semiconductor chip and the cap, the heat generated in the semiconductor chip is capped via the paste material. Since heat is conducted to and heat is radiated, heat radiation efficiency can be improved.

【0021】また、請求項4及び8記載の発明によれ
ば、ペースト材として金属フィラー入り樹脂ペースト,
非金属系フィラー入り樹脂ペースト,又はろう材のいず
れかを用いたことにより、半導体チップとキャップとの
熱的接合性及び機械的接合性を共に向上でき、放熱性及
び半導体装置の信頼性の向上を図ることができる。
Further, according to the inventions of claims 4 and 8, as the paste material, a resin paste containing a metal filler,
By using either a resin paste containing a non-metallic filler or a brazing material, both the thermal and mechanical bondability between the semiconductor chip and the cap can be improved, and the heat dissipation and the reliability of the semiconductor device can be improved. Can be achieved.

【0022】また、請求項5記載の発明によれば、キャ
ップに放熱フィンを設けたことにより、更に半導体チッ
プで発生する熱の放熱効率を向上させることができる。
更に、請求項6記載の発明によれば、キャップの半導体
チップと対向する位置に、半導体チップと熱的に接続さ
れる放熱部材が配設される開口部を形成したことによ
り、放熱部材を配設しない状態で半導体装置を実装基板
に実装し、その後に放熱部材を半導体装置に配設するこ
とが可能となる。よって、一般に形状の大きな放熱部材
をいわゆる後付けすることができるため、これによって
も半導体装置の実装性を向上させることができる。
According to the invention described in claim 5, since the heat radiation fins are provided on the cap, the heat radiation efficiency of the heat generated in the semiconductor chip can be further improved.
Further, according to the invention of claim 6, the heat dissipation member is arranged by forming an opening at a position facing the semiconductor chip of the cap, in which a heat dissipation member thermally connected to the semiconductor chip is arranged. It is possible to mount the semiconductor device on the mounting substrate without providing the heat dissipating member and then dispose the heat dissipation member on the semiconductor device. Therefore, a heat dissipation member having a large shape can be generally attached afterwards, which also improves the mountability of the semiconductor device.

【0023】[0023]

【実施例】次に本発明の実施例について図面と共に説明
する。図1は本発明の第1実施例である半導体装置20
を示している。この半導体装置20はいわゆるBGA(B
all Grid Array) タイプの半導体装置であり、大略する
と半導体チップ21,基板22,キャップ23,及び封
止樹脂24等により構成されている。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a semiconductor device 20 according to a first embodiment of the present invention.
Is shown. This semiconductor device 20 is a so-called BGA (B
This is a semiconductor device of all grid array type, and is roughly composed of a semiconductor chip 21, a substrate 22, a cap 23, a sealing resin 24, and the like.

【0024】半導体チップ21は、その底面に複数の半
田バンプ25が形成されており、この半田バンプ25を
基板22の上面に形成された接続パターン26にフリッ
プチップ接続されることにより、半導体チップ21は基
板22に搭載される。このように、半田バンプ25を用
いて半導体チップ21を基板22にフリップチップ接続
する構成とすることにより、ワイヤを用いた接続方法に
比べて配線長を短くすることができ、半導体チップ21
の動作速度が高速化してもこれに対応させることができ
る。
The semiconductor chip 21 has a plurality of solder bumps 25 formed on the bottom surface thereof, and the solder bumps 25 are flip-chip connected to the connection patterns 26 formed on the upper surface of the substrate 22 to form the semiconductor chip 21. Are mounted on the substrate 22. In this way, by adopting the configuration in which the semiconductor chip 21 is flip-chip connected to the substrate 22 using the solder bumps 25, the wiring length can be shortened as compared with the connection method using wires, and the semiconductor chip 21
Even if the operating speed of is increased, it is possible to cope with this.

【0025】基板22は例えばガラス−エポキシ製の樹
脂製基板であり、図10に示した従来用いられていた多
層セラミック基板に比べて安価なものである。従って、
基板22として樹脂製基板を用いることにより半導体装
置20の製品コストの低減を図ることができる。尚、基
板22の材料はガラス−エポキシ以外にも他の材質より
なる樹脂製基板を用いることは可能であり、またフレキ
シブル・プリント基板の適用も考えられる。
The substrate 22 is, for example, a resin substrate made of glass-epoxy, which is less expensive than the conventionally used multilayer ceramic substrate shown in FIG. Therefore,
By using a resin substrate as the substrate 22, the product cost of the semiconductor device 20 can be reduced. As the material of the substrate 22, it is possible to use a resin substrate made of another material other than glass-epoxy, and a flexible printed circuit board may be applied.

【0026】この基板22の上面には前述した半導体チ
ップ21に形成された半田バンプ25が接合される接続
パターン26が形成されると共に、下面には接続パッド
28が形成されている。この接続パッド28は、外部接
続端子となるボール(半田ボール)27が配設されてい
る。
A connection pattern 26 to which the solder bumps 25 formed on the semiconductor chip 21 are bonded is formed on the upper surface of the substrate 22, and a connection pad 28 is formed on the lower surface. Balls (solder balls) 27 serving as external connection terminals are arranged on the connection pads 28.

【0027】また、基板上面に形成された接続パターン
26と基板下面に形成された接続パッド28とは、基板
22を上下に貫通するよう形成されたスルーホール(図
示せず)により電気的に接続された構成とされている。
前述したように、この基板22には半導体チップ21が
フリップチップ接続により搭載される。
Further, the connection patterns 26 formed on the upper surface of the substrate and the connection pads 28 formed on the lower surface of the substrate are electrically connected by through holes (not shown) formed so as to vertically penetrate the substrate 22. It has been configured.
As described above, the semiconductor chip 21 is mounted on the substrate 22 by flip chip connection.

【0028】キャップ23は平板形状を有しており、例
えばアルミニウム等の熱伝導性の高い金属材料により形
成されている。このキャップ23は半導体チップ21の
上部に位置しており、キャップ23と基板22との間に
は封止樹脂24が介装され、またキャップ23と半導体
チップ21との間にはペースト材29が介装された構成
とされている。このキャップ23は、後述する封止樹脂
24の高さ位置規制を行う他に、半導体チップ21で発
生する熱を放熱する放熱板としても機能する。
The cap 23 has a flat plate shape and is made of a metal material having a high thermal conductivity such as aluminum. The cap 23 is located above the semiconductor chip 21, a sealing resin 24 is interposed between the cap 23 and the substrate 22, and a paste material 29 is interposed between the cap 23 and the semiconductor chip 21. It is configured to be interposed. The cap 23 not only regulates the height position of the sealing resin 24, which will be described later, but also functions as a heat dissipation plate that dissipates heat generated in the semiconductor chip 21.

【0029】封止樹脂24は例えば熱硬化性のプラスチ
ックであるエポキシ樹脂であり、この封止樹脂24によ
り半導体チップ21は封止され、外部に対し保護された
構成となる。また、ペースト材29はキャップ23と半
導体チップ21とを熱的にかつ機械的に接続させる機能
を奏するものであり、金属フィラー(例えば銀)入り樹
脂ペースト,非金属系フィラー(例えばシリコン)入り
樹脂ペースト,又はろう材(例えば半田)等を用いるこ
とが可能である。
The sealing resin 24 is, for example, an epoxy resin which is a thermosetting plastic, and the semiconductor chip 21 is sealed by the sealing resin 24 and is protected from the outside. The paste material 29 has a function of thermally and mechanically connecting the cap 23 and the semiconductor chip 21 to each other, and includes a resin paste containing a metal filler (for example, silver) and a resin containing a non-metal filler (for example, silicon). It is possible to use a paste, a brazing material (for example, solder), or the like.

【0030】金属フィラー入り樹脂ペーストは熱伝導性
が高いため、ペースト材29として金属フィラー入り樹
脂ペーストを用いることにより、半導体チップ21で発
生した熱を効率よくキャップ23に熱伝達することが可
能となり、よって放熱特性を向上させることができる。
また、非金属系フィラー入り樹脂ペーストは、金属フィ
ラー入り樹脂ペーストに比べて熱伝導性は劣るものの、
安価であるため半導体装置20のコスト低減に寄与でき
る。更に、ろう材は、上記した金属フィラー入り樹脂ペ
ースト及び非金属系フィラー入り樹脂ペーストに比べて
配設時における加熱温度が高くなる傾向があるが、安価
でかつ熱伝導性も良好である。
Since the resin paste containing a metal filler has high thermal conductivity, by using the resin paste containing a metal filler as the paste material 29, the heat generated in the semiconductor chip 21 can be efficiently transferred to the cap 23. Therefore, the heat dissipation characteristics can be improved.
Further, the resin paste containing a non-metal filler has a lower thermal conductivity than the resin paste containing a metal filler,
Since the cost is low, the cost of the semiconductor device 20 can be reduced. Further, the brazing filler metal tends to have a higher heating temperature at the time of arrangement as compared with the above-mentioned resin paste containing a metal filler and a resin paste containing a non-metal filler, but it is inexpensive and has good thermal conductivity.

【0031】ここで、上記構成とされた半導体装置20
において、封止樹脂24の基板22の上面からの高さに
注目し、以下説明する。前記したように、封止樹脂24
は基板22の上面とキャップ23との間に介装されるも
のであるため、その高さ位置はキャップ23の高さ位置
に規制されることとなる。一方、キャップ23は半導体
チップ21の上部にペースト材29を介して配設される
ものである。ペースト材29の厚さは、実際は微小な厚
さ寸法(図には明確化するために実際よりも厚く描いて
いる)であるため、実質的にキャップ23の基板22か
らの離間距離は半導体チップ21の高さ寸法により規制
される。
Here, the semiconductor device 20 having the above structure
In the following, the height of the sealing resin 24 from the upper surface of the substrate 22 will be noted and described below. As described above, the sealing resin 24
Is interposed between the upper surface of the substrate 22 and the cap 23, the height position thereof is restricted to the height position of the cap 23. On the other hand, the cap 23 is arranged above the semiconductor chip 21 with the paste material 29 interposed therebetween. Since the thickness of the paste material 29 is actually a very small thickness dimension (illustrated in the drawing to be thicker than the actual thickness for clarity), the distance between the cap 23 and the substrate 22 is substantially the same. It is regulated by the height dimension of 21.

【0032】即ち、半導体チップ21はキャップ23の
基板22からの離間距離を一定に保つスペーサとして機
能する。このように、半導体チップ21をスペーサとし
て用い、キャップ23の基板22からの離間距離を一定
に保つことにより、キャップ23と基板22との間に介
装される封止樹脂24の高さも偏りのない均一な状態と
なる。
That is, the semiconductor chip 21 functions as a spacer that keeps the distance between the cap 23 and the substrate 22 constant. As described above, by using the semiconductor chip 21 as a spacer and keeping the distance between the cap 23 and the substrate 22 constant, the height of the sealing resin 24 interposed between the cap 23 and the substrate 22 is also uneven. There is no uniform condition.

【0033】よって、半導体装置20を実装基板(図示
せず)に実装する際、ハンドリング装置の把持部(図1
2参照)により半導体装置20を把持しても半導体装置
20は正規に(傾きなく)把持される。このため、半導
体装置20は実装基板に対して常に正常な状態(傾きの
ない状態)で実装されるため、ボール27と実装基板と
の接続不良の発生を防止でき、これにより実装時におけ
る信頼性を向上させることができる。
Therefore, when the semiconductor device 20 is mounted on the mounting substrate (not shown), the gripping portion of the handling device (see FIG. 1).
Even if the semiconductor device 20 is gripped according to (2), the semiconductor device 20 is gripped normally (without inclination). For this reason, the semiconductor device 20 is always mounted on the mounting substrate in a normal state (a state without inclination), so that it is possible to prevent a defective connection between the ball 27 and the mounting substrate, and thereby to improve reliability during mounting. Can be improved.

【0034】また本実施例の構成では、スペーサとして
半導体チップ21を用いているため、半導体チップ21
と別個にスペーサとなる部材を新たに配設する必要はな
い。このため、部品点数の増加を防止でき、組み立て性
の向上及び製品コストの低減を図ることができる。尚、
半導体チップ21を必ずスペーサとして用いる必要はな
く、上記した第1実施例に比べて組み立て性及び経済性
に劣るものの、スペーサとなる部材を半導体チップ21
とは別個に設けた構成としてもよい。
In the structure of this embodiment, since the semiconductor chip 21 is used as the spacer, the semiconductor chip 21
It is not necessary to newly dispose a member that will be a spacer separately from the above. Therefore, it is possible to prevent an increase in the number of parts, improve the assemblability, and reduce the product cost. still,
It is not always necessary to use the semiconductor chip 21 as a spacer, and although the assembling property and the economical efficiency are inferior to those of the above-described first embodiment, the member serving as the spacer is the semiconductor chip 21
It may be configured separately from.

【0035】続いて、上記構成とされた第1実施例に係
る半導体装置20の製造方法について図2乃至図4を用
いて説明する。尚、図2乃至図4に示す構成において、
図1に示す構成と同一構成については同一符号を附して
説明する。半導体装置20を製造するには、先ず予め別
工程で製造した半導体チップ21と基板22を用意し、
図2に示されるように、半導体チップ21を基板22の
上面に形成されている接続パターン26にフリップチッ
プ接続する。
Next, a method of manufacturing the semiconductor device 20 having the above structure according to the first embodiment will be described with reference to FIGS. In addition, in the configuration shown in FIG. 2 to FIG.
The same components as those shown in FIG. 1 will be described with the same reference numerals. In order to manufacture the semiconductor device 20, first, a semiconductor chip 21 and a substrate 22 manufactured in separate steps are prepared,
As shown in FIG. 2, the semiconductor chip 21 is flip-chip connected to the connection pattern 26 formed on the upper surface of the substrate 22.

【0036】続いて、基板22に搭載された半導体チッ
プ21の上面にペースト材29を塗布し、また半導体チ
ップ21の配設位置を回避して封止樹脂24をチップ周
囲にポッティング等により配設する。この際、まだペー
スト材29及び封止樹脂24は所定の粘度は有している
ものの硬化はしていなため、その上面は図3に示される
ように湾曲或いは偏りを有した状態となっている。
Subsequently, the paste material 29 is applied to the upper surface of the semiconductor chip 21 mounted on the substrate 22, and the sealing resin 24 is arranged around the chip by potting or the like while avoiding the position where the semiconductor chip 21 is arranged. To do. At this time, since the paste material 29 and the sealing resin 24 still have a predetermined viscosity but have not been cured, the upper surface thereof is in a state of being curved or biased as shown in FIG. .

【0037】上記のようにペースト材29及び封止樹脂
24が配設されると、続いてペースト材29及び封止樹
脂24の上部にキャップ23を載置し、このキャップ2
3が半導体チップ21の上面と当接するまで荷重を印加
して押圧する。このように、キャップ23が半導体チッ
プ21に向け押圧されることにより、ペースト材29は
半導体チップ21の上面で広がり、同様に封止樹脂24
は基板22の上面で広がる。
When the paste material 29 and the sealing resin 24 are arranged as described above, the cap 23 is subsequently placed on the paste material 29 and the sealing resin 24, and the cap 2
A load is applied and pressed until 3 contacts the upper surface of the semiconductor chip 21. In this way, by pressing the cap 23 toward the semiconductor chip 21, the paste material 29 spreads on the upper surface of the semiconductor chip 21, and similarly, the sealing resin 24.
Spread on the upper surface of the substrate 22.

【0038】そして、キャップ23が半導体チップ21
の上面と当接した時点で、スペーサとして機能する半導
体チップ21によりキャップ23の基板22に対する高
さ位置が決まる。また、キャップ23の基板22に対す
る高さ位置が決まることにより、キャップ23と基板2
2との間に介装される封止樹脂24の高さも規定され
る。このため、封止樹脂24の高さは、封止樹脂24の
充填量,充填方法等に拘わらず、偏りのない均一な高さ
となる。
The cap 23 is attached to the semiconductor chip 21.
The semiconductor chip 21 functioning as a spacer determines the height position of the cap 23 with respect to the substrate 22 at the time when the cap 23 comes into contact with the upper surface. Further, since the height position of the cap 23 with respect to the substrate 22 is determined, the cap 23 and the substrate 2 are
The height of the sealing resin 24 interposed between the two is also defined. For this reason, the height of the sealing resin 24 is a uniform and uniform height regardless of the filling amount and the filling method of the sealing resin 24.

【0039】続いて、図4に示されるように、加熱処理
を行い封止樹脂24及びペースト材29を熱硬化させ、
これにより図1に示す半導体装置20が製造される。上
記した半導体装置20の製造方法は、スペーサとして半
導体チップ21を用いてるためキャップ23の高さを規
制するための治具等は不要であり、また従来から用いら
れている製造工程を利用することができるため、半導体
装置20を容易に製造することができる。
Subsequently, as shown in FIG. 4, heat treatment is performed to thermally cure the sealing resin 24 and the paste material 29,
As a result, the semiconductor device 20 shown in FIG. 1 is manufactured. In the method of manufacturing the semiconductor device 20 described above, since the semiconductor chip 21 is used as the spacer, a jig or the like for regulating the height of the cap 23 is not necessary, and the manufacturing process conventionally used is used. Therefore, the semiconductor device 20 can be easily manufactured.

【0040】続いて、図5乃至図7を用いて本発明の第
2乃至第4実施例について説明する。尚、以下説明する
各実施例において、図1に示した第1実施例に係る半導
体装置20と対応する構成については、図5乃至図7に
おいて同一符号を附してその説明を省略する。
Next, second to fourth embodiments of the present invention will be described with reference to FIGS. In each of the embodiments described below, the components corresponding to those of the semiconductor device 20 according to the first embodiment shown in FIG. 1 are designated by the same reference numerals in FIGS. 5 to 7, and the description thereof is omitted.

【0041】図5は、本発明の第2実施例である半導体
装置30を示している。本実施例に係る半導体装置30
は、第1実施例に係る半導体装置20で用いていたペー
スト材29を用いることなく、半導体チップ21の上面
に直接キャップ23を当接させた構成としたことを特徴
とするものである。
FIG. 5 shows a semiconductor device 30 which is a second embodiment of the present invention. Semiconductor device 30 according to the present embodiment
Is characterized in that the cap 23 is directly brought into contact with the upper surface of the semiconductor chip 21 without using the paste material 29 used in the semiconductor device 20 according to the first embodiment.

【0042】このように、キャップ23を半導体チップ
21に直接当接させる構成としたことにより、部品点数
の削減及び組み立て工数の低減を図ることができ、半導
体装置30の製品コスト低減を図ることができる。ま
た、ペースト材29に起因したキャップ23の傾きの発
生を防止することもできる。
By thus directly contacting the semiconductor chip 21 with the cap 23, the number of parts and the number of assembling steps can be reduced, and the product cost of the semiconductor device 30 can be reduced. it can. It is also possible to prevent the cap 23 from tilting due to the paste material 29.

【0043】尚、本実施例においては、キャップ23は
封止樹脂24により接着された構成となるため、封止樹
脂24の材質をキャップ23と接着性の良好な材質に選
定する必要がある。図6は、本発明の第3実施例である
半導体装置40を示している。
In this embodiment, since the cap 23 is adhered by the sealing resin 24, it is necessary to select the material of the sealing resin 24 as a material having good adhesion with the cap 23. FIG. 6 shows a semiconductor device 40 which is a third embodiment of the present invention.

【0044】本実施例に係る半導体装置40は、第1実
施例に係る半導体装置20で用いたキャップ23に放熱
フィン41を設けたことを特徴とするものである。この
放熱フィン41はキャップ23と一体的に形成した構成
としてもよく、またキャップ23の上部に放熱フィン4
1を取り付けた構成としてもよい。
The semiconductor device 40 according to the present embodiment is characterized in that the cap 23 used in the semiconductor device 20 according to the first embodiment is provided with a radiation fin 41. The heat dissipation fin 41 may be formed integrally with the cap 23, and the heat dissipation fin 4 may be provided on the upper portion of the cap 23.
1 may be attached.

【0045】上記のようにキャップ23に放熱フィン4
1を設けることにより、外気との接触面積を広くするこ
とができるため、キャップ23のみで放熱する構成に比
べ、半導体チップ21で発生した熱をより効率よく放熱
することができる。図7は、本発明の第4実施例である
半導体装置50を示している。
As described above, the radiation fins 4 are attached to the cap 23.
Since the contact area with the outside air can be widened by providing 1, the heat generated in the semiconductor chip 21 can be radiated more efficiently as compared with the configuration in which the heat is radiated only by the cap 23. FIG. 7 shows a semiconductor device 50 which is a fourth embodiment of the present invention.

【0046】本実施例に係る半導体装置50は、キャッ
プ51の半導体チップ21と対向する位置の全部或いは
一部に、半導体チップ21と熱的に接続される放熱部材
52(本実施例では放熱フィンを例に挙げている)が配
設される開口部53を形成したことを特徴とするもので
ある。
In the semiconductor device 50 according to this embodiment, the heat dissipation member 52 (heat dissipation fins in this embodiment) thermally connected to the semiconductor chip 21 is provided at all or part of the position of the cap 51 facing the semiconductor chip 21. (For example is described as an example).

【0047】上記のように、半導体チップ21と熱的に
接続される放熱部材52が配設される開口部53をキャ
ップ51に形成したことにより、放熱部材52を配設し
ない状態で半導体装置50を実装基板に実装し、その後
に放熱部材52を半導体装置50に配設することが可能
となる。即ち、半導体装置50の実装後に放熱部材52
を後付けすることが可能となる。
As described above, by forming the opening 53 in the cap 51 in which the heat dissipation member 52 that is thermally connected to the semiconductor chip 21 is formed, the semiconductor device 50 is provided without the heat dissipation member 52. Can be mounted on the mounting substrate, and then the heat dissipation member 52 can be disposed on the semiconductor device 50. That is, the heat dissipation member 52 is mounted after the semiconductor device 50 is mounted.
Can be retrofitted.

【0048】一般に、放熱部材52は放熱効率を高める
ために大きな形状とされている。従って、形状の大なる
放熱部材52を半導体装置50に装着した状態で実装基
板に実装するのは面倒である。また、半導体装置50を
使用するユーザ側において放熱部材52の種類を選定す
る場合もある。
In general, the heat dissipation member 52 has a large shape in order to improve heat dissipation efficiency. Therefore, it is troublesome to mount the heat dissipating member 52 having a large shape on the mounting substrate in a state where the heat dissipating member 52 is mounted on the semiconductor device 50. In addition, the user of the semiconductor device 50 may select the type of the heat dissipation member 52.

【0049】よって、放熱部材52が配設される開口部
53をキャップ51に形成し、放熱部材52を半導体装
置50の実装後に後付けできる構成とすることにより、
半導体装置50の実装作業を容易に行うことができ、ま
たユーザの要求にも答えることが可能となる。
Therefore, by forming the opening portion 53 in which the heat dissipation member 52 is disposed in the cap 51, and by disposing the heat dissipation member 52 after mounting the semiconductor device 50, it is possible to add the heat dissipation member 52.
The mounting work of the semiconductor device 50 can be easily performed, and the user's request can be answered.

【0050】但し、キャップ51に開口部53を形成す
ることにより、先に図3を用いて説明した封止樹脂24
の配設時に、この封止樹脂24が半導体チップ21の上
面に漏出するおそれがある。このため、半導体装置50
の製造においては、図8及び図9に示す製造方法を行
う。
However, by forming the opening 53 in the cap 51, the sealing resin 24 described above with reference to FIG.
At the time of disposing, the sealing resin 24 may leak to the upper surface of the semiconductor chip 21. Therefore, the semiconductor device 50
In manufacturing of, the manufacturing method shown in FIGS. 8 and 9 is performed.

【0051】即ち、キャップ51を半導体チップ21に
押圧する際、図8に示すように、予めキャップ51に形
成された開口部53にシリコンゴム等のマスク54を配
設しておく。そして、この開口部53にマスク54が配
設されたキャップ51を半導体チップ21に押圧するこ
とにより、開口部53はマスク54により塞がれている
ため、基板22上に配設された封止樹脂24をキャップ
51により押圧しても、この封止樹脂24が半導体チッ
プ21の上面に漏出することを防止することができる。
That is, when the cap 51 is pressed against the semiconductor chip 21, as shown in FIG. 8, a mask 54 of silicon rubber or the like is provided in the opening 53 formed in the cap 51 in advance. By pressing the cap 51 having the mask 54 arranged in the opening 53 against the semiconductor chip 21, the opening 53 is closed by the mask 54, and thus the sealing provided on the substrate 22 is performed. Even if the resin 24 is pressed by the cap 51, the sealing resin 24 can be prevented from leaking to the upper surface of the semiconductor chip 21.

【0052】そして、図8に示す状態において、加熱処
理を行い封止樹脂24を硬化させ、その後にマスク54
をキャップ51から取り外す。マスク54はシリコンゴ
ム等の可撓性を有した材質により形成されているため、
マスク54をキャップ51から取り外す作業は容易に行
うことができる。
Then, in the state shown in FIG. 8, heat treatment is performed to cure the sealing resin 24, and then the mask 54 is used.
Is removed from the cap 51. Since the mask 54 is made of a flexible material such as silicon rubber,
The work of removing the mask 54 from the cap 51 can be easily performed.

【0053】続いて、開口部53内の半導体チップ21
の上面が露出した部分に、図9に示すようにペースト材
29を配設し、放熱部材52が取り付けられる前状態の
半導体装置50が形成される。尚、上記したように、ユ
ーザ側で放熱部材52の取付を行う場合には、図9に示
す状態で出荷が行われる。
Subsequently, the semiconductor chip 21 in the opening 53
As shown in FIG. 9, the paste material 29 is disposed on the exposed upper surface of the semiconductor device 50 to form the semiconductor device 50 in a state before the heat dissipation member 52 is attached. As described above, when the heat radiation member 52 is attached by the user, shipping is performed in the state shown in FIG.

【0054】[0054]

【発明の効果】上述の如く、本発明によれば下記の種々
の効果を実現することができる。請求項1記載の発明に
よれば、半導体装置の上面は基板に対して均一な高さと
なり偏りの発生を防止することができるため、半導体装
置を実装基板に実装する際に半導体装置が傾いて実装さ
れることを防止できる。これにより、実装基板に対して
半導体装置を確実に実装することができ、実装時におけ
る信頼性を向上させることができる。また、別個にスペ
ーサとなる部材を配設する構成に比べて組み立て性の向
上及び製品コストの低減を図ることができる。
As described above, according to the present invention, the following various effects can be realized. According to the invention described in claim 1, since the upper surface of the semiconductor device has a uniform height with respect to the substrate and it is possible to prevent the occurrence of bias, the semiconductor device is tilted when the semiconductor device is mounted on the mounting substrate. It can be prevented from being implemented. As a result, the semiconductor device can be reliably mounted on the mounting board, and the reliability at the time of mounting can be improved. Further, it is possible to improve the assembling property and reduce the product cost, as compared with the configuration in which the member serving as the spacer is separately provided.

【0055】また、請求項2記載の発明によれば、樹脂
基板はセラミック基板等に比べて安価であるため、半導
体装置の製品コストの削減を図ることができる。また、
請求項3及び7記載の発明によれば、半導体チップで発
生した熱はペースト材を介してキャップに熱伝導し放熱
されるため、放熱効率を向上させることができる。
According to the second aspect of the invention, since the resin substrate is cheaper than the ceramic substrate or the like, it is possible to reduce the product cost of the semiconductor device. Also,
According to the third and seventh aspects of the invention, the heat generated in the semiconductor chip is conducted to the cap through the paste material and radiated, so that the heat radiation efficiency can be improved.

【0056】また、請求項4及び8記載の発明によれ
ば、半導体チップとキャップとの熱的接合性及び機械的
接合性を共に向上でき、放熱性及び半導体装置の信頼性
の向上を図ることができる。また、請求項5記載の発明
によれば、更に半導体チップで発生する熱の放熱効率を
向上させることができる。
Further, according to the inventions of claims 4 and 8, both the thermal bonding property and the mechanical bonding property between the semiconductor chip and the cap can be improved, and the heat radiation property and the reliability of the semiconductor device can be improved. You can Further, according to the invention of claim 5, the heat dissipation efficiency of the heat generated in the semiconductor chip can be further improved.

【0057】更に、請求項6記載の発明によれば、一般
に形状の大きな放熱部材をいわゆる後付けすることがで
きるため、これによっても半導体装置の実装性の向上を
図ることができる。
Further, according to the sixth aspect of the present invention, since a heat dissipating member having a large shape can be generally attached afterward, the mountability of the semiconductor device can be improved also by this.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例である半導体装置を示す断
面図である。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1実施例に係る半導体装置の製造方
法を説明するための図であり、半導体チップを基板に搭
載する工程を示す図である。
FIG. 2 is a drawing for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention, showing the step of mounting a semiconductor chip on a substrate.

【図3】本発明の第1実施例に係る半導体装置の製造方
法を説明するための図であり、配設された樹脂の上面に
キャップを配設する工程を説明する図である。
FIG. 3 is a drawing for explaining the manufacturing method of the semiconductor device according to the first embodiment of the present invention, and is a drawing for explaining the step of providing the cap on the upper surface of the provided resin.

【図4】本発明の第1実施例に係る半導体装置の製造方
法を説明するための図であり、キャップを配設後に樹脂
を硬化させる工程を説明するめたの図である。
FIG. 4 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, which is a diagram for explaining the step of curing the resin after disposing the cap.

【図5】本発明の第2実施例である半導体装置を示す断
面図である。
FIG. 5 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.

【図6】本発明の第3実施例である半導体装置を示す断
面図である。
FIG. 6 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.

【図7】本発明の第4実施例である半導体装置を示す断
面図である。
FIG. 7 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.

【図8】本発明の第4実施例である半導体装置の製造方
法を説明するための図であり、キャップを配設する工程
を説明するための図である。
FIG. 8 is a drawing for explaining the manufacturing method of the semiconductor device which is the fourth embodiment of the present invention, for explaining the step of disposing the cap.

【図9】本発明の第4実施例である半導体装置の製造方
法を説明するための図であり、ペーストを配設する工程
を説明するための図である。
FIG. 9 is a drawing for explaining the manufacturing method of the semiconductor device according to the fourth embodiment of the present invention, and is a drawing for explaining the step of disposing the paste.

【図10】従来の半導体装置の一例を示す図であり、半
導体チップを実装する基板として多層セラミック基板を
用いた例を示す断面図である。
FIG. 10 is a diagram showing an example of a conventional semiconductor device, and is a cross-sectional view showing an example in which a multilayer ceramic substrate is used as a substrate for mounting a semiconductor chip.

【図11】従来の半導体装置の一例を示す図であり、半
導体チップを実装する基板としてガラエポ基板を用いた
例を示す断面図である。
FIG. 11 is a diagram showing an example of a conventional semiconductor device, and is a cross-sectional view showing an example using a glass epoxy substrate as a substrate for mounting a semiconductor chip.

【図12】図11に示す半導体装置の問題点を説明する
ための断面図である。
FIG. 12 is a cross-sectional view illustrating a problem of the semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

20,30,40 半導体装置 21 半導体チップ 22 基板 23,51 キャップ 24 封止樹脂 25 半田バンプ 26 接続パターン 27 ボール 29 ペースト材 41 放熱フィン 52 放熱部材 53 開口部 54 マスク 20, 30, 40 Semiconductor device 21 Semiconductor chip 22 Substrate 23, 51 Cap 24 Sealing resin 25 Solder bump 26 Connection pattern 27 Ball 29 Paste material 41 Radiating fin 52 Radiating member 53 Opening 54 Mask

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、 前記半導体チップがフリップチップボンディング法によ
り実装される基板と、 前記半導体チップを封止するよう前記基板上に配設され
封止樹脂と、 前記封止樹脂上に前記半導体チップと熱的に接続される
構成で配設されたキャップとを具備しており、 前記キャップと前記基板との間にスペーサとして前記半
導体チップを配設し、前記半導体チップにより前記キャ
ップと前記基板との間に介在する封止樹脂の前記基板に
対する高さを一定に規制する構成としたことを特徴とす
る半導体装置。
1. A semiconductor chip, a substrate on which the semiconductor chip is mounted by a flip chip bonding method, a sealing resin disposed on the substrate so as to seal the semiconductor chip, and a sealing resin on the sealing resin. A cap disposed so as to be thermally connected to the semiconductor chip, wherein the semiconductor chip is arranged as a spacer between the cap and the substrate, and the cap is formed by the semiconductor chip. A semiconductor device, wherein a height of a sealing resin interposed between the substrate and the substrate is regulated to a constant value.
【請求項2】 請求項1記載の半導体装置において、 前記基板として樹脂基板を用いたことを特徴とする半導
体装置。
2. The semiconductor device according to claim 1, wherein a resin substrate is used as the substrate.
【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記半導体チップと前記キャップとの間に熱伝導性の良
好なペースト材を介装したことを特徴とする半導体装
置。
3. The semiconductor device according to claim 1, wherein a paste material having good thermal conductivity is interposed between the semiconductor chip and the cap.
【請求項4】 請求項3記載のにおいて、 前記ペースト材として、金属フィラー入り樹脂ペース
ト,非金属系フィラー入り樹脂ペースト,又はろう材の
いずれかを用いたことを特徴とする半導体装置。
4. The semiconductor device according to claim 3, wherein the paste material is a resin paste containing a metal filler, a resin paste containing a non-metal filler, or a brazing material.
【請求項5】 請求項1乃至4のいずれかに記載の半導
体装置において、 前記キャップに放熱フィンを設けたことを特徴とする半
導体装置。
5. The semiconductor device according to claim 1, wherein the cap is provided with a radiation fin.
【請求項6】 請求項1乃至4のいずれかに記載の半導
体装置において、 前記キャップの前記半導体チップと対向する位置に、前
記半導体チップと熱的に接続される放熱部材が配設され
る開口部を形成したことを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein a heat dissipation member that is thermally connected to the semiconductor chip is provided at a position of the cap facing the semiconductor chip. A semiconductor device having a portion formed therein.
【請求項7】 請求項6記載の半導体装置において、 前記半導体チップと前記放熱部材との間に熱伝導性の良
好なペースト材を介装したことを特徴とする半導体装
置。
7. The semiconductor device according to claim 6, wherein a paste material having good thermal conductivity is interposed between the semiconductor chip and the heat dissipation member.
【請求項8】 請求項7記載のにおいて、 前記ペースト材として、金属フィラー入り樹脂ペース
ト,非金属系フィラー入り樹脂ペースト,又はろう材の
いずれかを用いたことを特徴とする半導体装置。
8. The semiconductor device according to claim 7, wherein the paste material is a resin paste containing a metal filler, a resin paste containing a non-metal filler, or a brazing material.
JP16422595A 1995-06-29 1995-06-29 Semiconductor device Pending JPH0917827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16422595A JPH0917827A (en) 1995-06-29 1995-06-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16422595A JPH0917827A (en) 1995-06-29 1995-06-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0917827A true JPH0917827A (en) 1997-01-17

Family

ID=15789055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16422595A Pending JPH0917827A (en) 1995-06-29 1995-06-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0917827A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278771A (en) * 2005-03-29 2006-10-12 Nec Corp Semiconductor device and manufacturing method thereof
WO2007066401A1 (en) * 2005-12-08 2007-06-14 Fujitsu Limited Process for producing electronic part, process for producing heat conducting member, and method of mounting heat conducting member for electronic part
JP2008166373A (en) * 2006-12-27 2008-07-17 Nec Electronics Corp Semiconductor device and its manufacturing method
JP2010283085A (en) * 2009-06-03 2010-12-16 Toshiba Corp Electronic apparatus
JP2012015554A (en) * 2011-10-17 2012-01-19 Renesas Electronics Corp Semiconductor device manufacturing method and multilayer semiconductor device manufacturing method
JP5024289B2 (en) * 2006-05-30 2012-09-12 国産電機株式会社 Resin-sealed semiconductor device and electronic device using this semiconductor device
US9780684B2 (en) 2015-02-26 2017-10-03 Denso Corporation Power converter

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278771A (en) * 2005-03-29 2006-10-12 Nec Corp Semiconductor device and manufacturing method thereof
WO2007066401A1 (en) * 2005-12-08 2007-06-14 Fujitsu Limited Process for producing electronic part, process for producing heat conducting member, and method of mounting heat conducting member for electronic part
US8709197B2 (en) 2005-12-08 2014-04-29 Fujitsu Limited Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component
JP5024289B2 (en) * 2006-05-30 2012-09-12 国産電機株式会社 Resin-sealed semiconductor device and electronic device using this semiconductor device
JP2008166373A (en) * 2006-12-27 2008-07-17 Nec Electronics Corp Semiconductor device and its manufacturing method
JP2010283085A (en) * 2009-06-03 2010-12-16 Toshiba Corp Electronic apparatus
JP4676012B2 (en) * 2009-06-03 2011-04-27 株式会社東芝 Electronics
US8072759B2 (en) 2009-06-03 2011-12-06 Kabushiki Kaisha Toshiba Electronic device
JP2012015554A (en) * 2011-10-17 2012-01-19 Renesas Electronics Corp Semiconductor device manufacturing method and multilayer semiconductor device manufacturing method
US9780684B2 (en) 2015-02-26 2017-10-03 Denso Corporation Power converter

Similar Documents

Publication Publication Date Title
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
US7170152B2 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
US6724080B1 (en) Heat sink with elevated heat spreader lid
JPH0964099A (en) Semiconductor device and its mounting structure
JP2004172489A (en) Semiconductor device and its manufacturing method
KR20050009846A (en) BGA package with stacked semiconductor chips and manufacturing method thereof
JP2000077563A (en) Semiconductor device and its manufacture
KR20020018133A (en) An electronic device and a method of manufacturing the same
US20030030968A1 (en) Microelectronic assembly with stiffening member
US20020079570A1 (en) Semiconductor package with heat dissipating element
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
JP2002190560A (en) Semiconductor device
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
JPH0917827A (en) Semiconductor device
JPH10335577A (en) Semiconductor device and its manufacture
JPH11214596A (en) Semiconductor device and its manufacturing method and electronic apparatus
JP2000232186A (en) Semiconductor device and its manufacture
JPH0855875A (en) Semiconductor device
JP3628058B2 (en) Resin-sealed semiconductor device
JPH1050770A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040713