JPH0917804A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0917804A JPH0917804A JP16494295A JP16494295A JPH0917804A JP H0917804 A JPH0917804 A JP H0917804A JP 16494295 A JP16494295 A JP 16494295A JP 16494295 A JP16494295 A JP 16494295A JP H0917804 A JPH0917804 A JP H0917804A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- conductivity type
- base region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置に関し、特に
トランジスタにツェナ−ダイオードを内蔵した半導体装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a transistor with a Zener diode incorporated therein.
【０００２】[0002]
【従来の技術】トランジスタを自動車のインジェクショ
ン及びバルブの駆動用回路等に用いる場合、異常に高い
サージ電圧によりトランジスが破壊されることがある。
そのため、トランジスタの保護の為にコレクタ−ベース
間にツェナーダイオードを接続しサージ破壊を防止する
方法がある。2. Description of the Related Art When a transistor is used in a vehicle injection circuit, a valve driving circuit, or the like, a transistor may be destroyed by an abnormally high surge voltage.
Therefore, there is a method of connecting a Zener diode between the collector and the base to protect the transistor and prevent surge breakdown.
【０００３】半導体装置の一例を図４を参照して説明す
る。１はＮ+ 型半導体基板、２はコレクタとしてのＮ-
型エピタキシャル層、３はＰ型ベース領域、４はＮ型不
純物領域、５はＮ+ 型エミッタ領域、６はエミッタ電
極、７はベース電極、８は酸化膜である。ここで不純物
領域４をカソード、ベース領域３をアノードとして、コ
レクタ−ベース間のツェナーダイオードを構成してい
る。またエピタキシャル層２、ベース領域３、エミッタ
領域５よりＮＰＮトランジスタを構成している。An example of a semiconductor device will be described with reference to FIG. 1 is an N + type semiconductor substrate, 2 is N − as a collector
A type epitaxial layer, 3 is a P type base region, 4 is an N type impurity region, 5 is an N + type emitter region, 6 is an emitter electrode, 7 is a base electrode, and 8 is an oxide film. Here, the impurity region 4 is used as a cathode and the base region 3 is used as an anode to form a collector-base Zener diode. The epitaxial layer 2, the base region 3 and the emitter region 5 form an NPN transistor.
【０００４】[0004]
【発明が解決しようとする課題】上記構成の半導体装置
では、コレクタ−ベース間に電圧が印加されることによ
り、不純物領域の表面近傍で酸化膜中の可動イオンや外
装樹脂中の可動イオンの影響により、電界が緩和され空
乏層が広がりツェナー耐圧が変動するといった問題があ
った。本発明の目的は、ツェナーダイオードの耐圧変動
を低減した半導体装置の提供にある。In the semiconductor device having the above structure, a voltage is applied between the collector and the base, so that the influence of mobile ions in the oxide film or mobile ions in the exterior resin near the surface of the impurity region is affected. Therefore, there is a problem that the electric field is relaxed, the depletion layer is expanded, and the Zener breakdown voltage is changed. An object of the present invention is to provide a semiconductor device in which fluctuation in breakdown voltage of a Zener diode is reduced.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、一導電型半導体基板と、こ
の半導体基板上に形成した一導電型エピタキシャル層
と、このエピタキシャル層表面に形成した他導電型ベー
ス領域と、このベース領域内に形成した一導電型エミッ
タ領域と、各領域上に形成した酸化膜にコンタクト用の
窓をあけて電気的に接続したベース電極及びエミッタ電
極とを具備する半導体装置において、ベース領域にその
貫通部分を形成し、この貫通部分にエピタキシャル層よ
りも高濃度の一導電型不純物領域を形成したことを特徴
とする。また、上記半導体装置は、不純物領域上を酸化
膜を介してベース電極で覆ったことを特徴とする。ま
た、上記半導体装置は、不純物領域が矩形状に形成され
ていることを特徴とする。また、本発明の他の半導体装
置は、一導電型半導体基板と、この半導体基板上に形成
した一導電型エピタキシャル層と、このエピタキシャル
層表面に形成した他導電型ベース領域と、このベース領
域内に形成した一導電型エミッタ領域と、ベース領域直
下とエピタキシャル層との間に形成した一導電型不純物
領域とを具備することを特徴とする。In order to achieve the above object, a semiconductor device of the present invention comprises a semiconductor substrate of one conductivity type, an epitaxial layer of one conductivity type formed on the semiconductor substrate, and a surface of the epitaxial layer. Other conductivity type base region formed, one conductivity type emitter region formed in this base region, base electrode and emitter electrode electrically connected by forming a contact window in the oxide film formed on each region In the semiconductor device having the above-mentioned structure, a through portion is formed in the base region, and one conductivity type impurity region having a higher concentration than that of the epitaxial layer is formed in the through portion. Further, the above semiconductor device is characterized in that the impurity region is covered with a base electrode via an oxide film. Further, the semiconductor device is characterized in that the impurity region is formed in a rectangular shape. Another semiconductor device of the present invention is a semiconductor substrate of one conductivity type, an epitaxial layer of one conductivity type formed on the semiconductor substrate, a base region of another conductivity type formed on the surface of the epitaxial layer, and a base region within the base region. It is characterized in that it is provided with a one-conductivity type emitter region formed in 1. and a one-conductivity type impurity region formed immediately below the base region and the epitaxial layer.
【０００６】[0006]
【作用】本発明の半導体装置は、ツェナーダイオードの
一導電型不純物領域がベース領域に囲まれることでガー
ドリング効果を有する。これにより不純物領域とその両
側のベース領域との接合部で生じる空乏層同志がお互い
に重なり合っているため横方向の空乏層幅が変わらず、
また表面でブレークダウンを起こさないので酸化膜界面
ので可動イオンによる電荷影響を受けにくい。また従来
の半導体装置より不純物領域の濃度を高くしてもツェナ
ー耐圧が確保できるため、酸化膜界面での可動イオンに
よる電荷影響を受けにくい。更に、不純物領域の表面部
分を酸化膜を介してベース電極が覆っているため外装樹
脂中の可動イオンの侵入を妨げられ、その影響を受けに
くい。従ってツェナーダイオードの耐圧の変動が生じに
くい。また、本発明の他の半導体装置は、一導電型不純
物領域をベース領域直下とエピタキシャル層との間に形
成することによっても、可動イオンによる電荷影響を受
けないので同様にツェナーダイオードの耐圧の変動が生
じにくい。The semiconductor device of the present invention has the guard ring effect by surrounding the one conductivity type impurity region of the Zener diode by the base region. As a result, since the depletion layers formed at the junction between the impurity region and the base regions on both sides thereof overlap each other, the width of the depletion layer in the lateral direction does not change,
In addition, since no breakdown occurs on the surface, it is less likely to be affected by charges due to mobile ions at the oxide film interface. Further, the Zener breakdown voltage can be secured even when the concentration of the impurity region is made higher than that of the conventional semiconductor device, so that it is less susceptible to electric charges by mobile ions at the oxide film interface. Further, since the base electrode covers the surface portion of the impurity region via the oxide film, the penetration of mobile ions into the exterior resin is prevented, and the influence thereof is unlikely to occur. Therefore, fluctuations in the breakdown voltage of the Zener diode are unlikely to occur. Further, in another semiconductor device of the present invention, even if the one-conductivity-type impurity region is formed between the base region and the epitaxial layer, it is not affected by electric charges due to mobile ions, and thus the breakdown voltage of the Zener diode is similarly changed. Is less likely to occur.
【０００７】[0007]
【実施例】本発明の第一の実施例について、図１，図２
を参照して説明する。１１は一導電型例えばＮ+ 型の半
導体基板で、この半導体基板１１の表面にＮ- 型エピタ
キシャル層１２を成長させる。次いで、このエピタキシ
ャル層１２の表面にフォトグラフィ法によりレジストを
マスクに選択的にボロンをイオン注入し、熱拡散して他
導電型のＰ型ベース領域１３を形成する。このベース領
域１３に、ベース領域端部１３ａから内側へ所定距離位
置にベース領域端部４辺の各辺に沿って平行に４個の矩
形状の貫通部分を形成する。この貫通部分はベース領域
１３を形成時にフォトグラフィ法によりレジストをマス
クに貫通部分上にボロンがイオン注入されないようにし
て形成する。次いで、フォトグラフィ法により貫通部分
以外をレジストでマスクして、貫通部分表面にリンをイ
オン注入し、熱拡散してエピタキシャル層より濃度の高
いＮ型不純物領域１４を形成する（図２参照）。尚、こ
の不純物領域１４の深さは図１ではベース領域１３より
浅く形成しているが、必要に応じてベース領域１３より
深く形成してもよい。次いで、ベース領域１３内の不純
物領域１４の内側に、フォトグラフィ法とリン拡散によ
り選択的にＮ+ 型エミッタ領域１５を形成する。次い
で、Ａｌのベース電極１６をベース領域１３上に電気的
に接続した状態で設けると共に不純物領域１４上を酸化
膜１８を介してこのベース電極１６で覆う。また、Ａｌ
のエミッタ電極１７をエミッタ領域１５上に電気的に接
続した状態で設ける。上記から、エピタキシャル層１
２，ベース領域１３，エミッタ領域１５がコレクタ，ベ
ース，エミッタとしてＮＰＮトランジスタを構成し、不
純物領域１４，ベース領域１３がカソード，アノードと
してコレクタ−ベース間にツェナーダイオードを構成す
る。このようにして形成された半導体装置では、不純物
領域１４がベース領域１３に囲まれてツェナーダイオー
ドを形成しているので、ガードリング効果を有する。こ
れにより不純物領域１４とその両側のベース領域１３と
の接合部で生じる空乏層同志がお互いに重なり合うよう
に不純物領域１４の幅を設計すると、横方向の空乏層幅
が変わらず、また、表面でブレークダウンを起こさない
ので酸化膜１８界面での可動イオンによる電荷影響を受
けにくくなる。また、ガードリング効果により耐圧が高
くなっている箇所にツェナーダイオードを形成するた
め、従来の半導体装置よりも不純物領域１４の濃度を高
くでき、従って、酸化膜１８界面での可動イオンによる
電荷影響はさらに受けにくくなる。また、不純物領域１
４の表面が酸化膜１８を介してベース電極１６で覆われ
ているので半導体装置の外装樹脂中やその他外部からの
可動イオンの侵入が妨げられ、更に酸化膜１８界面での
可動イオンによる電荷影響を受けにくくなる。以上によ
り、コレクタ−ベース間に逆電圧が印加された場合、ツ
ェナー耐圧の変動が生じにくい半導体装置を提供するこ
とができる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A first embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. Reference numeral 11 is a semiconductor substrate of one conductivity type, for example, N + type, and an N − type epitaxial layer 12 is grown on the surface of the semiconductor substrate 11. Next, boron ions are selectively ion-implanted on the surface of the epitaxial layer 12 by a photolithography method using a resist as a mask and thermally diffused to form a P-type base region 13 of another conductivity type. In this base region 13, four rectangular penetrating portions are formed in parallel at a predetermined distance inward from the base region end 13a along each of the four sides of the base region end. This penetrating portion is formed by using a resist as a mask when the base region 13 is formed so that boron is not ion-implanted on the penetrating portion. Next, by masking the portions other than the penetrating portion with a resist by a photolithography method, phosphorus is ion-implanted into the surface of the penetrating portion and thermally diffused to form an N-type impurity region 14 having a higher concentration than the epitaxial layer (see FIG. 2). Although the depth of the impurity region 14 is shallower than that of the base region 13 in FIG. 1, it may be deeper than that of the base region 13 if necessary. Next, inside the impurity region 14 in the base region 13, the N + type emitter region 15 is selectively formed by the photography method and phosphorus diffusion. Next, the Al base electrode 16 is provided on the base region 13 in a state of being electrically connected thereto, and the impurity region 14 is covered with the base electrode 16 via the oxide film 18. Also, Al
The emitter electrode 17 is provided on the emitter region 15 while being electrically connected thereto. From the above, the epitaxial layer 1
2, the base region 13 and the emitter region 15 constitute an NPN transistor as a collector, a base and an emitter, and the impurity region 14 and the base region 13 constitute a cathode and an Zener diode between the collector and the base as an anode. In the semiconductor device formed in this manner, the impurity region 14 is surrounded by the base region 13 to form a Zener diode, and thus has a guard ring effect. As a result, if the width of the impurity region 14 is designed so that the depletion layers formed at the junction between the impurity region 14 and the base region 13 on both sides thereof overlap each other, the width of the depletion layer in the lateral direction does not change, Since no breakdown occurs, the influence of mobile ions on the interface of the oxide film 18 is less likely to affect the charges. In addition, since the Zener diode is formed at a place where the breakdown voltage is high due to the guard ring effect, the concentration of the impurity region 14 can be made higher than that of the conventional semiconductor device, and therefore, the influence of electric charges by the mobile ions at the interface of the oxide film 18 is prevented. More difficult to receive. Also, impurity region 1
Since the surface of No. 4 is covered with the base electrode 16 through the oxide film 18, the invasion of mobile ions from the exterior resin of the semiconductor device or from other outside is prevented, and the influence of electric charges by the mobile ions at the interface of the oxide film 18 is prevented. Less likely to be affected. As described above, when a reverse voltage is applied between the collector and the base, it is possible to provide a semiconductor device in which the Zener withstand voltage hardly fluctuates.
【０００８】次に本発明の第二の実施例を図３を参照し
て説明する。２１はＮ+ 型の半導体基板で、この半導体
基板２１の表面にＮ- 型エピタキシャル層２２を成長さ
せる。次いで、このエピタキシャル層２２の表面にフォ
トグラフィ法によりレジストをマスクに選択的にリンを
イオン注入し、熱拡散して不純物領域２４を形成する。
次いで、不純物領域２４上を含むエピタキシャル層２２
の表面にフォトグラフィ法によりレジストをマスクに選
択的にボロンをイオン注入し、不純物領域２４より浅く
熱拡散して直下で不純物領域２４に隣接するようにＰ型
ベース領域２３を形成する。尚、上記では不純物領域２
４の上部はボロンを注入・拡散することによりベース領
域２３としてベース領域２３の直下にのみ不純物領域２
４を残して形成したが、不純物領域２４は埋め込み法で
形成してもよい。次いで、ベース領域２３内にフォトグ
ラフィ法とリン拡散により選択的にＮ+ 型エミッタ領域
２５を形成する。次いで、Ａｌのベース電極２６，エミ
ッタ電極２７を夫々ベース領域２３，エミッタ領域２５
上に所定のコンタクト開口部の酸化膜２８をエッチング
除去して電気的に接続した状態で設ける。以上により、
エピタキシャル層２２，ベース領域２３，エミッタ領域
２５がコレクタ，ベース，エミッタとしてＮＰＮトラン
ジスタを構成し、不純物領域２４，ベース領域２３がカ
ソード，アノードとしてコレクタ−ベース間にツェナー
ダイオードを構成する。このようにして形成された半導
体装置では、不純物領域２４がベース領域２３の直下に
あり、半導体装置の外装樹脂中やその他外部からの可動
イオンの影響を不純物領域が受けず、コレクタ，ベース
間に逆電圧が印加された場合、ツェナー耐圧の変動が生
じにくい。以上の実施例では一導電型としてＮ型，他導
電型としてＰ型で説明したが、一導電型としてＰ型，他
導電型としてＮ型としてもよい。Next, a second embodiment of the present invention will be described with reference to FIG. Reference numeral 21 is an N + type semiconductor substrate, and an N − type epitaxial layer 22 is grown on the surface of the semiconductor substrate 21. Then, phosphorus is selectively ion-implanted into the surface of the epitaxial layer 22 using a resist as a mask by a photolithography method, and thermal diffusion is performed to form an impurity region 24.
Next, the epitaxial layer 22 including on the impurity region 24
Boron is selectively ion-implanted on the surface of the substrate by a photo resist using a resist as a mask, and the P-type base region 23 is formed immediately below the impurity region 24 so as to be adjacent to the impurity region 24 by thermal diffusion. In the above, the impurity region 2
The upper portion of 4 is formed as the base region 23 by implanting and diffusing boron, and the impurity region 2 is formed only directly below the base region 23.
However, the impurity region 24 may be formed by an embedding method. Next, the N + type emitter region 25 is selectively formed in the base region 23 by the photography method and phosphorus diffusion. Next, the Al base electrode 26 and the emitter electrode 27 are respectively replaced by a base region 23 and an emitter region 25.
The oxide film 28 in a predetermined contact opening portion is provided on the upper side by etching and electrically connected. From the above,
The epitaxial layer 22, the base region 23, and the emitter region 25 form an NPN transistor as the collector, the base, and the emitter, and the impurity region 24 and the base region 23 form the cathode and the anode as a Zener diode between the collector and the base. In the semiconductor device formed in this manner, the impurity region 24 is located immediately below the base region 23, and the impurity region is not affected by mobile ions from the exterior resin of the semiconductor device or other external sources. When a reverse voltage is applied, the Zener withstand voltage is unlikely to change. In the above embodiments, one conductivity type is N type and the other conductivity type is P type. However, one conductivity type may be P type and the other conductivity type may be N type.
【０００９】[0009]
【発明の効果】本発明は、ツェナーダイオードの不純物
領域がベース領域に囲まれ、表面部分は酸化膜を介して
Ａｌのベース電極が覆っているため、酸化膜界面での可
動イオンによる電荷影響を受けにくく、ツェナーダイオ
ードの耐圧の変動が低減出来る。また、ツェナーダイオ
ードの接合部分を表面から離れたベース領域直下の素子
内部に形成することによって、ツェナーダイオードの耐
圧の変動を低減出来る。According to the present invention, the impurity region of the Zener diode is surrounded by the base region, and the surface portion is covered with the Al base electrode through the oxide film. It is difficult to receive and the fluctuation of the breakdown voltage of the Zener diode can be reduced. Further, by forming the junction portion of the Zener diode inside the element directly below the base region away from the surface, it is possible to reduce fluctuations in the breakdown voltage of the Zener diode.
【図１】 本発明の半導体装置の第一の実施例の断面図FIG. 1 is a sectional view of a first embodiment of a semiconductor device of the present invention.
【図２】 図１の半導体装置のＡ−Ａ断面図2 is a cross-sectional view taken along the line AA of the semiconductor device of FIG.
【図３】 本発明の半導体装置の第二の実施例の断面図FIG. 3 is a sectional view of a second embodiment of the semiconductor device of the present invention.
【図４】 従来の半導体装置の断面図FIG. 4 is a sectional view of a conventional semiconductor device.
１１，２１ Ｎ+ 型半導体基板 １２，２２ Ｎ- 型エピタキシャル層 １３，２３ Ｐ型ベース領域 １４，２４ Ｎ型不純物領域 １５，２５ Ｎ+ 型エミッタ領域 １６，２６ ベース電極 １７，２７ エミッタ電極 １８，２８ 酸化膜11, 21 N + type semiconductor substrate 12, 22 N − type epitaxial layer 13, 23 P type base region 14, 24 N type impurity region 15, 25 N + type emitter region 16, 26 base electrode 17, 27 emitter electrode 18, 28 Oxide film
Claims (4)
に形成した一導電型エピタキシャル層と、このエピタキ
シャル層表面に形成した他導電型ベース領域と、このベ
ース領域内に形成した一導電型エミッタ領域と、前記各
領域上に形成した酸化膜にコンタクト用の窓をあけて電
気的に接続したベース電極及びエミッタ電極とを具備す
る半導体装置において、前記ベース領域にその貫通部分
を形成し、この貫通部分にエピタキシャル層よりも高濃
度の一導電型不純物領域を形成した半導体装置。1. A one conductivity type semiconductor substrate, a one conductivity type epitaxial layer formed on the semiconductor substrate, another conductivity type base region formed on the surface of the epitaxial layer, and one conductivity type formed in the base region. In a semiconductor device including an emitter region and a base electrode and an emitter electrode electrically connected to each other by forming a contact window in an oxide film formed on each region, a penetrating portion is formed in the base region, A semiconductor device in which an impurity region of one conductivity type having a higher concentration than that of the epitaxial layer is formed in the penetrating portion.
記ベース電極で覆ったことを特徴とする請求項１記載の
半導体装置。2. The semiconductor device according to claim 1, wherein the impurity region is covered with the base electrode through the oxide film.
ことを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the impurity region is formed in a rectangular shape.
に形成した一導電型エピタキシャル層と、このエピタキ
シャル層表面に形成した他導電型ベース領域と、このベ
ース領域内に形成した一導電型エミッタ領域と、前記ベ
ース領域直下と前記エピタキシャル層との間に形成した
エピタキシャル層よりも高濃度の一導電型不純物領域と
を具備する半導体装置。4. A one conductivity type semiconductor substrate, a one conductivity type epitaxial layer formed on this semiconductor substrate, another conductivity type base region formed on the surface of this epitaxial layer, and one conductivity type formed in this base region. A semiconductor device comprising: an emitter region; and an impurity region of one conductivity type having a higher concentration than that of an epitaxial layer formed directly below the base region and the epitaxial layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16494295A JPH0917804A (en) | 1995-06-30 | 1995-06-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16494295A JPH0917804A (en) | 1995-06-30 | 1995-06-30 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917804A true JPH0917804A (en) | 1997-01-17 |
Family
ID=15802785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16494295A Pending JPH0917804A (en) | 1995-06-30 | 1995-06-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917804A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021525975A (en) * | 2018-05-30 | 2021-09-27 | サーチ フォー ザ ネクスト エルティディＳｅａｒｃｈ Ｆｏｒ Ｔｈｅ Ｎｅｘｔ Ｌｔｄ | Circuits and devices including transistors and diodes |
-
1995
- 1995-06-30 JP JP16494295A patent/JPH0917804A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021525975A (en) * | 2018-05-30 | 2021-09-27 | サーチ フォー ザ ネクスト エルティディＳｅａｒｃｈ Ｆｏｒ Ｔｈｅ Ｎｅｘｔ Ｌｔｄ | Circuits and devices including transistors and diodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4669177A (en) | Process for making a lateral bipolar transistor in a standard CSAG process | |
| US6664607B2 (en) | Diode having breakdown voltage adjustable to arbitrary value without increase of parasitic capacitance and process for fabrication thereof | |
| EP0266768B1 (en) | Manufacturing method for forming a MOS transistor by self-alignment of the source/drain regions | |
| KR100208632B1 (en) | Semiconductor integrated circuit and method of fabricating it | |
| EP0680090B1 (en) | Protection device against electrostatic discharges | |
| JPH0736440B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0917804A (en) | Semiconductor device | |
| JP2002511195A (en) | Semiconductor device with bipolar transistor and method of manufacturing the device | |
| KR100275093B1 (en) | Semiconductor device | |
| US6917080B2 (en) | Bipolar transistor and semiconductor device using same | |
| JP3180672B2 (en) | Semiconductor device | |
| JPH09283646A (en) | Semiconductor integrated circuit | |
| JPH07226509A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JPH08162472A (en) | Bipolar transistor, semiconductor device having bipolar transistor and manufacture thereof | |
| JPH10321848A (en) | Manufacture of semiconductor device | |
| JP3144527B2 (en) | Method for manufacturing semiconductor device having high concentration pn junction surface | |
| KR19990065744A (en) | Bipolar transistor having a diode between a collector and an emitter and a manufacturing method thereof | |
| KR0145118B1 (en) | Darlington connected semiconductor device and manufacturing method thereof | |
| JPH09181335A (en) | Semiconductor device | |
| KR0163924B1 (en) | A lateral transistor and method of fabricating thereof | |
| JPH07273127A (en) | Semiconductor device | |
| JPS6327865B2 (en) | ||
| JP2006165370A (en) | Semiconductor device and its manufacturing method | |
| JPH09181336A (en) | Semiconductor device | |
| JPH0621344A (en) | Semiconductor device |