JPH09171368A - Method and circuit for driving display device - Google Patents
Method and circuit for driving display deviceInfo
- Publication number
- JPH09171368A JPH09171368A JP7348692A JP34869295A JPH09171368A JP H09171368 A JPH09171368 A JP H09171368A JP 7348692 A JP7348692 A JP 7348692A JP 34869295 A JP34869295 A JP 34869295A JP H09171368 A JPH09171368 A JP H09171368A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- level
- luminance
- sub
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数のサブフレー
ムまたはサブフィールドで１フレームを構成して多階調
画像を表示する表示装置において、信号処理によって擬
似的に中間調レベルを生成し、入力信号の階調数より少
ない階調表示しか得られない表示装置で擬似中間調画像
を表示する場合等において特に有用な、駆動方法及び駆
動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device for displaying a multi-gradation image by composing one frame with a plurality of sub-frames or sub-fields to generate a pseudo half-tone level by signal processing and input it. The present invention relates to a driving method and a driving circuit, which are particularly useful when displaying a pseudo halftone image on a display device that can obtain a gradation display smaller than the number of gradations of a signal.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマディスプレイパネル）やＬＣＤＰ（液晶
ディスプレイパネル）が注目されている。このＰＤＰの
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された入力映像信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。2. Description of the Related Art Recently, as a thin and lightweight display device, P
Attention has been focused on DP (plasma display panel) and LCDP (liquid crystal display panel). The driving method of this PDP is completely different from the conventional CRT driving method, and is a direct driving method using a digitized input video signal. Therefore, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法（Ａ
ＤＳサブフレームまたはサブフィールド法）が提案され
ている。この方法に使用されるＰＤＰの駆動シーケンス
と駆動波形が図５（ａ）（ｂ）に示される。[0003] PDPs are AC type and D type having different basic characteristics.
It is divided into two types of C type. In the AC type PDP, sufficient characteristics have been obtained with respect to luminance and life, but there has been only a report of a gradation level of up to 64 gradation display at the prototype level. However, the address / display separation type driving method (A
DS subframe or subfield method) has been proposed. FIGS. 5A and 5B show a driving sequence and a driving waveform of the PDP used in this method.
【０００４】図５（ａ）において、例えば、２５６階調
の場合、１フレームは、輝度の相対比が１、２、４、
８、１６、３２、６４、１２８の８個のサブフレームＳ
Ｆ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ
８、ＳＦ８で構成され、８画面の輝度の組み合わせで２
５６階調の表示を行うものとする。図５（ｂ）におい
て、それぞれのサブフレームは、リフレッシュした１画
面分のデータの書込みを行うアドレス期間とそのサブフ
レームの輝度レベルを決めるサスティン期間で構成され
る。アドレス期間では、最初全画面同時に各ピクセルに
初期的に壁電荷が形成され、その後サスティンパルスが
全画面に与えられ表示を行う。サブフレームの明るさは
サスティンパルスの数に比例し、所定の輝度に設定され
る。このようにして２５６階調表示が実現される。In FIG. 5A, for example, in the case of 256 gradations, one frame has a relative luminance ratio of 1, 2, 4,
8, 16, 32, 64 and 128 subframes S
F1, SF2, SF3, SF4, SF5, SF6, SF
It is composed of 8 and SF8, and 2 in the combination of the brightness of 8 screens.
Display of 56 gradations is performed. In FIG. 5B, each subframe is composed of an address period for writing refreshed data for one screen and a sustain period for determining the luminance level of the subframe. In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. The brightness of the sub-frame is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.
【０００５】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まる。そのため、扱う信号のビット数を増やせ
ば、画質は向上するが、発光輝度が低下し、逆に扱う信
号のビット数を減らせば、発光輝度が増加するが、階調
数が少なくなり、画質の低下を招く。In the above-described AC driving method, as the number of gradations increases, the number of bits in an address period as a preparation period for lighting and emitting light in the panel within one frame period increases. The period becomes relatively short, and the maximum luminance decreases. In this way, the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled. Therefore, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission luminance is lowered. Conversely, if the number of bits of the signal to be handled is reduced, the light emission luminance is increased, but the number of gradations is reduced, and Cause decline.
【０００６】入力信号のビット数よりも出力駆動信号の
ビット数を低減して発光輝度を低下させず、しかも、入
力信号と発光輝度との差（例えば濃淡誤差）を最小にす
るための擬似中間調処理（例えば誤差拡散処理）は、少
ない階調数で濃淡表現する場合に用いられる。A pseudo intermediate for reducing the number of bits of the output drive signal rather than the number of bits of the input signal to reduce the emission luminance and minimizing the difference between the input signal and the emission luminance (for example, shading error). The tone processing (for example, error diffusion processing) is used when expressing a gray scale with a small number of gradations.
【０００７】上述したサブフレーム法と擬似中間処理を
組み合わせた従来の表示装置の駆動方法は、図６（ａ）
（ｂ）に示すように構成されていた。すなわち、駆動回
路は、図６（ａ）に示すように、入力端子１０に入力し
たｍビットの映像信号のうちの上位ｎビットの信号を分
離して出力する上位ビット分離回路１２と、ｍビットの
映像信号のうちの下位（ｍ−ｎ）ビットの信号を処理し
て擬似中間調信号を出力する擬似中間調信号発生回路１
４と、上位ビット分離回路１２の出力信号と擬似中間調
信号発生回路１４の出力信号を加算して出力端子１６に
ｎビットの表示駆動信号を出力する加算回路１８とから
なっている。この擬似中間調信号発生回路１４による擬
似中間調表示のための信号処理は、組織的ディザ法や誤
差拡散法によって行われる。A conventional display device driving method combining the above-mentioned sub-frame method and pseudo intermediate processing is shown in FIG.
It was configured as shown in (b). That is, as shown in FIG. 6A, the drive circuit includes an upper bit separation circuit 12 that separates and outputs an upper n bit signal of the m bit video signal input to the input terminal 10, and an m bit separation signal. Pseudo-halftone signal generating circuit 1 for processing a signal of lower (mn) bits of the video signal of FIG.
4 and an adder circuit 18 for adding the output signal of the high-order bit separation circuit 12 and the output signal of the pseudo halftone signal generation circuit 14 and outputting an n-bit display drive signal to the output terminal 16. The signal processing for the pseudo-halftone display by the pseudo-halftone signal generation circuit 14 is performed by the systematic dither method or the error diffusion method.
【０００８】説明の便宜上、ｍ＝７、ｎ＝５で、輝度の
相対比が異なる５個のサブフレームＳＦ１〜ＳＦ５で１
フレームが構成され、図６（ｂ）に示すように、輝度の
相対比が２、８、１６、４、１となるＳＦ２、ＳＦ４、
ＳＦ５、ＳＦ３、ＳＦ１の順に配列されている場合につ
いて考える。この場合、５ビット、３２階調の表示駆動
信号の階調レベル間の擬似中間調処理は、１階調レベル
による階調間の擬似中間調生成によって行われ、このよ
うな１階調レベルによって擬似的に７ビットの入力映像
信号の階調レベルが生成される。For convenience of explanation, one of five sub-frames SF1 to SF5 with m = 7 and n = 5 and different relative luminance ratios is used.
A frame is formed, and as shown in FIG. 6B, SF2, SF4, in which the relative ratios of luminance are 2, 8, 16, 4, 1,
Consider a case where the elements are arranged in the order of SF5, SF3, and SF1. In this case, the pseudo halftone processing between the grayscale levels of the display drive signal of 5 bits and 32 grayscales is performed by generating the pseudo halftone between the grayscales by one grayscale level. A gradation level of the input video signal of 7 bits is generated in a pseudo manner.
【０００９】なお、図６（ａ）に示した駆動回路でｍ＝
７、ｎ＝５とした場合には、擬似中間調信号発生回路１
４は入力映像信号の下位２ビットの信号を順次加算し、
桁上げ信号を加算回路１８に出力することによって擬似
中間調を表示しているので、上述の擬似中間調表示用の
サスティンパルス数の加算値が４以上になる毎に表示駆
動信号の階調レベルが「＋１」され、擬似的に中間調表
示がなされる。In the drive circuit shown in FIG. 6A, m =
7 and n = 5, the pseudo halftone signal generation circuit 1
4 sequentially adds the lower 2 bits of the input video signal,
Since the pseudo halftone is displayed by outputting the carry signal to the adder circuit 18, the gradation level of the display drive signal is increased every time the added value of the number of sustain pulses for the pseudo halftone display becomes 4 or more. Is “+1”, and a pseudo halftone display is performed.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、図６
（ａ）（ｂ）に示した従来例では、動画表示時におい
て、静止画表示時には見られなかった、擬似中間調表示
特有の粒状の雑音が発生し、画質が低下するという問題
点があった。例えば、ボカシた背景等が僅かに動いてい
る画面の場合に、輝度が緩やかに変化する部分のうちの
特定の輝度レベルで擬似中間調表示特有の粒状の雑音が
発生していた。However, FIG.
In the conventional example shown in (a) and (b), there is a problem in that, when displaying a moving image, granular noise peculiar to pseudo-halftone display, which is not seen when displaying a still image, occurs and the image quality is deteriorated. . For example, in the case of a screen in which a blurred background or the like is slightly moving, granular noise peculiar to pseudo-halftone display is generated at a specific brightness level in a part where the brightness changes gently.
【００１１】上述のような雑音の主な原因は、変化量が
１の緩やかな信号レベル変化に対して発光輝度が１以上
に見えるためであり、発光輝度の変化はサブフレーム配
列に支配されている。この現象は動画表示時に現われ、
完全静止画で視点を固定した状態では現われないが、通
常の映像では静止場面でも僅かな揺れを伴うため、この
ような症状が出やすい。The main cause of the noise as described above is that the light emission luminance appears to be 1 or more with respect to a gradual signal level change with a change amount of 1, and the change of the light emission luminance is controlled by the sub-frame arrangement. There is. This phenomenon appears when displaying a movie,
Although it does not appear when the viewpoint is fixed in a completely still image, such a symptom is likely to occur in a normal image because a slight shake is accompanied even in a still image.
【００１２】図６（ｂ）のサブフレーム配列では、表示
駆動信号の輝度レベルが、「３」から「４」へ、「７」
から「８」へ、「１５」から「１６」へそれぞれ変化す
る部分で、上述のような雑音が発生していた。説明の便
宜上、図７に示すように、輝度レベルが「７」から
「８」へ変化する部分で作られた擬似中間調表示領域を
考える。この領域が１ドット動くと画素レベルは反転す
る。In the sub-frame array shown in FIG. 6B, the brightness level of the display drive signal changes from "3" to "4" and then to "7".
The above-mentioned noise was generated at the portions changing from “8” to “8” and from “15” to “16”. For convenience of explanation, consider a pseudo-halftone display area formed at a portion where the luminance level changes from "7" to "8" as shown in FIG. When this area moves by one dot, the pixel level is inverted.
【００１３】上述の輝度レベル「７」と「８」は、例え
ば７ビットの入力信号の輝度レベル「２８」と「３２」
を擬似中間調処理して、５ビット、３２階調表示の表示
装置（例えばＰＤＰ）に利用する場合の輝度レベル（階
調レベル）「７」と「８」に対応し、それぞれＳＦ２
（輝度の相対比２）、ＳＦ３（輝度の相対比４）及びＳ
Ｆ１（輝度の相対比１）と、ＳＦ４（輝度の相対比８）
が点灯する。The above-mentioned brightness levels "7" and "8" are, for example, brightness levels "28" and "32" of a 7-bit input signal.
Corresponding to brightness levels (grayscale levels) “7” and “8” when used in a display device (for example, PDP) for displaying 5 bits and 32 grayscales by performing pseudo halftone processing.
(Relative brightness ratio 2), SF3 (relative brightness ratio 4) and S
F1 (relative brightness ratio 1) and SF4 (relative brightness ratio 8)
Lights up.
【００１４】いま、図７の擬似中間調表示領域の１ライ
ンＡ1−Ａ2をフレーム方向に考えると、１ドットの移動
は、１フレームに１ドット移動することであり、時間軸
方向（フレーム方向）のサブフレーム点灯と明暗の関係
は図８のようになる。このとき、人間の視覚は、同一レ
ベルを追跡しようとするため、点線に沿って視線が移動
する。このため、輝度レベル「７」の部分は、サブフレ
ーム輝度が２（＝ＳＦ２）となり、輝度レベル「８」の
部分は、サブフレーム輝度が１３（＝ＳＦ３＋ＳＦ１＋
ＳＦ４）となり、輝度レベル「８」の部分が明るく浮き
上がり粒状の雑音として見えるという問題点があった。Now, considering one line A 1 -A 2 in the pseudo halftone display area of FIG. 7 in the frame direction, the movement of one dot is to move one dot in one frame, and the movement in the time axis direction (frame The relationship between sub-frame lighting (direction) and light / dark is as shown in FIG. At this time, since human vision tries to track the same level, the line of sight moves along the dotted line. Therefore, the sub-frame luminance is 2 (= SF2) in the luminance level "7", and the sub-frame luminance is 13 (= SF3 + SF1 +) in the luminance level "8".
SF4), and there is a problem in that the portion at the brightness level "8" is bright and appears as granular noise.
【００１５】本発明は、上述の問題点に鑑みてなされた
もので、動画表示時に発生する擬似中間調表示特有の粒
状の雑音を抑制して画質の低下を防止することのできる
表示装置の駆動方法及び駆動回路を提供することを目的
とする。The present invention has been made in view of the above-mentioned problems, and drives a display device capable of suppressing the granular noise peculiar to pseudo-halftone display which occurs at the time of displaying a moving image and preventing the deterioration of image quality. It is an object to provide a method and a driving circuit.
【００１６】[0016]
【課題を解決するための手段】請求項１の発明による表
示装置の駆動方法は、複数のサブフレームで１フレーム
を構成して多階調画像を表示する表示装置において、１
フレームを、輝度の相対比が異なるｎ個のサブフレーム
ＳＦｎ〜ＳＦ１と、サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成し、現画素の入力映像信号の
輝度レベルが、フレーム間で「２のｋ乗−１」のレベル
（ｋはｎ以下の整数）から「２のｋ乗」のレベルへ変化
したときに、現画素の「２のｋ乗」の輝度レベルをｋ個
のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔Ｓ
Ｆ１〕の点灯で表示してなることを特徴とする。According to a first aspect of the present invention, there is provided a method of driving a display device, wherein a plurality of sub-frames constitutes one frame to display a multi-gradation image.
The frame has the same brightness as that of the n sub-frames SFn to SF1 having different brightness relative ratios and the sub-frame SF1 having the minimum brightness relative ratio, which is arranged at an arbitrary position in the array of the sub-frames SFn to SF1. It is configured with the set additional sub-frame [SF1], and the luminance level of the input video signal of the current pixel changes from the level of "2 to the power of k-1" (k is an integer of n or less) to "2" between frames. When the level changes to the “k-th power” level, the luminance level of the “2 k-th power” of the current pixel is changed to the k sub-frames SFk to SF1 and the additional sub-frame [S.
It is characterized in that it is displayed by lighting [F1].
【００１７】例えば、擬似中間調処理されてＰＤＰへ供
給される表示駆動信号が、フレーム間で輝度レベル
「７」と「８」が交互に配置されているような場合を考
えると、輝度レベルが「７」（２の３乗−１）から
「８」（２の３乗）へ変化したときには、１フレーム前
の現画素の「７」の輝度レベルが３個のサブフレームＳ
Ｆ３〜ＳＦ１の点灯で表示され、現画素の「８」の輝度
レベルが３個のサブフレームＳＦ３〜ＳＦ１と付加サブ
フレーム〔ＳＦ１〕の点灯で、すなわち、輝度レベル
「７」＋「１」で表示される。For example, considering the case where the display drive signal which is pseudo-halftone processed and supplied to the PDP has luminance levels "7" and "8" alternately arranged between frames, the luminance level is When changing from “7” (2 3 −1) to “8” (2 3), the luminance level of “7” of the current pixel one frame before is three subframes S.
It is displayed by lighting F3 to SF1, and the brightness level of "8" of the current pixel is lighting of the three subframes SF3 to SF1 and the additional subframe [SF1], that is, the brightness level is "7" + "1". Is displayed.
【００１８】このように、輝度レベル「８」は輝度レベ
ル（「７」＋「１」）で表示されるので、擬似中間調表
示によって輝度レベルが「７」と「８」の間を行き来し
ても、表示駆動信号の輝度レベル「７」のサブフレーム
（例えば図６（ｂ）のＳＦ２、ＳＦ３及びＳＦ１）の点
灯は変わらず、付加サブフレーム（後述するＳＦ１）の
点灯のみが変化するので、輝度レベル「８」の浮き上が
りが抑制される。このため、時間軸方向の１フレーム毎
に発生する発光輝度の強弱が抑制され、フリッカーが少
なくなり、動画表示時の粒状の雑音が軽減される。As described above, since the brightness level "8" is displayed at the brightness level ("7" + "1"), the brightness level is switched between "7" and "8" by the pseudo halftone display. However, since the lighting of the sub-frame (for example, SF2, SF3, and SF1 in FIG. 6B) of the luminance level “7” of the display drive signal does not change, only the lighting of the additional sub-frame (SF1 described later) changes. The rise of the brightness level “8” is suppressed. Therefore, the intensity of the light emission luminance generated for each frame in the time axis direction is suppressed, flicker is reduced, and granular noise during moving image display is reduced.
【００１９】請求項２の発明による駆動方法は、１フレ
ームを、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、サブフレームＳＦｎ〜ＳＦ１の配列中の
任意の位置に配置され、かつ輝度の相対比が最小のサブ
フレームＳＦ１と同じ輝度に設定された付加サブフレー
ム〔ＳＦ１〕とで構成し、現画素の入力映像信号の輝度
レベルが、現画素の周囲に隣接する画素に対して、「２
のｋ乗−１」のレベルから「２のｋ乗」のレベルへ変化
したときに、現画素の「２のｋ乗」の輝度レベルをｋ個
のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔Ｓ
Ｆ１〕の点灯で表示してなることを特徴とする。In the driving method according to the second aspect of the present invention, one frame is divided into n sub-frames SF having different luminance relative ratios.
n to SF1, and an additional subframe [SF1] that is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as the subframe SF1 having the smallest relative luminance ratio. The luminance level of the input video signal of the current pixel is "2
When the level changes from the “k power of −1” to the level of “2 k power”, the luminance level of the “2 k power” of the current pixel is set to k subframes SFk to SF1 and the additional subframe [S
It is characterized in that it is displayed by lighting [F1].
【００２０】例えば、擬似中間調処理されてＰＤＰへ供
給される表示駆動信号において、同一フレーム内の現画
素の輝度レベルが隣接画素に対して「７」から「８」へ
変化しているような場合を考える。このときの隣接画素
の輝度レベル「７」は、例えば、現画素の周囲に隣接す
る複数の画素（例えば水平、垂直、斜め方向に隣接する
８個の画素）の輝度レベルに適当な重み係数を掛けて加
算して求められる。For example, in the display drive signal which is pseudo-halftone processed and supplied to the PDP, the brightness level of the current pixel in the same frame is changed from "7" to "8" with respect to the adjacent pixel. Consider the case. The brightness level "7" of the adjacent pixel at this time is, for example, an appropriate weighting coefficient for the brightness levels of a plurality of pixels adjacent to the current pixel (for example, eight pixels adjacent in the horizontal, vertical, and diagonal directions). It is calculated by multiplying and adding.
【００２１】このような場合、隣接画素の「７」の輝度
レベルが３個のサブフレームＳＦ３〜ＳＦ１の点灯で表
示され、現画素の「８」の輝度レベルが３個のサブフレ
ームＳＦ３〜ＳＦ１と付加サブフレーム〔ＳＦ１〕の点
灯で、すなわち、輝度レベル「７」＋「１」で表示され
るので、輝度レベル「８」の浮き上がりが抑制される。
このため、同一フレーム内の水平、垂直、斜め方向の画
素毎に発生する発光輝度の強弱が抑制され、フリッカー
が少なくなり、動画表示時の粒状の雑音が軽減される。In such a case, the luminance level of "7" of the adjacent pixel is displayed by lighting the three sub-frames SF3 to SF1, and the luminance level of "8" of the current pixel is three sub-frames SF3 to SF1. And the additional sub-frame [SF1] is turned on, that is, the brightness level is displayed as "7" + "1", so that the brightness level "8" is prevented from rising.
For this reason, the intensity of the light emission luminance generated for each pixel in the horizontal, vertical, and diagonal directions within the same frame is suppressed, flicker is reduced, and granular noise during moving image display is reduced.
【００２２】請求項３の発明による表示装置の駆動回路
は、請求項１の発明による駆動方法を実施する第１の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームと前フレーム
の入力映像信号を用いた演算によって、輝度レベルがフ
レーム間で「２のｋ乗−１」のレベルから「２のｋ乗」
のレベルへ変化したことを判別し、ｋ個のサブフレーム
ＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯す
るための表示駆動信号を出力する演算回路とを具備して
なることを特徴とする。A drive circuit for a display device according to a third aspect of the present invention relates to a first device for implementing the drive method according to the first aspect of the present invention, and includes a frame memory for delaying an input video signal by one frame. By the calculation using the input video signals of the current frame and the previous frame, the luminance level is changed from the level of "2 k power -1" to "2 k power" between frames.
It is characterized in that it is provided with an arithmetic circuit for discriminating that the level has changed to, and outputting a display drive signal for lighting the k sub-frames SFk to SF1 and the additional sub-frame [SF1].
【００２３】請求項４の発明による表示装置の駆動回路
は、請求項１の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームの「２のｋ
乗」レベルの入力映像信号と前フレームの「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする。A drive circuit for a display device according to a fourth aspect of the present invention relates to a second device for implementing the drive method according to the first aspect of the present invention, which comprises a frame memory for delaying the input video signal by one frame, "2 k" in the current frame
"Power" level input video signal and "2 k-th power of the previous frame-
The 1 "level input video signal is used as an address, and the k subframes SFk to SF1 and the additional subframe [SF
[1] is output, and a ROM for outputting a display drive signal as data is provided.
【００２４】請求項５の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第１の装
置に関するもので、入力映像信号をドット方向及びライ
ン方向に遅延させるドット・ライン遅延回路と、このド
ット・ライン遅延回路から取り出した現画素と隣接画素
の入力映像信号を用いた演算によって、現画素の輝度レ
ベルが隣接画素に対して「２のｋ乗−１」のレベルから
「２のｋ乗」のレベルへ変化したことを判別し、ｋ個の
サブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号を出力する演算回路
とを具備してなることを特徴とする。A drive circuit for a display device according to a fifth aspect of the present invention relates to a first device for implementing the drive method according to the second aspect of the present invention, which is a dot line for delaying an input video signal in a dot direction and a line direction. By the operation using the delay circuit and the input video signals of the current pixel and the adjacent pixel extracted from this dot line delay circuit, the luminance level of the current pixel is changed from the level of "2 k-1" to the adjacent pixel. It is discriminated that the level has changed to the level of "2 to the power of k", and the k subframes SFk to SF1 and the additional subframe [SF
[1] is output, and an arithmetic circuit that outputs a display drive signal is provided.
【００２５】請求項６の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号をドット方向及びライ
ン方向に遅延させるドット・ライン遅延回路と、このド
ット・ライン遅延回路から取り出した現画素の「２のｋ
乗」レベルの入力映像信号と隣接画素の「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする。A drive circuit for a display device according to a sixth aspect of the present invention relates to a second device for implementing the drive method according to the second aspect of the present invention, which is a dot line for delaying an input video signal in a dot direction and a line direction. The delay circuit and the “2 k” of the current pixel extracted from this dot line delay circuit
Squared level input video signal and “2 to the k-th power of adjacent pixels−
The 1 "level input video signal is used as an address, and the k subframes SFk to SF1 and the additional subframe [SF
[1] is output, and a ROM for outputting a display drive signal as data is provided.
【００２６】[0026]
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づき説明する。図１は本発明による表示装置の駆
動方法及び駆動回路の一実施形態例を示すもので、その
（ａ）は駆動回路の構成を示し、その（ｂ）は、説明の
便宜上、（ａ）においてｎ＝５とした場合の１フレーム
を構成する複数のサブフレームを示すものである。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a driving method and a driving circuit for a display device according to the present invention, in which (a) shows the configuration of the driving circuit and (b) is shown in (a) for convenience of explanation. It shows a plurality of subframes forming one frame when n = 5.
【００２７】図１（ａ）において、２０は入力端子、２
２はフレームメモリ、２４は演算回路、２６は出力端子
である。前記フレームメモリ２２は、前記入力端子２０
に入力したｎビットの映像信号を１フレーム分遅延させ
て出力するように構成されている。前記演算回路２４
は、例えば判別回路と表示駆動信号発生回路を主体とし
てなり、前記入力端子２０に入力した映像信号と、前記
フレームメモリ２２から出力した１フレーム前の映像信
号とを用いた演算によって、輝度レベルがフレーム間で
「２のｋ乗−１」のレベル（ｋはｎ以下の整数で、例え
ばｋ＝３のときは７）から「２のｋ乗」のレベル（ｋ＝
３のときは８）へ変化したことを判別し、ｋ個のサブフ
レームＳＦｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）
と付加サブフレーム〔ＳＦ１〕を点灯するための表示駆
動信号を出力するように構成されている。In FIG. 1A, 20 is an input terminal, 2
2 is a frame memory, 24 is an arithmetic circuit, and 26 is an output terminal. The frame memory 22 includes the input terminal 20.
The input n-bit video signal is delayed by one frame and output. The arithmetic circuit 24
Is mainly composed of, for example, a discrimination circuit and a display drive signal generation circuit, and the brightness level is calculated by using the video signal input to the input terminal 20 and the video signal of one frame before output from the frame memory 22. Levels from "2 to the power of k-1" (k is an integer not larger than n, for example, 7 when k = 3) to "2 to the power of k" (k =
When it is 3, it is determined that the subframe has changed to 8), and k subframes SFk to SF1 (for example, three SF3 to SF1).
And a display drive signal for lighting the additional sub-frame [SF1].
【００２８】図１（ｂ）は１フレームを構成する複数の
サブフレームを示すもので、従来例を示す図６（ｂ）と
相違する点は、輝度の相対比が最小（すなわち１）のサ
ブフレームＳＦ１の次ぎに、このＳＦ１と輝度の相対比
が同一のサブフレーム〔ＳＦ１〕を付加した点である。
このため、１フレームを構成する複数のサブフレーム
は、輝度の相対比が異なる５個のサブフレームＳＦ２、
ＳＦ４、ＳＦ５、ＳＦ３、ＳＦ１と、このＳＦ１の次ぎ
に設けられた付加サブフレーム〔ＳＦ１〕とからなる。FIG. 1 (b) shows a plurality of sub-frames constituting one frame. The difference from FIG. 6 (b) showing a conventional example is that a sub-pixel having a minimum relative luminance ratio (that is, 1) is used. The point is that a subframe [SF1] having the same relative ratio of luminance as SF1 is added next to the frame SF1.
For this reason, the plurality of sub-frames constituting one frame include five sub-frames SF2 having different luminance relative ratios,
It is composed of SF4, SF5, SF3, and SF1, and an additional subframe [SF1] provided next to SF1.
【００２９】つぎに、説明の便宜上、ｎ＝５とした場合
の図１（ａ）（ｂ）の作用について図２を併用して説明
する。入力端子２０には、図６（ａ）に示したような回
路で擬似中間調処理された５ビット（ｎ＝５）の映像信
号が入力する。演算回路２４は、入力端子２０に入力し
た５ビットの映像信号と、この映像信号をフレームメモ
リ２２で１フレーム遅延させた信号とを用いた演算によ
って、輝度レベルがフレーム間で「２のｋ乗−１」のレ
ベル（例えば７）から「２のｋ乗」のレベル（例えば
８）へ変化したことを判別し、ｋ個のサブフレームＳＦ
ｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブ
フレーム〔ＳＦ１〕を点灯するための表示駆動信号が出
力し、この表示駆動信号は出力端子２６を介して表示装
置（例えばＰＤＰやＬＣＤＰ）に供給される。Next, for convenience of explanation, the operation of FIGS. 1A and 1B when n = 5 will be described with reference to FIG. A 5-bit (n = 5) video signal subjected to pseudo halftone processing by a circuit as shown in FIG. 6A is input to the input terminal 20. The arithmetic circuit 24 performs an arithmetic operation using a 5-bit video signal input to the input terminal 20 and a signal obtained by delaying the video signal by one frame in the frame memory 22, and the luminance level is "2 to the power of k" between frames. It is determined that the level has changed from “−1” level (for example, 7) to “2 kth power” level (for example, 8), and k subframes SF
k to SF1 (for example, three SF3 to SF1) and a display drive signal for lighting the additional subframe [SF1] are output, and this display drive signal is output through the output terminal 26 to a display device (for example, PDP or LCDP). Is supplied to.
【００３０】このため、表示装置において、図７に示す
ような輝度レベルが「７」から「８」へ変化する部分で
作られた擬似中間調表示領域の１ラインＡ1−Ａ2をフレ
ーム方向に考えると、時間軸方向（フレーム方向）のサ
ブフレーム点灯と明暗の関係は図２に示すようになり、
従来例を示す図８の場合と明確に相違している。Therefore, in the display device, one line A 1 -A 2 of the pseudo halftone display area formed at the portion where the luminance level changes from “7” to “8” as shown in FIG. Considering the above, the relationship between lighting and darkness of the sub-frame in the time axis direction (frame direction) is as shown in FIG.
This is clearly different from the case of FIG. 8 showing a conventional example.
【００３１】すなわち、入力端子２０に入力する映像信
号の輝度レベルがフレーム間で「７」から「８」へ変化
する場合には、輝度レベル「７」のときにはサブフレー
ムのＳＦ２（輝度の相対比２）、ＳＦ３（輝度の相対比
４）及びＳＦ１（輝度の相対比１）が点灯し、輝度レベ
ル「８」のときにはＳＦ２、ＳＦ３及びＳＦ１が点灯す
るとともに、付加サブフレーム〔ＳＦ１〕（輝度の相対
比１）が点灯する。That is, when the brightness level of the video signal input to the input terminal 20 changes from "7" to "8" between frames, when the brightness level is "7", the SF2 (relative ratio of brightness) of the sub-frame is calculated. 2), SF3 (relative luminance ratio 4) and SF1 (relative luminance ratio 1) are lit, and SF2, SF3 and SF1 are lit when the luminance level is "8", and an additional subframe [SF1] (luminance The relative ratio 1) lights up.
【００３２】このため、擬似中間調表示によってフレー
ム間で輝度レベルが「７」から「８」へ変化しても、輝
度レベル「７」のサブフレームＳＦ２、ＳＦ３及びＳＦ
１の点灯は変わらず、付加サブフレーム〔ＳＦ１〕のみ
が点灯するので、時間軸方向のサブフレーム点灯は図２
に示すようになり、時間軸方向の１フレームおきに発生
する発光輝度の強弱が抑制され、フリッカーが少なくな
り、動画表示時の粒状の雑音が軽減される。Therefore, even if the luminance level changes from "7" to "8" between frames by the pseudo halftone display, the subframes SF2, SF3 and SF of the luminance level "7" are displayed.
The lighting of No. 1 does not change, and only the additional subframe [SF1] is turned on.
The intensity of light emission luminance generated every other frame in the time axis direction is suppressed, flicker is reduced, and granular noise during moving image display is reduced.
【００３３】前記実施形態例では、付加サブフレーム
〔ＳＦ１〕を、輝度の相対比が異なるｎ個のサブフレー
ムのうちの輝度の相対比が最小のサブフレームＳＦ１の
次ぎに配置するようにしたが、本発明はこれに限るもの
ではなく、ｎ個のサブフレームのうちの任意の位置に配
置するようにしてもよい。In the above embodiment, the additional sub-frame [SF1] is arranged next to the sub-frame SF1 having the smallest relative luminance ratio among the n sub-frames having different luminance relative ratios. However, the present invention is not limited to this, and it may be arranged at any position of the n subframes.
【００３４】前記実施形態例では、ｎ＝５、フレーム間
で変化する輝度レベルが「７」から「８」の場合につい
て説明したが、本発明はこれに限るものでなく、ｎは表
示装置の階調数に対応した複数のビット数であればよく
（例えばｎ＝６又は４）、また、フレーム間で「２のｋ
乗−１」のレベル（ｋはｎ以下の整数）から「２のｋ
乗」のレベルへ変化したときに利用できる。例えば、ｎ
＝５のときには、フレーム毎に変化する輝度レベルが
「３」から「４」の場合（ｋ＝２）、「１５」から「１
６」の場合（ｋ＝４）又は「３１」から「３２」の場合
（ｋ＝５）に利用することができる。In the above embodiment, the case where n = 5 and the brightness level changing between frames is "7" to "8" has been described, but the present invention is not limited to this, and n is a display device. It suffices that the number of bits corresponds to the number of gradations (for example, n = 6 or 4).
From the level of "power-1" (k is an integer less than or equal to n) to "k of 2"
It can be used when changing to the level of "Squaring". For example, n
= 5, when the brightness level changing from frame to frame is "3" to "4" (k = 2), "15" to "1"
It can be used in the case of "6" (k = 4) or in the case of "31" to "32" (k = 5).
【００３５】前記実施形態例では、入力端子に入力する
映像信号が擬似中間調処理された映像信号の場合につい
て説明したが、本発明はこれに限るものでなく、入力端
子に入力する映像信号が擬似中間調処理されていない映
像信号の場合についても利用することができる。In the above embodiment, the case where the video signal input to the input terminal is a video signal subjected to pseudo halftone processing has been described, but the present invention is not limited to this, and the video signal input to the input terminal is not limited to this. It can also be used in the case of a video signal that has not been subjected to pseudo halftone processing.
【００３６】前記実施形態例では、入力端子に入力する
映像信号がフレーム毎にレベル変化する場合について説
明したが、本発明はこれに限るものでなく、輝度レベル
の変化がフレーム毎でない場合についても利用すること
ができる。例えば、図３に示すように、演算回路２４ａ
の外部に、付加サブフレーム点灯フラグを記憶するため
のフレームメモリ３０を結合し、前フレームの輝度レベ
ルによって付加サブフレーム組み合わせ点灯を行わせ
る。例えば、前フレームの輝度レベルが「８」なら
「８」、「７」＋「１」なら「７」＋「１」とサブフレ
ーム点灯を変化させず、フレーム間で「７」から「８」
へ変化したときに、この変化後の輝度レベル「８」を、
「７」＋「１」のサブフレーム点灯（付加サブフレーム
〔ＳＦ１〕の点灯を含む）で行わせる。In the above embodiment, the case where the video signal input to the input terminal changes in level for each frame has been described. However, the present invention is not limited to this, and the case where the change in the brightness level is not in each frame is also described. Can be used. For example, as shown in FIG. 3, the arithmetic circuit 24a
A frame memory 30 for storing an additional sub-frame lighting flag is coupled to the outside of the above, and additional sub-frame combination lighting is performed according to the brightness level of the previous frame. For example, if the brightness level of the previous frame is "8", it is "8", and if "7" + "1", it is "7" + "1".
When it changes to, the brightness level "8" after this change is
The subframe lighting of "7" + "1" (including lighting of the additional subframe [SF1]) is performed.
【００３７】前記実施形態例では、フレームメモリと演
算回路を主体とした駆動回路によって、本発明による駆
動方法を実施するようにしたが、本発明はこれに限るも
のではなく、フレームメモリとＲＯＭを主体とした駆動
回路によって、本発明による駆動方法を実施するように
してもよい。例えば、フレームメモリとＲＯＭとを具備
し、このＲＯＭを、フレームメモリに入力する現フレー
ムの「２のｋ乗」レベル（ｋはｎ以下の整数）の入力映
像信号と、フレームメモリから出力する前フレームの
「２のｋ乗−１」レベルの入力映像信号とをアドレスと
し、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サブフレ
ーム〔ＳＦ１〕を点灯するための表示駆動信号をデータ
として出力するように構成する。In the above embodiment, the driving method according to the present invention is implemented by the driving circuit mainly composed of the frame memory and the arithmetic circuit. However, the present invention is not limited to this, and the frame memory and the ROM are used. The driving method according to the present invention may be implemented by a driving circuit that is the main constituent. For example, a frame memory and a ROM are provided, and the ROM is supplied with an input video signal of the "2 to the power of k" level (k is an integer of n or less) input to the frame memory and before output from the frame memory. A display drive signal for turning on the k subframes SFk to SF1 and the additional subframe [SF1] is output as data by using the input video signal of the level of "2 to the power of k-1" as an address. Configure.
【００３８】前記実施形態例では、入力映像信号の輝度
レベルがフレーム方向へ変化する場合について説明した
が、本発明はこれに限るものでなく、入力映像信号の輝
度レベルがフレーム内の水平、垂直、斜め方向へ変化す
る場合についても利用することができる。例えば、図４
に示すように、２つのラインメモリ３２、３４と６つの
１ドット遅延器Ｄ〜Ｄによって形成されたドット・ライ
ン遅延回路３６と、演算回路２４ｂとによって駆動回路
を構成する。このドット・ライン遅延回路３６は、入力
端子２０に入力した映像信号（例えば擬似中間調処理さ
れた映像信号）をドット方向及びライン方向に遅延さ
せ、現画素と隣接画素の入力映像信号を取り出すもので
ある。In the above embodiment, the case where the brightness level of the input video signal changes in the frame direction has been described, but the present invention is not limited to this, and the brightness level of the input video signal is horizontal or vertical in the frame. It can also be used when changing in an oblique direction. For example, FIG.
As shown in FIG. 5, the drive circuit is configured by the dot line delay circuit 36 formed by the two line memories 32 and 34 and the six 1-dot delay devices D to D, and the arithmetic circuit 24b. The dot / line delay circuit 36 delays a video signal (for example, a pseudo-halftone processed video signal) input to the input terminal 20 in a dot direction and a line direction, and extracts an input video signal of a current pixel and an adjacent pixel. Is.
【００３９】そして、ドット・ライン遅延回路３６によ
って、現画素とその周囲に隣接する隣接画素〜、
〜の入力映像信号を取り出し、演算回路２４ｂによ
る、現画素と隣接画素〜、〜の入力映像信号
を用いた演算によって、現画素の輝度レベルが隣接画
素〜、〜に対して「２のｋ乗−１」のレベル
（例えばｋ＝３の輝度レベル「７」）から「２のｋ乗」
のレベル（例えばｋ＝３の輝度レベル「８」）へ変化し
たことを判別し、ｋ個のサブフレームＳＦｋ〜ＳＦ１
（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレーム
〔ＳＦ１〕を点灯するための表示駆動信号を出力端子２
６から出力する。ここで、隣接画素〜、〜の輝
度レベルは、隣接画素〜、〜のそれぞれの輝度
レベルに所定の重み係数を掛けて合計して求めた、荷重
平均レベルを指す。Then, by the dot line delay circuit 36, the current pixel and the adjacent pixels adjacent to the current pixel,
The input video signal of ~ is taken out, and the arithmetic circuit 24b calculates the current pixel and the adjacent pixel ~ using the input video signals of ~, and the brightness level of the current pixel is "2 k-th power" with respect to the adjacent pixel ~. -1 ”level (for example, luminance level“ 7 ”with k = 3) to“ 2 to the power of k ”
It is discriminated that the level has changed to a level (for example, a luminance level “8” of k = 3) and k subframes SFk to SF1.
(For example, three SF3 to SF1) and a display drive signal for lighting the additional subframe [SF1] are output from the output terminal 2
6 to output. Here, the brightness levels of the adjacent pixels ~, ~ indicate the weighted average level obtained by multiplying the brightness levels of the adjacent pixels ~, ~ by a predetermined weighting factor and summing.
【００４０】前記図４に示した実施形態例では、ドット
・ライン遅延回路と演算回路を主体とした駆動回路によ
って、本発明による駆動方法を実施するようにしたが、
本発明はこれに限るものではなく、ドット・ライン遅延
回路とＲＯＭを主体とした駆動回路によって、本発明に
よる駆動方法を実施するようにしてもよい。In the embodiment shown in FIG. 4, the driving method according to the present invention is implemented by the driving circuit mainly including the dot / line delay circuit and the arithmetic circuit.
The present invention is not limited to this, and the drive method according to the present invention may be implemented by a drive circuit mainly including a dot / line delay circuit and a ROM.
【００４１】例えば、ドット・ライン遅延回路とＲＯＭ
とを具備し、このＲＯＭを、ドット・ライン遅延回路か
ら取り出した現画素の輝度レベル「２のｋ乗」の入力映
像信号と、ドット・ライン遅延回路から取り出した隣接
画素の輝度レベル「２のｋ乗−１」の入力映像信号とを
アドレスとし、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付
加サブフレーム〔ＳＦ１〕を点灯するための表示駆動信
号をデータとして出力するように構成する。For example, a dot / line delay circuit and a ROM
This ROM is provided with an input video signal of the luminance level "2 to the power of k" of the current pixel extracted from the dot / line delay circuit and the luminance level "2" of the adjacent pixel extracted from the dot / line delay circuit. The input video signal of "kth power -1" is used as an address, and a display drive signal for lighting the k subframes SFk to SF1 and the additional subframe [SF1] is output as data.
【００４２】[0042]
【発明の効果】請求項１の発明は、１フレームを、輝度
の相対比が異なるｎ個のサブフレームＳＦｎ〜ＳＦ１と
付加サブフレーム〔ＳＦ１〕とで構成し、現画素の入力
映像信号の輝度レベルが、フレーム間で「２のｋ乗−
１」のレベル（例えば「７」）から「２のｋ乗」のレベ
ル（例えば「８」）へ変化したときに、この現画素の輝
度レベル「２のｋ乗」をｋ個のサブフレームＳＦｋ〜Ｓ
Ｆ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレー
ム〔ＳＦ１〕の点灯で表示するように構成した。According to the invention of claim 1, one frame is composed of n sub-frames SFn to SF1 and additional sub-frame [SF1] having different luminance relative ratios, and the luminance of the input video signal of the current pixel is The level is "2 k-th power between frames-
When the level of "1" (for example, "7") is changed to the level of "2 to the power of k" (for example, "8"), the brightness level of the current pixel "to the power of 2" is set to k subframes SFk. ~ S
F1 (for example, three SF3 to SF1) and the additional subframe [SF1] are lit up for display.
【００４３】このため、フレーム間の信号レベル変化量
が１で、従来例では発光輝度レベル変化が１以上に見え
るような場合（例えば「７」から「８」へ変化の場合）
でも、変化後の輝度レベル（例えば「８」）が、変化前
の輝度レベル（例えば「７」）のサブフレームＳＦｋ〜
ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレ
ーム〔ＳＦ１〕の点灯で表示される（輝度レベル「７」
＋「１」）ので、輝度レベル「８」の浮き上がりが抑制
され、時間軸方向の１フレーム毎に発生する発光輝度の
強弱が抑制される。したがって、フリッカーが少なくな
り、動画表示時の粒状の雑音が軽減され、画質の低下を
防止することができる。Therefore, when the amount of change in signal level between frames is 1, and in the conventional example, the change in emission luminance level appears to be 1 or more (for example, when changing from "7" to "8").
However, the brightness level after change (for example, “8”) is the sub-frame SFk of the brightness level before change (for example, “7”).
Displayed by lighting SF1 (for example, three SF3 to SF1) and additional subframe [SF1] (luminance level “7”)
+ “1”), the rise of the brightness level “8” is suppressed, and the intensity of the emission brightness generated for each frame in the time axis direction is suppressed. Therefore, flicker is reduced, granular noise when displaying a moving image is reduced, and deterioration of image quality can be prevented.
【００４４】請求項２の発明は、１フレームを、輝度の
相対比が異なるｎ個のサブフレームＳＦｎ〜ＳＦ１と、
付加サブフレーム〔ＳＦ１〕とで構成し、現画素の入力
映像信号の輝度レベルが、現画素の周囲に隣接する画素
に対して、「２のｋ乗−１」のレベル（例えばｋ＝３で
輝度レベル「７」）から「２のｋ乗」のレベル（例えば
輝度レベル「８」）へ変化したときに、この現画素の輝
度レベル「２のｋ乗」をｋ個のサブフレームＳＦｋ〜Ｓ
Ｆ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレー
ム〔ＳＦ１〕の点灯で表示するように構成した。According to a second aspect of the present invention, one frame is composed of n sub-frames SFn to SF1 having different luminance relative ratios.
When the brightness level of the input video signal of the current pixel is "2 k to the power of 1" (for example, k = 3), it is configured with an additional subframe [SF1]. When the brightness level “7”) changes to a level of “2 to the power of k” (for example, the brightness level “8”), the brightness level of the current pixel “to the power of 2” is set to k subframes SFk to Sk.
F1 (for example, three SF3 to SF1) and the additional subframe [SF1] are lit up for display.
【００４５】このため、同一フレーム内の現画素と隣接
画素との間の信号レベル変化量が１で、従来例では発光
輝度レベル変化が１以上に見えるような場合（例えば隣
接画素「７」から現画素「８」へ変化の場合）でも、現
画素の輝度レベル（例えば「８」）が、周辺に隣接する
隣接画素の輝度レベル（例えば「７」）のサブフレーム
ＳＦｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加
サブフレーム〔ＳＦ１〕の点灯で表示される（輝度レベ
ル「７」＋「１」）ので、輝度レベル「８」の浮き上が
りが抑制され、時間軸方向の１フレーム毎に発生する発
光輝度の強弱が抑制される。したがって、フリッカーが
少なくなり、動画表示時の粒状の雑音が軽減され、画質
の低下を防止することができる。For this reason, when the signal level change amount between the current pixel and the adjacent pixel in the same frame is 1, and the change in the emission luminance level appears to be 1 or more in the conventional example (for example, from the adjacent pixel "7"). Even in the case of changing to the current pixel "8", the luminance level (for example, "8") of the current pixel is the subframes SFk to SF1 (for example, three) for which the luminance level of the adjacent pixel adjacent to the periphery is (for example, "7"). SF3 to SF1) and the additional sub-frame [SF1] are turned on (brightness level “7” + “1”), so that rising of the brightness level “8” is suppressed and every frame in the time axis direction. The intensity of light emission luminance generated is suppressed. Therefore, flicker is reduced, granular noise when displaying a moving image is reduced, and deterioration of image quality can be prevented.
【００４６】請求項３の発明は、請求項１の発明による
駆動方法を実施する第１の装置に関するもので、入力映
像信号を１フレーム分遅延させるためのフレームメモリ
と、現フレームの入力映像信号と前フレームの入力映像
信号とを用いた演算によって、輝度レベルがフレーム間
で「２のｋ乗−１」のレベルから「２のｋ乗」のレベル
へ変化したことを判別し、ｋ個のサブフレームＳＦｋ〜
ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯するための
表示駆動信号を出力する演算回路とを具備している。こ
のため、請求項１の発明効果を簡単な回路構成で実現で
きる。A third aspect of the present invention relates to a first apparatus for carrying out the driving method according to the first aspect of the present invention, which comprises a frame memory for delaying the input video signal by one frame and the input video signal of the current frame. And the input video signal of the previous frame, it is discriminated that the luminance level has changed from the level of "2 k power -1" to the level of "2 k power" between frames. Subframe SFk ~
SF1 and an arithmetic circuit for outputting a display drive signal for lighting the additional sub-frame [SF1] are provided. Therefore, the effect of the invention of claim 1 can be realized with a simple circuit configuration.
【００４７】請求項４の発明による表示装置の駆動回路
は、請求項１の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームの「２のｋ
乗」レベルの入力映像信号と前フレームの「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備している。このため、請求項１の発
明効果を簡単な回路構成で実現できる。A drive circuit for a display device according to a fourth aspect of the present invention relates to a second device for implementing the drive method according to the first aspect of the present invention, which comprises a frame memory for delaying an input video signal by one frame, "2 k" in the current frame
"Power" level input video signal and "2 k-th power of the previous frame-
The 1 "level input video signal is used as an address, and the k subframes SFk to SF1 and the additional subframe [SF
1] and a ROM for outputting a display drive signal for lighting as data. Therefore, the effect of the invention of claim 1 can be realized with a simple circuit configuration.
【００４８】請求項５の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第１の装
置に関するもので、現画素と隣接画素の入力映像信号を
取り出すためのドット・ライン遅延回路と、この取り出
した現画素と隣接画素の入力映像信号を用いた演算によ
って、現画素の輝度レベルが隣接画素に対して「２のｋ
乗−１」のレベルから「２のｋ乗」のレベルへ変化した
ことを判別し、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付
加サブフレーム〔ＳＦ１〕を点灯するための表示駆動信
号を出力する演算回路とを具備している。このため、請
求項２の発明効果を簡単な回路構成で実現できる。A drive circuit for a display device according to a fifth aspect of the present invention relates to the first device for implementing the drive method according to the second aspect of the present invention, wherein a dot circuit for extracting an input video signal of a current pixel and an adjacent pixel. By the operation using the line delay circuit and the extracted input video signals of the current pixel and the adjacent pixel, the luminance level of the current pixel is “2 k
A calculation for determining that the level has changed from a level of "power-1" to a level of "2 to the power of k", and outputting a display drive signal for lighting the k subframes SFk to SF1 and the additional subframe [SF1]. And a circuit. Therefore, the invention effect of claim 2 can be realized with a simple circuit configuration.
【００４９】請求項６の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第２の装
置に関するもので、現画素と隣接画素の入力映像信号を
取り出すためのドット・ライン遅延回路と、この取り出
した現画素の「２のｋ乗」レベルの入力映像信号と隣接
画素の「２のｋ乗−１」レベルの入力映像信号とをアド
レスとし、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サ
ブフレーム〔ＳＦ１〕を点灯するための表示駆動信号を
データとして出力するＲＯＭとを具備している。このた
め、請求項２の発明効果を簡単な回路構成で実現でき
る。A drive circuit for a display device according to a sixth aspect of the present invention relates to a second device for implementing the drive method according to the second aspect of the present invention, wherein a dot circuit for extracting an input video signal of a current pixel and an adjacent pixel. The line delay circuit, the input video signal of the "2 k power" level of the present pixel and the input video signal of the "2 k power -1" level of the adjacent pixel are used as addresses, and k subframes SFk .About.SF1 and a ROM for outputting, as data, a display drive signal for lighting the additional sub-frame [SF1]. Therefore, the invention effect of claim 2 can be realized with a simple circuit configuration.
【図１】本発明による表示装置の駆動方法及び駆動回路
の第１の実施形態例を示すもので、（ａ）は駆動回路の
ブロック図、（ｂ）は１フレームの構成を示す駆動シー
ケンス（サブフレームの配列）の説明図である。1A and 1B show a first embodiment of a driving method and a driving circuit for a display device according to the present invention, where FIG. 1A is a block diagram of the driving circuit, and FIG. 1B is a driving sequence showing a configuration of one frame ( It is an explanatory view of the arrangement of sub-frames).
【図２】図１の作用を説明するもので、輝度レベル
「７」と「８」で作られる擬似中間調表示領域におけ
る、時間軸方向（フレーム方向）のサブフレーム点灯と
明暗の関係を示す説明図である。FIG. 2 is a view for explaining the operation of FIG. 1, showing a relationship between sub-frame lighting and light / dark in the time-axis direction (frame direction) in a pseudo halftone display area formed by luminance levels “7” and “8”. FIG.
【図３】本発明による表示装置の駆動方法を実施する駆
動回路の第２の実施形態例を示すブロック図である。FIG. 3 is a block diagram showing a second exemplary embodiment of a drive circuit for implementing the display device drive method according to the present invention.
【図４】本発明による表示装置の駆動方法を実施する駆
動回路の第３の実施形態例を示すブロック図である。FIG. 4 is a block diagram showing a third exemplary embodiment of a drive circuit for implementing the display device drive method according to the present invention.
【図５】サブフレーム点灯方式を説明するもので、
（ａ）は２５６階調の手法における駆動シーケンスの説
明図、（ｂ）は駆動波形図である。FIG. 5 is a view for explaining a sub-frame lighting method,
(A) is an explanatory view of a drive sequence in the method of 256 gradations, (b) is a drive waveform diagram.
【図６】従来例の駆動方法及び駆動回路を示すもので、
（ａ）は駆動回路のブロック図、（ｂ）は１フレームの
構成を示す駆動シーケンスの説明図である。FIG. 6 shows a driving method and a driving circuit of a conventional example,
(A) is a block diagram of a drive circuit, (b) is an explanatory diagram of a drive sequence showing the configuration of one frame.
【図７】画面上に表示された、輝度レベル「７」と
「８」で作られる擬似中間調表示領域を示す説明図であ
る。FIG. 7 is an explanatory diagram showing a pseudo halftone display area made up of luminance levels “7” and “8”, which is displayed on the screen.
【図８】図７の１ラインＡ1−Ａ2をフレーム方向に考え
た場合の、従来例における時間軸方向（フレーム方向）
のサブフレーム点灯と明暗の関係を示す説明図である。FIG. 8 is a time axis direction (frame direction) in the conventional example when one line A 1 -A 2 in FIG. 7 is considered in the frame direction.
FIG. 3 is an explanatory diagram showing the relationship between sub-frame lighting and brightness.
【符号の説明】 １０、２０…入力端子、 １２…上位ビット分離回路、
１４…擬似中間調信号発生回路、 １６、２６…出力端
子、１８…加算回路、 ２２、３０…フレームメモリ、
２４、２４ａ、２４ｂ…演算回路、 ３２、３４…ライ
ンメモリ、３６…ドット・ライン遅延回路、 ＳＦ１〜
ＳＦ５…サブフレーム、〔ＳＦ１〕…付加サブフレー
ム。[Explanation of Codes] 10, 20 ... Input Terminal, 12 ... Upper Bit Separation Circuit,
14 ... Pseudo halftone signal generation circuit, 16, 26 ... Output terminal, 18 ... Addition circuit, 22, 30 ... Frame memory,
24, 24a, 24b ... Arithmetic circuit, 32, 34 ... Line memory, 36 ... Dot line delay circuit, SF1-
SF5 ... Subframe, [SF1] ... Additional subframe.
Claims (6)
て多階調画像を表示する表示装置において、前記１フレ
ームを、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成し、現画素の入力映像信号の
輝度レベルが、フレーム間で「２のｋ乗−１」のレベル
（ｋはｎ以下の整数）から「２のｋ乗」のレベルへ変化
したときに、前記現画素の「２のｋ乗」の輝度レベルを
ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム
〔ＳＦ１〕の点灯で表示してなることを特徴とする表示
装置の駆動方法。1. A display device for displaying a multi-gradation image by configuring one frame with a plurality of sub-frames, wherein the one frame includes n sub-frames SF with different relative ratios of luminance.
n to SF1 and an additional subframe [SF1] which is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as that of the subframe SF1 having the smallest luminance relative ratio. , When the luminance level of the input video signal of the current pixel changes from a level of “2 k −1” level (k is an integer of n or less) between frames to a level of “2 k power”. A driving method of a display device, wherein a luminance level of "2 to the power of k" of a pixel is displayed by turning on k subframes SFk to SF1 and an additional subframe [SF1].
て多階調画像を表示する表示装置において、前記１フレ
ームを、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成し、現画素の入力映像信号の
輝度レベルが、前記現画素の周囲に隣接する画素に対し
て、「２のｋ乗−１」のレベル（ｋはｎ以下の整数）か
ら「２のｋ乗」のレベルへ変化したときに、前記現画素
の「２のｋ乗」の輝度レベルをｋ個のサブフレームＳＦ
ｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕の点灯で表示
してなることを特徴とする表示装置の駆動方法。2. A display device for displaying a multi-gradation image by configuring one frame with a plurality of sub-frames, wherein the one frame is composed of n sub-frames SF with different relative ratios of luminance.
n to SF1 and an additional subframe [SF1] which is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as that of the subframe SF1 having the smallest luminance relative ratio. , The luminance level of the input video signal of the current pixel is from a level of "2 to the power of k-1" (k is an integer of n or less) to "2 to the power of k" for pixels adjacent to the periphery of the current pixel. , The luminance level of the current pixel "2 to the power of k" is changed to k subframes SF.
A method for driving a display device, wherein display is performed by lighting k to SF1 and an additional subframe [SF1].
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、前記入力映像信号を１
フレーム分遅延させるためのフレームメモリと、このフ
レームメモリに入力する現フレームの入力映像信号と前
記フレームメモリから出力する前フレームの入力映像信
号とを用いた演算によって、輝度レベルがフレーム間で
「２のｋ乗−１」のレベル（ｋはｎ以下の整数）から
「２のｋ乗」のレベルへ変化したことを判別し、ｋ個の
サブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号を出力する演算回路
とを具備してなることを特徴とする表示装置の駆動回
路。3. A display device for displaying a multi-gradation image by forming one frame with a plurality of sub-frames, wherein the one frame has n sub-frames SF with different relative ratios of luminance.
n to SF1 and an additional subframe [SF1] which is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as that of the subframe SF1 having the smallest relative luminance ratio. , Input video signal 1
A luminance level between frames is "2" by a calculation using a frame memory for delaying by a frame, an input video signal of the current frame input to this frame memory, and an input video signal of the previous frame output from the frame memory. Of the k subframes SFk to SF1 and the additional subframe [SF].
[1] A display circuit drive circuit for outputting a display drive signal for lighting.
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、前記入力映像信号を１
フレーム分遅延させるためのフレームメモリと、このフ
レームメモリに入力する現フレームの「２のｋ乗」レベ
ル（ｋはｎ以下の整数）の入力映像信号と、前記フレー
ムメモリから出力する前フレームの「２のｋ乗−１」レ
ベルの入力映像信号とをアドレスとし、ｋ個のサブフレ
ームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点
灯するための表示駆動信号をデータとして出力するＲＯ
Ｍとを具備してなることを特徴とする表示装置の駆動回
路。4. A display device for displaying a multi-gradation image by forming one frame with a plurality of sub-frames, wherein the one frame has n sub-frames SF having different relative ratios of luminance.
n to SF1 and an additional subframe [SF1] which is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as that of the subframe SF1 having the smallest relative luminance ratio. , Input video signal 1
A frame memory for delaying by a frame, an input video signal of "2 k power" level (k is an integer of n or less) of the current frame input to this frame memory, and a "of the previous frame output from the frame memory. RO for outputting the display drive signal for turning on the k subframes SFk to SF1 and the additional subframe [SF1] as data, with the input video signal of the level of 2k to the 1 ″ level as an address.
A drive circuit for a display device, comprising:
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、入力映像信号をドット
方向及びライン方向に遅延させるドット・ライン遅延回
路と、このドット・ライン遅延回路から取り出した現画
素と隣接画素の入力映像信号を用いた演算によって、現
画素の輝度レベルが隣接画素に対して「２のｋ乗−１」
のレベル（ｋはｎ以下の整数）から「２のｋ乗」のレベ
ルへ変化したことを判別し、ｋ個のサブフレームＳＦｋ
〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯するため
の表示駆動信号を出力する演算回路とを具備してなるこ
とを特徴とする表示装置の駆動回路。5. A display device for displaying a multi-gradation image by configuring one frame with a plurality of sub-frames, wherein the one frame includes n sub-frames SF having different relative ratios of luminance.
n to SF1 and an additional subframe [SF1] which is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as that of the subframe SF1 having the smallest relative luminance ratio. , The brightness level of the current pixel is calculated by using the dot line delay circuit that delays the input video signal in the dot direction and the line direction, and the calculation using the input video signal of the current pixel and the adjacent pixel extracted from this dot line delay circuit. "2 to the power of k-1" for adjacent pixels
Level (k is an integer equal to or less than n) is changed to a level of “2 to the power of k”, and k subframes SFk
~ SF1 and an arithmetic circuit for outputting a display drive signal for lighting the additional sub-frame [SF1], a drive circuit for a display device.
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、入力映像信号をドット
方向及びライン方向に遅延させるドット・ライン遅延回
路と、このドット・ライン遅延回路から取り出した現画
素の「２のｋ乗」レベルの入力映像信号と、前記ドット
・ライン遅延回路から取り出した隣接画素の「２のｋ乗
−１」レベルの入力映像信号とをアドレスとし、ｋ個の
サブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする表示装置
の駆動回路。6. In a display device for displaying a multi-gradation image by forming one frame with a plurality of sub-frames, the one frame includes n sub-frames SF having different relative ratios of luminance.
n to SF1 and an additional subframe [SF1] which is arranged at an arbitrary position in the arrangement of the subframes SFn to SF1 and has the same luminance as that of the subframe SF1 having the smallest relative luminance ratio. A dot-line delay circuit for delaying the input video signal in the dot direction and the line direction, an input video signal of the "2 kth power" level of the current pixel extracted from the dot-line delay circuit, and the dot-line delay The input video signal of the level "2 to the power of k-1" of the adjacent pixel extracted from the circuit is used as an address, and the k subframes SFk to SF1 and the additional subframe [SF
1] A drive circuit for a display device, comprising: a ROM that outputs, as data, a display drive signal for lighting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34869295A JP3493864B2 (en) | 1995-12-19 | 1995-12-19 | Display device driving method and driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34869295A JP3493864B2 (en) | 1995-12-19 | 1995-12-19 | Display device driving method and driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09171368A true JPH09171368A (en) | 1997-06-30 |
| JP3493864B2 JP3493864B2 (en) | 2004-02-03 |
Family
ID=18398720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34869295A Expired - Fee Related JP3493864B2 (en) | 1995-12-19 | 1995-12-19 | Display device driving method and driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493864B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414657B1 (en) | 1997-12-10 | 2002-07-02 | Matsushita Electric Industrial Co., Ltd. | Detector for detecting pseudo-contour noise and display apparatus using the detector |
| KR20030071076A (en) * | 2002-02-27 | 2003-09-03 | 엘지전자 주식회사 | Method for controlling brightness of display device |
| US7518622B2 (en) | 2005-01-06 | 2009-04-14 | Victor Company Of Japan, Ltd. | Image display apparatus |
| JP2012053479A (en) * | 2011-10-26 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | Display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312529B2 (en) | 1995-04-07 | 2002-08-12 | 株式会社富士通ゼネラル | Display device driving method |
-
1995
- 1995-12-19 JP JP34869295A patent/JP3493864B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414657B1 (en) | 1997-12-10 | 2002-07-02 | Matsushita Electric Industrial Co., Ltd. | Detector for detecting pseudo-contour noise and display apparatus using the detector |
| US6812932B2 (en) | 1997-12-10 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Detector for detecting pseudo-contour noise and display apparatus using the detector |
| KR20030071076A (en) * | 2002-02-27 | 2003-09-03 | 엘지전자 주식회사 | Method for controlling brightness of display device |
| US7518622B2 (en) | 2005-01-06 | 2009-04-14 | Victor Company Of Japan, Ltd. | Image display apparatus |
| JP2012053479A (en) * | 2011-10-26 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3493864B2 (en) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100389514B1 (en) | Method and apparatus for driving a display device | |
| JP2004004606A (en) | Display method and display device using subfield method | |
| AU738827B2 (en) | Dynamic image correction method and dynamic image correction circuit for display Device | |
| JPH1098662A (en) | Driving device for self-light emitting display unit | |
| JP2002082647A (en) | Display device and display method | |
| JP2005321442A (en) | Dither processing circuit of display device | |
| JP2005141203A (en) | Image display method and apparatus | |
| JP3493864B2 (en) | Display device driving method and driving circuit | |
| JPH10319894A (en) | Picture image display device | |
| JPH0854852A (en) | Method for displaying halftone image on display panel | |
| JP3312529B2 (en) | Display device driving method | |
| JP2003302929A (en) | Plasma display device | |
| JP4759209B2 (en) | Image display device | |
| JP3449083B2 (en) | Display device driving method and driving circuit | |
| JP3521591B2 (en) | Error diffusion processing device for display device | |
| JP2003195801A (en) | Display device and gradation display method | |
| JPH11327497A (en) | Video signal processing device and display device | |
| EP1732055A1 (en) | Display device | |
| JPH10105116A (en) | Pseudo halftone image dislay device | |
| JP2006146172A (en) | Method of reducing deterioration of picture quality in multi-gradation display device | |
| JP3521592B2 (en) | Error diffusion processing device for display device | |
| JP2001282183A (en) | Gradation control device for pdp | |
| JPH09237060A (en) | Intermediate tone display circuit of display device | |
| JP2005128207A (en) | Driving method for display panel and display device | |
| EP1455331A1 (en) | Video coding method for a plasma display panel. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |