JPH10105116A - Pseudo halftone image dislay device - Google Patents
Pseudo halftone image dislay deviceInfo
- Publication number
- JPH10105116A JPH10105116A JP8277268A JP27726896A JPH10105116A JP H10105116 A JPH10105116 A JP H10105116A JP 8277268 A JP8277268 A JP 8277268A JP 27726896 A JP27726896 A JP 27726896A JP H10105116 A JPH10105116 A JP H10105116A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- panel
- signal
- gradations
- pseudo halftone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＤＰ（プラズマ
ディスプレイパネル）やＬＣＤＰ（液晶ディスプレイパ
ネル）を表示パネルとする表示装置において、誤差拡散
法や組織的ディザ法による擬似中間調画像を表示するた
めの擬似中間調画像表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device using a PDP (Plasma Display Panel) or an LCDP (Liquid Crystal Display Panel) as a display panel to display a pseudo halftone image by an error diffusion method or an organized dither method. And a pseudo-halftone image display device.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰが注目されている。このＰＤＰの駆動方式は、従来
のＣＲＴ駆動方式とは全く異なっており、ディジタル化
された映像入力信号による直接駆動方式である。したが
って、パネル面から発光される輝度階調は、扱う信号の
ビット数によって定まる。2. Description of the Related Art Recently, as a thin and lightweight display device, P
DP has been attracting attention. The driving method of this PDP is completely different from the conventional CRT driving method, and is a direct driving method using digitized video input signals. Therefore, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
【０００３】ＰＤＰは基本的特性の異なるＡＣ型とＤＣ
型の２方式に分けられる。ＡＣ型ＰＤＰでは、階調表示
に関し試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。[0003] PDPs are AC type and DC having fundamental characteristics different from each other.
Type. In the AC type PDP, there was only a report on the gradation display up to a maximum of 64 gradations at the prototype level, but a future 256 gradation method using the address / display separation type driving method (ADS subfield method) has been proposed. I have.
【０００４】このＡＤＳサブフィールド法は、例えば、
図２に示すように、１フレーム（又は１フィールド）
を、輝度の相対比が１、２、４、８、１６、３２、６
４、１２８の８個のサブフィールドで構成し、８画面の
輝度の組み合わせで２５６階調の表示を行う。それぞれ
のサブフィールドは、リフレッシュした１画面分のデー
タの書込みを行うアドレス期間とそのサブフィールドの
輝度レベルを決めるサスティン期間で構成される。アド
レス期間では、最初全画面同時に各ピクセルに初期的に
壁電荷が形成され、その後サスティンパルスが全画面に
与えられ表示を行う。サブフィールドの明るさはサステ
ィンパルスの数に比例し、所定の輝度に設定される。こ
のようにして２５６階調表示が実現される。The ADS subfield method, for example,
As shown in FIG. 2, one frame (or one field)
With relative luminance ratios of 1, 2, 4, 8, 16, 32, 6
It is composed of eight subfields of 4, 128, and displays 256 gradations by combining the luminance of eight screens. Each subfield is composed of an address period in which data for one refreshed screen is written and a sustain period for determining a luminance level of the subfield. In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.
【０００５】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。In the above-described AC driving method, as the number of gradations increases, the number of bits in an address period as a preparation period for lighting and emitting light in the panel within one frame period increases. The period becomes relatively short, and the maximum luminance decreases. As described above, since the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the emission luminance is reduced, and conversely, the signal to be handled is reduced. If the number of bits is reduced, the light emission luminance increases, but the gradation display decreases and the image quality deteriorates.
【０００６】入力信号のビット数よりも出力駆動信号の
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散法や組織的ディザ法に
よる処理は、擬似中間調を表現する処理であり、少ない
階調で濃淡表現する場合に用いられる。An error diffusion method or a systematic dither method for minimizing the shading error between the input signal and the emission luminance while reducing the number of bits of the output drive signal from the number of bits of the input signal is a pseudo-intermediate process. This is a process for expressing a tone, and is used when expressing shades with a small number of tones.
【０００７】従来の一般的な誤差拡散回路１０は、図３
に示すように構成されている。この回路１０において、
入力端子１２にｎ（例えば８）ビット（Ｎ（例えば２５
６）階調に対応）の原画素Ａｉ，ｊの映像信号が入力
し、垂直方向加算回路１４、水平方向加算回路１６を
経、さらにビット変換回路１８でビット数をｍ（例えば
４）（ｍ≦ｎ−１）ビット（Ｍ（例えば１６）階調に対
応）に減らす処理をしてパネル駆動回路（図示省略）を
経て表示パネルとしてのＰＤＰ２０を発光する。A conventional general error diffusion circuit 10 is shown in FIG.
It is configured as shown in FIG. In this circuit 10,
N (for example, 8) bits (N (for example, 25
6) The video signal of the original pixel Ai, j (corresponding to the gradation) is input, passes through the vertical direction addition circuit 14, the horizontal direction addition circuit 16, and furthermore, the bit number is m (for example, 4) (m ≦ n−1) bits (corresponding to M (for example, 16) gradations), and the PDP 20 as a display panel emits light via a panel drive circuit (not shown).
【０００８】誤差検出回路２２は、水平方向加算回路１
６から出力した誤差拡散信号を予めＲＯＭ等に記憶され
たデータと比較してその誤差を検出し、誤差荷重回路２
４、２６は、この検出信号に所定の係数を掛けて重み付
けをして出力し、ｈライン遅延回路２８は、誤差荷重回
路２４の出力信号を遅延させｈライン前の画素で生じた
再現誤差として垂直方向加算回路１４へ出力し、ｄドッ
ト遅延回路３０は、誤差荷重回路２６の出力信号を遅延
させｄドット前の画素で生じた再現誤差として水平方向
加算回路１６へ出力する。The error detection circuit 22 includes a horizontal addition circuit 1
6 is compared with data previously stored in a ROM or the like to detect the error, and an error weighting circuit 2
4 and 26 multiply this detection signal by a predetermined coefficient and weight it, and output it. The h-line delay circuit 28 delays the output signal of the error load circuit 24 and outputs the detected signal as a reproduction error generated in a pixel before the h-line. The signal is output to the vertical direction addition circuit 14, and the d-dot delay circuit 30 delays the output signal of the error load circuit 26 and outputs it to the horizontal direction addition circuit 16 as a reproduction error generated in a pixel before d dots.
【０００９】この結果、ビット変換回路１８の出力端子
には、図４に示すように、瞬間的には実線の階段状のよ
うな４ビットで表される発光輝度レベルの信号が出力さ
れるにも拘らず、実際は、前記実線の階段の上下の発光
輝度レベルが所定の割合で交互に出力されるので、平均
化された状態で認識され、点線のようなｙ＝ｘの補正輝
度線となる。As a result, as shown in FIG. 4, a signal of a light emission luminance level represented by four bits, such as a stepped solid line, is output to the output terminal of the bit conversion circuit 18 instantaneously. Nevertheless, in practice, the light emission luminance levels above and below the solid line stairs are alternately output at a predetermined ratio, so that they are recognized in an averaged state and become a corrected luminance line of y = x like a dotted line. .
【００１０】[0010]
【発明が解決しようとする課題】ところが、パソコン映
像信号を入力信号として誤差拡散処理を行うと、誤差拡
散に起因する擬似紋様が現われるという問題があった。
これは、パソコン映像信号がディジタルで入力するた
め、アナログ的ノイズを含まず、同一レベルが連続して
入力して、誤差拡散に起因する擬似紋様が現われると考
えられる。However, when error diffusion processing is performed using a personal computer video signal as an input signal, there is a problem that a pseudo pattern due to error diffusion appears.
It is considered that since the personal computer video signal is input digitally, analog noise is not included and the same level is input continuously, and a pseudo pattern due to error diffusion appears.
【００１１】本出願人は、上述のような問題に鑑み、入
力する映像信号がパソコン映像信号か一般映像信号かに
よって、誤差拡散処理を行うか否かを選択するととも
に、１フレームのサブフィールド数を切り換えるように
して擬似紋様が発生しないようにすることを目的とし
て、図５に示すような誤差拡散による擬似中間調画像表
示装置を既に提案している（特開平７−１４０９２
３）。In view of the above problems, the present applicant selects whether or not to perform error diffusion processing depending on whether an input video signal is a personal computer video signal or a general video signal, and determines the number of subfields in one frame. For the purpose of preventing the generation of a pseudo pattern by switching the image, a pseudo halftone image display apparatus using error diffusion as shown in FIG. 5 has already been proposed (JP-A-7-14092).
3).
【００１２】図５において、３２は映像処理部、３４は
映像表示部を表し、映像処理部３２は映像信号切換部３
６、誤差拡散回路１０及び信号選択部３８からなり、映
像表示部３４はＰＤＰ２０及びパネル制御駆動部４０か
らなり、このパネル制御駆動部４０は、パソコン映像用
６ビットメモリ４２、一般映像用４ビットメモリ４４、
ビット切換部４６及びアドレス制御部４８からなってい
る。In FIG. 5, reference numeral 32 denotes a video processing unit, 34 denotes a video display unit, and the video processing unit 32 is a video signal switching unit 3.
6, the error diffusion circuit 10 and the signal selection unit 38, the video display unit 34 comprises the PDP 20 and the panel control drive unit 40, and the panel control drive unit 40 is a 6-bit memory 42 for personal computer video and a 4-bit for general video. Memory 44,
It comprises a bit switching section 46 and an address control section 48.
【００１３】以上のような構成において、切換信号入力
端子５０に入力した切換信号によりパソコン映像信号入
力端子５２に入力したパソコン映像信号を選択したもの
とすると、映像信号切換部３６が入力端子５２に入力し
たパソコン映像信号を選択し、信号選択部３８が誤差拡
散回路１０を経ないパソコン映像信号を選択してＰＤＰ
２０へ出力する。また、ビット切換部４６はパソコン映
像用６ビットメモリ４２のデータを選択し、このデータ
はアドレス制御部４８を介してＰＤＰ２０へ送られる。
このため、ＰＤＰ２０は、信号選択部３８からの誤差拡
散しない映像信号と、アドレス制御部４８からのアドレ
ス信号により画像が得られる。このときの画像は、パソ
コン映像用６ビットメモリ４２のデータを使用すること
により、パソコンに必要な階調が得られるとともに、誤
差拡散処理をしないから、それに起因する擬似紋様が発
生しないものとなる。In the above-described configuration, if the personal computer video signal input to the personal computer video signal input terminal 52 is selected by the switching signal input to the switching signal input terminal 50, the video signal switching unit 36 The input PC video signal is selected, and the signal selection unit 38 selects a PC video signal that does not pass through the error diffusion circuit 10 and selects the PDP.
Output to 20. The bit switching unit 46 selects data in the personal computer video 6-bit memory 42, and this data is sent to the PDP 20 via the address control unit 48.
Therefore, the PDP 20 can obtain an image based on the video signal without error diffusion from the signal selection unit 38 and the address signal from the address control unit 48. By using the data of the personal computer video 6-bit memory 42, the image at this time can obtain the gradation necessary for the personal computer and does not perform the error diffusion processing, so that a pseudo pattern caused by the error does not occur. .
【００１４】切換信号入力端子５０に入力した切換信号
により一般映像信号入力端子５４に入力した一般映像信
号を選択したものとすると、映像信号切換部３６が入力
端子５４に入力した一般映像信号を選択し、信号選択部
３８は誤差拡散回路１０を経た一般映像信号を選択して
ＰＤＰ２０へ出力する。また、ビット切換部４６は一般
映像用４ビットメモリ４４のデータを選択し、このデー
タはアドレス制御部４８を介してＰＤＰ２０へ送られ
る。このため、ＰＤＰ２０は、信号選択部３８からの誤
差拡散した映像信号と、アドレス制御部４８からのアド
レス信号により画像が得られる。このときの画像は、一
般映像用４ビットメモリ４４のデータを使用することに
より、１フレームのサブフレーム数、サスティンパルス
数などが切り換えられるので、パソコン映像用６ビット
メモリ４２のデータを使用する場合よりもサスティン期
間を長くとれ、輝度及びコントラストの高い映像とな
る。Assuming that the general video signal input to the general video signal input terminal 54 is selected by the switching signal input to the switching signal input terminal 50, the video signal switching unit 36 selects the general video signal input to the input terminal 54. Then, the signal selection unit 38 selects the general video signal that has passed through the error diffusion circuit 10 and outputs it to the PDP 20. Further, the bit switching section 46 selects data of the general video 4-bit memory 44, and this data is sent to the PDP 20 via the address control section 48. Therefore, the PDP 20 can obtain an image based on the error-diffused video signal from the signal selection unit 38 and the address signal from the address control unit 48. At this time, the number of sub-frames and the number of sustain pulses of one frame can be switched by using the data of the general video 4-bit memory 44, so that the data of the personal computer video 6-bit memory 42 is used. A longer sustain period can be obtained, and an image with high brightness and contrast can be obtained.
【００１５】しかしながら、図５に示した既提案の表示
装置では、入力映像信号がパソコン映像信号か一般映像
信号かでＰＤＰ２０の駆動階調数を切り換え（６ビット
階調と４ビット階調の切り換え）ているが、誤差拡散回
路１０の出力ビット数（階調数）が固定（４ビット階
調）なので、パネル駆動電流の飽和を避けるために、パ
ネル駆動監視部を設けてＰＤＰ２０の駆動階調数の最適
化を図る（例えば、明るい画面表示時にはパネル駆動信
号のビット数を減らす）ような構成を考えた場合、ＰＤ
Ｐ２０の駆動階調数の増減に応じて誤差拡散回路１０の
出力ビット数の増減制御をすることができず、階調数変
化による画質の劣化が生じるという問題点があった。However, in the proposed display device shown in FIG. 5, the number of driving gradations of the PDP 20 is switched depending on whether the input video signal is a personal computer video signal or a general video signal (switching between 6-bit gradation and 4-bit gradation). However, since the number of output bits (the number of gradations) of the error diffusion circuit 10 is fixed (four-bit gradation), a panel driving monitoring unit is provided to avoid saturation of the panel driving current, and the driving gradation of the PDP 20 is provided. Considering a configuration for optimizing the number (for example, reducing the number of bits of the panel drive signal when displaying a bright screen), the PD
The increase / decrease of the number of output bits of the error diffusion circuit 10 cannot be controlled in accordance with the increase / decrease of the number of drive gradations of P20, and there is a problem that the image quality is deteriorated due to the change of the number of gradations.
【００１６】本発明は、上述の問題点に鑑みてなされた
もので、映像表示側で表示パネルの駆動階調数（表示ビ
ット数）の最適化を図るようにした表示装置において、
この階調数変化による画質の劣化を防止できる擬似中間
調画像表示装置を得ることを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a display device which optimizes the number of display gradations (the number of display bits) of a display panel on an image display side is provided.
It is an object of the present invention to obtain a pseudo halftone image display device which can prevent the deterioration of the image quality due to the change in the number of gradations.
【００１７】[0017]
【課題を解決するための手段】本発明は、Ｎ階調の入力
映像信号に擬似中間調処理を行い、Ｍ階調（Ｍ≦Ｎ−
１）の表示信号に変換して出力する擬似中間調処理回路
と、この擬似中間調処理回路の出力信号に基づいてパネ
ル駆動信号を出力するパネル駆動回路と、このパネル駆
動回路の出力信号に基づいて擬似中間調画像を表示する
表示パネルと、パネル駆動回路の出力信号に基づいて、
表示パネルの駆動階調数を最適化するためのパネル駆動
制御信号をパネル駆動回路へ出力するとともに、表示パ
ネルの駆動状態を示すパネル駆動状態信号を出力するパ
ネル駆動監視回路と、このパネル駆動監視回路のパネル
駆動状態信号に基づいて、擬似中間調処理回路における
出力信号の階調数Ｍを、表示パネルの駆動階調数に可変
設定する出力階調数設定回路とを具備してなることを特
徴とするものである。According to the present invention, pseudo halftone processing is performed on an input video signal of N gradations, and M gradations (M ≦ N−
1) a pseudo halftone processing circuit that converts the display signal into a display signal and outputs the display signal; a panel drive circuit that outputs a panel drive signal based on the output signal of the pseudo halftone processing circuit; And a display panel for displaying a pseudo halftone image based on an output signal of a panel driving circuit.
A panel drive monitoring circuit for outputting a panel drive control signal for optimizing the number of drive gradations of the display panel to the panel drive circuit and outputting a panel drive state signal indicating a drive state of the display panel; An output gradation number setting circuit for variably setting the gradation number M of the output signal in the pseudo halftone processing circuit to the driving gradation number of the display panel based on the panel driving state signal of the circuit. It is a feature.
【００１８】Ｎ階調の入力映像信号が擬似中間調処理回
路（例えば誤差拡散回路）で擬似中間調処理（例えば誤
差拡散処理）され、Ｍ階調の表示信号としてパネル駆動
回路に入力すると、このパネル駆動回路から駆動信号が
表示パネルに入力して擬似中間調画像が表示される。パ
ネル駆動回路からの駆動信号がパネル駆動監視回路に入
力すると、このパネル駆動監視回路から出力するパネル
駆動制御信号によって、パネル駆動回路の出力信号の階
調数が、表示パネルの駆動階調数を最適化する値に制御
される。例えば表示レベルが所定値以下の画面（例えば
暗い画面）については、出力信号の階調数を当初の表示
信号の階調数Ｍ（例えば６４）と等しくし、表示レベル
が所定値を越えた明るい画面については、出力信号の階
調数を当初の表示信号の階調数Ｍより小さい値（例えば
３２）とし、表示レベルが所定値以下の画面に戻ると、
出力信号の階調数を当初の値（例えば６４）に戻すよう
な制御がなされる。When an input video signal of N gradations is subjected to pseudo halftone processing (for example, error diffusion processing) in a pseudo halftone processing circuit (for example, error diffusion circuit) and input to a panel drive circuit as a display signal of M gradations, A driving signal is input from the panel driving circuit to the display panel, and a pseudo halftone image is displayed. When a driving signal from the panel driving circuit is input to the panel driving monitoring circuit, the panel driving control signal output from the panel driving monitoring circuit determines the number of gradations of the output signal of the panel driving circuit and the number of driving gradations of the display panel. It is controlled to the value to be optimized. For example, for a screen whose display level is equal to or lower than a predetermined value (for example, a dark screen), the number of gradations of the output signal is set equal to the initial number M of gradations of the display signal (for example, 64), and the display level exceeds the predetermined value. As for the screen, when the number of tones of the output signal is set to a value (for example, 32) smaller than the number of tones M of the initial display signal, and when the display level returns to the screen of a predetermined value or less,
Control is performed so that the number of gradations of the output signal returns to the initial value (for example, 64).
【００１９】また、パネル駆動回路からの駆動信号がパ
ネル駆動監視回路に入力すると、このパネル駆動監視回
路から表示パネルの駆動状態を示すパネル駆動状態信号
が出力し、出力階調数設定回路に入力するので、この出
力階調数設定回路は、擬似中間調処理回路における出力
信号の階調数Ｍを、表示パネルの駆動階調数（例えば６
４又は３２）に可変設定する。このため、表示パネルの
駆動階調数の変化に応じて擬似中間調処理回路における
出力信号の階調数が可変し、階調数変化に起因する画質
の劣化を防止できる。When a driving signal from the panel driving circuit is input to the panel driving monitoring circuit, a panel driving state signal indicating the driving state of the display panel is output from the panel driving monitoring circuit and input to the output gradation number setting circuit. Therefore, this output gradation number setting circuit sets the gradation number M of the output signal in the pseudo halftone processing circuit to the driving gradation number (for example, 6
4 or 32). For this reason, the number of gradations of the output signal in the pseudo halftone processing circuit is varied in accordance with the change in the number of driving gradations of the display panel, and it is possible to prevent the deterioration of the image quality due to the change in the number of gradations.
【００２０】[0020]
【発明の実施の形態】本発明の一実施形態例を図１を用
いて説明する。図１において図３、図５と同一部分は同
一符号とする。図１において、５６は映像処理部、５８
は映像表示部を表す。前記映像処理部５６は、誤差拡散
回路６０、出力階調数設定回路６２及び比較データ設定
回路６４で構成され、前記映像表示部５８は、パネル駆
動回路６６、ＰＤＰからなる表示パネル６８及びパネル
駆動監視回路７０で構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIG. In FIG. 1, the same parts as those in FIGS. 3 and 5 are denoted by the same reference numerals. In FIG. 1, reference numeral 56 denotes a video processing unit;
Represents an image display unit. The image processing unit 56 includes an error diffusion circuit 60, an output gradation number setting circuit 62, and a comparison data setting circuit 64. The image display unit 58 includes a panel driving circuit 66, a display panel 68 including a PDP, and a panel driving circuit. The monitoring circuit 70 is configured.
【００２１】前記誤差拡散回路６０は、図５の場合とほ
ぼ同様に、入力端子１２に順次結合された垂直方向加算
回路１４、水平方向加算回路１６及びビット変換回路１
８ａと、水平方向加算回路１６の出力側に結合された誤
差検出回路２２ａと、この誤差検出回路２２ａの出力側
に結合された誤差荷重回路２４、２６と、この誤差荷重
回路２４、２６の出力信号を遅延させ再現誤差として前
記垂直方向加算回路１４、水平方向加算回路１６へ出力
するｈライン遅延回路２８、ｄドット遅延回路３０とか
らなっている。前記パネル駆動監視回路７０は、パネル
駆動制御部７２と駆動電流監視部７４を具備している。The error diffusion circuit 60 comprises a vertical addition circuit 14, a horizontal addition circuit 16 and a bit conversion circuit 1, which are sequentially connected to the input terminal 12, in substantially the same manner as in FIG.
8a, an error detection circuit 22a coupled to the output side of the horizontal direction addition circuit 16, error load circuits 24 and 26 coupled to the output side of the error detection circuit 22a, and outputs of the error load circuits 24 and 26. It comprises an h-line delay circuit 28 and a d-dot delay circuit 30 which delay the signal and output it as a reproduction error to the vertical direction adder circuit 14, the horizontal direction adder circuit 16, and the like. The panel drive monitoring circuit 70 includes a panel drive control unit 72 and a drive current monitoring unit 74.
【００２２】つぎに前記実施形態例の作用を説明する。
入力端子１２にｎ（例えば８）ビット（Ｎ（例えば２５
６）階調に対応）の原画素Ａｉ，ｊの映像信号が入力す
ると、垂直方向加算回路１４及び水平方向加算回路１６
によって原画素より過去に生じた再現誤差を加算して誤
差拡散信号が得られ、さらにビット変換回路１８ａでビ
ット数をｍ（例えば６）（ｍ≦ｎ−１）ビット（Ｍ（例
えば６４）階調に対応）に減らす処理をし、表示信号と
して映像表示部５８のパネル駆動回路６６に入力する。
すると、このパネル駆動回路６６から駆動信号（例え
ば、ｍビット（Ｍ階調）のサブフィールド画面表示用の
映像信号とアドレス信号）が表示パネル６８に入力し、
表示パネル６８で誤差拡散による擬似中間調画像が表示
される。Next, the operation of the embodiment will be described.
N (for example, 8) bits (N (for example, 25
6) When the video signal of the original pixel Ai, j (corresponding to the gradation) is input, the vertical direction adding circuit 14 and the horizontal direction adding circuit 16
Thus, an error diffusion signal is obtained by adding a reproduction error generated in the past from the original pixel, and the number of bits is increased by m (for example, 6) (m ≦ n−1) bits (M (for example, 64)) by the bit conversion circuit 18a. (Corresponding to the tone), and the resulting signal is input to the panel drive circuit 66 of the video display unit 58 as a display signal.
Then, a driving signal (for example, a video signal and an address signal for displaying an m-bit (M gradation) subfield screen display) from the panel driving circuit 66 is input to the display panel 68,
A pseudo halftone image is displayed on the display panel 68 by error diffusion.
【００２３】誤差検出回路２２ａは、水平方向加算回路
１６から出力する誤差拡散信号を予めＲＯＭ等に記憶さ
れたデータと比較してその誤差を検出し、誤差荷重回路
２４、２６は、この検出信号に所定の係数を掛けて重み
付けをして出力し、ｈライン遅延回路２８は、誤差荷重
回路２４の出力信号を遅延させｈライン前の画素で生じ
た再現誤差として垂直方向加算回路１４へ出力し、ｄド
ット遅延回路３０は、誤差荷重回路２６の出力信号を遅
延させｄドット前の画素で生じた再現誤差として水平方
向加算回路１６へ出力する。The error detection circuit 22a compares the error diffusion signal output from the horizontal direction addition circuit 16 with data stored in a ROM or the like in advance to detect the error, and the error load circuits 24 and 26 detect the error signal. The h-line delay circuit 28 delays the output signal of the error load circuit 24 and outputs the delayed signal to the vertical direction addition circuit 14 as a reproduction error generated at the pixel before the h-th line. , The d-dot delay circuit 30 delays the output signal of the error load circuit 26 and outputs the delayed signal to the horizontal direction adder circuit 16 as a reproduction error generated at the pixel before d-dot.
【００２４】パネル駆動回路６６からの駆動信号がパネ
ル駆動監視回路７０に入力すると、このパネル駆動監視
回路７０のパネル駆動制御部７２からパネル駆動制御信
号がパネル駆動回路６６へ出力して、パネル駆動回路６
６の出力信号のビット数が、表示パネル６８の駆動階調
数を最適化する値に制御される。具体的には、パネル駆
動監視回路７０のパネル駆動制御部７２が、パネル駆動
回路６６から表示パネル６８へ供給される制御電流又は
制御電圧を検出しパネル駆動回路６６を制御することに
よって、パネル駆動階調数の最適化が図られる。When a drive signal from the panel drive circuit 66 is input to the panel drive monitor circuit 70, a panel drive control signal is output from the panel drive control section 72 of the panel drive monitor circuit 70 to the panel drive circuit 66, and the panel drive Circuit 6
The number of bits of the output signal of No. 6 is controlled to a value that optimizes the number of driving gradations of the display panel 68. More specifically, the panel drive control unit 72 of the panel drive monitoring circuit 70 detects the control current or control voltage supplied from the panel drive circuit 66 to the display panel 68 and controls the panel drive circuit 66, thereby controlling the panel drive. The number of gradations can be optimized.
【００２５】例えば表示レベルが所定値以下の画面（例
えば暗い画面）については、出力信号のビット数を当初
の表示信号のビット数ｍ（例えば６）と等しくし、表示
レベルが所定値を越えた明るい画面については、出力信
号のビット数を当初の表示信号のビット数ｍより小さい
値（例えば５）とし、表示レベルが所定値以下の画面に
戻ると、出力信号のビット数を当初の値（例えば６）に
戻すような制御がなされる。For example, for a screen whose display level is lower than a predetermined value (for example, a dark screen), the number of bits of the output signal is made equal to the initial number of bits m of the display signal (for example, 6), and the display level exceeds the predetermined value. For a bright screen, the number of bits of the output signal is set to a value smaller than the number of bits m of the original display signal (for example, 5), and when the display level returns to a screen below a predetermined value, the number of bits of the output signal is set to the initial value ( For example, control to return to 6) is performed.
【００２６】パネル駆動回路６６からの駆動信号がパネ
ル駆動監視回路７０に入力すると、このパネル駆動監視
回路７０の駆動電流監視部７４から表示パネル６８の駆
動状態を示すパネル駆動状態信号が出力する。このパネ
ル駆動状態信号は、表示パネル６８の駆動ビット数、駆
動サブフィールド数又は駆動階調数を表す信号からなっ
ている。When a drive signal from the panel drive circuit 66 is input to the panel drive monitor circuit 70, a panel drive state signal indicating the drive state of the display panel 68 is output from the drive current monitor 74 of the panel drive monitor circuit 70. The panel drive state signal is a signal representing the number of drive bits, the number of drive subfields, or the number of drive gray levels of the display panel 68.
【００２７】出力階調数設定回路６２は、上述のパネル
駆動状態信号に基づいて、誤差拡散回路６０における表
示信号のビット数ｍ（階調数Ｍに対応）を、表示パネル
６８の駆動階調数に対応したビット数に可変設定する。
例えば、表示パネル６８の駆動ビット数の６と５を表す
パネル駆動状態信号が「１」と「０」であるとすると、
パネル駆動状態信号が「１」のときには、出力階調数設
定回路６２によってビット変換回路１８ａのビット数ｍ
が対応した値（例えば６）に設定され、パネル駆動状態
信号が「０」のときには、出力階調数設定回路６２によ
ってビット変換回路１８ａのビット数ｍが対応した値
（例えば５）に設定される。The output gradation number setting circuit 62 determines the bit number m (corresponding to the gradation number M) of the display signal in the error diffusion circuit 60 on the basis of the above-mentioned panel driving state signal. Variable setting to the number of bits corresponding to the number.
For example, assuming that the panel drive state signals indicating the drive bit numbers 6 and 5 of the display panel 68 are “1” and “0”,
When the panel drive state signal is "1", the output gradation number setting circuit 62 sets the bit number m of the bit conversion circuit 18a.
Is set to a corresponding value (eg, 6), and when the panel drive state signal is “0”, the number of bits m of the bit conversion circuit 18a is set to a corresponding value (eg, 5) by the output gradation number setting circuit 62. You.
【００２８】また、比較データ設定回路６４は、上述の
パネル駆動状態信号に基づいて、誤差検出回路２２ａの
ＲＯＭ等に記憶された比較データを、表示パネル６８の
駆動階調数に対応した比較データに設定する（すなわち
ビット変換回路１８ａのビット数ｍに対応した比較デー
タに設定する）。例えば、パネル駆動状態信号が「１」
のときには（ビット変換回路１８ａのビット数ｍが６の
ときには）、比較データ設定回路６４によって誤差検出
回路２２ａのＲＯＭ等に記憶された２種類の比較データ
の一方（ｍが６のときに対応する比較データ）が設定さ
れ、パネル駆動状態信号が「０」のときには（ビット変
換回路１８ａのビット数ｍが５のときには）、比較デー
タ設定回路６４によって誤差検出回路２２ａのＲＯＭ等
に記憶された２種類の比較データの他方（ｍが５のとき
に対応する比較データ）が設定される。The comparison data setting circuit 64 converts the comparison data stored in the ROM or the like of the error detection circuit 22a into the comparison data corresponding to the number of driving gradations of the display panel 68 based on the panel driving state signal. (That is, set to comparison data corresponding to the bit number m of the bit conversion circuit 18a). For example, when the panel drive state signal is “1”
(When the bit number m of the bit conversion circuit 18a is 6), one of the two types of comparison data stored in the ROM or the like of the error detection circuit 22a by the comparison data setting circuit 64 (corresponding to the case where m is 6). When the panel drive state signal is "0" (when the bit number m of the bit conversion circuit 18a is 5), the comparison data setting circuit 64 stores the 2 stored in the ROM or the like of the error detection circuit 22a. The other of the types of comparison data (comparison data corresponding when m is 5) is set.
【００２９】このため、パネル駆動回路６６の出力信号
のビット数が表示パネル６８の駆動階調数を最適化する
値（例えば５）に制御されると、パネル駆動状態信号に
よって、出力階調数設定回路６２が誤差拡散回路６０の
出力信号のビット数ｍを、表示パネル６８の駆動階調数
に対応したビット数（例えば５）に可変設定するので、
パネル駆動電流の飽和を避けるために表示パネル６８の
駆動階調数の最適化を図ることができるとともに、表示
パネル６８の駆動階調数の変化に応じて誤差拡散回路６
０の出力信号のビット数を可変して階調数変化に起因す
る画質の劣化を防止できる。Therefore, when the number of bits of the output signal of the panel drive circuit 66 is controlled to a value (for example, 5) that optimizes the number of drive gradations of the display panel 68, the number of output gradations is controlled by the panel drive state signal. Since the setting circuit 62 variably sets the number of bits m of the output signal of the error diffusion circuit 60 to the number of bits (for example, 5) corresponding to the number of driving gradations of the display panel 68,
In order to avoid saturation of the panel drive current, the number of drive gradations of the display panel 68 can be optimized, and the error diffusion circuit 6 can be changed according to the change in the number of drive gradations of the display panel 68.
By changing the number of bits of the output signal of 0, it is possible to prevent the image quality from deteriorating due to the change in the number of gradations.
【００３０】前記実施形態例では、パネル駆動電流の飽
和を避けるために、表示パネルの駆動ビット数が６と５
の２種類の状態に変化し、これに対応してパネル駆動状
態信号が「１」と「０」の２種類の状態に変化し、パネ
ル駆動状態信号「１」と「０」に対応してビット変換回
路のビット数ｍがそれぞれ６と５に設定される場合につ
いて説明してが、本発明はこれに限るものでなく、表示
パネルの駆動ビット数が３種類以上の状態（例えば６と
５と４）に変化し、これに対応してパネル駆動状態信号
が３種類以上の状態（「１０」と「０１」と「００」）
に変化し、これに対応してビット変換回路のビット数ｍ
が対応した値（例えば６と５と４）に設定される場合に
ついても利用することができる。また、表示ビット数に
ついて説明しているが、これに限らず表示階調数（例え
ば６４階調や５５階調）に対応した値でもよい。In the embodiment, in order to avoid saturation of the panel drive current, the number of drive bits of the display panel is set to 6 or 5 bits.
, And the panel driving state signal changes to two states of “1” and “0” in response to this, and the panel driving state signal changes to two states of “1” and “0”. The case where the bit number m of the bit conversion circuit is set to 6 and 5, respectively, is described. However, the present invention is not limited to this, and the number of drive bits of the display panel is three or more (for example, 6 and 5). And 4), and correspondingly, the panel drive state signal has three or more states (“10”, “01”, and “00”).
And the bit number m of the bit conversion circuit corresponding to this
Is set to a corresponding value (for example, 6, 5, and 4). Although the number of display bits has been described, the present invention is not limited to this, and a value corresponding to the number of display gradations (for example, 64 gradations or 55 gradations) may be used.
【００３１】前記実施形態例では、擬似中間調処理回路
が誤差拡散処理法によって擬似中間調処理を行う誤差拡
散回路の場合について説明したが、本発明はこれに限る
ものでなく、擬似中間調処理回路が組織的ディザ法によ
って擬似中間調処理を行う組織的ディザ回路の場合につ
いても利用することができる。In the above embodiment, the case where the pseudo halftone processing circuit is an error diffusion circuit that performs pseudo halftone processing by an error diffusion processing method has been described. However, the present invention is not limited to this. The present invention can also be applied to the case where the circuit is a systematic dither circuit that performs pseudo halftone processing by the systematic dither method.
【００３２】前記実施形態例では、映像表示部の表示パ
ネルがＰＤＰの場合について説明したが、本発明はこれ
に限るものでなく、ディジタルディスプレイパネル（例
えばＬＣＤＰ）の場合についても利用することができ
る。In the above embodiment, the case where the display panel of the video display unit is a PDP has been described. However, the present invention is not limited to this, and the present invention can be applied to the case of a digital display panel (for example, LCDP). .
【００３３】[0033]
【発明の効果】本発明による擬似中間調画像表示装置
は、擬似中間調処理回路（例えば誤差拡散回路）、パネ
ル駆動回路、表示パネル（例えばＰＤＰ）、パネル駆動
監視回路及び出力階調数設定回路を具備し、パネル駆動
監視回路から出力するパネル駆動制御信号によって、パ
ネル駆動回路の出力信号の階調数が表示パネルの駆動階
調数を最適化する値に制御されると、出力階調数設定回
路が、パネル駆動状態信号に基づいて、擬似中間調処理
回路における出力信号の階調数Ｍを表示パネルの駆動階
調数に可変設定するので、パネル駆動電流の飽和を避け
るために表示パネルの駆動階調数の最適化を図ることが
できるとともに、表示パネルの駆動階調数の変化に応じ
て擬似中間調処理回路における出力信号の階調数を可変
し、階調数変化に起因する画質の劣化を防止できる。The pseudo halftone image display device according to the present invention comprises a pseudo halftone processing circuit (for example, an error diffusion circuit), a panel driving circuit, a display panel (for example, a PDP), a panel driving monitoring circuit, and an output gradation number setting circuit. When the number of gradations of the output signal of the panel driving circuit is controlled to a value that optimizes the number of driving gradations of the display panel by the panel driving control signal output from the panel driving monitoring circuit, The setting circuit variably sets the number of gradations M of the output signal in the pseudo halftone processing circuit to the number of driving gradations of the display panel based on the panel driving state signal. In addition to optimizing the number of driving gradations, the number of gradations of the output signal in the pseudo halftone processing circuit is varied according to the change in the number of driving gradations of the display panel. The deterioration of image quality can be prevented.
【図１】本発明による擬似中間調画像表示装置の一実施
形態例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a pseudo halftone image display device according to the present invention.
【図２】サブフィールド法で２５６階調を表示する場合
の駆動シーケンスと駆動波形図である。FIG. 2 is a driving sequence and a driving waveform diagram when displaying 256 gradations by a subfield method.
【図３】一般的な擬似中間調画像表示装置に用いられる
誤差拡散回路のブロック図である。FIG. 3 is a block diagram of an error diffusion circuit used in a general pseudo halftone image display device.
【図４】図３の場合においてｎ＝８（階調数２５６に対
応）、ｍ＝４（階調数１６に対応）のときの駆動信号対
発光輝度レベルの特性図である。FIG. 4 is a characteristic diagram of a driving signal versus a light emission luminance level when n = 8 (corresponding to 256 gradations) and m = 4 (corresponding to 16 gradations) in the case of FIG. 3;
【図５】既提案の擬似中間調画像表示装置のブロック図
である。FIG. 5 is a block diagram of a pseudo-halftone image display device already proposed.
１０、６０…誤差拡散回路、 １２…入力端子、 １４
…垂直方向加算回路、１６…水平方向加算回路、 １
８、１８ａ…ビット変換回路、 ２０…ＰＤＰ（プラズ
マディスプレイパネル、表示パネルの一例）、 ２２、
２２ａ…誤差検出回路、 ２４、２６…誤差荷重回路、
２８…ｈライン遅延回路、 ３０…ｄドット遅延回
路、 ３２、５６…映像処理部、 ３４、５８…映像表
示部、 ６２…出力階調数設定回路、 ６４…比較デー
タ設定回路、 ６６…パネル駆動回路、 ６８…表示パ
ネル、 ７０…パネル駆動監視回路、 ７２…パネル駆
動制御部、 ７４…駆動電流監視部。10, 60: error diffusion circuit, 12: input terminal, 14
... vertical direction addition circuit, 16 ... horizontal direction addition circuit, 1
8, 18a: bit conversion circuit, 20: PDP (an example of a plasma display panel, a display panel), 22,
22a: error detection circuit, 24, 26: error load circuit,
28: h line delay circuit, 30: d dot delay circuit, 32, 56: video processing unit, 34, 58: video display unit, 62: output gradation number setting circuit, 64: comparison data setting circuit, 66: panel drive Circuit 68: Display panel 70: Panel drive monitoring circuit 72: Panel drive control unit 74: Drive current monitoring unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hayato Denda 1116 Suenaga, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu General Limited
Claims (6)
行い、Ｍ階調（Ｍ≦Ｎ−１）の表示信号に変換して出力
する擬似中間調処理回路と、この擬似中間調処理回路の
出力信号に基づいてパネル駆動信号を出力するパネル駆
動回路と、このパネル駆動回路の出力信号に基づいて擬
似中間調画像を表示する表示パネルと、前記パネル駆動
回路の出力信号に基づいて、前記表示パネルの駆動階調
数を最適化するためのパネル駆動制御信号を前記パネル
駆動回路へ出力するとともに、前記表示パネルの駆動状
態を示すパネル駆動状態信号を出力するパネル駆動監視
回路と、このパネル駆動監視回路のパネル駆動状態信号
に基づいて、前記擬似中間調処理回路における出力信号
の階調数Ｍを、前記表示パネルの駆動階調数に可変設定
する出力階調数設定回路とを具備してなることを特徴と
する擬似中間調画像表示装置。1. A pseudo halftone processing circuit for performing pseudo halftone processing on an input video signal of N gradations, converting the display signal into a display signal of M gradations (M ≦ N-1), and outputting the pseudo halftone processing. A panel driving circuit that outputs a panel driving signal based on an output signal of the processing circuit; a display panel that displays a pseudo halftone image based on the output signal of the panel driving circuit; A panel drive monitoring circuit that outputs a panel drive state signal indicating a drive state of the display panel, while outputting a panel drive control signal for optimizing the number of drive gradations of the display panel to the panel drive circuit; An output gradation number setting for variably setting the gradation number M of the output signal in the pseudo halftone processing circuit to the driving gradation number of the display panel based on the panel driving state signal of the panel driving monitoring circuit. Halftone image display apparatus characterized by comprising; and a circuit.
よって擬似中間調処理を行う誤差拡散回路としてなる請
求項１記載の擬似中間調画像表示装置。2. The pseudo halftone image display device according to claim 1, wherein the pseudo halftone processing circuit is an error diffusion circuit that performs pseudo halftone processing by an error diffusion processing method.
よって擬似中間調処理を行う組織的ディザ回路としてな
る請求項１記載の擬似中間調画像表示装置。3. The pseudo halftone image display device according to claim 1, wherein the pseudo halftone processing circuit is an organized dither circuit that performs pseudo halftone processing by an organized dither method.
ビット数を表す信号としてなる請求項１、２又は３記載
の擬似中間調画像表示装置。4. The pseudo halftone image display device according to claim 1, wherein the panel drive state signal is a signal representing the number of drive bits of the display panel.
サブフィールド数を表す信号としてなる請求項１、２又
は３記載の擬似中間調画像表示装置。5. The pseudo halftone image display device according to claim 1, wherein the panel drive state signal is a signal representing the number of drive subfields of the display panel.
階調数を表す信号としてなる請求項１、２又は３記載の
擬似中間調画像表示装置。6. The pseudo halftone image display device according to claim 1, wherein the panel drive state signal is a signal indicating the number of drive gradations of the display panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27726896A JP3414161B2 (en) | 1996-09-27 | 1996-09-27 | Pseudo halftone image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27726896A JP3414161B2 (en) | 1996-09-27 | 1996-09-27 | Pseudo halftone image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10105116A true JPH10105116A (en) | 1998-04-24 |
| JP3414161B2 JP3414161B2 (en) | 2003-06-09 |
Family
ID=17581162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27726896A Expired - Fee Related JP3414161B2 (en) | 1996-09-27 | 1996-09-27 | Pseudo halftone image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414161B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331843B1 (en) | 1997-12-10 | 2001-12-18 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting the number of subframes to brightness |
| JP2002082647A (en) * | 2000-09-05 | 2002-03-22 | Hitachi Ltd | Display device and display method |
| KR100794161B1 (en) | 2006-01-06 | 2008-01-11 | 엘지전자 주식회사 | Plasma Display Apparatus and Image Processing Method thereof |
| JP2010081439A (en) * | 2008-09-26 | 2010-04-08 | Sony Corp | Image processor, image processing method, and program |
| JP2010114557A (en) * | 2008-11-05 | 2010-05-20 | Sony Corp | Image processing apparatus, image processing method, and communication system |
-
1996
- 1996-09-27 JP JP27726896A patent/JP3414161B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400346B2 (en) | 1997-12-10 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
| US6351253B2 (en) | 1997-12-10 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
| US6353424B2 (en) | 1997-12-10 | 2002-03-05 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
| US6331843B1 (en) | 1997-12-10 | 2001-12-18 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting the number of subframes to brightness |
| US6384803B2 (en) | 1997-12-10 | 2002-05-07 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
| US6388645B2 (en) | 1997-12-10 | 2002-05-14 | Matsushita Electric Industrial Co. Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
| JP2002082647A (en) * | 2000-09-05 | 2002-03-22 | Hitachi Ltd | Display device and display method |
| KR100794161B1 (en) | 2006-01-06 | 2008-01-11 | 엘지전자 주식회사 | Plasma Display Apparatus and Image Processing Method thereof |
| JP2010081439A (en) * | 2008-09-26 | 2010-04-08 | Sony Corp | Image processor, image processing method, and program |
| JP4735696B2 (en) * | 2008-09-26 | 2011-07-27 | ソニー株式会社 | Image processing apparatus, image processing method, and program |
| JP2010114557A (en) * | 2008-11-05 | 2010-05-20 | Sony Corp | Image processing apparatus, image processing method, and communication system |
| JP4715904B2 (en) * | 2008-11-05 | 2011-07-06 | ソニー株式会社 | Image processing apparatus, image processing method, and communication system |
| US8363167B2 (en) | 2008-11-05 | 2013-01-29 | Sony Corporation | Image processing apparatus, image processing method, and communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3414161B2 (en) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379703B1 (en) | Display method and device | |
| US6344839B1 (en) | Drive method and drive circuit of display device | |
| US20080012883A1 (en) | Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour | |
| JP2001154631A (en) | Method and device for controlling gradation in pdp | |
| JPH1185101A (en) | Image processing circuit of display drive assembly | |
| JP2002082647A (en) | Display device and display method | |
| JPH10333639A (en) | Image display device | |
| JP3414161B2 (en) | Pseudo halftone image display device | |
| JP2003177697A (en) | Video display device | |
| JP4165108B2 (en) | Plasma display device | |
| KR100339594B1 (en) | Display driving apparatus and method therefor | |
| JP4759209B2 (en) | Image display device | |
| JP3327058B2 (en) | Pseudo pattern processing circuit | |
| JP3521591B2 (en) | Error diffusion processing device for display device | |
| JP3493864B2 (en) | Display device driving method and driving circuit | |
| JP3206711B2 (en) | Display device drive circuit | |
| JP2002006794A (en) | Display device | |
| JP2817597B2 (en) | Display device drive circuit | |
| JP3232921B2 (en) | Pseudo pattern processing circuit | |
| JPH11327497A (en) | Video signal processing device and display device | |
| JP3593799B2 (en) | Error diffusion circuit of multiple screen display device | |
| JPH10153983A (en) | Picture display device | |
| JP3521592B2 (en) | Error diffusion processing device for display device | |
| JP3381339B2 (en) | Error diffusion circuit for pseudo halftone display | |
| JP4052142B2 (en) | Image display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |