JPH09162410A - Thin film transistor and its manufacturing method and liquid crystal display device - Google Patents

Thin film transistor and its manufacturing method and liquid crystal display device

Info

Publication number
JPH09162410A
JPH09162410A JP31885495A JP31885495A JPH09162410A JP H09162410 A JPH09162410 A JP H09162410A JP 31885495 A JP31885495 A JP 31885495A JP 31885495 A JP31885495 A JP 31885495A JP H09162410 A JPH09162410 A JP H09162410A
Authority
JP
Japan
Prior art keywords
thin film
layer
film layer
film transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31885495A
Other languages
Japanese (ja)
Inventor
Akiko Michibayashi
亜希子 道林
Tetsuya Kawamura
哲也 川村
Hiroshi Tsutsu
博司 筒
Yukiharu Uraoka
行治 浦岡
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31885495A priority Critical patent/JPH09162410A/en
Publication of JPH09162410A publication Critical patent/JPH09162410A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor of high performance and high reliability and its manufacturing method and a liquid crystal display device by obtaining p-Si of good film quality. SOLUTION: A high temperature conductive thin film layer 2 is patterned an a translucent glass substrate 1. And on it, a base material insulating film layer 3 is accumulated. A p-Si semiconductor layer 4 farmed by laser crystallization is patterned. At this time, the high temperature conductive thin film layer 2 is so positioned as to overlap the area of the semiconductor layer 4. The accumulation of a gate insulating film 5, patterning of a gate electrode 6, accumulation of an inter-layer insulation film layer 7, and formation of a source electrode 9 and a drain electrode 10 are performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高性能、高信頼性
を有する薄膜トランジスタ及びその製造方法並びにアク
ティブマトリックス方式の液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor having high performance and high reliability, a manufacturing method thereof, and an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリックス方式の液晶ディ
スプレイの開発は、近年、画素を駆動するドライバを同
一基板上に内蔵することにより、低コスト化と高精細化
を図る方向に進んでいる。このため、半導体材料として
は、非晶質シリコン(Amorphous silicon :以下、「a
−Si」と略称する)よりもキャリア移動度が大きい多
結晶シリコン(Polycrystalline silicon :以下、「p
−Si」と略称する)を用いたプロセス開発が活発に行
われている。なかでも、固相結晶化p−Siと熱酸化ゲ
ート絶縁膜を採用して1000℃以上の高温プロセスで
作製したp−Siの薄膜トランジスタ(Thin Film Tran
sistor:以下、「TFT」と略称する)は、既にビデオ
カメラのビューファインダー等に実用化されている。
2. Description of the Related Art In recent years, development of an active matrix type liquid crystal display has been progressing toward cost reduction and high definition by incorporating a driver for driving pixels on the same substrate. Therefore, as a semiconductor material, amorphous silicon (Amorphous silicon: hereinafter referred to as “a
-Si "is abbreviated as" Si ") and has a higher carrier mobility.
-Si "is abbreviated). Above all, a p-Si thin film transistor (Thin Film Trans
sistor: hereinafter abbreviated as "TFT") has already been put to practical use in viewfinders of video cameras.

【0003】しかしながら、上記p−SiTFTは、1
000℃以上の高温プロセスに耐え得る高価な石英基板
を使用しなければならないため、コストや歩留まりの点
から大画面化を図ることが非常に困難になっている。
However, the above p-Si TFT has one
Since it is necessary to use an expensive quartz substrate that can withstand a high temperature process of 000 ° C. or more, it is very difficult to achieve a large screen in terms of cost and yield.

【0004】そこで、プロセス最高温度をa−SiTF
T並の450℃以下に下げて、大面積で安価なガラス基
板の使用を可能とする低温プロセスのp−SiTFTの
開発が行われている。
Therefore, the maximum process temperature is set to a-SiTF.
Development of a low-temperature process p-SiTFT that enables use of a large-area and inexpensive glass substrate by reducing the temperature to 450 ° C. or lower, which is similar to that of T, is underway.

【0005】これまでの技術として、ガラス基板上にレ
ーザーアニール法等により結晶化p−Siを形成した
後、減圧CVD法(LPCVD法)、常圧CVD法(A
PCVD法)又はプラズマCVD法(P−CVD法)等
によりゲート絶縁膜を堆積することで、プロセスの低温
化を図る試みがなされている。
As a conventional technique, after forming crystallized p-Si on a glass substrate by a laser annealing method or the like, a low pressure CVD method (LPCVD method) and a normal pressure CVD method (A
Attempts have been made to lower the temperature of the process by depositing a gate insulating film by the PCVD method) or the plasma CVD method (P-CVD method).

【0006】[0006]

【発明が解決しようとする課題】ところが、上記の方法
で作製したp−SiTFTは、1000℃以上の高温プ
ロセスで作製したp−SiTFTに比べて高いキャリア
移動度が得られる反面、閾値電圧及びリーク電流等に関
しては劣っており、また、ACストレス(交流駆動スト
レス)に対しても特性が著しく速く劣化することが明ら
かになっている。
However, although the p-Si TFT manufactured by the above method can obtain higher carrier mobility than the p-Si TFT manufactured by the high temperature process of 1000 ° C. or higher, the threshold voltage and the leak are high. It has been proved that it is inferior in terms of current, etc., and that its characteristics deteriorate significantly rapidly against AC stress (AC drive stress).

【0007】これは、レーザー結晶化等で作製したp−
Siの膜質が1000℃以上の高温プロセスで作製した
p−Siに比べて非常に劣っているためと考えられてお
り、レーザー結晶化したp−Siの膜質を高温プロセス
で作製したp−Si並の膜質に向上させることが必要に
なっている。
This is a p-type produced by laser crystallization or the like.
It is considered that the film quality of Si is much inferior to that of p-Si produced by a high temperature process of 1000 ° C. or higher, and that of a laser-crystallized p-Si film is similar to that of p-Si produced by a high temperature process. It is necessary to improve the quality of the film.

【0008】また、この問題は、TFTの信頼性に大き
く関わってくるため、高い信頼性が要求されるドライバ
内蔵を考えた場合、特に重要な課題になってくる。
Since this problem is greatly related to the reliability of the TFT, it becomes a particularly important problem when considering the built-in driver which requires high reliability.

【0009】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、良好な膜質のp−Si
を得ることで、高性能、高信頼性を有する薄膜トランジ
スタ及びその製造方法並びに液晶表示装置を提供しよう
とすることにある。
The present invention has been made in view of the above points, and an object thereof is p-Si having a good film quality.
In order to obtain a thin film transistor having high performance and high reliability, a method of manufacturing the thin film transistor, and a liquid crystal display device.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、透光性ガラス基板と下地絶縁膜層との間
に高熱伝導性薄膜層を介在させたことを特徴とする。
In order to achieve the above object, the present invention is characterized in that a high thermal conductive thin film layer is interposed between a transparent glass substrate and a base insulating film layer.

【0011】具体的には、本発明の第1〜3の解決手段
は、薄膜トランジスタに関するものであり、次のような
解決手段を講じた。
Specifically, the first to third solving means of the present invention relate to a thin film transistor, and the following solving means has been taken.

【0012】すなわち、第1の解決手段は、透光性ガラ
ス基板上に堆積された下地絶縁膜層と、前記下地絶縁膜
層上に堆積された半導体層とを備えた薄膜トランジスタ
において、高熱伝導性薄膜層を少なくとも前記半導体層
の領域に重畳するように前記透光性ガラス基板と下地絶
縁膜層との間に介在させていることを特徴とする。
That is, the first solution is a thin film transistor having a base insulating film layer deposited on a translucent glass substrate and a semiconductor layer deposited on the base insulating film layer, and has high thermal conductivity. The thin film layer is interposed between the translucent glass substrate and the base insulating film layer so as to overlap at least the region of the semiconductor layer.

【0013】第2の解決手段は、第1の解決手段におい
て、半導体層として、レーザー結晶化による多結晶シリ
コン薄膜を採用したことを特徴とする。
A second solution is characterized in that, in the first solution, a polycrystalline silicon thin film by laser crystallization is adopted as the semiconductor layer.

【0014】第3の解決手段は、第1の解決手段におい
て、高熱伝導性薄膜層として、ダイヤモンド薄膜、イン
ジウム錫酸化物薄膜又は非透光性金属薄膜を採用したこ
とを特徴とする。
A third solution is characterized in that, in the first solution, a diamond thin film, an indium tin oxide thin film or a non-translucent metal thin film is adopted as the high thermal conductive thin film layer.

【0015】本発明の第4〜6の解決手段は、薄膜トラ
ンジスタの製造方法に関するものであり、次のような解
決手段を講じた。
The fourth to sixth solving means of the present invention relates to a method of manufacturing a thin film transistor, and the following solving means are taken.

【0016】すなわち、第4の解決手段は、まず、透光
性ガラス基板上の所定の領域に高熱伝導性薄膜層を堆積
する。次いで、前記透光性ガラス基板上にさらに下地絶
縁膜層を堆積する。その後、前記下地絶縁膜層上に半導
体層を前記高熱伝導性薄膜層の領域に重畳するように堆
積することを特徴とする。
That is, the fourth means for solving the problem is to first deposit a high thermal conductive thin film layer in a predetermined region on a transparent glass substrate. Then, a base insulating film layer is further deposited on the translucent glass substrate. Then, a semiconductor layer is deposited on the underlying insulating film layer so as to overlap the region of the high thermal conductive thin film layer.

【0017】第5の解決手段は、第4の解決手段におい
て、半導体層として、レーザー結晶化による多結晶シリ
コン薄膜を採用したことを特徴とする。
A fifth solution is characterized in that, in the fourth solution, a polycrystalline silicon thin film by laser crystallization is adopted as a semiconductor layer.

【0018】第6の解決手段は、第4の解決手段におい
て、高熱伝導性薄膜層として、ダイヤモンド薄膜、イン
ジウム錫酸化物薄膜又は非透光性金属薄膜を採用したこ
とを特徴とする。
A sixth solution is characterized in that, in the fourth solution, a diamond thin film, an indium tin oxide thin film or a non-translucent metal thin film is adopted as the high thermal conductive thin film layer.

【0019】本発明の第7の解決手段は、液晶表示装置
に関するものであり、請求項1、2又は3に記載の薄膜
トランジスタに表示電極を接続し、かつ両者をマトリッ
クス配置したことを特徴とする。
A seventh solution of the present invention relates to a liquid crystal display device, characterized in that a display electrode is connected to the thin film transistor according to claim 1, 2 and 3, and both are arranged in a matrix. .

【0020】上記の構成により、本発明の第1〜7の解
決手段では、透光性ガラス基板と下地絶縁膜層との間に
介在する高熱伝導性薄膜層により、高性能、高信頼性を
有する薄膜トランジスタ及び液晶表示装置が得られる。
With the above structure, in the first to seventh means for solving the problems of the present invention, the high thermal conductive thin film layer interposed between the translucent glass substrate and the base insulating film layer provides high performance and high reliability. A thin film transistor and a liquid crystal display device having the same can be obtained.

【0021】これは、レーザーアニール法等により半導
体層のp−Siを形成する際、高熱伝導性薄膜層が熱源
となってレーザー加熱されたSi層の熱保持の役割を果
たし、その結果、レーザー照射後のSi層の冷却速度
は、高熱伝導性薄膜層が形成されていない時に比べて低
下するため、結晶粒の大きなp−Siが形成され、p−
Siの膜質が改善されることによるものと考えられる。
This is because when the p-Si of the semiconductor layer is formed by the laser annealing method or the like, the high thermal conductivity thin film layer serves as a heat source to retain heat of the laser-heated Si layer and, as a result, the laser. Since the cooling rate of the Si layer after irradiation is lower than that when the high thermal conductive thin film layer is not formed, p-Si having large crystal grains is formed, and p-Si is formed.
It is considered that this is because the film quality of Si is improved.

【0022】また、液晶表示装置の場合、高熱伝導性薄
膜層に非透光性金属薄膜を用いれば、上記の作用に加え
て、非透光性金属薄膜が遮光膜の役割も果たすので、表
示のための光が薄膜トランジスタのチャネル部に照射さ
れることで発生するOFF特性の劣化が防止され、液晶
表示装置の表示品位の向上も図れる。
Further, in the case of a liquid crystal display device, if a non-translucent metal thin film is used for the high thermal conductive thin film layer, the non-translucent metal thin film also functions as a light-shielding film in addition to the above-mentioned action. The deterioration of the OFF characteristics caused by irradiating the channel portion of the thin film transistor with the light for prevention can be prevented, and the display quality of the liquid crystal display device can be improved.

【0023】さらに、低温プロセスで高信頼性が確保さ
れるので、基板のコストや歩留まりの点からも有利でか
つ安価な大面積のガラス基板の使用が可能となり、液晶
表示装置の大画面化を図ることも可能となる。
Further, since the high reliability is ensured in the low temperature process, it is possible to use a large-area glass substrate which is advantageous in terms of the cost and yield of the substrate and is inexpensive, and to increase the screen size of the liquid crystal display device. It is also possible to plan.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0025】図1は本発明の実施例に係る薄膜トランジ
スタの断面構造を示す。同図中、1は透光性ガラス基板
1であって、前記透光性ガラス基板1上には、例えば膜
厚200nmのダイヤモンド薄膜からなる高熱伝導性薄
膜層2が所定の形状にパターニングされている。
FIG. 1 shows a sectional structure of a thin film transistor according to an embodiment of the present invention. In the figure, reference numeral 1 denotes a transparent glass substrate 1, on which a high thermal conductive thin film layer 2 made of a diamond thin film having a film thickness of 200 nm is patterned into a predetermined shape. There is.

【0026】前記透光性ガラス基板1上には、さらに例
えば膜厚200nmのSiO2 膜からなる下地絶縁膜層
3が堆積され、前記高熱伝導性薄膜層2が透光性ガラス
基板1と下地絶縁膜層3との間に介在されている。
A base insulating film layer 3 made of, for example, a SiO 2 film having a film thickness of 200 nm is further deposited on the transparent glass substrate 1, and the high thermal conductive thin film layer 2 is formed on the transparent glass substrate 1 and the base. It is interposed between the insulating film layer 3.

【0027】前記下地絶縁膜層3上には、例えば膜厚8
5nmの多結晶シリコン(p−Si)からなる半導体層
4が所定の形状にパターニングされ、この半導体層4は
レーザー結晶化により形成され、チャネル領域4aを挟
んでその両側にソース領域4b及びドレイン領域4cが
形成されている。この半導体層4は、前記高熱伝導性薄
膜層2の領域に重畳するように下地絶縁膜層3上に堆積
されている。つまり、前記透光性ガラス基板1と下地絶
縁膜層3との間には、高熱伝導性薄膜層2が前記半導体
層4の領域に重畳するように介在されている。
A film thickness of, for example, 8 is formed on the base insulating film layer 3.
A semiconductor layer 4 made of polycrystalline silicon (p-Si) having a thickness of 5 nm is patterned into a predetermined shape, the semiconductor layer 4 is formed by laser crystallization, and a source region 4b and a drain region are provided on both sides of the channel region 4a with a channel region 4a interposed therebetween. 4c is formed. The semiconductor layer 4 is deposited on the base insulating film layer 3 so as to overlap the region of the high thermal conductivity thin film layer 2. That is, the high thermal conductive thin film layer 2 is interposed between the translucent glass substrate 1 and the base insulating film layer 3 so as to overlap the region of the semiconductor layer 4.

【0028】前記半導体層4上には、例えば膜厚85n
mのSiO2 膜からなるゲート絶縁膜5が堆積され、さ
らにその上には例えば膜厚200nmのTa膜からなる
ゲート電極6が所定の形状にパターニングされている。
On the semiconductor layer 4, for example, a film thickness of 85 n
A gate insulating film 5 made of a SiO 2 film of m is deposited, and a gate electrode 6 made of, for example, a Ta film having a film thickness of 200 nm is patterned in a predetermined shape on the gate insulating film 5.

【0029】前記ゲート電極6上には、例えば膜厚20
0nmのSiO2 膜からなる層間絶縁膜層7が堆積さ
れ、この層間絶縁膜層7で前記ゲート電極6を覆ってい
る。
A film thickness of, for example, 20 is formed on the gate electrode 6.
An interlayer insulating film layer 7 made of a 0 nm SiO 2 film is deposited, and the interlayer insulating film layer 7 covers the gate electrode 6.

【0030】前記ゲート絶縁膜5及び層間絶縁膜層7に
は、コンタクトホール8が前記半導体層4のソース領域
4b及びドレイン領域4cに達するようにそれぞれ形成
されている。
Contact holes 8 are formed in the gate insulating film 5 and the interlayer insulating film layer 7 so as to reach the source region 4b and the drain region 4c of the semiconductor layer 4, respectively.

【0031】前記層間絶縁膜層7上には、例えば膜厚7
00nmのAl膜が所定の形状にパターニングされ、こ
のAl膜で前記コンタクトホール8に埋めることによ
り、前記ソース領域4b及びドレイン領域4cとコンタ
クトを取るためのソース電極9及びドレイン電極10が
形成され、これにより、薄膜トランジスタが構成されて
いる。
On the interlayer insulating film layer 7, for example, a film thickness 7
A 00 nm Al film is patterned into a predetermined shape, and the contact hole 8 is filled with the Al film to form a source electrode 9 and a drain electrode 10 for making contact with the source region 4b and the drain region 4c. This constitutes a thin film transistor.

【0032】次に、上述の如き薄膜トランジスタの製造
要領を図2に基づいて説明する。
Next, the manufacturing procedure of the above-described thin film transistor will be described with reference to FIG.

【0033】まず、図2(a)に示すように、透光性ガ
ラス基板1上にダイヤモンド薄膜を高周波プラズマCV
D法にて膜厚200nmになるように堆積した後、所定
の形状にパターニングし、透光性ガラス基板1上の所定
の領域に高熱伝導性薄膜層2を堆積する。
First, as shown in FIG. 2A, a diamond thin film is formed on a transparent glass substrate 1 by a high frequency plasma CV.
After being deposited by the D method so as to have a film thickness of 200 nm, it is patterned into a predetermined shape, and the high thermal conductive thin film layer 2 is deposited in a predetermined region on the translucent glass substrate 1.

【0034】次いで、図2(b)に示すように、前記透
光性ガラス基板1上にさらにSiO2 膜からなる下地絶
縁膜層3を常圧CVD法にて450℃で膜厚200nm
になるように堆積し、前記高熱伝導性薄膜層2を透光性
ガラス基板1と下地絶縁膜層3との間に介在させた後、
前記下地絶縁膜層3上にa−Si:HをプラズマCVD
法にて270℃で膜厚85nmになるように堆積し、所
定の形状にパターニングする。このパターニングにした
a−Si:Hに対して450℃、90分の脱水素処理を
行った後、波長308nmのXeClエキシマレーザー
を用いて結晶化を行い、p−Siからなる半導体層4と
する。この際、半導体層4を高熱伝導性薄膜層2の領域
に重畳するように堆積する。
Next, as shown in FIG. 2B, a base insulating film layer 3 made of a SiO 2 film is further formed on the translucent glass substrate 1 by atmospheric pressure CVD at 450 ° C. to a film thickness of 200 nm.
And the high thermal conductive thin film layer 2 is interposed between the translucent glass substrate 1 and the underlying insulating film layer 3,
Plasma CVD of a-Si: H is performed on the underlying insulating film layer 3.
Is deposited at 270 ° C. to a film thickness of 85 nm and patterned into a predetermined shape. The patterned a-Si: H is subjected to dehydrogenation treatment at 450 ° C. for 90 minutes and then crystallized using a XeCl excimer laser having a wavelength of 308 nm to obtain a semiconductor layer 4 made of p-Si. . At this time, the semiconductor layer 4 is deposited so as to overlap the region of the high thermal conductivity thin film layer 2.

【0035】その後、図2(c)に示すように、前記半
導体層4上にSiO2 膜からなるゲート絶縁膜5を常圧
CVD法にて450℃で膜厚85nmになるように堆積
した後、Ta膜を膜厚200nmになるようにスパッタ
リングして所定の形状にパターニングし、ゲート電極6
を形成する。
After that, as shown in FIG. 2C, a gate insulating film 5 made of a SiO 2 film is deposited on the semiconductor layer 4 by an atmospheric pressure CVD method at 450 ° C. to a film thickness of 85 nm. , Ta film is sputtered to a film thickness of 200 nm and patterned into a predetermined shape to form the gate electrode 6
To form

【0036】しかる後、図2(d)に示すように、前記
ゲート電極6をマスクとして半導体層4にイオンドーピ
ング法にてリン、ボロン等の不純物イオンを注入し、半
導体層4にチャネル領域4aを挟んでその両側にソース
領域4b及びドレイン領域4cを形成する。
Thereafter, as shown in FIG. 2D, impurity ions such as phosphorus and boron are implanted into the semiconductor layer 4 by ion doping using the gate electrode 6 as a mask, and the semiconductor layer 4 is exposed to the channel region 4a. A source region 4b and a drain region 4c are formed on both sides of the sandwiched region.

【0037】その後、図2(e)に示すように、前記ゲ
ート絶縁膜5上にSiO2 膜からなる層間絶縁膜層7を
常圧CVD法にて450℃で膜厚200nmになるよう
に堆積して前記ゲート電極6を層間絶縁膜層7で覆った
後、前記半導体層4に対して300℃、2時間の水素
(H)プラズマ処理を行う。
Thereafter, as shown in FIG. 2E, an interlayer insulating film layer 7 made of a SiO 2 film is deposited on the gate insulating film 5 by atmospheric pressure CVD at 450 ° C. to a film thickness of 200 nm. Then, after covering the gate electrode 6 with the interlayer insulating film layer 7, the semiconductor layer 4 is subjected to hydrogen (H + ) plasma treatment at 300 ° C. for 2 hours.

【0038】最後に、図2(f)に示すように、前記ゲ
ート絶縁膜5及び層間絶縁膜層7にコンタクトホール8
を形成し、Al膜を膜厚700nmになるようにスパッ
タリングした後、所定の形状にパターニングしてソース
電極9及びドレイン電極10を形成し、薄膜トランジス
タが完成する。
Finally, as shown in FIG. 2F, contact holes 8 are formed in the gate insulating film 5 and the interlayer insulating film layer 7.
Is formed, and the Al film is sputtered to have a film thickness of 700 nm, and then patterned into a predetermined shape to form the source electrode 9 and the drain electrode 10 to complete the thin film transistor.

【0039】このように、本実施例では、透光性ガラス
基板1と下地絶縁膜層3との間にダイヤモンド薄膜から
なる高熱伝導性薄膜層2をp−Siからなる半導体層4
に重畳するように設けていることから、半導体層4の膜
質を改善することができ、高性能、高信頼性を有する薄
膜トランジスタを得ることができる。
As described above, in this embodiment, the high thermal conductive thin film layer 2 made of the diamond thin film and the semiconductor layer 4 made of p-Si are provided between the transparent glass substrate 1 and the base insulating film layer 3.
The film quality of the semiconductor layer 4 can be improved and the thin film transistor having high performance and high reliability can be obtained.

【0040】本発明者の確認によれば、上述の構成の薄
膜トランジスタのゲート電極6に電圧±16V(周波数
1MHz、デューティー50%)、ソース電極9とドレ
イン電極10に電圧0VのACストレス(交流駆動スト
レス)を印加したところ、高熱伝導性薄膜層2を設けて
いない薄膜トランジスタに比べてTFT寿命が約2桁向
上した(図4参照)。
According to the inventor's confirmation, the gate electrode 6 of the thin film transistor having the above-mentioned structure has a voltage of ± 16 V (frequency 1 MHz, duty 50%), and the source electrode 9 and the drain electrode 10 have an AC stress of 0 V (AC drive). When stress is applied, the TFT life is improved by about two digits as compared with the thin film transistor in which the high thermal conductive thin film layer 2 is not provided (see FIG. 4).

【0041】このことは、透光性ガラス基板1と下地絶
縁膜層3との間に介在する高熱伝導性薄膜層2が、レー
ザーアニール法等により半導体層のp−Siを形成する
際に熱源となってレーザー加熱されたSi層の熱保持の
役割を果たすので、除冷効果により結晶粒の大きなp−
Siが形成されることによるものと推量される。
This means that when the high thermal conductive thin film layer 2 interposed between the translucent glass substrate 1 and the underlying insulating film layer 3 forms p-Si of the semiconductor layer by the laser annealing method or the like. And plays a role of retaining heat of the laser-heated Si layer.
It is presumed that this is due to the formation of Si.

【0042】なお、上記実施例では、高熱伝導性薄膜層
2としてダイヤモンド薄膜を用いたが、これに代えてイ
ンジウム錫酸化物薄膜(ITO薄膜)を用いたり、さら
にはTaやCr等からなる非透光性金属薄膜を用いても
同様の作用効果を得ることができるものである。
Although a diamond thin film is used as the high thermal conductive thin film layer 2 in the above-mentioned embodiment, an indium tin oxide thin film (ITO thin film) may be used instead of the diamond thin film, or a thin film made of Ta, Cr or the like may be used. Even if a translucent metal thin film is used, the same effect can be obtained.

【0043】また、上記実施例では、高熱伝導性薄膜層
2の介在状態を、実施例のように半導体層4よりも一回
り大きい領域に高熱伝導性薄膜層2をパターニングした
が、これ以外に、例えばパターニングをしないで透光性
ガラス基板1全面に高熱伝導性薄膜層2を形成してもよ
く、さらには同一形状にパターニングしてもよい。ある
いは、薄膜トランジスタ動作を確保できる領域(半導体
層4のチャネル領域4aと、チャネル領域4aとソース
領域4b及びドレイン領域4cの境界領域)のみに高熱
伝導性薄膜層2をパターニングしてもよい。
Further, in the above embodiment, the high heat conductive thin film layer 2 is patterned in a region in which the interposition of the high heat conductive thin film layer 2 is slightly larger than the semiconductor layer 4 as in the embodiment. For example, the high thermal conductive thin film layer 2 may be formed on the entire surface of the transparent glass substrate 1 without patterning, or may be patterned in the same shape. Alternatively, the high thermal conductive thin film layer 2 may be patterned only in a region (a channel region 4a of the semiconductor layer 4 and a boundary region between the channel region 4a, the source region 4b and the drain region 4c) capable of ensuring the thin film transistor operation.

【0044】さらに、上記実施例では、下地絶縁膜層3
の膜厚を200nmとしたが、本発明者の確認実験によ
れば、400nmの膜厚でも上記実施例と同様の作用効
果を得ることができ、さらに200nmから400nm
までの膜厚では、200nmの膜厚、すなわち膜厚の薄
い方が効果が大きいことが確認されている。
Further, in the above embodiment, the base insulating film layer 3
Although the film thickness was set to 200 nm, according to the confirmation experiment by the present inventor, the same operational effect as in the above-described embodiment can be obtained even when the film thickness is 400 nm.
It has been confirmed that the film thickness of up to 200 nm, that is, the smaller the film thickness, is more effective.

【0045】図3は液晶ディスプレイ用アクディブマト
リックスアレイの一例である。各画素は図3(a)に示
すようにnチャネルTFT11に表示電極13を接続し
て作製され、このnチャネルTFT11及び表示電極1
3はマトリックス配置されている。これに加えて、走査
線駆動回路14及びデータ線駆動回路15は図3(b)
に示すインバータ回路のようにnチャネルTFT11及
びpチャネルTFT12を組み合わせたC−MOS構造
により同一基板上に作製している。
FIG. 3 shows an example of an active matrix array for a liquid crystal display. Each pixel is manufactured by connecting the display electrode 13 to the n-channel TFT 11 as shown in FIG.
3 are arranged in a matrix. In addition to this, the scanning line driving circuit 14 and the data line driving circuit 15 are shown in FIG.
Like the inverter circuit shown in (1), it is manufactured on the same substrate by the C-MOS structure in which the n-channel TFT 11 and the p-channel TFT 12 are combined.

【0046】このnチャネルTFT11及びpチャネル
TFT12は、全て図1に示した構造であり、図2に示
す工程を経て作製されているので、走査線駆動回路14
及びデータ線駆動回路15は高信頼性を確保できる。
Since the n-channel TFT 11 and the p-channel TFT 12 all have the structure shown in FIG. 1 and are manufactured through the steps shown in FIG. 2, the scanning line drive circuit 14
The data line driving circuit 15 can ensure high reliability.

【0047】また、TFT中の高熱伝導性薄膜層2とし
てTa、Cr等の非透光性金属薄膜を用いた場合には、
この非透光性金属薄膜が遮光膜の役割も果たすため、表
示のための光がTFTのチャネル部に照射されることで
発生するOFF特性の劣化を防止することができ、液晶
表示装置の表示品位を向上させることができる。
When a non-translucent metal thin film such as Ta or Cr is used as the high thermal conductive thin film layer 2 in the TFT,
Since this non-translucent metal thin film also plays the role of a light-shielding film, it is possible to prevent the deterioration of the OFF characteristic that occurs when the light for display is applied to the channel portion of the TFT, and to display the liquid crystal display device. The quality can be improved.

【0048】さらに、低温プロセスで液晶表示装置の高
信頼性を確保できるので、基板のコストや歩留まりの点
からも有利でかつ安価で大面積のガラス基板を使用する
ことができ、液晶ディスプレイの大画面化を図ることも
できる。
Further, since the high reliability of the liquid crystal display device can be secured in the low temperature process, it is advantageous from the viewpoint of the cost and yield of the substrate, and it is possible to use the glass substrate having a large area at a low cost, which is a large liquid crystal display. It can also be screened.

【0049】[0049]

【発明の効果】以上説明したように、本発明によれば、
高熱伝導性薄膜層の熱保持効果によって半導体層のp−
Siの膜質を改善できたので、高性能、高信頼性を有す
る薄膜トランジスタ及びそれを用いた液晶表示装置を提
供できる。さらに、本発明の液晶表示装置では、非透光
性金属薄膜の遮光効果により表示のための光が薄膜トラ
ンジスタのチャネル領域に照射されることで発生するO
FF特性の劣化を防止することができるので、液晶表示
装置の表示品位の向上を図ることができる。また、本発
明の薄膜トランジスタの製造方法を用いることにより、
低温プロセスで高信頼性を確保できるので、薄膜トラン
ジスタを集積したアクティブマトリックスアレイを用い
た液晶表示装置の作製に安価で大面積のガラス基板を使
用することができ、液晶ディスプレイの大画面化を図る
こともできる。
As described above, according to the present invention,
Due to the heat retention effect of the high thermal conductivity thin film layer, the p-
Since the quality of the Si film can be improved, it is possible to provide a thin film transistor having high performance and high reliability and a liquid crystal display device using the thin film transistor. Furthermore, in the liquid crystal display device of the present invention, O generated by irradiating the channel region of the thin film transistor with light for display due to the light shielding effect of the non-translucent metal thin film.
Since it is possible to prevent the deterioration of the FF characteristics, it is possible to improve the display quality of the liquid crystal display device. Further, by using the method of manufacturing a thin film transistor of the present invention,
Since high reliability can be ensured in a low-temperature process, a large-area glass substrate can be used at a low cost to fabricate a liquid crystal display device using an active matrix array in which thin film transistors are integrated, and the screen of a liquid crystal display can be increased. You can also

【図面の簡単な説明】[Brief description of the drawings]

【図1】薄膜トランジスタの断面構造図である。FIG. 1 is a sectional structural view of a thin film transistor.

【図2】薄膜トランジスタの製造工程図である。FIG. 2 is a manufacturing process diagram of a thin film transistor.

【図3】液晶表示装置の平面構成図である。FIG. 3 is a plan configuration diagram of a liquid crystal display device.

【図4】高熱伝導性薄膜層を用いた場合と用いない場合
とにおける薄膜トランジスタのACストレス印加による
特性変化を示す図である。
FIG. 4 is a diagram showing changes in characteristics of thin film transistors due to AC stress application, with and without a high thermal conductivity thin film layer.

【符号の説明】[Explanation of symbols]

1 透光性ガラス基板 2 高熱伝導性薄膜層 3 下地絶縁膜層 4 半導体層 11 nチャネルTFT 13 表示電極 1 translucent glass substrate 2 high thermal conductivity thin film layer 3 underlying insulating film layer 4 semiconductor layer 11 n-channel TFT 13 display electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦岡 行治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kyoji Uraoka 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Yutaka Miyata, 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 透光性ガラス基板上に堆積された下地絶
縁膜層と、前記下地絶縁膜層上に堆積された半導体層と
を備えた薄膜トランジスタであって、 前記透光性ガラス基板と下地絶縁膜層との間には、高熱
伝導性薄膜層が少なくとも前記半導体層の領域に重畳す
るように介在されていることを特徴とする薄膜トランジ
スタ。
1. A thin film transistor comprising: a base insulating film layer deposited on a transparent glass substrate; and a semiconductor layer deposited on the base insulating film layer. A thin film transistor having a high thermal conductivity thin film layer interposed between the insulating film layer and the insulating film layer so as to overlap at least a region of the semiconductor layer.
【請求項2】 半導体層は、レーザー結晶化による多結
晶シリコン薄膜からなることを特徴とする請求項1に記
載の薄膜トランジスタ。
2. The thin film transistor according to claim 1, wherein the semiconductor layer comprises a polycrystalline silicon thin film formed by laser crystallization.
【請求項3】 高熱伝導性薄膜層は、ダイヤモンド薄
膜、インジウム錫酸化物薄膜又は非透光性金属薄膜から
なることを特徴とする請求項1に記載の薄膜トランジス
タ。
3. The thin film transistor according to claim 1, wherein the high thermal conductive thin film layer comprises a diamond thin film, an indium tin oxide thin film, or a non-translucent metal thin film.
【請求項4】 透光性ガラス基板上の所定の領域に高熱
伝導性薄膜層を堆積する工程と、 前記透光性ガラス基板上にさらに下地絶縁膜層を堆積す
る工程と、 前記下地絶縁膜層上に半導体層を前記高熱伝導性薄膜層
の領域に重畳するように堆積する工程とを備えたことを
特徴とする薄膜トランジスタの製造方法。
4. A step of depositing a high thermal conductive thin film layer in a predetermined region on a transparent glass substrate; a step of further depositing a base insulating film layer on the transparent glass substrate; And a step of depositing a semiconductor layer on the layer so as to overlap the region of the high thermal conductivity thin film layer.
【請求項5】 半導体層は、レーザー結晶化による多結
晶シリコン薄膜からなることを特徴とする請求項4に記
載の薄膜トランジスタの製造方法。
5. The method of manufacturing a thin film transistor according to claim 4, wherein the semiconductor layer comprises a polycrystalline silicon thin film formed by laser crystallization.
【請求項6】 高熱伝導性薄膜層は、ダイヤモンド薄
膜、インジウム錫酸化物薄膜又は非透光性金属薄膜から
なることを特徴とする請求項4に記載の薄膜トランジス
タの製造方法。
6. The method of manufacturing a thin film transistor according to claim 4, wherein the high thermal conductivity thin film layer is formed of a diamond thin film, an indium tin oxide thin film, or a non-translucent metal thin film.
【請求項7】 請求項1、2又は3に記載の薄膜トラン
ジスタに表示電極を接続し、かつ両者をマトリックス配
置したことを特徴とする液晶表示装置。
7. A liquid crystal display device characterized in that a display electrode is connected to the thin film transistor according to claim 1, 2 or 3, and both are arranged in a matrix.
JP31885495A 1995-12-07 1995-12-07 Thin film transistor and its manufacturing method and liquid crystal display device Pending JPH09162410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31885495A JPH09162410A (en) 1995-12-07 1995-12-07 Thin film transistor and its manufacturing method and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31885495A JPH09162410A (en) 1995-12-07 1995-12-07 Thin film transistor and its manufacturing method and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH09162410A true JPH09162410A (en) 1997-06-20

Family

ID=18103700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31885495A Pending JPH09162410A (en) 1995-12-07 1995-12-07 Thin film transistor and its manufacturing method and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH09162410A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053285A (en) * 1999-05-15 2001-02-23 Semiconductor Energy Lab Co Ltd Semiconductor and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053285A (en) * 1999-05-15 2001-02-23 Semiconductor Energy Lab Co Ltd Semiconductor and manufacture thereof

Similar Documents

Publication Publication Date Title
US8319715B2 (en) Active matrix type liquid crystal display device
US7968886B2 (en) Semiconductor integrated circuit and method of fabricating same
US6924874B2 (en) Method of forming a liquid crystal display
US7572685B2 (en) Method of manufacturing thin film transistor
JPH11112002A (en) Semiconductor device and manufacture therefor
KR20020013762A (en) Thin-film semiconductor device
US7071040B2 (en) Method of fabricating thin film transistor
KR20040013273A (en) Thin Film Transistor and the same method
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JPH11111993A (en) Manufacture of semiconductor device
JP2776820B2 (en) Method for manufacturing semiconductor device
JP4080168B2 (en) Method for manufacturing semiconductor device
JPH11345978A (en) Thin film transistor, its manufacture, and liquid crystal display device
JP4954365B2 (en) Method for manufacturing semiconductor device
JPH0864830A (en) Active matrix substrate and method of fabrication thereof
JPH09162410A (en) Thin film transistor and its manufacturing method and liquid crystal display device
JPH1065177A (en) Thin-film transistor device, manufacturing method thereof, and liquid crystal display device
JP4986347B2 (en) Method for manufacturing semiconductor device
KR100480827B1 (en) Method For Crystallizing Amorphous Layer And Method For Forming TFT
JP3433192B2 (en) Semiconductor device manufacturing method and display device
JP2917925B2 (en) Method of manufacturing thin film transistor and active matrix array for liquid crystal display device
JPH07263704A (en) Thin film transistor and manufacture thereof
JP2000332258A (en) Manufacture of thin-film transistor
JPH09107107A (en) Thin film transistor, this film transistor array and liquid crystal display device
JPH07321106A (en) Modifying method for silicon oxide thin film and manufacture of thin film transistor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031014